WO2024048005A1 - 積層構造体及びその製造方法、ならびに半導体デバイス - Google Patents
積層構造体及びその製造方法、ならびに半導体デバイス Download PDFInfo
- Publication number
- WO2024048005A1 WO2024048005A1 PCT/JP2023/021906 JP2023021906W WO2024048005A1 WO 2024048005 A1 WO2024048005 A1 WO 2024048005A1 JP 2023021906 W JP2023021906 W JP 2023021906W WO 2024048005 A1 WO2024048005 A1 WO 2024048005A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gallium nitride
- layer
- semiconductor
- alignment layer
- alignment
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 172
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 118
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 166
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000002585 base Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910020073 MgB2 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- PZKRHHZKOQZHIO-UHFFFAOYSA-N [B].[B].[Mg] Chemical compound [B].[B].[Mg] PZKRHHZKOQZHIO-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052767 actinium Inorganic materials 0.000 description 1
- QQINRWTZWGJFDB-UHFFFAOYSA-N actinium atom Chemical compound [Ac] QQINRWTZWGJFDB-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052586 apatite Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- VSIIXMUUUJUKCM-UHFFFAOYSA-D pentacalcium;fluoride;triphosphate Chemical compound [F-].[Ca+2].[Ca+2].[Ca+2].[Ca+2].[Ca+2].[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O VSIIXMUUUJUKCM-UHFFFAOYSA-D 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Definitions
- One embodiment of the present invention relates to a stacked structure using a semiconductor layer containing gallium nitride, a method for manufacturing the same, and a semiconductor device.
- gallium nitride-based semiconductor layers As semiconductor devices using gallium nitride-based semiconductor layers, for example, transistor elements such as HEMT (High Electron Mobility Transistor) and light emitting elements such as LED (Light Emitting Diode) are known. In particular, there is a high demand for light emitting devices using light emitting diodes (LEDs) in each pixel, and there is an urgent need to develop a technology for forming a highly crystalline gallium nitride semiconductor layer on a substrate other than a silicon substrate.
- HEMT High Electron Mobility Transistor
- LED Light Emitting Diode
- Patent Document 1 discloses that a buffer layer is formed on an insulating substrate such as a sapphire substrate or a quartz glass substrate, an insulating pattern is formed on the buffer layer, and a gallium nitride-based semiconductor is formed on the buffer layer and the insulating pattern. Techniques for forming layers are disclosed.
- a semiconductor layer containing gallium nitride is generally formed by epitaxial growth at a temperature exceeding 1000° C. using a sapphire substrate, a quartz glass substrate, etc. that has heat resistance of 1000° C. or higher.
- a temperature exceeding 1000° C. it takes time to raise the temperature at the start of the treatment and lower the temperature at the end of the treatment, resulting in a problem that the throughput decreases.
- An object of an embodiment of the present invention is to form a stacked structure using a semiconductor layer containing highly crystalline gallium nitride on an inexpensive amorphous substrate.
- Another object of an embodiment of the present invention is to form a stacked structure using a semiconductor layer containing highly crystalline gallium nitride with high throughput.
- a laminated structure in an embodiment of the present invention includes an amorphous substrate having an insulating surface, an alignment layer having a pattern on the amorphous substrate having an insulating surface, and a gallium nitride layer having a pattern disposed on the upper surface of the alignment layer. and a side protection part including gallium nitride disposed on the side surface of the alignment layer, and the semiconductor layer and the side protection part are separated from each other on the side surface of the alignment layer.
- a laminated structure in an embodiment of the present invention includes an amorphous substrate having an insulating surface, an alignment layer having a pattern on the amorphous substrate having an insulating surface, and a gallium nitride layer having a pattern disposed on the upper surface of the alignment layer.
- a method for manufacturing a laminated structure includes forming an alignment layer having a pattern on an amorphous substrate having an insulating surface, forming a semiconductor film containing gallium nitride to cover the alignment layer, and forming a semiconductor film containing gallium nitride to cover the alignment layer. forming a semiconductor layer containing gallium nitride having a pattern on the upper surface of the alignment layer by etching the film, and forming a side protection portion containing gallium nitride disposed on the side surface of the alignment layer; and the side protection part are separated.
- a method for manufacturing a laminated structure according to an embodiment of the present invention includes forming an alignment layer having a pattern on an amorphous substrate having an insulating surface, forming a semiconductor film containing gallium nitride to cover the alignment layer, The semiconductor film is etched so that a portion of the orientation layer is exposed from the semiconductor film on a side surface of the orientation layer.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 1 is an end view showing a semiconductor device including a stacked structure according to a first embodiment.
- FIG. 1 is a plan view showing a light emitting device using a semiconductor device including a stacked structure according to a first embodiment.
- FIG. 1 is a plan view showing a light emitting device using a semiconductor device including a stacked structure according to a first
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 3 is an end view showing the method for manufacturing the laminated structure in the first embodiment.
- FIG. 7 is an end view showing a semiconductor device including a stacked structure according to a second embodiment.
- the direction from the substrate toward the semiconductor layer will be referred to as "up”, and the opposite direction will be referred to as “down”.
- the expressions “above” and “below” merely explain the vertical relationship of each element.
- the expressions “above” or “below” include not only the case where the third element is interposed between the first element and the second element, but also the case where the third element is not interposed.
- the expressions “above” or “below” include not only cases in which each element overlaps in plan view, but also cases in which they do not overlap.
- elements having the same functions as the elements already described may be given the same reference numerals or the same reference numerals and symbols such as alphabets, and the explanation thereof may be omitted.
- a symbol such as an alphabet may be added to the code indicating the element to distinguish the parts.
- the reference numeral indicating the element will be used in the description.
- ⁇ includes A, B, or C
- ⁇ includes any of A, B, and C
- ⁇ is selected from the group consisting of A, B, and C.
- expressions such as “including one of the combinations A to C” do not exclude the case where ⁇ includes multiple combinations of A to C. Furthermore, these expressions do not exclude cases where ⁇ includes other elements.
- FIGS. 1 to 6 are end views showing a method for manufacturing a laminated structure having a patterned semiconductor layer containing gallium nitride according to the first embodiment.
- FIGS. 1 to 6 show an example in which a patterned semiconductor layer containing gallium nitride is formed on an amorphous substrate. Note that although FIGS. 1 to 6 show an example in which a single semiconductor layer is formed, in reality, a plurality of semiconductor layers are formed on a substrate.
- a base film 102 is formed on an amorphous substrate 101.
- a glass substrate can be used as the amorphous substrate 101. It is preferable that the glass substrate has a low alkali component content, a low thermal expansion coefficient, a high strain point, and a high surface flatness.
- the content of alkali metals such as sodium
- the coefficient of thermal expansion is lower than 50 ⁇ 10 ⁇ 7 /°C
- the strain point is 600°C or higher.
- a gallium nitride-based semiconductor film is formed by a sputtering method, so a glass substrate having lower heat resistance than a sapphire substrate or a quartz substrate can be used.
- a glass substrate is cheaper than a sapphire substrate or a quartz substrate, and is also suitable for increasing the area of mother glass.
- the amorphous substrate 101 of this embodiment is not limited to a glass substrate, and may be a resin substrate such as a polyimide substrate, an acrylic substrate, a siloxane substrate, or a fluororesin substrate.
- the base film 102 has a role as a protective film that prevents impurities from being mixed in from the amorphous substrate 101.
- the base film 102 is composed of one or more films selected from, for example, a silicon nitride film, a silicon oxide film, an aluminum nitride film, and an aluminum oxide film. Further, the base film 102 has a role not only as a protective film but also as an insulating film, so that it can cover the top or surface of the amorphous substrate 101 also as an insulating film.
- the alignment film 103 is formed on the base film 102.
- the alignment film 103 has a function of improving the crystal orientation of the semiconductor film 106 containing gallium nitride when forming the semiconductor film 106 containing gallium nitride (see FIG. 3), which will be described later.
- the alignment film 103 may be conductive or insulative, but preferably has crystallinity oriented along a specific axis (for example, the c-axis).
- the alignment film 103 is preferably a crystal with rotational symmetry, for example, it is preferable that the crystal surface has six-fold rotational symmetry.
- the alignment film 103 preferably has a hexagonal close-packed structure, a face-centered cubic structure, or a structure similar thereto.
- a structure similar to a hexagonal close-packed structure or a face-centered cubic structure includes a crystal structure in which the c-axis does not form 90 degrees with respect to the a-axis and the b-axis.
- the alignment film 103 having a hexagonal close-packed structure or a structure similar thereto is preferably aligned in the [001] direction with respect to the amorphous substrate 101, that is, in the c-axis direction.
- the alignment film 103 having a face-centered cubic structure or a similar structure is preferably oriented in the [111] direction with respect to the amorphous substrate 101.
- the surface condition of the alignment film 103 affects the crystallinity of the semiconductor film 106 containing gallium nitride, which will be described later, it is desirable that the surface of the alignment film 103 be flat.
- the arithmetic mean roughness (Ra) of the surface of the alignment film 103 is smaller than 2.3 nm.
- the above-mentioned alignment film 103 is, for example, a conductive alignment film 103 made of titanium (Ti), titanium nitride (TiNx), titanium oxide (TiOx), graphene, zinc oxide (ZnO), magnesium diboride ( MgB2) .
- conductive alignment film 103 aluminum (Al), silver (Ag), calcium (Ca), nickel (Ni), copper (Cu), strontium (Sr), rhodium (Rh), palladium (Pd), cerium (Ce), ytterbium (Yb) ), iridium (Ir), platinum (Pt), gold (Au), lead (Pb), actinium (Ac), thorium (Th), BiLaTiO, SrFeO, BiFeO, BaFeO, ZnFeO, or PMnN-PZT, etc. be able to.
- a titanium layer is used as the conductive alignment film 103.
- the above-mentioned alignment film 103 is, for example, an insulating alignment film 103, and includes aluminum nitride (AlN), aluminum oxide ( Al2O3 ), lithium niobate (LiNbO), BiLaTiO, SrFeO, BiFeO, BaFeO, ZnFeO, PMnN-PZT, biological apatite (BAp), or the like can be used.
- AlN aluminum nitride
- Al2O3 aluminum oxide
- LiNbO lithium niobate
- BiLaTiO LiNbO
- SrFeO BiFeO
- BaFeO BaFeO
- ZnFeO ZnFeO
- PMnN-PZT biological apatite
- BAp biological apatite
- the alignment film 103 may be a conductive alignment film or an insulating alignment film, and if there is no need to distinguish between a conductive alignment film and an insulating alignment film, It is expressed as an alignment film 103.
- the thickness of the alignment film 103 is, for example, 50 nm or more (preferably 50 nm or more and 100 nm or less).
- the alignment film 103 can be formed by any method.
- the alignment film 103 can be formed by a sputtering method, a CVD method, a vacuum evaporation method, an electron beam evaporation method, or the like.
- the alignment layer 105 having a pattern is formed by etching the alignment film 103 using the resist mask 104.
- the alignment layer 105 has a slope (hereinafter referred to as "taper") in which the angle between the bottom surface and the side surface is ⁇ 1.
- the taper angle ⁇ 1 of the alignment layer 105 can be set to 60° or more and 90° or less.
- the taper angle ⁇ 1 tends to become small, and depending on the conditions, the taper angle ⁇ 1 becomes less than 60°.
- the taper angle ⁇ 1 of the alignment layer 105 is less than 60°, the area of the taper of the alignment layer 105 becomes larger than when the angle ⁇ 1 is 60° or more and 90° or less.
- the semiconductor film 106 containing gallium nitride formed on the taper of the alignment layer 105 tends to have lower crystallinity than the semiconductor film 106 containing gallium nitride formed on the upper surface of the alignment layer 105. Therefore, as this area increases, the semiconductor film 106 containing gallium nitride with low crystallinity occupies a wider area of the semiconductor film 106 containing gallium nitride.
- the semiconductor film 106 containing gallium nitride with low crystallinity is formed on the taper of the alignment layer 105
- the semiconductor film 106 containing gallium nitride with low crystallinity is formed on the alignment layer 105.
- Crystal growth of the semiconductor film 106 containing gallium nitride may be inhibited. Therefore, in this embodiment, in order to prevent such inhibition of crystal growth, the area of the taper of the alignment layer 105 is suppressed.
- a dry etching method is employed in this embodiment so that the taper angle ⁇ 1 of the alignment layer 105 is greater than or equal to 60° and less than or equal to 90°.
- a semiconductor film 10 containing gallium nitride is formed to cover the alignment layer 105. form 6.
- a semiconductor film 106 containing gallium nitride is formed as a semiconductor film by a sputtering method.
- the semiconductor film 106 containing gallium nitride is formed by heating an amorphous substrate 101 having an insulating surface (here, an amorphous substrate 101 provided with a base film 102) at 25° C. to 600° C., preferably at 25° C. It is formed by a sputtering method while heated to 400°C.
- the semiconductor film 106 containing gallium nitride is formed at a temperature below the strain point of the amorphous substrate 101.
- Gallium nitride is usually formed by the MOCVD method (Metal Organic Chemical Vapor Deposition), but since the MOCVD method requires a high process temperature, it is not appropriate when considering the heat resistance of the amorphous substrate 101. .
- the semiconductor film 106 containing gallium nitride can be formed on the inexpensive amorphous substrate 101 by using a sputtering method.
- the semiconductor film 106 containing gallium nitride can be formed, for example, by sputtering using a sintered body of gallium nitride as a sputtering target and using argon (Ar) or a mixed gas of argon (Ar) and nitrogen (N2) as the sputtering gas. It is formed.
- argon Ar
- Ar argon
- N2 nitrogen
- the sputtering method for example, a bipolar sputtering method, a magnetron sputtering method, a dual magnetron sputtering method, a facing target sputtering method, an ion beam sputtering method, and an inductively coupled plasma (ICP) sputtering method can be applied.
- ICP inductively coupled plasma
- the conductivity type of the semiconductor film 106 containing gallium nitride may be substantially intrinsic, or may have n-type conductivity or p-type conductivity.
- the gallium nitride layer having n-type conductivity may not contain a dopant for controlling valence electrons, or may be doped with silicon (Si) or germanium (Ge) as an n-type dopant. good.
- the gallium nitride layer having p-type conductivity may be doped with an element selected from magnesium (Mg), zinc (Zn), cadmium (Cd), and beryllium (Be) as a p-type dopant. .
- the carrier concentration is preferably 1 ⁇ 10 18 /cm 3 or more.
- the carrier concentration is preferably 5 ⁇ 10 16 /cm 3 or more.
- zinc (Zn) may be included as a dopant.
- the semiconductor film 106 containing gallium nitride may contain one or more elements selected from indium (In), aluminum (Al), and arsenic (As). These elements can adjust the band gap of the semiconductor film 106 containing gallium nitride.
- the semiconductor film 106 containing gallium nitride is formed on the amorphous substrate 101 on which the alignment layer 105 is formed.
- the semiconductor film 106 containing gallium nitride formed on the alignment layer 105 is influenced by the alignment axis of the alignment layer 105.
- the orientation layer 105 has rotational symmetry or c-axis orientation crystallinity
- the semiconductor film 106 containing gallium nitride also has c-axis orientation or (111) orientation crystallinity.
- the crystallinity of the semiconductor film 106 containing gallium nitride is preferably single crystal, but may be polycrystalline, microcrystalline, or nanocrystalline.
- the crystal structure of the semiconductor film 106 containing gallium nitride may have a wurtzite structure.
- the orientation of the semiconductor film 106 containing gallium nitride is preferably c-axis orientation or (111) orientation.
- the semiconductor film 106 containing gallium nitride may have an amorphous structure near the interface where it contacts the alignment layer 105, but preferably has crystallinity in bulk.
- the thickness of the semiconductor film 106 containing gallium nitride is not limited and can be set as appropriate depending on the structure of the device.
- the semiconductor film 106 containing gallium nitride may have a single layer structure, or may have a laminated structure including a plurality of layers having different conductivity types and/or compositions.
- the semiconductor film 106 containing gallium nitride formed on the alignment layer 105 has a first portion 106a that reflects the crystallinity of the alignment layer 105, and a first portion 106a that is more crystalline than the first portion 106a. and a lower second portion 106b.
- the first portion 106a is a portion located above the alignment layer 105.
- the second portion 106b includes a portion located above the base film 102.
- the second Portion 106b also includes a portion located above the side surface (tapered portion) of alignment layer 105. Note that in the alignment layer 105, a case where the angle between the bottom surface and the side surface is 90 degrees is also included in the taper angle ⁇ 1 for convenience.
- the taper angle ⁇ 1 of the alignment layer 105 is 60° or more and 90° or less with respect to the first portion 106a, and since the area of the taper of the alignment layer 105 is suppressed, the second portion 106b There is little inhibition of crystal growth by
- the first portion 106a reflecting the crystallinity of the alignment layer 105 and the second portion 106b having lower crystallinity than the first portion 106a can be observed with a transmission electron microscope (TEM) to determine the crystallinity. You can check the difference.
- TEM transmission electron microscope
- a resist mask 107 is formed so as to overlap the first portion 106a of the semiconductor film 106 containing gallium nitride. That is, the resist mask 107 is arranged so as to pattern the first portion 106a of the semiconductor film 106 including the gallium nitride layer located on the upper surface of the alignment layer 105.
- the side surface of the first portion 106a and the side surface of the resist mask 107 are shown to coincide with each other, but the width of the resist mask 107 is narrower than the width of the first portion 106a. It can also be wide.
- the semiconductor film 106 containing gallium nitride is etched using a resist mask 107 to form a patterned semiconductor layer 108a containing gallium nitride and a side protection portion 108b containing gallium nitride.
- the semiconductor layer 108a is formed on the upper surface of the alignment layer 105
- the side protection portion 108b is formed on the side surface of the alignment layer 105. That is, the first portion 106a of the semiconductor film 106 containing gallium nitride having high crystallinity is used for the semiconductor layer 108a, and the second portion 106b having lower crystallinity than the first portion 106a is used for the side protection portion 108b.
- dry etching using halogen gas is used to etch the semiconductor film 106 containing gallium nitride.
- the formation of the side protection portion 108b is performed continuously with the formation of the semiconductor layer 108a. Specifically, the semiconductor film 106 is etched, and the semiconductor layer 108a is formed under the resist mask 107. When the semiconductor film 106 is further etched, the side surfaces of the alignment layer 105 are partially exposed from the semiconductor film 106. Here, the portion exposed from the semiconductor film 106 on the side surface of the alignment layer 105 by this etching is defined as an exposed portion 110. The above-described etching of the semiconductor film 106 is performed until the exposed portion 110 separates the semiconductor layer 108a and the side protection portion 108b, and the side protection portion 108b is formed.
- the side protection portion 108b formed above is provided so as to partially cover the side surface of the alignment layer 105, and the exposed portion 110 is located on the side surface of the alignment layer 105 that is not covered by the side protection portion 108b. At this time, the exposed portion 110 is located between the semiconductor layer 108a and the side protection portion 108b on the side surface of the alignment layer 105. Furthermore, since the side protection portion 108b is provided on and in contact with the base film 102, it is possible to protect the side surface of the alignment layer 105 and the end of the alignment layer 105 that is in contact with the base film 102.
- the thickness L1 of the side protection portion 108b may be thinner than the thickness L2 of the alignment layer 105, and may be less than half the thickness L2 of the alignment layer 105.
- the thickness L1 of the side surface protection portion 108b is defined as the length of the portion of the alignment layer 105 that is in contact with the side surface.
- the side protection portion 108b Since the side protection portion 108b is formed by etching the semiconductor film 106, it contains gallium nitride having the same composition as the gallium nitride contained in the semiconductor layer 108a formed by etching the semiconductor film 106. Further, since the side protection portion 108b corresponds to a part of the second portion 106b of the semiconductor film 106 as described above, the semiconductor layer 108a and the side protection portion 108b contain gallium nitride having the same composition. Further, the crystallinity of the side protection portion 108b is also the same as that of the second portion 106b of the semiconductor film 106, and therefore is lower than the crystallinity of the semiconductor layer 108a corresponding to the first portion 106a of the semiconductor film 106.
- the side protection portion 108b Since the side protection portion 108b has low crystallinity, the conductivity is low, that is, the insulation is high. Therefore, although the side protection portion 108b contains gallium nitride having the same composition as the semiconductor layer 108a, it is not electrically connected to the semiconductor layer 108a even though it is disposed on the side surface of the alignment layer 105.
- the resist mask 107 is removed.
- dry type resist peeling or wet type resist peeling can be used.
- the semiconductor layer 108a of the laminated structure 10 of this embodiment is formed by patterning the first portion 106a of the semiconductor film 106 containing gallium nitride, and therefore has a specific orientation axis reflecting the orientation of the orientation layer 105. It has uniform crystallinity. Furthermore, the side protection portion 108b containing gallium nitride disposed on the side surface of the alignment layer 105 can protect the semiconductor layer 108a and the alignment layer 105 from etching used when forming the semiconductor layer 108a. Damage to the side surfaces of the alignment layer 105 due to etching can be suppressed. Therefore, by processing the stacked structure 10 having the semiconductor layer 108a of this embodiment and using it in a semiconductor device, a semiconductor device with excellent characteristics can be realized.
- FIG. 7 is an end view showing a semiconductor device 500 having the stacked structure 10 in the first embodiment.
- a semiconductor device 500 shown in FIG. 7 is an example of an LED element manufactured using the stacked structure 10 shown in FIG. 6. 6 and 7, the thickness relationship between the alignment layer 105 and the semiconductor layer 108a is different, but for convenience of explanation, the thickness of the alignment layer 105 is only exaggerated in FIG. 6. .
- an n-type gallium nitride layer 501, a light-emitting layer 502, and a p-type gallium nitride layer 503 are sequentially grown on the semiconductor layer 108a. Thereafter, parts of the n-type gallium nitride layer 501, the light emitting layer 502, and the p-type gallium nitride layer 503 are removed so that the n-type gallium nitride layer 501 is exposed. Finally, an n-type electrode 504 and a p-type electrode 505 are formed in contact with the n-type gallium nitride layer 501 and the p-type gallium nitride layer 503, respectively.
- the semiconductor device 500 shown in FIG. 7 is completed.
- the semiconductor device 500 of this embodiment is formed using a semiconductor layer 108a using only the highly crystalline first portion 106a of the semiconductor film 106 containing gallium nitride formed on the amorphous substrate 101. Therefore, according to this embodiment, the semiconductor device 500 can be manufactured on the inexpensive amorphous substrate 101. Furthermore, according to this embodiment, the semiconductor film 106 containing highly crystalline gallium nitride can be formed by sputtering, so the semiconductor device 500 can be manufactured with high throughput without being exposed to high temperatures throughout the process. be able to.
- the semiconductor device 500 shown in FIG. 7 is merely an example of an LED element, and may be an LED element with another structure.
- the light emitting layer 502 may have a quantum well structure in which gallium nitride layers and indium gallium nitride layers are alternately stacked.
- FIG. 8 is a plan view showing a light emitting device 600 using the semiconductor device 500 having the stacked structure 10 in the first embodiment.
- a display section 601 and a peripheral circuit section 602 are provided on the amorphous substrate 101.
- a terminal section 603 for inputting various signals (video signals and control signals) to the light emitting device 600 is provided in a part of the peripheral circuit section 602.
- a plurality of pixels 604 are arranged in a matrix.
- the semiconductor device 500 shown in FIG. 7 is arranged in each pixel 604.
- each pixel 604 may be provided with a semiconductor chip for controlling light emission and non-light emission of the semiconductor device 500.
- FIG. 9 is an end view showing the configuration of a laminated structure 20 according to an embodiment of the present invention. First, the state shown in FIG. 4 is obtained according to the process described using FIGS. 1 to 4 of the first embodiment.
- gallium nitride is etched on the semiconductor film (semiconductor film 106 containing gallium nitride shown in FIG. 4) using a resist mask 207, and the patterned semiconductor layer 208a and side surfaces are etched. A protective portion 208b is formed.
- the side protection portion 208b can be formed by etching the semiconductor film 106 shown in FIG. 5 until the side surface of the alignment layer 105 is partially exposed from the semiconductor film 106. It is sufficient to carry out the process until the upper part of the alignment layer 205 shown in the figure is exposed.
- the film L1 of the side protection part 208b may be thinner than the film thickness L2 of the alignment layer 205, and may be half or more of the film thickness L2, if the side protection part 208b has sufficiently low crystallinity and high insulation properties. .
- the semiconductor layer 208a of the laminated structure 20 of this embodiment is formed by patterning the first portion 106a of the semiconductor film 106 containing gallium nitride, and therefore has a specific orientation axis reflecting the orientation of the orientation layer 205. It has uniform crystallinity. Furthermore, since the side protection portion 208b is provided so as to cover more of the side surface of the alignment layer 205, the semiconductor layer 208a and the alignment layer 205 can be protected from the etching used when forming the semiconductor layer 208a. Damage to the side surfaces of the layer 208a and the alignment layer 205 due to etching can be further suppressed. Therefore, by processing the stacked structure 20 having the semiconductor layer 208a of this embodiment and using it in a semiconductor device, a semiconductor device with excellent characteristics can be realized.
- ⁇ Second embodiment> an example will be described in which a semiconductor device having a structure different from that in the first embodiment is formed. Specifically, in this embodiment, an example will be described in which a HEMT (High Electron Mobility Transistor) is formed as a semiconductor device.
- HEMT High Electron Mobility Transistor
- FIG. 11 is an end view showing a semiconductor device 700 including a gallium nitride-based semiconductor layer in the second embodiment.
- a semiconductor device 700 shown in FIG. 11 is an example of a HEMT manufactured using the stacked structure 10 shown in FIG. 6 in the first embodiment. 6 and 11, the thickness relationship between the alignment layer 105 and the semiconductor layer 108 is different, but for convenience of explanation, the thickness of the alignment layer 105 is only exaggerated in FIG. 6. .
- an n-type aluminum gallium nitride layer 701 and an n-type aluminum gallium nitride layer 702 are sequentially formed.
- a sputtering method can be used to form these gallium nitride semiconductor layers.
- a trench reaching the n-type aluminum gallium nitride layer 701 is provided in the n-type aluminum gallium nitride layer 701 and the n-type aluminum gallium nitride layer 702, and a source electrode 703 and a drain electrode 704 are arranged inside the trench.
- a gate electrode 705 in contact with the n-type aluminum gallium nitride layer 702 is arranged between the source electrode 703 and the drain electrode 704 .
- a silicon nitride layer 706 is formed as a protective layer, and the HEMT shown in FIG. 11 is completed.
- the semiconductor device 700 of this embodiment is formed using a highly crystalline gallium nitride layer (semiconductor layer 108) formed on the amorphous substrate 101. Therefore, according to this embodiment, the semiconductor device 700 can be manufactured on the inexpensive amorphous substrate 101. Further, according to this embodiment, since the plurality of gallium nitride-based semiconductor layers are formed by sputtering, the semiconductor device 700 can be manufactured with high throughput without being exposed to high temperatures throughout the process. Note that the semiconductor device 700 shown in FIG. 11 is only an example of a HEMT, and a HEMT of another structure may be used.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
積層構造体は、絶縁表面を有するアモルファス基板と、絶縁表面を有するアモルファス基板の上のパターンを有する配向層と、配向層の上面に配置されるパターンを有する窒化ガリウムを含む半導体層と、配向層の側面に配置される窒化ガリウムを含む側面保護部と、を有し、半導体層と前記側面保護部とは、前記配向層の側面において、離隔される。また、配向層の底面と側面とがなす第1角は、60°以上90°以下であってもよい。さらに、半導体層は、側面保護部と同じ組成の窒化ガリウムを有し、半導体層の窒化ガリウムの結晶性は、前記側面保護部の窒化ガリウムの結晶性より高くともよい。
Description
本発明の一実施形態は、窒化ガリウムを含む半導体層を用いた積層構造体及びその製造方法、ならびに半導体デバイスに関する。
近年、窒化ガリウム(GaN)を含む半導体層(以下、「窒化ガリウム系半導体層」という)を用いた半導体デバイスの開発が進んでいる。窒化ガリウム系半導体層を用いた半導体デバイスとしては、例えば、HEMT(High Electron Mobility Transistor)などのトランジスタ素子、LED(Light Emitting Diode)などの発光素子が知られている。特に、発光ダイオード(LED)を各画素に用いた発光装置の需要は高く、シリコン基板以外の基板上に、結晶性の高い窒化ガリウム系半導体層を形成する技術の開発が急がれている。例えば、特許文献1には、サファイア基板、石英ガラス基板等の絶縁基板上にバッファ層を形成し、そのバッファ層の上に絶縁パターンを形成し、バッファ層及び絶縁パターンの上に窒化ガリウム系半導体層を形成する技術が開示されている。
上記従来技術のように、一般的には、1000℃以上の耐熱性を有するサファイア基板や石英ガラス基板等を用い、1000℃を超える温度下で窒化ガリウムを含む半導体層をエピタキシャル成長により形成する。しかしながら、発光表示装置への応用を考慮すると、高価なサファイア基板や石英ガラス基板の使用は、表示画面の大面積化への妨げになるという問題がある。また、1000℃を超える温度下での処理は、処理開始時の昇温及び処理終了時の降温に時間がかかり、スループットが低下するという問題もある。
本発明の一実施形態の課題は、安価なアモルファス基板上に結晶性の高い窒化ガリウムを含む半導体層を用いて積層構造体を形成することにある。
また、本発明の一実施形態の課題は、結晶性の高い窒化ガリウムを含む半導体層を用いた積層構造体を高いスループットで形成することにある。
本発明の一実施形態における積層構造体は、絶縁表面を有するアモルファス基板と、絶縁表面を有するアモルファス基板の上のパターンを有する配向層と、配向層の上面に配置されるパターンを有する窒化ガリウムを含む半導体層と、配向層の側面に配置される窒化ガリウムを含む側面保護部と、を有し、半導体層と側面保護部とは、配向層の側面において、離隔される。
本発明の一実施形態における積層構造体は、絶縁表面を有するアモルファス基板と、絶縁表面を有するアモルファス基板の上のパターンを有する配向層と、配向層の上面に配置されるパターンを有する窒化ガリウムを含む半導体層と、配向層の側面に配置される窒化ガリウムを含む側面保護部と、を有し、配向層は、半導体層および側面保護部に覆われない露出部を含み、露出部は、半導体層と側面保護部との間に配置される。
本発明の一実施形態における積層構造体の製造方法は、絶縁表面を有するアモルファス基板の上にパターンを有する配向層を形成し、配向層を覆うように窒化ガリウムを含む半導体膜を形成し、半導体膜をエッチングすることで、配向層の上面にパターンを有する窒化ガリウムを含む半導体層を形成するとともに、配向層の側面に配置される窒化ガリウムを含む側面保護部を形成することを含み、半導体層と側面保護部は離隔する。
本発明の一実施形態における積層構造体の製造方法は、絶縁表面を有するアモルファス基板の上にパターンを有する配向層を形成し、配向層を覆うように窒化ガリウムを含む半導体膜を成膜し、配向層の側面において、配向層の一部が半導体膜から露出するように、前記半導体膜をエッチングする。
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。
本発明の実施形態を説明する際、基板から半導体層に向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」又は「下に」という表現は、単に、各要素の上下関係を説明しているにすぎない。また、「上に」又は「下に」という表現は、第1要素と第2要素との間に第3要素が介在する場合だけでなく、介在しない場合をも含む。さらに、「上に」又は「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。
本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号又は同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素の部分について区別して説明する必要がある場合は、その要素を示す符号にアルファベット等の記号を付して区別する場合がある。ただし、その要素の各部分について、特に区別する必要がない場合は、その要素を示す符号のみを用いて説明する。
本発明の実施形態を説明する際、「αはA、BまたはCを含む」、「αはA、BおよびCのいずれかを含む」、「αはA、BおよびCからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがA~Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
<第1実施形態>
図1~図6は、第1実施形態におけるパターンを有する窒化ガリウムを含む半導体層を有する積層構造体の製造方法を示す端面図である。特に、図1~図6では、アモルファス基板上にパターンを有する窒化ガリウムを含む半導体層を形成する例を示す。なお、図1~図6では、単一の半導体層を形成する例を示しているが、実際には、基板上に複数の半導体層が形成される。
図1~図6は、第1実施形態におけるパターンを有する窒化ガリウムを含む半導体層を有する積層構造体の製造方法を示す端面図である。特に、図1~図6では、アモルファス基板上にパターンを有する窒化ガリウムを含む半導体層を形成する例を示す。なお、図1~図6では、単一の半導体層を形成する例を示しているが、実際には、基板上に複数の半導体層が形成される。
まず、図1に示すように、アモルファス基板101上に下地膜102を形成する。アモルファス基板101としては、例えば、ガラス基板を用いることができる。ガラス基板は、アルカリ成分の含有率が低く、熱膨張係数が低く、歪み点が高く、表面の平坦性が高いことが好ましい。例えば、アルカリ金属(ナトリウム等)の含有率が0.1%以下であり、熱膨張係数が50×10-7/℃より低く、歪み点が600℃以上であることが好ましい。後述するように、本実施形態では、スパッタリング法により窒化ガリウム系半導体膜を形成するため、サファイア基板や石英基板に比べて耐熱性の低いガラス基板を用いることができる。このようなガラス基板は、サファイア基板や石英基板に比べて安価であり、マザーガラスの大面積化にも適している。ただし、本実施形態のアモルファス基板101は、ガラス基板に限らず、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板などの樹脂基板であってもよい。
下地膜102は、アモルファス基板101からの不純物の混入を防ぐ保護膜としての役割を有する。下地膜102としては、例えば、窒化シリコン膜、酸化シリコン膜、窒化アルミニウム膜及び酸化アルミニウム膜から選ばれた1又は複数の膜で構成される。また、下地膜102は、保護膜としての役割だけでなく、絶縁性を有する膜としての役割を有するため、アモルファス基板101の上または表面を絶縁膜としても覆うことができる。
下地膜102の上には、配向膜103が形成される。配向膜103は、後述する窒化ガリウムを含む半導体膜106(図3参照)を形成する際に、窒化ガリウムを含む半導体膜106の結晶の配向性を向上させる機能を有する。
配向膜103は、導電性であっても絶縁性であってもよいが、特定の軸(例えば、c軸)に配向した結晶性を有することが好ましい。配向膜103は、回転対称性を有する結晶であることが好ましく、例えば、その結晶表面が6回回転対称を有することが好ましい。また、配向膜103は、六方最密構造、面心立方構造、又はこれらに準ずる構造を有することが好ましい。ここで、六方最密構造又は面心立方構造に準ずる構造とは、a軸およびb軸に対してc軸が90度にならない結晶構造を含む。六方最密構造又はこれに準ずる構造を有する配向膜103は、アモルファス基板101に対して[001]方向、すなわち、c軸方向に配向していることが好ましい。面心立方構造又はこれに準ずる構造を有する配向膜103は、アモルファス基板101に対して[111]方向に配向していることが好ましい。
配向膜103の表面状態は、後述する窒化ガリウムを含む半導体膜106の結晶性に影響を与えるため、配向膜103の表面は、平坦であることが望ましい。例えば、配向膜103は、表面の算術平均粗さ(Ra)が2.3nmより小さいことが好ましい。
上述の配向膜103としては、例えば導電性の配向膜103であり、チタン(Ti)、窒化チタン(TiNx)、酸化チタン(TiOx)、グラフェン、酸化亜鉛(ZnO)、二ホウ化マグネシウム(MgB2)、アルミニウム(Al)、銀(Ag)、カルシウム(Ca)、ニッケル(Ni)、銅(Cu)、ストロンチウム(Sr)、ロジウム(Rh)、パラジウム(Pd)、セリウム(Ce)、イッテルビウム(Yb)、イリジウム(Ir)、白金(Pt)、金(Au)、鉛(Pb)、アクチニウム(Ac)、トリウム(Th)、BiLaTiO、SrFeO、BiFeO、BaFeO、ZnFeO、またはPMnN-PZT、などを用いることができる。特に、導電性の配向膜103として、チタン、グラフェン、酸化亜鉛、を用いることが好ましい。本実施形態では、導電性の配向膜103としてチタン層を用いる。
また、上述の配向膜103としては、例えば絶縁性の配向膜103であり、窒化アルミニウム(AlN)、酸化アルミニウム(Al2O3)、ニオブ酸リチウム(LiNbO)、BiLaTiO、SrFeO、BiFeO、BaFeO、ZnFeO、PMnN-PZT、または生体アパタイト(BAp)などを用いることができる。特に絶縁性の配向膜103として窒化アルミニウム、または酸化アルミニウムを用いることが好ましい。本実施形態では、絶縁性の配向膜103として、窒化アルミニウム層を用いることが好ましい。
本実施形態において、配向膜103は導電性の配向膜であっても良く、絶縁性の配向膜であっても良く、導電性の配向膜及び絶縁性の配向膜を区別する必要が無い場合は配向膜103と表現する。
配向膜103の膜厚は、例えば、50nm以上(好ましくは、50nm以上100nm以下)である。配向膜103は、任意の方法で形成することができる。例えば、配向膜103は、スパッタリング法、CVD法、真空蒸着法、電子ビーム蒸着法等により形成することができる。
次に、図2に示すように、レジストマスク104を用いて配向膜103をエッチングすることにより、パターンを有する配向層105を形成する。配向層105は、底面と側面とがなす角の角度がθ1である勾配(以下、「テーパー」という)を有する。このとき、本実施形態では、配向膜103のエッチングにドライエッチング法を用いるため、配向層105のテーパーの角度θ1を、60°以上90°以下とすることができる。
配向膜103のエッチングにウェットエッチング法を用いた場合、テーパーの角度θ1が小さくなりやすく、条件によってはテーパーの角度θ1が60°未満になる。例えば、配向層105のテーパーの角度θ1が60°未満であった場合、角度θ1が60°以上90°以下のときに比べ、配向層105のテーパーの面積は大きくなる。配向層105のテーパーの上に形成される窒化ガリウムを含む半導体膜106は、配向層105の上面に形成される窒化ガリウムを含む半導体膜106に比べ、結晶性が低くなる傾向にある。したがって、この面積が大きくなることにより、結晶性の低い窒化ガリウムを含む半導体膜106は、窒化ガリウムを含む半導体膜106により広く占有することとなる。
さらに、配向層105のテーパーの上に結晶性の低い窒化ガリウムを含む半導体膜106が形成される場合、結晶性の低い窒化ガリウムを含む半導体膜106は、配向層105の上に成膜される窒化ガリウムを含む半導体膜106の結晶成長を阻害する場合がある。したがって、本実施形態では、そのような結晶成長の阻害を防止するため、配向層105のテーパーの面積の抑制をする。また、その面積の抑制のために、配向層105のテーパー角のθ1が60°以上90°以下となるように、本実施形態ではドライエッチング法を採用している。
次に、図3に示すように、配向層105を覆うように窒化ガリウムを含む半導体膜10
6を形成する。本実施形態では、半導体膜として、窒化ガリウムを含む半導体膜106をスパッタリング法により成膜する。具体的には、窒化ガリウムを含む半導体膜106は、例えば、絶縁表面を有するアモルファス基板101(ここでは、下地膜102が設けられたアモルファス基板101)を25℃~600℃、好ましくは25℃~400℃に加熱した状態でスパッタリング法により形成される。つまり、窒化ガリウムを含む半導体膜106は、アモルファス基板101の歪み点以下の温度で形成される。窒化ガリウムは、通常、MOCVD法(有機金属化学気相成長法:Metal Organic Chemical Vapor Deposition)で形成されるが、MOCVD法はプロセス温度が高いため、アモルファス基板101の耐熱性を考慮すると適切ではない。しかしながら、本実施形態では、スパッタリング法を用いることにより、安価なアモルファス基板101上に窒化ガリウムを含む半導体膜106を形成することができる。
6を形成する。本実施形態では、半導体膜として、窒化ガリウムを含む半導体膜106をスパッタリング法により成膜する。具体的には、窒化ガリウムを含む半導体膜106は、例えば、絶縁表面を有するアモルファス基板101(ここでは、下地膜102が設けられたアモルファス基板101)を25℃~600℃、好ましくは25℃~400℃に加熱した状態でスパッタリング法により形成される。つまり、窒化ガリウムを含む半導体膜106は、アモルファス基板101の歪み点以下の温度で形成される。窒化ガリウムは、通常、MOCVD法(有機金属化学気相成長法:Metal Organic Chemical Vapor Deposition)で形成されるが、MOCVD法はプロセス温度が高いため、アモルファス基板101の耐熱性を考慮すると適切ではない。しかしながら、本実施形態では、スパッタリング法を用いることにより、安価なアモルファス基板101上に窒化ガリウムを含む半導体膜106を形成することができる。
窒化ガリウムを含む半導体膜106は、例えば、窒化ガリウムの焼結体をスパッタリングターゲットとし、スパッタガスとしてアルゴン(Ar)又はアルゴン(Ar)及び窒素(N2)の混合ガスを用いてスパッタリングを行うことにより形成される。スパッタリング法としては、例えば、2極スパッタリング法、マグネトロンスパッタリング法、デュアルマグネトロンスパッタリング法、対向ターゲットスパッタリング法、イオンビームスパッタリング法、誘導結合プラズマ(ICP)スパッタリング法を適用することができる。
窒化ガリウムを含む半導体膜106の導電型は、実質的に真性であってもよいし、n型の導電性又はp型の導電性を有していてもよい。n型の導電性を有する窒化ガリウム層は、価電子制御を行うためのドーパントが含まれていなくてもよいし、n型ドーパントとして、シリコン(Si)又はゲルマニウム(Ge)が添加されていてもよい。p型の導電性を有する窒化ガリウム層は、p型ドーパントとして、マグネシウム(Mg)、亜鉛(Zn)、カドミウム(Cd)、ベリリウム(Be)から選ばれた一種の元素が添加されていてもよい。窒化ガリウムを含む半導体膜106にn型ドーパントを添加する場合は、キャリア濃度を1×1018/cm3以上とすることが好ましい。窒化ガリウムを含む半導体膜106にp型ドーパントを添加する場合は、キャリア濃度を5×1016/cm3以上とすることが好ましい。また、窒化ガリウムを含む半導体膜106を実質的に真性にする場合、ドーパントとして亜鉛(Zn)が含まれていてもよい。
また、窒化ガリウムを含む半導体膜106には、インジウム(In)、アルミニウム(Al)、ヒ素(As)から選ばれた一種又は複数種の元素が含まれていてもよい。これらの元素によって、窒化ガリウムを含む半導体膜106のバンドギャップを調整することができる。
以上のように、本実施形態では、配向層105が形成されたアモルファス基板101上に窒化ガリウムを含む半導体膜106が形成される。このとき、配向層105の上に形成された窒化ガリウムを含む半導体膜106は、配向層105の配向軸の影響を受ける。例えば、配向層105が回転対称性又はc軸配向の結晶性を有する場合、窒化ガリウムを含む半導体膜106もc軸配向又は(111)配向の結晶性を有する。窒化ガリウムを含む半導体膜106の結晶性は、単結晶であることが好ましいが、多結晶、微結晶、又はナノ結晶であってもよい。窒化ガリウムを含む半導体膜106の結晶構造は、ウルツ鉱構造を有していてもよい。窒化ガリウムを含む半導体膜106の配向は、c軸配向又は(111)配向であることが望ましい。窒化ガリウムを含む半導体膜106は、配向層105と接する界面近傍にアモルファス構造が含まれてもよいが、バルクでは結晶性を有していることが好ましい。
窒化ガリウムを含む半導体膜106の膜厚に限定はなく、デバイスの構造に応じて適宜設定することができる。窒化ガリウムを含む半導体膜106は単層構造であってもよいし、導電型及び/又は組成が異なる複数の層を含む積層構造であってもよい。
図3に示すように、配向層105の上に形成された窒化ガリウムを含む半導体膜106は、配向層105の結晶性が反映された第1部分106aと、第1部分106aよりも結晶性が低い第2部分106bとを含む。第1部分106aは、配向層105の上に位置する部分である。第2部分106bは、下地膜102の上に位置する部分を含む。また、図3では、配向層105の底面と側面とがなす角の角度θ1が90°の例を示したが、例えばθ1が80°等の90°より小さい場合、上述したように、第2部分106bは、配向層105の側面(テーパー部分)の上に位置する部分も含む。なお、配向層105において、底面と側面とがなす角が90°である場合も、便宜上テーパーの角度θ1に含む。
したがって、第1部分106aに対して、上述したように配向層105のテーパーの角度θ1が60°以上90°以下であり、配向層105のテーパーの面積が抑制されているため、第2部分106bによる結晶成長の阻害が少ない。
配向層105の結晶性が反映された第1部分106aと第1部分106aよりも結晶性の低い第2部分106bは、透過電子顕微鏡(TEM:Transmission Electron Microscope)などで観察することで、結晶性の違いを確認することができる。
次に、図4に示すように、窒化ガリウムを含む半導体膜106の第1部分106aに重畳するように、レジストマスク107を形成する。すなわち、レジストマスク107は、窒化ガリウム層を含む半導体膜106のうち、配向層105の上面の上に位置する第1部分106aをパターン化するように配置される。本実施形態では、第1部分106aの側面とレジストマスク107の側面とが一致するように図示しているが、この例に限らず、レジストマスク107の幅は、第1部分106aの幅より狭くてもよく、また、広くてもよい。
次に、図5に示すように、レジストマスク107を用いて窒化ガリウムを含む半導体膜106に対してエッチングを行い、パターンを有する窒化ガリウムを含む半導体層108aおよび窒化ガリウムを含む側面保護部108bを形成する。このとき、半導体層108aは、配向層105の上面に形成され、側面保護部108bは、配向層105の側面に形成される。つまり、窒化ガリウムを含む半導体膜106の結晶性の高い第1部分106aが半導体層108aに用いられ、第1部分106aより結晶性の低い第2部分106bが側面保護部108bに用いられる。本実施形態では、窒化ガリウムを含む半導体膜106のエッチングに、ハロゲンガスを用いたドライエッチングを用いる。
側面保護部108bの形成は、半導体層108aの形成とともに連続的に行われる。詳しくは、半導体膜106をエッチングし、レジストマスク107の下に半導体層108aは形成される。半導体膜106をさらにエッチングすると、配向層105の側面は、部分的に半導体膜106から露出する。ここで、このエッチングにより配向層105の側面の半導体膜106から露出した部分を、露出部110とする。上述した半導体膜106のエッチングは、露出部110が半導体層108aと側面保護部108bとを離隔するまで行われ、側面保護部108bは形成される。
以上で形成された側面保護部108bは、配向層105の側面を部分的に覆うように設けられ、露出部110は、側面保護部108bが覆っていない配向層105の側面に位置する。このとき、露出部110は、配向層105の側面において、半導体層108aと側面保護部108bとの間に位置する。さらに、側面保護部108bは下地膜102の上に接するように設けられるため、配向層105の側面および下地膜102に接する配向層105の端部を保護することができる。
側面保護部108bの膜厚L1は、配向層105の膜厚L2より薄く、配向層105の膜厚L2の半分以下であってもよい。ここで、側面保護部108bの膜厚L1は、配向層105の側面に接している部分の長さとする。
側面保護部108bは、半導体膜106をエッチングにより形成されることから、半導体膜106をエッチングすることで形成される半導体層108aが含む窒化ガリウムと同じ組成の窒化ガリウムを含む。また、側面保護部108bは、上述したように半導体膜106の第2部分106bの一部に相当するため、半導体層108aと側面保護部108bは同じ組成の窒化ガリウムを含む。また、側面保護部108bの結晶性も、半導体膜106の第2部分106bと同様であるため、半導体膜106の第1部分106aに相当する半導体層108aの結晶性より低い。側面保護部108bの結晶性が低いことより、導電性は低く、つまり絶縁性が高い。よって、側面保護部108bは、半導体層108aと同じ組成の窒化ガリウムを含むが、配向層105の側面に配置されていても、半導体層108aと導通しない。
次に、図6に示すように、レジストマスク107の除去を行う。レジストマスク107の除去には、ドライタイプのレジスト剥離またはウェットタイプのレジスト剥離を用いることができる。
以上のプロセスを経て、図6に示す積層構造体10が得られる。本実施形態の積層構造体10の半導体層108aは、窒化ガリウムを含む半導体膜106の第1部分106aをパターン化したものであるため、配向層105の配向性を反映して特定の配向軸に揃った結晶性を有している。また、配向層105の側面に配置される窒化ガリウムを含む側面保護部108bにより、半導体層108aおよび配向層105を半導体層108aの形成する際に用いるエッチングから保護することができ、半導体層108aおよび配向層105の側面のエッチングによるダメージを抑制することができる。したがって、本実施形態の半導体層108aを有する積層構造体10を加工して半導体デバイスに用いることにより、優れた特性の半導体デバイスを実現することができる。
図7は、第1実施形態における積層構造体10を有する半導体デバイス500を示す端面図である。具体的には、図7に示す半導体デバイス500は、図6に示した積層構造体10を用いて製造したLED素子の一例である。なお、図6及び図7において、配向層105と半導体層108aとの間の膜厚の大小関係が異なるが、説明の便宜上、図6では配向層105の膜厚を誇張しているにすぎない。
図6に示したように、半導体層108aを形成したら、半導体層108aの上に、n型窒化ガリウム層501、発光層502及びp型窒化ガリウム層503を順次成長させる。その後、n型窒化ガリウム層501、発光層502及びp型窒化ガリウム層503の一部を、n型窒化ガリウム層501が露出するように除去する。最後に、n型窒化ガリウム層501及びp型窒化ガリウム層503にそれぞれ接するn型電極504及びp型電極505を形成する。
以上のプロセスを経て、図7に示した半導体デバイス500が完成する。本実施形態の半導体デバイス500は、アモルファス基板101上に形成された窒化ガリウムを含む半導体膜106のうち、結晶性の高い第1部分106aのみを用いた半導体層108aを用いて形成される。したがって、本実施形態によれば、安価なアモルファス基板101上に半導体デバイス500を製造することができる。さらに、本実施形態によれば、結晶性の高い窒化ガリウムを含む半導体膜106をスパッタリング法により形成できるため、プロセス全体を通じて高い温度に曝されることがなく、高いスループットで半導体デバイス500を製造することができる。
図7に示した半導体デバイス500は、LED素子としての一例を示すにすぎず、他の構造のLED素子であってもよい。例えば、発光層502は、窒化ガリウム層と窒化インジウムガリウム層とを交互に積層した量子井戸構造であってもよい。
図8は、第1実施形態に積層構造体10を有する半導体デバイス500を用いた発光装置600を示す平面図である。図8に示すように、アモルファス基板101上には、表示部601及び周辺回路部602が設けられる。周辺回路部602の一部には、発光装置600へ各種信号(映像信号及び制御信号)を入力するための端子部603が設けられる。表示部601の内側には、複数の画素604がマトリクス状に配置される。図7に示した半導体デバイス500は、各画素604に配置されている。図示は省略するが、各画素604には、半導体デバイス500の発光及び非発光を制御するための半導体チップが設けられていてもよい。
以下では、本実施形態に係る積層構造体10の変形例について説明する。なお、図面において、第1実施形態と同じ要素については、同じ符号を付して重複する説明を省略する。
<変形例>
図9は、本発明の一実施形態に係る積層構造体20の構成を示す端面図である。まず、第1実施形態の図1乃至図4を用いて説明したプロセスにしたがって、図4に示す状態を得る。
図9は、本発明の一実施形態に係る積層構造体20の構成を示す端面図である。まず、第1実施形態の図1乃至図4を用いて説明したプロセスにしたがって、図4に示す状態を得る。
次に、図9に示すように、レジストマスク207を用いて窒化ガリウムを半導体膜(図4に示した窒化ガリウムを含む半導体膜106)に対してエッチングを行い、パターンを有する半導体層208aおよび側面保護部208bを形成する。
図5で説明したように、側面保護部208bの形成は、図5で示す半導体膜106を配向層105の側面が部分的に半導体膜106から露出するまでエッチングを行えばよいが、図9で示す配向層205の上部が露出するまで行えばよい。
また、側面保護部208bの膜L1は、側面保護部208bの結晶性が十分に低く、絶縁性が高い場合、配向層205の膜厚L2より薄く、膜厚L2の半分以上であってもよい。
次に、図6で説明したように、レジストマスク207の除去を行い、図10に示す積層構造体20が得られる。本実施形態の積層構造体20の半導体層208aは、窒化ガリウムを含む半導体膜106の第1部分106aをパターン化したものであるため、配向層205の配向性を反映して特定の配向軸に揃った結晶性を有している。さらに、側面保護部208bが配向層205の側面をより多く覆うように設けられているため、半導体層208aおよび配向層205を半導体層208aの形成する際に用いるエッチングから保護することができ、半導体層208aおよび配向層205の側面のエッチングによるダメージをより抑制することができる。したがって、本実施形態の半導体層208aを有する積層構造体20を加工して半導体デバイスに用いることにより、優れた特性の半導体デバイスを実現することができる。
<第2実施形態>
本実施形態では、第1実施形態とは異なる構造の半導体デバイスを形成した例について説明する。具体的には、本実施形態では、半導体デバイスとして、HEMT(High Electron Mobility Transistor)を形成した例について説明する。なお、図面において、第1実施形態と同じ要素については、同じ符号を付して重複する説明を省略する。
本実施形態では、第1実施形態とは異なる構造の半導体デバイスを形成した例について説明する。具体的には、本実施形態では、半導体デバイスとして、HEMT(High Electron Mobility Transistor)を形成した例について説明する。なお、図面において、第1実施形態と同じ要素については、同じ符号を付して重複する説明を省略する。
図11は、第2実施形態における窒化ガリウム系半導体層を含む半導体デバイス700を示す端面図である。具体的には、図11に示す半導体デバイス700は、第1実施形態において図6に示した積層構造体10を用いて製造したHEMTの一例である。なお、図6及び図11において、配向層105と半導体層108との間の膜厚の大小関係が異なるが、説明の便宜上、図6では配向層105の膜厚を誇張しているにすぎない。
窒化ガリウム層で構成された半導体層108の上には、n型窒化アルミニウムガリウム層701及びn型窒化アルミニウムガリウム層702が順次形成される。これらの窒化ガリウム系半導体層の形成には、スパッタリング法を用いることができる。n型窒化アルミニウムガリウム層701及びn型窒化アルミニウムガリウム層702には、n型窒化アルミニウムガリウム層701に達するトレンチが設けられ、その内部にソース電極703及びドレイン電極704が配置される。ソース電極703とドレイン電極704との間には、n型窒化アルミニウムガリウム層702に接するゲート電極705が配置される。最後に、保護層として窒化シリコン層706が形成され、図11に示すHEMTが完成する。
本実施形態の半導体デバイス700は、アモルファス基板101上に形成された結晶性の高い窒化ガリウム層(半導体層108)を用いて形成される。したがって、本実施形態によれば、安価なアモルファス基板101上に半導体デバイス700を製造することができる。さらに、本実施形態によれば、複数の窒化ガリウム系半導体層をスパッタリング法により形成するため、プロセス全体を通じて高い温度に曝されることがなく、高いスループットで半導体デバイス700を製造することができる。なお、図11に示した半導体デバイス700は、HEMTの一例を示すものにすぎず、他の構造のHEMTであってもよい。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
10:積層構造体、20:積層構造体、101:アモルファス基板、102:下地膜、103:配向膜、104:レジストマスク、105:配向層、106:半導体膜、106a:第1部分、106b:第2部分、107:レジストマスク、108:半導体層、108a:半導体層、108b:側面保護部、110:露出部、205:配向層、207:レジストマスク、208a:半導体層、208b:側面保護部、210:露出部、500:半導体デバイス、501:n型窒化ガリウム層、502:発光層、503:p型窒化ガリウム層、504:n型電極、505:p型電極、600:発光装置、601:表示部、602:周辺回路部、603:端子部、604:画素、700:半導体デバイス、701:n型窒化アルミニウムガリウム層、702:n型窒化アルミニウムガリウム層、703:ソース電極、704:ドレイン電極、705:ゲート電極、706:窒化シリコン層
Claims (14)
- 絶縁表面を有するアモルファス基板と、
前記絶縁表面を有するアモルファス基板の上のパターンを有する配向層と、
前記配向層の上面に配置されるパターンを有する窒化ガリウムを含む半導体層と、
前記配向層の側面に配置される窒化ガリウムを含む側面保護部と、を有し、
前記半導体層と前記側面保護部とは、前記配向層の側面において、離隔される、
積層構造体。 - 絶縁表面を有するアモルファス基板と、
前記絶縁表面を有するアモルファス基板の上のパターンを有する配向層と、
前記配向層の上面に配置されるパターンを有する窒化ガリウムを含む半導体層と、
前記配向層の側面に配置される窒化ガリウムを含む側面保護部と、を有し
前記配向層は、前記半導体層および前記側面保護部に覆われない露出部を含み、
前記露出部は、前記半導体層と前記側面保護部との間に配置される、
積層構造体。 - 前記配向層の底面と側面とがなす角は、60°以上90°以下である、
請求項1または請求項2記載の積層構造体。 - 前記半導体層は、前記側面保護部と同じ組成の窒化ガリウムを有し、
前記半導体層の窒化ガリウムの結晶性は、前記側面保護部の窒化ガリウムの結晶性より高い、
請求項1または請求項2に記載の積層構造体。 - 前記半導体層は、前記側面保護部と同じ組成の窒化ガリウムを有し、
前記側面保護部の絶縁性は、前記半導体層の絶縁性より高い、
請求項1または請求項2に記載の積層構造体。 - 前記側面保護部は、前記絶縁表面の上にも配置される、
請求項1に記載の積層構造体。 - 前記露出部は、前記半導体層と前記側面保護部とを離隔する、
請求項2に記載の積層構造体。 - 前記側面保護部は、前記絶縁表面の上にも配置される、
請求項2に記載の積層構造体。 - 請求項1または請求項2に記載の積層構造体を用いた、
半導体デバイス。 - 絶縁表面を有するアモルファス基板の上にパターンを有する配向層を形成し、
前記配向層を覆うように窒化ガリウムを含む半導体膜を形成し、
前記半導体膜をエッチングすることで、前記配向層の上面にパターンを有する窒化ガリウムを含む半導体層を形成するとともに、前記配向層の側面に配置される窒化ガリウムを含む側面保護部を形成することを含み、
前記半導体層と前記側面保護部は離隔する、
積層構造体の製造方法。 - 絶縁表面を有するアモルファス基板の上にパターンを有する配向層を形成し、
前記配向層を覆うように窒化ガリウムを含む半導体膜を成膜し、
前記配向層の側面において、前記配向層の一部が前記半導体膜から露出するように、前記半導体膜をエッチングする、
積層構造体の製造方法。 - 前記配向層の底面と側面がなす角は、60°以上90°以下である、
請求項10または請求項11に記載の積層構造体の製造方法。 - 前記配向層を形成することは、
前記絶縁表面を有するアモルファス基板上に配向膜を成膜し、
前記配向膜をエッチングすることで前記配向層を形成することをさらに含む、
請求項10または請求項11に記載の積層構造体の製造方法。 - 前記半導体膜のエッチングにより、前記配向層の上面にパターンを有する窒化ガリウムを含む半導体層が形成されるとともに、前記配向層の側面に窒化ガリウムを含む側面保護部が形成されることをさらに含み、
露出させた前記配向層の一部は、前記半導体層と前記側面保護部との間に位置する、
請求項11に記載の積層構造体の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-139266 | 2022-09-01 | ||
JP2022139266 | 2022-09-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2024048005A1 true WO2024048005A1 (ja) | 2024-03-07 |
Family
ID=90099285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2023/021906 WO2024048005A1 (ja) | 2022-09-01 | 2023-06-13 | 積層構造体及びその製造方法、ならびに半導体デバイス |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2024048005A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269605A (ja) * | 1999-03-15 | 2000-09-29 | Akihiko Yoshikawa | 窒化ガリウム結晶を有する積層体およびその製造方法 |
JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
JP2012119569A (ja) * | 2010-12-02 | 2012-06-21 | Ulvac Japan Ltd | 窒化物半導体素子 |
JP2018030766A (ja) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Iii族窒化物系化合物半導体結晶板製造方法 |
-
2023
- 2023-06-13 WO PCT/JP2023/021906 patent/WO2024048005A1/ja unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269605A (ja) * | 1999-03-15 | 2000-09-29 | Akihiko Yoshikawa | 窒化ガリウム結晶を有する積層体およびその製造方法 |
JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
JP2012119569A (ja) * | 2010-12-02 | 2012-06-21 | Ulvac Japan Ltd | 窒化物半導体素子 |
JP2018030766A (ja) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Iii族窒化物系化合物半導体結晶板製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100730082B1 (ko) | 질화물계 반도체 발광소자 | |
EP2280426B1 (en) | Light-emitting device | |
US20140203451A1 (en) | Electronic device package and packaging substrate for the same | |
CN1996630A (zh) | 发光二极管及其制造方法以及在电子设备中的应用 | |
JP2008047864A (ja) | 窒化物系半導体発光素子の製造方法 | |
KR20090058952A (ko) | 나노로드를 이용한 발광소자 및 그 제조 방법 | |
CN109791963B (zh) | 发光元件 | |
US7868348B2 (en) | Light emitting device having vertical structure and method for manufacturing the same | |
KR101064068B1 (ko) | 발광소자의 제조방법 | |
WO2024048005A1 (ja) | 積層構造体及びその製造方法、ならびに半導体デバイス | |
WO2024048004A1 (ja) | 積層構造体、半導体デバイス及びその製造方法 | |
WO2024048394A1 (ja) | 積層構造体、積層構造体の製造方法、及び半導体デバイス | |
KR102070209B1 (ko) | 성장기판 및 그를 포함하는 발광소자 | |
WO2024047995A1 (ja) | 半導体デバイス及びその製造方法 | |
WO2024048393A1 (ja) | 積層構造体、積層構造体の製造方法、及び半導体デバイス | |
US20200403119A1 (en) | Semiconductor light emitting device and display apparatus | |
US10256368B2 (en) | Semiconductor substrate for controlling a strain | |
WO2024116849A1 (ja) | 整流素子 | |
US20240250214A1 (en) | Gallium nitride-based semiconductor device on amorphous substrate | |
US20240030384A1 (en) | Laminated structure | |
WO2023058308A1 (ja) | 発光装置および発光装置形成基板 | |
KR102619665B1 (ko) | 발광 장치 | |
WO2023145215A1 (ja) | 発光装置 | |
WO2023228605A1 (ja) | 積層構造体とその作製方法、および積層構造体を含む半導体装置 | |
US11888091B2 (en) | Semiconductor light emitting device and light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23859775 Country of ref document: EP Kind code of ref document: A1 |