JP3542491B2 - 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス - Google Patents
化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス Download PDFInfo
- Publication number
- JP3542491B2 JP3542491B2 JP06530698A JP6530698A JP3542491B2 JP 3542491 B2 JP3542491 B2 JP 3542491B2 JP 06530698 A JP06530698 A JP 06530698A JP 6530698 A JP6530698 A JP 6530698A JP 3542491 B2 JP3542491 B2 JP 3542491B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- substrate
- layer
- type
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板及びその作製方法に係り、さらに詳しくは、電子デバイス、集積回路の形成に適した、Ｓｉ基板上に単結晶化合物半導体が形成された半導体基板及びその作製方法、さらにこの半導体基板上に作製した電子デバイスに係る。
【０００２】
【従来の技術】
ＳｉやＧｅのような周期律表第ＩＶ族に属するＩＶ族元素は、古くから半導体デバイスの基板（ウエハ）として使用され、高度に発達してきた。現在も周知の通りＤＲＡＭ、ＭＰＵ、ロジックＩＣ、アナログＩＣなど多くの電子デバイスとしてＳｉ基板上に作製され、ダイオードやＭＯＳトランジスタやバイポーラトランジスタの活性領域として利用されている。しかし、これらＩＶ族元素は発光素子にするには向いていない。
【０００３】
一方、ＧａＡｓやＧａＰ、ＩｎＰ、ＧａＮ、ＺｎＳｅ等に代表されるＩＩＩ −Ｖ、ＩＩ−ＶＩ族などの化合物半導体はＬＥＤやレーザー等の発光デバイスに非常に適しており、幾多の研究がなされ、ＬＥＤや半導体レーザーが既に実用化されている。又、これら化合物半導体を利用しＨＥＭＴトランジスタなどを作成し、ＧＨｚ帯域で使用できるような高周波回路も実用化されてきた。
【０００４】
しかし、化合物半導体基板は、機械的強度が低いため、化合物半導体の大面積ウエハの作製は困難である。したがって、ウエハの大きさは、シリコンウエハと比べるとかなり小さいためにその生産効率もシリコンプロセスに比べると低い。さらにウエハ自体の製造コストも同じサイズのシリコンウエハの１０倍強である。
【０００５】
かかる問題点を克服するためにＧａＡｓ ｏｎ Ｓｉに代表されるように安価で機械的強度も高く大面積ウエハが作製できるＳｉ基板上に化合物半導体をヘテロエピタキシャル成長させる試みがなされている。この技術は機械的強度が強く、かつ、安価で、かつ、熱伝導率の高いシリコン基板上に、化合物半導体を用いたＬＥＤ、レーザー等の発光デバイスや高速電子デバイスを形成することで、生産性の向上、コストの削減等を果たし、これらデバイスの普及を目指すものである。さらにかかる発光デバイス、高速電子デバイスを高度に発達したＳｉ−ＬＳＩと同一基板上に集積できるので、光電子集積回路（ＯＥＩＣ）の実現も可能となる。
【０００６】
しかしながら、斯様なＳｉ上への化合物半導体への成長にはいくつかの問題点が指摘されており、Ｓｉ上に成長した化合物粉体を用いてデバイスを作製するには困難な点が多い。
【０００７】
一つは、極性・無極性に起因した逆位相粒（ａｎｔｉｐｈａｓｅ ｄｏｍａｉｎ）の発生により、エピタキシャル層に大きな応力や格子欠陥が発生することである。
【０００８】
もう一つは、Ｓｉ基板と化合物半導体膜との間に、熱膨張係数の差と格子不整合によって、応力や格子欠陥が発生することである。
【０００９】
前者は、オフ角を有するＳｉ基板を使用することで抑制できる。後者は容易に解決できず、多くの研究機関においてさまざまな結晶成長技術の研究が行われてきたものの、結晶性の指標となる転位密度は、現在のところ、１０６／ｃｍ２ の壁を容易に突破することができないでいる。これは、Ｓｉ基板と化合物半導体層の格子定数の不一致によって、格子歪が生じるためと言われている。高密度に導入された結晶欠陥は発光特性、寿命などのデバイス特性を劣化させるため実用的でない。よって化合物ウエハ並みに低欠陥密度のＩＩＩ −Ｖ、ＩＩ−ＶＩ等の化合物半導体薄膜をＳｉ基板上に作成することが求められている。
【００１０】
また、ＳｉＣやＳｉＧｅ等のＩＶ−ＩＶ化合物系の半導体単結晶膜もまた発光材料として多くの研究報告がなされている。そして、これら化合物半導体単結晶膜もＳｉ基板上に形成することが望まれる。このようにＳｉＧｅ、ＳｉＣなどのＩＶ−ＩＶ化合物系の単結晶膜をＳｉ基板上に形成する場合にも、このような結晶欠陥の低減は同様の理由で強く要請されていた。
【００１１】
以上詳述したとおり、Ｓｉ基板上への良質な結晶性をもつ単結晶をヘテロエピタキシーすることの要請は高いが、未だ実現の可能性は低い。
【００１２】
このようなシリコン基板上へのヘテロエピタキシャル成長では数多くの報告がなされている。
【００１３】
そのなかには、Ｓｉ基板表面に多孔質Ｓｉ層を形成し、この上にヘテロエピタキシャル成長することで結晶欠陥を低減しようという試みもあった。
【００１４】
Ｏｈｍａｃｈｉらは、応用物理学会１９８７年２０ａＸ５「ポーラスＳｉ上のＧａＡｓ成長」ＮＴＴ ＥＣＬ Ｙ．Ｏｈｍａｃｈｉ，Ｙ．Ｗａｔａｎａｂｅ，Ｙ．Ｋａｄｏｔａ，Ａｎｄ Ｈ．Ｏｋａｍｏｔｏにおいて、１０μｍの多孔質シリコン上にＭＯＣＶＤ、ＭＢＥ法で結晶成長し、ｏｆｆｓｅｔ基板とｊｕｓｔ基板で表面性、半値幅に差があることを報告した。
【００１５】
１０μｍの厚さの多孔質シリコン上にＭＢＥ法でＧａＡｓを結晶成長し、断面ＴＥＭ観察すると同一条件でＳｉ基板上に成長したＧａＡｓ結晶と比較して欠陥が多いことも知られている。
【００１６】
このように、多孔質シリコンを用いることで結晶性を改善する試みもいくつか報告されているが、ヘテロエピタキシャル成長させた化合物半導体層の格子歪は緩和されることがあるものの、化合物半導体の結晶性が悪く、デバイスに応用することは非常に困難であった。
【００１７】
また、面方位（１００）面を主面とするＳｉ基板上へのヘテロエピタキシャル成長では、成長した膜の表面は一般に荒れている。これを解決するには（１００）面から数度傾けた、いわゆるオフセット基板を用いる必要があった。図３のＰＡは、表面粗さ（平均二乗粗さ）のオフ角依存性を示している。良好な表面モルフォロジーを得るには、オフ角を精密に制御する必要がある。このような精密制御は、歩留まりと相まって基板コストの上昇をもたらす傾向にあった。
【００１８】
一方、多孔質Ｓｉ上のホモエピタキシーでは、本発明者らは、水素希釈されたソースガスを用いた熱ＣＶＤ法によるシリコンホモエピタキシャル成長において、ソースガスを供給する直前の水素プリベークで表面孔が閉塞されると、結晶性が向上することを見い出した。（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ，Ｙｏｎｅｈａｒａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１４２（１９９５）ｐ．３１１６）
図２は、従来技術の工程を説明するための模式的断面図であり、図２において、２０は多孔質層、２１は多孔質層の壁、２２は多孔質の孔、２４は化合物半導体単結晶膜、２５は結晶欠陥である。
【００１９】
まず、多孔質Ｓｉ基板２０を用意する。（図２（ａ））
次に、該多孔質Ｓｉ基板２０をＣＶＤ装置の反応室内に配置して、トリメチルガリウム（ＴＭＧａ）、アルシン（ＡｓＨ３ ）等をソースガスに用いて、多孔質Ｓｉ基板２０上にＧａＡｓ等の化合物半導体の単結晶２４をヘテロエピタキシャル成長させる。（図２（ｂ））
こうして得られた化合物半導体単結晶２４には、多孔質Ｓｉ基板２０の表面２６側に歪みや格子不整合や粒界等の結晶欠陥２５が生じている。
【００２０】
本発明は、結晶欠陥の少ない単結晶化合物半導体膜を大面積なシリコン基板上にも、高生産性、高均一性、高制御性のもとに、かつ低コストで作製することが可能な半導体基板を提供することを目的とする。
【００２１】
さらに本発明の別の目的は表面が平滑で結晶欠陥の少ない単結晶化合物半導体膜を、オフセットを特に規定しない大面積のシリコン基板上に形成する方法を提供することにある。
【００２３】
本発明の更に別の目的は、多孔質領域を有するＳｉ基板を、熱処理することにより、０．５〜５０μｍの周期で１〜１０ｎｍの振幅を示す凹凸を有する封止された多孔質領域の表面を形成する工程と、該熱処理により封止された多孔質領域の該表面上に単結晶の化合物半導体層を、ヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の作製方法を提供することにある。
【００２４】
本発明によれば、基板の面方位のオフ角を特に規定しないＳｉ基板上に良好な結晶性をもち、表面が平滑な化合物半導体層を大面積に形成することができる。
【００２５】
特に、低オフ角の基板、例えば、（１００）に対してオフ角１°以内というような、市場に豊富に流通するＳｉ基板上においても、良好な結晶性と平滑な表面を合わせ持った化合物半導体層を大面積に一括してヘテロエピタキシャル成長により形成できる。
【００２６】
また、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なＳｉ基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【００２７】
本発明においては、多孔質Ｓｉ上に、単結晶化合物半導体層をヘテロエピタキシャル成長させる前に、あらかじめ水素中での熱処理を施すことにより結晶性を改善した単結晶化合物半導体層をＳｉ基板上に形成することができる。
【００２８】
また、本発明によれば、Ｓｉ基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【００２９】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【００３０】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を該多孔質Ｓｉ層の表面の孔を微量のＳｉを供給しながら熱処理して封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板並ないしはそれ以上に向上するものである。
【００３１】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を微量のＳｉを供給しながら熱処理して封止することで、歪みや格子不整合による欠陥を化合物半導体単結晶層に導入せずに良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成した場合と同等の特性で太陽電池、レーザーや発光ダイオード等の発光素子やＨＥＭＴ等のトランジスタを形成することができ、しかも、生産性、均一性、制御性、経済性の面において卓越することができる。
【００３２】
【発明の実施の形態】
図１は、本発明の好適な実施の形態としての半導体基板の作製方法を示す模式的断面図である。
【００３３】
図１において、１０は多孔質領域を有するＳｉ基板であり、多孔質領域の孔１２と孔１２を形成する壁部分１１とを含む。ここでは、理解を容易にする為に孔１２を単純な形状に描いているが、孔１２は実際には、分岐した連通孔のような複雑な形状になることが多い。
【００３４】
図１の（ａ）に示すように、まず多孔質領域を有するＳｉ基板１０を用意する。このようなＳｉ基板１０は、公けに入手できるシリコンウエハ（非多孔質Ｓｉ基板）に陽極化成処理を施すことで、ウエハの全て又はウエハの表面部分のみを多孔質化することが出来る。
【００３５】
次に、多孔質領域を有するＳｉ基板を水素雰囲気下で熱処理する。
【００３６】
水素中での熱処理により、基板の表面に不本意に形成されている自然酸化膜が除去される。自然酸化膜は、高温水素中で下記の反応により除去される。
【００３７】
ＳｉＯ２ ＋Ｓｉ→２ＳｉＯ↑
さらに水素中での熱処理を継続すると、多孔質シリコンの表面では、微小な荒れを平滑化し表面エネルギーを下げるべく、表面原子のマイグレーション（ｍｉｇｒａｔｉｏｎ）が生じる。その結果、表面の孔が塞がれ、孔密度が著しく減少した表面部１３が形成される。
【００３８】
この表面部１３は、図１の（ｂ）に示すとおり極薄の非多孔質性のＳｉ層とみなすこともできる。このＳｉ層は後に形成される化合物半導体層よりも充分薄い。
【００３９】
次に、図１の（ｃ）に示すように表面の孔を封止した多孔質領域を有するＳｉ基板上に化合物半導体単結晶１４をヘテロエピタキシャル成長させる。
【００４０】
以上、述べたようにして、化合物半導体単結晶膜１４を形成すれば、Ｓｉとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥１５は、多孔質Ｓｉの孔を封止する極薄のＳｉ層１３内にのみ導入され、化合物半導体単結晶膜１４には導入されない。これは、バルクＳｉに比べ脆弱な多孔質領域上に形成された、極薄のＳｉ層の方が、化合物半導体単結晶膜よりもはるかに脆弱である。よって欠陥１５はこのＳｉ層１３内に優先的に導入される。
【００４１】
こうして、欠陥１５がＳｉ層１３内に優先的に導入される結果、ヘテロエピタキシャル成長させても、欠陥の少ない化合物半導体単結晶１４が得られるのである。
【００４２】
前述した孔１２の封口処理においては、Ｓｉ原子を含むガスの存在しない水素雰囲気中で熱処理を行ったが、Ｓｉ原子を含むガスを微量添加した水素雰囲気中で熱処理することも出来る。
【００４３】
具体的には、水素ガスのみ、水素と不活性ガスとの混合ガス、水素とシリコン化合物の混合ガス、水素と不活性ガスとシリコン化合物の混合ガス等の雰囲気である。
【００４４】
熱処理雰囲気中に不本意に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに前記反応式に基づく反応が進行する結果、孔の大きさや、熱処理温度などによっては、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【００４５】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質表面のＳｉ原子だけでなく雰囲気ガスから供給されたＳｉ原子のうち、多孔質Ｓｉ表面に吸着したＳｉ原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成されるものである。
【００４６】
以下、本発明の半導体基板の作製法に採用され得る各工程について、更に詳しく説明する。
【００４７】
［多孔質Ｓｉ］
多孔質シリコンは、１９６４年にＵｈｌｉｒらが発見して以来、１９７０年代にはＦＩＰＯＳ法への応用を念頭においた研究が、また、１９９０年代には多孔質シリコンのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅがＬ．Ｔ．Ｃａｎｈａｍらのグループ、および、Ｕ．Ｇｏｓｅｌｅらのグループにより発見されて以来はこの発光デバイスへの応用を目指した研究がなされている。発光デバイス系の研究ではｎ− ，ｐ− のシリコン基板が好まれる。一方、多孔質Ｓｉ上に非多孔質単結晶をエピタキシャル成長させる場合にはその構造の安定性とエピタキシャルシリコン層の結晶性の良さからｎ− ，ｐ− よりはｎ＋ ，ｐ＋ 基板が好まれる。本発明で対象とする多孔質Ｓｉはこれらの従来から研究されている多孔質シリコンと本質的には同一であり、陽極化成などの方法により作製されるが、多孔質Ｓｉであるかぎり、基板の不純物、両方位、作成方法等に限定されない。
【００４８】
多孔質表面の孔密度は、その作製方法と基板の不純物濃度により変わるが、例えば１０１０〜１０１２／ｃｍ２ 程度である。
【００４９】
陽極化成により多孔質シリコンを形成する場合、化成液はＨＦを主たる成分とする水溶液である。一般にはエタノールなどのアルコールを添加することによりシリコン表面での接触角を大きくすることで付着した気泡の脱離を加速し、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明における多孔質シリコンの多孔度（ｐｏｒｏｓｉｔｙ）は、ＦＩＰＯＳ法に用いられるよりも低い（概ね５０％以下、より好ましくは３０％以下）方が好適であるが、これに限定されるものではない。
【００５０】
多孔質シリコンは陽極化成における電解エッチング作用により形成されるため、その表面では、孔以外の部分でも、微小な荒れが、Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ ｔｙｐｅ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＦＥＳＥＭ）により観察される。
【００５１】
［予備酸化］
多孔質シリコンの隣接する孔の間の壁の厚みは数ｎｍ〜数十ｎｍと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の表面の熱酸化時、あるいはその他後工程における熱処理時に多孔質層の内部の孔の再配列がおこり、多孔質の増速エッチングの特性が損なわれることがある。そこで、多孔質形成後、エピタキシャル成長前に熱酸化等の方法により、あらかじめ孔壁の壁面に薄い保護膜を形成してもよい。これにより、孔の粗大化が抑制される。保護膜の形成に際しては、特に酸化による場合は孔壁内部の単結晶シリコンの領域を残すことが必須である。従って、保護膜の膜厚は多くとも数ｎｍ程で十分である。
【００５２】
熱処理温度の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略できる。
【００５３】
［ＨＦ浸せき］
前記予備酸化のため、あるいは、多孔質形成後の自然酸化により多孔質シリコン表面、および、多孔質の孔の内壁面には酸化シリコン膜などの保護被膜が形成されているので、これを低濃度のＨＦ水溶液に浸けることで、保護膜を多孔質領域の表面近傍のみ除去する。本方法によれば、多孔質の奥部の孔壁の酸化膜は除去されないので、後の熱処理が高温になっても、多孔質内部の孔の粗大化の抑制は十分になされる。
【００５４】
［熱処理］
多孔質Ｓｉ領域の表面の孔を封止するために本発明においては、多孔質Ｓｉ領域を熱処理する。
【００５５】
該多孔質Ｓｉ層の表面の孔を封止する為の熱処理は、Ｓｉ原子を含むガスのない雰囲気下又は、Ｓｉ原子を含むガスを含有する雰囲気下で行われるとよい。
【００５６】
Ｓｉ原子を含むガスの存在しない水素中での熱処理温度は６００℃以上１４００℃以下より好ましくは９００℃以上１２００℃以下である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。使用する水素ガスは、露点−９２℃以下のものを用いる。露点が高い水素ガスには残留酸素、水分が多いが、これらはシリコンを酸化し、形成された酸化シリコンは反応により除去される。
【００５７】
結果として、過剰にシリコンがエッチングされることになり、こうなると孔を封止するのに必要なＳｉ原子の量が不足するため、孔密度の減少量が少なくなってしまう。露点が上昇しないよう、チャンバーのリークにも十分注意する必要がある。
【００５８】
本発明に用いられる熱処理雰囲気は、水素のみでなく、希ガス（アルゴン、ヘリウムなど）のような不活性ガスとの混合雰囲気であっても構わない。ガス中の残留水分、酸素等が影響するのは同様であるので、この場合も露点は−９２℃以下の混合ガスを用いる。混合ガスでは、水素濃度が下がるので、万一漏洩した場合の安全性を高めることが可能である。
【００５９】
こうして表面Ｓｉ原子のマイグレーションにより、多孔質領域の表面が孔が封止される。表面孔を封止するに要するＳｉ層の厚みは極めて薄く概ね孔の径と同程度ないしは、それ以下、具体的には１００ｎｍ以下、より好ましくは３０ｎｍ以下である。孔が封止された表面には０．５〜５０μｍ周期、より好ましくは１〜９μｍ周期、典型的には数μｍ周期で１〜１０ｎｍ程度の振幅をもつなだらかな凹凸（うねり）をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿った原子ステップが形成されていることが確認される。これらの凹凸（うねり）は圧力依存性があり、熱処理雰囲気の圧力を好ましくは大気圧以下、より好ましくは２００Ｔｏｒｒ以下０．００１Ｔｏｒｒ以上とすることにより、うねりの振幅が大きくなる。その結果、この上に、ヘテロエピタキシャル成長により形成する化合物半導体膜の表面モルフォロジーは、図３に示すように、オフ角なしのバルク上の場合ＣＥと比べると、平滑であり、オフ角に依存しない。これは、オフ角が小さくとも、なだらかな凹凸（うねり）が生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【００６０】
さらに、シリコン表面の不本意な窒化・酸化を避けるため、定常状態の熱処理工程の前後の昇温、降温時には少なくとも８００℃以上、より好ましくは６００℃以上の温度では、雰囲気が水素に置換していることが望ましい。
【００６１】
次に、本発明に用いられる熱処理において微量のＳｉ原子含有ガスを供給することで、微量のＳｉ原子含有ガスが添加された雰囲気中で多孔質Ｓｉを熱処理する工程について述べる。
【００６２】
熱処理時の雰囲気は非酸化性雰囲気、より好ましくは水素ないしは、水素と不活性ガスからなる雰囲気であることが望ましい。あるいは、真空中であってもよい。これらの雰囲気で熱処理すると多孔質Ｓｉの表面の孔が封止される。しかし、雰囲気中に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに反応が進行する結果、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【００６３】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく多孔質表面のＳｉ原子、および、気相から供給されたＳｉ原子のうち、多孔質Ｓｉ表面に吸着したＳｉ原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成される。表面でのＳｉ原子のマイグレーションは供給される熱エネルギーによりなされる。
【００６４】
本発明では特に表面Ｓｉ原子のマイグレーションを効率よく行うため、該熱処理の温度は、Ｓｉの融点以下の比較的高温であることが望ましい。具体的には６００℃以上１４００℃以下、より好ましくは８００℃以上１２００℃以下、さらに好ましくは１０００℃以上１２００℃以下であることが望ましい。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。特に水素が含まれる雰囲気中では表面が平滑になりやすい。
【００６５】
この熱処理の後、断面構造を観察すると多孔質構造は残存しており、表面の孔のみが封止され、表面に１ｎｍ〜１００ｎｍの極薄のＳｉ薄膜が形成される。
【００６６】
こうして多孔質の孔が封止された表面は、０．５〜５０μｍ周期、より好ましくは１〜９μｍ周期、典型的には数μｍ周期、１〜１０ｎｍ程度の振幅のうねり（なだらかな凹凸）をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿って原子ステップが形成されていることが確認される。これらのうねり（なだらかな凹凸）は、圧力依存性があり、水素中熱処理中の圧力を好ましくは大気圧以下、より好ましくは２００Ｔｏｒｒ以下とすることにより、うねりの振幅が大きくなる。
【００６７】
その結果、この上に形成する化合物半導体膜の表面モルフォロジーは、図３に示すようにオフ角なしのバルク上の場合ＣＥと比べると、オフ角によらず平滑になる。これは、オフ角が小さくともうねりが生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【００６８】
また、エッチングにより多孔質領域から失われるシリコンに比して、過剰な量のＳｉを気相から供給する場合は、孔の封止に伴いＳｉの極薄膜が形成されるが、かかる極薄膜の膜厚が厚くなると、化合物半導体単結晶層を形成した際に欠陥が化合物半導体層にも導入されてしまい、本発明の目的に適さない。極薄膜の膜厚は、化合物半導体層の膜厚より薄く、例えば、その５分の１以下、より好ましくは１０分の１以下であることが望ましい。
【００６９】
具体的には１ｎｍ〜１００ｎｍの範囲から、化合物半導体層の層厚を考慮して選ぶとよい。
【００７０】
また、Ｓｉ極薄膜の形成速度は、Ｓｉ原子の供給源としてＳｉＨ２ Ｃｌ２ 、ＳｉＨ４ 、ＳｉＣｌ３ 、ＳｉＣｌ４ 等のシリコンソースガスを用いる場合は、２０ｎｍ／ｍｉｎ以下、より好ましくは１０ｎｍ／ｍｉｎ以下さらに好ましくは、２ｎｍ／ｍｉｎ以下の成長速度になるようソースガスの流量を設定する。ＭＢＥ法のようにＳｉを固体ソースから供給し、基板温度が８００℃以下と低い成膜法の場合には成長速度は、０．１ｎｍ／ｍｉｎ以下であることが望ましい。
【００７１】
［化合物半導体単結晶のヘテロエピタキシャル成長］
表面の孔を封止した多孔質シリコン層を有するシリコン基板上に化合物半導体単結晶をＭＯＣＶＤ又はＭＢＥにより形成する。通常の単結晶シリコンウエハ上へのヘテロエピタキシャル成長においては、成長前にシリコン表面の自然酸化膜除去のために超高真空中で１２００℃程度に加熱するが、本発明においては熱的に変質しやすい多孔質シリコンを用いるため、熱処理温度は１２００℃より十分低い方が好ましい。
【００７２】
自然酸化膜除去温度は、あらかじめ、ＨＦ等に浸漬して自然酸化膜を除去し、ただちに、熱処理容器に設置すること、及び、露点の温度の低いＨ２ ガスを使用して熱処理することにより、低温化される。
【００７３】
あらかじめＨＦ浸せきしたのち、清浄度の高い水素雰囲気に基板を設置すれば、８００℃程度の低温でも自然酸化膜が自ずから除去されてその後エピタキシャル成長が進行する。
【００７４】
あるいは、上述した熱処理後に該Ｓｉ基板を大気に曝すことなく、化合物半導体単結晶成長用のチャンバーに設置すれば、自然酸化膜の形成は著しく抑制されるので、前記したような自然酸化膜除去のための熱処理は不要になる。望ましくは、水素中熱処理と化合物半導体単結晶成長を同一のチャンバーで行うことも良い方法である。さらに望ましくは水素中熱処理と化合物半導体単結晶成長の間に基板の温度が両プロセスのうち低い方の温度より低く、ならないことが必要である。
【００７５】
以上、述べたようにして化合物半導体単結晶膜を形成すれば、Ｓｉとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥は、多孔質Ｓｉの孔を封止する極薄のＳｉ層と多孔質領域にのみ導入され、化合物半導体単結晶膜１４には導入されない。これは、多孔質というバルクＳｉに比べ脆弱な多孔質領域上に形成された極薄のＳｉ層の方が化合物半導体単結晶膜よりもはるかに脆弱であり、欠陥を導入しやすいからである。
【００７６】
上記特性を引き出すためには、ヘテロエピタキシャル成長させる化合物半導体単結晶膜の厚みは厚いことが望ましい。好ましくは少なくとも５０ｎｍ以上、より好ましくは２００ｎｍ以上が望ましい。
【００７７】
ここでいう化合物半導体とは、ＩＩＩ −Ｖ化合物（ＧａＡｓ、ＧａＰ、ＩｎＰ、ＧａＩｎＡｓなど）、ＩＩ−ＶＩ化合物（ＺｎＴｅ、ＺｎＳｅ、ＺｎＳ、ＣｄＴｅ、ＨｇＴｅ、ＣｄＨｇＴｅなど）、ＩＶ−ＩＶ化合物（ＳｉＧｅ、ＳｉＣなど）が代表的にあげられるが、必ずしもこれに限定されるものではない。
【００７８】
［デバイスの作製］
上記したような方法により形成された化合物半導体単結晶膜は、発光ダイオード、半導体レーザーなどの発光素子、あるいは、ＨＥＭＴトランジスタなどの高速電子デバイス作製に用いれば、その特性は、化合物半導体基板そのものを用いた場合、化合物半導体単結晶基板上にホモエピタキシャル成長した場合、あるいは、格子歪みが極めて小さいヘテロエピタキシャル成長をした場合と同等、あるいはそれ以上に良好な特性を得ることができる。
【００７９】
【実施例】
以下、本発明の実施例について説明する。
【００８０】
（実施例１）
６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の６インチ径の（１００）単結晶Ｓｉ基板４枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００８１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁表面は極薄の熱酸化膜で覆われた。
【００８２】
次に、２枚の基板を露点がマイナス９５℃のＨ２ 雰囲気中で１０５０℃、７６０Ｔｏｒｒで１０分間熱処理した。残る２枚の基板は露点がマイナス９０℃以下のＨ２ 雰囲気中で１０５０℃、７６０Ｔｏｒｒで１０分間熱処理した。昇降温時にも雰囲気は水素雰囲気とした。
【００８３】
この状態で、それぞれ１枚の基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ２μｍ周期で振幅３ｎｍのうねりが観察された。この観察に供さない残りの基板を次の工程に投入した。
【００８４】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。露点−９５℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ（Ｒｒｍｓ）で０．３ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍより良好であった。
【００８５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【００８６】
一方、露点−９０℃の水素で熱処理した場合には表面ラフネスは０．９ｎｍ、欠陥密度はおよそ１×１０５ ／ｃｍ２ であった。
【００８７】
（実施例２）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００８８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【００８９】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【００９０】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理した。
【００９１】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ４μｍ周期で振幅４ｎｍのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【００９２】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【００９３】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【００９４】
（実施例３）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００９５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【００９６】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【００９７】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理し、そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。
【００９８】
同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【００９９】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１００】
（実施例４）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１０１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１０２】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁の表面に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１０３】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理し、そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１０４】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１０５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１０６】
（実施例５）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１０７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１０８】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１０９】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１５０℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを１μｍの厚みにエピタキシャル成長した。
【０１１０】
透過電子顕微鏡による断面観察の結果、ＧａＰ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＰ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＰ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１１１】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１１２】
（実施例６）
図４は、本発明による光起電力素子としての太陽電池の断面模式図であり、図４において、４１はＳｉ基板、４２は多孔質層、４３は多孔質の孔の封止部であるＳｉ層、４４はｐ− 型のＧａＡｓ層、４５はｐ＋ 型のＩｎＧａＰ層、４６はｐ型のＧａＡｓ層、４７はｎ＋ 型のＧａＡｓ層、４８はｎ＋ 型のＩｎＧａＰ層、４９はｎ＋ 型のＡｌＩｎＰ層、４１０は反射防止膜、４１１，４１２は電極である。以下、本実施例の素子の製造工程について述べる。
【０１１３】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１１４】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は極薄の熱酸化膜で覆われた。
【０１１５】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１１６】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１１７】
さらにｐ＋ 型ＩｎＧａＰ、ｐ型ＧａＡｓ、ｎ＋ 型ＧａＡｓ、ｎ＋ 型ＩｎＧａＰ、ｎ＋ 型ＡｌＩｎＰを積層し、ＡｌＩｎＰ層４９の表面には第１の電極と反射防止膜を形成し、Ｓｉ基板４１の裏面には第２の電極を形成し、太陽電池を形成した。
【０１１８】
この太陽電池のＦｉｌｌ Ｆａｃｔｏｒを測定したところ、同じ構造を多孔質Ｓｉを形成しない単結晶Ｓｉ基板上に形成した場合は０．８３１、多孔質Ｓｉを形成したが、多孔質表面の孔の封止処理をしない場合は０．８０７で、本発明による場合０．８７０を示した特性の改善が確認された。
【０１１９】
（実施例７）
図５は、本発明による発光素子としてのＬＥＤの断面模式図であり、図５において、５１はＳｉ基板、５２は多孔質層、５３は多孔質の孔の封止部であるＳｉ層、５４はｎ− 型のＧａＡｌＡｓ、５５はｐ− 型のＧａＡｌＡｓ、５６はｐ− 型のＧａＡｌＡｓ、５７は電極である。以下、本実施例の製造工程について説明する。
【０１２０】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１２１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は極薄の熱酸化膜で覆われた。
【０１２２】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１２３】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この封口処理された多孔質Ｓｉ上に液相成長法により単結晶ｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１２４】
さらにｎ− 型ＧａＡｌＡｓ、ｐ− 型ＧａＡｌＡｓを積層し、ＧａＡｌＡｓの層５６の表面とＳｉ基板５１の裏面に第１及び第２の電極を形成し、図５のように発光ダイオードを形成したところ、ＧａＡｓ基板上に形成した場合と同等の強度での赤色発光が確認された。
【０１２５】
（実施例８）
図６は、本発明による発光素子としての半導体レーザーの断面模式図であり、図６において、６１はＳｉ基板、６２は多孔質層、６３は多孔質の孔の封止部であるＳｉ層、６４はｎ− 型のＧａＡｓ、６５はｐ− 型のＧａＡｓ、６６はｎ− 型のＺｎＳｅバッファ層、６７はｎ− 型のＺｎＭｇＳＳｅ、６８はＺｎＳＳｅ／ＺｎＣｄＳｅ、６９はｐ− 型のＺｎＭｇＳＳｅ、６１０はｐ− 型のＺｎＳｅ、６１１はｐ− 型のＺｎＳｅ／ＺｎＴｅ、６１２はｐ− 型のＺｎＴｅ、６１３は電極である。以下、本実施例の製造工程について説明する。
【０１２６】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１２７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１２８】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１２９】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０００℃、１０Ｔｏｒｒで１０分間の熱処理による封口処理を施し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶のｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１３０】
さらにｐ− 型ＧａＡｓ、ｎ− 型ＺｎＳｅを積層したのち、ｎ− 型ＺｎＳｅ層を１０μｍのストライプ上にパターニングして除去したのち、さらにｎ− 型ＺｎＭｇＳＳｅ、ＺｎＳＳｅ／ＺｎＣｄＳｅ、ｐ− 型ＺｎＭｇＳＳｅ、ｐ− 型ＺｎＳｅ、ｐ− 型ＺｎＳｅ／ＺｎＴｅ、ｐ− 型ＺｎＴｅを形成した。表面にはＡｎ／Ｐｔ／Ｐｄの第１の電極を、裏面には、Ｉｎの第２の電極を形成し、パルス電圧を印加したところ、ＧａＡｓ基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも２１０Ａ／ｃｍ２ であった。
【０１３１】
（実施例９）
図７は、本発明によるトランジスタとしてのＨＥＭＴの断面模式図であり、図７において、７１はＳｉ基板、７２は多孔質層、７３は多孔質の孔の封止部であるＳｉ層、７４は単結晶ＧａＡｓ層、７５はノンドープのＧａＡｓ、７６はｎ型のＡｌＧａＡｓ、７７はｎ型のＧａＡｓ、７８はＡｕＧｅのソース電極、７９はＡｌのゲート電極、７１０はＡｕＧｅのドレインである。以下、本実施例の製造工程について説明する。
【０１３２】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１３３】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１３４】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１３５】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０００℃、１Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１３６】
さらに、ノンドープのＧａＡｓ層、ｎ型ＡｌＧａＡｓ、ｎ型ＧａＡｓを形成した。この上にゲート、ソース、ドレインを作製し、ＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）を作製したところ、ＧａＡｓ基板上に形成した場合と同様に高速で動作した。
【０１３７】
（実施例１０）
６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の６インチ径の（１００）単結晶Ｓｉ基板３枚のうち２枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１３８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１３９】
次に、このうち１枚の基板をＨ２ を２３０１／ｍｉｎ流しながら１０５０℃、７６０Ｔｏｒｒで１分間熱処理し、さらにＳｉＨ４ を５０ｓｃｃｍ添加して５分間熱処理した。
【０１４０】
次に、これら３枚の前処理をした（１００）Ｓｉ基板上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＳｉＨ４ を添加して熱処理した多孔質Ｓｉ上に形成したＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。また、多孔質を形成したもののＳｉＨ４ を添加した熱処理をせずにＧａＡｓ層を形成した基板では、電子顕微鏡で断面観察すると多孔質ＳｉとＧａＡｓ層の界面が１００ｎｍぐらいの高低差で乱れていることが確認された。一方、多孔質を形成せずにＧａＡｓ層を形成した場合は、Ｓｉ／ＧａＡｓ界面からＧａＡｓ層に双晶欠陥や積層欠陥、転移が無数に導入されていることが確認された。
【０１４１】
さらに原子間力顕微鏡で５０μｍ角の領域を測定して表面ラフネスを求めた。露点−９５℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ（Ｒｒｍｓ）で０．３ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍより良好であった。
【０１４２】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１４３】
一方、多孔質を形成しない場合には欠陥密度はおよそ１×１０６ ／ｃｍ２ と高く、多孔質を形成してもＳｉＨ４ 添加熱処理をしない場合には１×１０５ ／ｃｍ２ 程度であった。
【０１４４】
（実施例１１）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１４５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１４６】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１４７】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１０５０℃、８０ＴｏｒｒでＳｉＨ４ を２０ｓｃｃｍ添加しながら１０分間熱処理した。
【０１４８】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ４μｍ周期で振幅４ｎｍのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【０１４９】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１５０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１５１】
（実施例１２）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１５２】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１５３】
次に、この多孔質Ｓｉを露点がＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで５分間熱処理し、引き続いてＳｉＨ２ Ｃｌ２ を２０ｓｃｃｍ添加して５分間熱処理した。そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。
【０１５４】
同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１５５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１５６】
（実施例１３）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１５７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１５８】
次に、この多孔質ＳｉをＨ２ 雰囲気中で９５０℃、２０ＴｏｒｒでＳｉＨ４ を３０ｓｃｃｍ添加しながら１０分間熱処理し、そのまま温度を７００℃に下げ、供給ガスを変え、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１５９】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１６０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ７×１０３ ／ｃｍ２ であった。
【０１６１】
（実施例１４）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１６２】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１６３】
次に、この多孔質Ｓｉを４％−Ｈ２ ：９６％−Ａｒ雰囲気中で１１００℃、７６０ＴｏｒｒでＳｉＨ４ を３０ｓｃｃｍ添加しながら１０分間熱処理し、そのまま温度を７００℃に下げ、供給ガスを変え、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１６４】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１６５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ７×１０３ ／ｃｍ２ であった。
【０１６６】
（実施例１５）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１６７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１６８】
次に、この多孔質Ｓｉを露点が到達真空度１×１０−１０ Ｔｏｒｒの超高真空中で１１５０℃でＳｉを極微量供給しながら１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを１μｍの厚みにエピタキシャル成長した。
【０１６９】
透過電子顕微鏡による断面観察の結果、ＧａＰ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＰ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＰ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１７０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１７１】
（実施例１６）
本発明による光起電力素子としての太陽電池は図４に示したものと同じ構成である。４１はＳｉ基板、４２は多孔質層、４３は多孔質の孔の封止部であるＳｉ層、４４はｐ− 型のＧａＡｓ、４５はｐ＋ 型のＩｎＧａＰ、４６はｐ型のＧａＡｓ、４７はｎ＋ 型のＧａＡｓ、４８はｎ＋ 型のＩｎＧａＰ、４９はｎ＋ 型のＡｌＩｎＰ、４１０は反射防止膜、４１１，４１２は電極である。以下、本実施例の製造工程について説明する。
【０１７２】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１７３】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１７４】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１７５】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間熱処理し、引き続いてＳｉＨ２ Ｃｌ２ を２０ｓｃｃｍ添加して５分間熱処理した。
【０１７６】
その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１７７】
さらにｐ＋ 型ＩｎＧａＰ、ｐ型ＧａＡｓ、ｎ＋ 型ＧａＡｓ、ｎ＋ 型ＩｎＧａＰ、ｎ＋ 型ＡｌＩｎＰを積層し、表面には第１の電極と反射防止膜を形成し、裏面には第２の電極を形成し、太陽電池を形成した。
【０１７８】
この太陽電池のＦｉｌｌ Ｆａｃｔｏｒを測定したところ、同じ構造を多孔質Ｓｉを形成しない単結晶Ｓｉ基板上に形成した場合は０．８３１、多孔質Ｓｉを形成したが、多孔質表面の孔の封止処理をしない場合は０．８０７で、本発明による場合０．８７０を示した特性の改善が確認された。
【０１７９】
（実施例１７）
本発明による発光素子としてのＬＥＤは、図５に示したものと同じ構成である。５１はＳｉ基板、５２は多孔質層、５３は多孔質の孔の封止部、５４はｎ− 型のＧａＡｌＡｓ、５５はｐ− 型のＧａＡｌＡｓ、５６はｐ− 型のＧａＡｌＡｓ、５７は電極である。以下、本実施例の製造工程について説明する。
【０１８０】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１８１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１８２】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１８３】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間熱処理し、引き続いてＳｉＨ４ ２０ｓｃｃｍを添加して熱処理を６分間継続した。
【０１８４】
その後、この多孔質Ｓｉ上に液相成長法により単結晶のｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１８５】
さらにｎ− 型ＧａＡｌＡｓ、ｐ− 型ＧａＡｌＡｓを積層し、表面と裏面に第１及び第２の電極を形成し、図５のように発光ダイオードを形成したところ、ＧａＡｓ基板上に形成した場合と同等の強度での赤色発光が確認された。
【０１８６】
（実施例１８）
本発明による発光素子としての半導体レーザーは、図６に示すものと同じである。６１はＳｉ基板、６２は多孔質層、６３は多孔質の孔の封止部としてのＳｉ層、６４はｎ− 型のＧａＡｓ、６５はｐ− 型のＧａＡｓ、６６はｎ− 型のＺｎＳｅバッファ層、６７はｎ− 型のＺｎＭｇＳＳｅ、６８はＺｎＳＳｅ／ＺｎＣｄＳｅ、６９はｐ− 型のＺｎＭｇＳＳｅ、６１０はｐ− 型のＺｎＳｅ、６１１はｐ− 型のＺｎＳｅ／ＺｎＴｅ、６１２はｐ− 型のＺｎＴｅ、６１３は電極である。以下、本実施例の製造工程について説明する。
【０１８７】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１８８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１８９】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１９０】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間の熱処理し、引き続いてＳｉＨ４ ２０ｓｃｃｍを添加して熱処理を６分間継続した。
【０１９１】
その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１９２】
さらにｐ− 型ＧａＡｓ、ｎ− 型ＺｎＳｅを積層したのち、ｎ− 型ＺｎＳｅ層を１０μｍのストライプ上にパターニングして除去したのち、さらにｎ− 型ＺｎＭｇＳＳｅ、ＺｎＳＳｅ／ＺｎＣｄＳｅ、ｐ− 型ＺｎＭｇＳＳｅ、ｐ− 型ＺｎＳｅ、ｐ− 型ＺｎＳｅ／ＺｎＴｅ、ｐ− 型ＺｎＴｅを形成した。表面にはＡｎ／Ｐｔ／Ｐｄの電極を、裏面にはＩｎ電極を形成し、パルス電圧を印加したところ、ＧａＡｓ基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも２１０Ａ／ｃｍ２ であった。
【０１９３】
（実施例１９）
本発明によるトランジスタとしてのＨＥＭＴは、図７に示すものと同じである。７１はＳｉ基板、７２は多孔質層、７３は多孔質の孔の封止部としてのＳｉ層、７４はＧａＡｓ、７５はノンドープのＧａＡｓ、７６はｎ型のＡｌＧａＡｓ、７７はｎ型のＧａＡｓ、７８はソース、７９はゲート、７１０はドレインである。以下、本実施例の製造工程について説明する。
【０１９４】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１９５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１９６】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１９７】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１０００℃、１ＴｏｒｒでＳｉＨ４ を１０ｓｃｃｍ添加しながら５分間熱処理し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１９８】
さらに、ノンドープのＧａＡｓ層、ｎ型ＡｌＧａＡｓ、ｎ型ＧａＡｓを形成した。この上にゲート、ソース、ドレインを作製し、ＨＥＭＴを作製したところ、ＧａＡｓ基板上に形成した場合と同様に高速で動作した。
【０１９９】
【発明の効果】
以上詳述したように、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なＳｉ基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【０２００】
本発明においては、多孔質Ｓｉ上に単結晶化合物半導体層を形成する際に、あらかじめ水素を含む雰囲気中での熱処理を施すことにより、従来技術が有していた問題点である結晶性、及び表面平滑性を改善した単結晶化合物半導体層をＳｉ基板上に形成することができる。
【０２０１】
しかも本発明によれば、平滑な表面を得るのに必要となるオフ角を有する単結晶Ｓｉ基板を用いずとも平滑な表面を有し、かつ結晶性の良好で、基板との界面の急峻な化合物半導体膜を形成することができ、特に、低オフ角の基板市場に広く流通する（１００）±１°程度のＳｉ基板を用いることができるなど、基板の制約が低くできる。
【０２０２】
また、本発明によれば、Ｓｉ基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【０２０３】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【０２０４】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板なみないしはそれ以上に向上するものである。
【０２０５】
本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成する場合と同等の特性で太陽電池や光センサ等の光電変換素子レーザーや発光ダイオード等の発光素子、ＨＥＭＴ等のトランジスタを形成することができ、これらはしかも、生産性、均一性、制御性、経済性の面において卓越している。
【図面の簡単な説明】
【図１】本発明の工程を説明するための模式的断面図である。
【図２】従来技術の工程を説明するための模式的断面図である。
【図３】基板のオフアングルと表面ラフネスの関係を示すグラフである。
【図４】本発明による光電変換素子としての太陽電池の断面図である。
【図５】本発明による発光素子としてのＬＥＤの断面図である。
【図６】本発明による発光素子としての半導体レーザーの断面図である。
【図７】本発明によるトランジスタとしてのＨＥＭＴの断面図である。
【符号の説明】
１１，２１ 多孔質
１２，２２ 多孔質の孔
１３ 多孔質の孔の封止部（極薄Ｓｉ膜）
１４，２４ 化合物半導体単結晶膜
１５，２５ 結晶欠陥
４１，５１，６１，７１ Ｓｉ基板
４２，５２，６２，７２ 多孔質
４３，５３，６３，７３ 多孔質の孔の封止部（極薄Ｓｉ膜）
４４ ｐ− 型ＧａＡｓ
４５ ｐ＋ 型ＩｎＧａＰ
４６ ｐ型ＧａＡｓ
４７ ｎ＋ 型ＧａＡｓ
４８ ｎ＋ 型ＩｎＧａＰ
４９ ｎ＋ 型ＡｌＩｎＰ
４１０ 反射防止膜
４１１，４１２ 電極
５４ ｎ− 型ＧａＡｌＡｓ
５５ ｐ− 型ＧａＡｌＡｓ
５６ ｐ＋ 型ＧａＡｌＡｓ
５７ 電極
６４ ｎ− 型ＧａＡｓ
６５ ｐ− 型ＧａＡｓ
６６ ｎ− 型ＺｎＳｅバッファ層
６７ ｎ− 型ＺｎＭｇＳＳｅ
６８ ＺｎＳＳｅ／ＺｎＣｄＳｅ
６９ ｐ− 型ＺｎＭｇＳＳｅ
６１０ ｐ− 型ＺｎＳｅ
６１１ ｐ− 型ＺｎＳｅ／ＺｎＴｅ
６１２ ｐ− 型ＺｎＴｅ
６１３ 電極
７４ ＧａＡｓ
７５ ｎｏｎ ｄｏｐｅ ＧａＡｓ
７６ ｎ− 型ＡｌＧａＡｓ
７７ ｎ− 型ＧａＡｓ
７８ ソース
７９ ゲート
７１０ ドレイン
【発明の属する技術分野】
本発明は、半導体基板及びその作製方法に係り、さらに詳しくは、電子デバイス、集積回路の形成に適した、Ｓｉ基板上に単結晶化合物半導体が形成された半導体基板及びその作製方法、さらにこの半導体基板上に作製した電子デバイスに係る。
【０００２】
【従来の技術】
ＳｉやＧｅのような周期律表第ＩＶ族に属するＩＶ族元素は、古くから半導体デバイスの基板（ウエハ）として使用され、高度に発達してきた。現在も周知の通りＤＲＡＭ、ＭＰＵ、ロジックＩＣ、アナログＩＣなど多くの電子デバイスとしてＳｉ基板上に作製され、ダイオードやＭＯＳトランジスタやバイポーラトランジスタの活性領域として利用されている。しかし、これらＩＶ族元素は発光素子にするには向いていない。
【０００３】
一方、ＧａＡｓやＧａＰ、ＩｎＰ、ＧａＮ、ＺｎＳｅ等に代表されるＩＩＩ −Ｖ、ＩＩ−ＶＩ族などの化合物半導体はＬＥＤやレーザー等の発光デバイスに非常に適しており、幾多の研究がなされ、ＬＥＤや半導体レーザーが既に実用化されている。又、これら化合物半導体を利用しＨＥＭＴトランジスタなどを作成し、ＧＨｚ帯域で使用できるような高周波回路も実用化されてきた。
【０００４】
しかし、化合物半導体基板は、機械的強度が低いため、化合物半導体の大面積ウエハの作製は困難である。したがって、ウエハの大きさは、シリコンウエハと比べるとかなり小さいためにその生産効率もシリコンプロセスに比べると低い。さらにウエハ自体の製造コストも同じサイズのシリコンウエハの１０倍強である。
【０００５】
かかる問題点を克服するためにＧａＡｓ ｏｎ Ｓｉに代表されるように安価で機械的強度も高く大面積ウエハが作製できるＳｉ基板上に化合物半導体をヘテロエピタキシャル成長させる試みがなされている。この技術は機械的強度が強く、かつ、安価で、かつ、熱伝導率の高いシリコン基板上に、化合物半導体を用いたＬＥＤ、レーザー等の発光デバイスや高速電子デバイスを形成することで、生産性の向上、コストの削減等を果たし、これらデバイスの普及を目指すものである。さらにかかる発光デバイス、高速電子デバイスを高度に発達したＳｉ−ＬＳＩと同一基板上に集積できるので、光電子集積回路（ＯＥＩＣ）の実現も可能となる。
【０００６】
しかしながら、斯様なＳｉ上への化合物半導体への成長にはいくつかの問題点が指摘されており、Ｓｉ上に成長した化合物粉体を用いてデバイスを作製するには困難な点が多い。
【０００７】
一つは、極性・無極性に起因した逆位相粒（ａｎｔｉｐｈａｓｅ ｄｏｍａｉｎ）の発生により、エピタキシャル層に大きな応力や格子欠陥が発生することである。
【０００８】
もう一つは、Ｓｉ基板と化合物半導体膜との間に、熱膨張係数の差と格子不整合によって、応力や格子欠陥が発生することである。
【０００９】
前者は、オフ角を有するＳｉ基板を使用することで抑制できる。後者は容易に解決できず、多くの研究機関においてさまざまな結晶成長技術の研究が行われてきたものの、結晶性の指標となる転位密度は、現在のところ、１０６／ｃｍ２ の壁を容易に突破することができないでいる。これは、Ｓｉ基板と化合物半導体層の格子定数の不一致によって、格子歪が生じるためと言われている。高密度に導入された結晶欠陥は発光特性、寿命などのデバイス特性を劣化させるため実用的でない。よって化合物ウエハ並みに低欠陥密度のＩＩＩ −Ｖ、ＩＩ−ＶＩ等の化合物半導体薄膜をＳｉ基板上に作成することが求められている。
【００１０】
また、ＳｉＣやＳｉＧｅ等のＩＶ−ＩＶ化合物系の半導体単結晶膜もまた発光材料として多くの研究報告がなされている。そして、これら化合物半導体単結晶膜もＳｉ基板上に形成することが望まれる。このようにＳｉＧｅ、ＳｉＣなどのＩＶ−ＩＶ化合物系の単結晶膜をＳｉ基板上に形成する場合にも、このような結晶欠陥の低減は同様の理由で強く要請されていた。
【００１１】
以上詳述したとおり、Ｓｉ基板上への良質な結晶性をもつ単結晶をヘテロエピタキシーすることの要請は高いが、未だ実現の可能性は低い。
【００１２】
このようなシリコン基板上へのヘテロエピタキシャル成長では数多くの報告がなされている。
【００１３】
そのなかには、Ｓｉ基板表面に多孔質Ｓｉ層を形成し、この上にヘテロエピタキシャル成長することで結晶欠陥を低減しようという試みもあった。
【００１４】
Ｏｈｍａｃｈｉらは、応用物理学会１９８７年２０ａＸ５「ポーラスＳｉ上のＧａＡｓ成長」ＮＴＴ ＥＣＬ Ｙ．Ｏｈｍａｃｈｉ，Ｙ．Ｗａｔａｎａｂｅ，Ｙ．Ｋａｄｏｔａ，Ａｎｄ Ｈ．Ｏｋａｍｏｔｏにおいて、１０μｍの多孔質シリコン上にＭＯＣＶＤ、ＭＢＥ法で結晶成長し、ｏｆｆｓｅｔ基板とｊｕｓｔ基板で表面性、半値幅に差があることを報告した。
【００１５】
１０μｍの厚さの多孔質シリコン上にＭＢＥ法でＧａＡｓを結晶成長し、断面ＴＥＭ観察すると同一条件でＳｉ基板上に成長したＧａＡｓ結晶と比較して欠陥が多いことも知られている。
【００１６】
このように、多孔質シリコンを用いることで結晶性を改善する試みもいくつか報告されているが、ヘテロエピタキシャル成長させた化合物半導体層の格子歪は緩和されることがあるものの、化合物半導体の結晶性が悪く、デバイスに応用することは非常に困難であった。
【００１７】
また、面方位（１００）面を主面とするＳｉ基板上へのヘテロエピタキシャル成長では、成長した膜の表面は一般に荒れている。これを解決するには（１００）面から数度傾けた、いわゆるオフセット基板を用いる必要があった。図３のＰＡは、表面粗さ（平均二乗粗さ）のオフ角依存性を示している。良好な表面モルフォロジーを得るには、オフ角を精密に制御する必要がある。このような精密制御は、歩留まりと相まって基板コストの上昇をもたらす傾向にあった。
【００１８】
一方、多孔質Ｓｉ上のホモエピタキシーでは、本発明者らは、水素希釈されたソースガスを用いた熱ＣＶＤ法によるシリコンホモエピタキシャル成長において、ソースガスを供給する直前の水素プリベークで表面孔が閉塞されると、結晶性が向上することを見い出した。（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ，Ｙｏｎｅｈａｒａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１４２（１９９５）ｐ．３１１６）
図２は、従来技術の工程を説明するための模式的断面図であり、図２において、２０は多孔質層、２１は多孔質層の壁、２２は多孔質の孔、２４は化合物半導体単結晶膜、２５は結晶欠陥である。
【００１９】
まず、多孔質Ｓｉ基板２０を用意する。（図２（ａ））
次に、該多孔質Ｓｉ基板２０をＣＶＤ装置の反応室内に配置して、トリメチルガリウム（ＴＭＧａ）、アルシン（ＡｓＨ３ ）等をソースガスに用いて、多孔質Ｓｉ基板２０上にＧａＡｓ等の化合物半導体の単結晶２４をヘテロエピタキシャル成長させる。（図２（ｂ））
こうして得られた化合物半導体単結晶２４には、多孔質Ｓｉ基板２０の表面２６側に歪みや格子不整合や粒界等の結晶欠陥２５が生じている。
【００２０】
本発明は、結晶欠陥の少ない単結晶化合物半導体膜を大面積なシリコン基板上にも、高生産性、高均一性、高制御性のもとに、かつ低コストで作製することが可能な半導体基板を提供することを目的とする。
【００２１】
さらに本発明の別の目的は表面が平滑で結晶欠陥の少ない単結晶化合物半導体膜を、オフセットを特に規定しない大面積のシリコン基板上に形成する方法を提供することにある。
【００２３】
本発明の更に別の目的は、多孔質領域を有するＳｉ基板を、熱処理することにより、０．５〜５０μｍの周期で１〜１０ｎｍの振幅を示す凹凸を有する封止された多孔質領域の表面を形成する工程と、該熱処理により封止された多孔質領域の該表面上に単結晶の化合物半導体層を、ヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の作製方法を提供することにある。
【００２４】
本発明によれば、基板の面方位のオフ角を特に規定しないＳｉ基板上に良好な結晶性をもち、表面が平滑な化合物半導体層を大面積に形成することができる。
【００２５】
特に、低オフ角の基板、例えば、（１００）に対してオフ角１°以内というような、市場に豊富に流通するＳｉ基板上においても、良好な結晶性と平滑な表面を合わせ持った化合物半導体層を大面積に一括してヘテロエピタキシャル成長により形成できる。
【００２６】
また、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なＳｉ基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【００２７】
本発明においては、多孔質Ｓｉ上に、単結晶化合物半導体層をヘテロエピタキシャル成長させる前に、あらかじめ水素中での熱処理を施すことにより結晶性を改善した単結晶化合物半導体層をＳｉ基板上に形成することができる。
【００２８】
また、本発明によれば、Ｓｉ基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【００２９】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【００３０】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を該多孔質Ｓｉ層の表面の孔を微量のＳｉを供給しながら熱処理して封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板並ないしはそれ以上に向上するものである。
【００３１】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を微量のＳｉを供給しながら熱処理して封止することで、歪みや格子不整合による欠陥を化合物半導体単結晶層に導入せずに良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成した場合と同等の特性で太陽電池、レーザーや発光ダイオード等の発光素子やＨＥＭＴ等のトランジスタを形成することができ、しかも、生産性、均一性、制御性、経済性の面において卓越することができる。
【００３２】
【発明の実施の形態】
図１は、本発明の好適な実施の形態としての半導体基板の作製方法を示す模式的断面図である。
【００３３】
図１において、１０は多孔質領域を有するＳｉ基板であり、多孔質領域の孔１２と孔１２を形成する壁部分１１とを含む。ここでは、理解を容易にする為に孔１２を単純な形状に描いているが、孔１２は実際には、分岐した連通孔のような複雑な形状になることが多い。
【００３４】
図１の（ａ）に示すように、まず多孔質領域を有するＳｉ基板１０を用意する。このようなＳｉ基板１０は、公けに入手できるシリコンウエハ（非多孔質Ｓｉ基板）に陽極化成処理を施すことで、ウエハの全て又はウエハの表面部分のみを多孔質化することが出来る。
【００３５】
次に、多孔質領域を有するＳｉ基板を水素雰囲気下で熱処理する。
【００３６】
水素中での熱処理により、基板の表面に不本意に形成されている自然酸化膜が除去される。自然酸化膜は、高温水素中で下記の反応により除去される。
【００３７】
ＳｉＯ２ ＋Ｓｉ→２ＳｉＯ↑
さらに水素中での熱処理を継続すると、多孔質シリコンの表面では、微小な荒れを平滑化し表面エネルギーを下げるべく、表面原子のマイグレーション（ｍｉｇｒａｔｉｏｎ）が生じる。その結果、表面の孔が塞がれ、孔密度が著しく減少した表面部１３が形成される。
【００３８】
この表面部１３は、図１の（ｂ）に示すとおり極薄の非多孔質性のＳｉ層とみなすこともできる。このＳｉ層は後に形成される化合物半導体層よりも充分薄い。
【００３９】
次に、図１の（ｃ）に示すように表面の孔を封止した多孔質領域を有するＳｉ基板上に化合物半導体単結晶１４をヘテロエピタキシャル成長させる。
【００４０】
以上、述べたようにして、化合物半導体単結晶膜１４を形成すれば、Ｓｉとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥１５は、多孔質Ｓｉの孔を封止する極薄のＳｉ層１３内にのみ導入され、化合物半導体単結晶膜１４には導入されない。これは、バルクＳｉに比べ脆弱な多孔質領域上に形成された、極薄のＳｉ層の方が、化合物半導体単結晶膜よりもはるかに脆弱である。よって欠陥１５はこのＳｉ層１３内に優先的に導入される。
【００４１】
こうして、欠陥１５がＳｉ層１３内に優先的に導入される結果、ヘテロエピタキシャル成長させても、欠陥の少ない化合物半導体単結晶１４が得られるのである。
【００４２】
前述した孔１２の封口処理においては、Ｓｉ原子を含むガスの存在しない水素雰囲気中で熱処理を行ったが、Ｓｉ原子を含むガスを微量添加した水素雰囲気中で熱処理することも出来る。
【００４３】
具体的には、水素ガスのみ、水素と不活性ガスとの混合ガス、水素とシリコン化合物の混合ガス、水素と不活性ガスとシリコン化合物の混合ガス等の雰囲気である。
【００４４】
熱処理雰囲気中に不本意に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに前記反応式に基づく反応が進行する結果、孔の大きさや、熱処理温度などによっては、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【００４５】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質表面のＳｉ原子だけでなく雰囲気ガスから供給されたＳｉ原子のうち、多孔質Ｓｉ表面に吸着したＳｉ原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成されるものである。
【００４６】
以下、本発明の半導体基板の作製法に採用され得る各工程について、更に詳しく説明する。
【００４７】
［多孔質Ｓｉ］
多孔質シリコンは、１９６４年にＵｈｌｉｒらが発見して以来、１９７０年代にはＦＩＰＯＳ法への応用を念頭においた研究が、また、１９９０年代には多孔質シリコンのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅがＬ．Ｔ．Ｃａｎｈａｍらのグループ、および、Ｕ．Ｇｏｓｅｌｅらのグループにより発見されて以来はこの発光デバイスへの応用を目指した研究がなされている。発光デバイス系の研究ではｎ− ，ｐ− のシリコン基板が好まれる。一方、多孔質Ｓｉ上に非多孔質単結晶をエピタキシャル成長させる場合にはその構造の安定性とエピタキシャルシリコン層の結晶性の良さからｎ− ，ｐ− よりはｎ＋ ，ｐ＋ 基板が好まれる。本発明で対象とする多孔質Ｓｉはこれらの従来から研究されている多孔質シリコンと本質的には同一であり、陽極化成などの方法により作製されるが、多孔質Ｓｉであるかぎり、基板の不純物、両方位、作成方法等に限定されない。
【００４８】
多孔質表面の孔密度は、その作製方法と基板の不純物濃度により変わるが、例えば１０１０〜１０１２／ｃｍ２ 程度である。
【００４９】
陽極化成により多孔質シリコンを形成する場合、化成液はＨＦを主たる成分とする水溶液である。一般にはエタノールなどのアルコールを添加することによりシリコン表面での接触角を大きくすることで付着した気泡の脱離を加速し、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明における多孔質シリコンの多孔度（ｐｏｒｏｓｉｔｙ）は、ＦＩＰＯＳ法に用いられるよりも低い（概ね５０％以下、より好ましくは３０％以下）方が好適であるが、これに限定されるものではない。
【００５０】
多孔質シリコンは陽極化成における電解エッチング作用により形成されるため、その表面では、孔以外の部分でも、微小な荒れが、Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ ｔｙｐｅ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＦＥＳＥＭ）により観察される。
【００５１】
［予備酸化］
多孔質シリコンの隣接する孔の間の壁の厚みは数ｎｍ〜数十ｎｍと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の表面の熱酸化時、あるいはその他後工程における熱処理時に多孔質層の内部の孔の再配列がおこり、多孔質の増速エッチングの特性が損なわれることがある。そこで、多孔質形成後、エピタキシャル成長前に熱酸化等の方法により、あらかじめ孔壁の壁面に薄い保護膜を形成してもよい。これにより、孔の粗大化が抑制される。保護膜の形成に際しては、特に酸化による場合は孔壁内部の単結晶シリコンの領域を残すことが必須である。従って、保護膜の膜厚は多くとも数ｎｍ程で十分である。
【００５２】
熱処理温度の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略できる。
【００５３】
［ＨＦ浸せき］
前記予備酸化のため、あるいは、多孔質形成後の自然酸化により多孔質シリコン表面、および、多孔質の孔の内壁面には酸化シリコン膜などの保護被膜が形成されているので、これを低濃度のＨＦ水溶液に浸けることで、保護膜を多孔質領域の表面近傍のみ除去する。本方法によれば、多孔質の奥部の孔壁の酸化膜は除去されないので、後の熱処理が高温になっても、多孔質内部の孔の粗大化の抑制は十分になされる。
【００５４】
［熱処理］
多孔質Ｓｉ領域の表面の孔を封止するために本発明においては、多孔質Ｓｉ領域を熱処理する。
【００５５】
該多孔質Ｓｉ層の表面の孔を封止する為の熱処理は、Ｓｉ原子を含むガスのない雰囲気下又は、Ｓｉ原子を含むガスを含有する雰囲気下で行われるとよい。
【００５６】
Ｓｉ原子を含むガスの存在しない水素中での熱処理温度は６００℃以上１４００℃以下より好ましくは９００℃以上１２００℃以下である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。使用する水素ガスは、露点−９２℃以下のものを用いる。露点が高い水素ガスには残留酸素、水分が多いが、これらはシリコンを酸化し、形成された酸化シリコンは反応により除去される。
【００５７】
結果として、過剰にシリコンがエッチングされることになり、こうなると孔を封止するのに必要なＳｉ原子の量が不足するため、孔密度の減少量が少なくなってしまう。露点が上昇しないよう、チャンバーのリークにも十分注意する必要がある。
【００５８】
本発明に用いられる熱処理雰囲気は、水素のみでなく、希ガス（アルゴン、ヘリウムなど）のような不活性ガスとの混合雰囲気であっても構わない。ガス中の残留水分、酸素等が影響するのは同様であるので、この場合も露点は−９２℃以下の混合ガスを用いる。混合ガスでは、水素濃度が下がるので、万一漏洩した場合の安全性を高めることが可能である。
【００５９】
こうして表面Ｓｉ原子のマイグレーションにより、多孔質領域の表面が孔が封止される。表面孔を封止するに要するＳｉ層の厚みは極めて薄く概ね孔の径と同程度ないしは、それ以下、具体的には１００ｎｍ以下、より好ましくは３０ｎｍ以下である。孔が封止された表面には０．５〜５０μｍ周期、より好ましくは１〜９μｍ周期、典型的には数μｍ周期で１〜１０ｎｍ程度の振幅をもつなだらかな凹凸（うねり）をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿った原子ステップが形成されていることが確認される。これらの凹凸（うねり）は圧力依存性があり、熱処理雰囲気の圧力を好ましくは大気圧以下、より好ましくは２００Ｔｏｒｒ以下０．００１Ｔｏｒｒ以上とすることにより、うねりの振幅が大きくなる。その結果、この上に、ヘテロエピタキシャル成長により形成する化合物半導体膜の表面モルフォロジーは、図３に示すように、オフ角なしのバルク上の場合ＣＥと比べると、平滑であり、オフ角に依存しない。これは、オフ角が小さくとも、なだらかな凹凸（うねり）が生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【００６０】
さらに、シリコン表面の不本意な窒化・酸化を避けるため、定常状態の熱処理工程の前後の昇温、降温時には少なくとも８００℃以上、より好ましくは６００℃以上の温度では、雰囲気が水素に置換していることが望ましい。
【００６１】
次に、本発明に用いられる熱処理において微量のＳｉ原子含有ガスを供給することで、微量のＳｉ原子含有ガスが添加された雰囲気中で多孔質Ｓｉを熱処理する工程について述べる。
【００６２】
熱処理時の雰囲気は非酸化性雰囲気、より好ましくは水素ないしは、水素と不活性ガスからなる雰囲気であることが望ましい。あるいは、真空中であってもよい。これらの雰囲気で熱処理すると多孔質Ｓｉの表面の孔が封止される。しかし、雰囲気中に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに反応が進行する結果、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【００６３】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく多孔質表面のＳｉ原子、および、気相から供給されたＳｉ原子のうち、多孔質Ｓｉ表面に吸着したＳｉ原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成される。表面でのＳｉ原子のマイグレーションは供給される熱エネルギーによりなされる。
【００６４】
本発明では特に表面Ｓｉ原子のマイグレーションを効率よく行うため、該熱処理の温度は、Ｓｉの融点以下の比較的高温であることが望ましい。具体的には６００℃以上１４００℃以下、より好ましくは８００℃以上１２００℃以下、さらに好ましくは１０００℃以上１２００℃以下であることが望ましい。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。特に水素が含まれる雰囲気中では表面が平滑になりやすい。
【００６５】
この熱処理の後、断面構造を観察すると多孔質構造は残存しており、表面の孔のみが封止され、表面に１ｎｍ〜１００ｎｍの極薄のＳｉ薄膜が形成される。
【００６６】
こうして多孔質の孔が封止された表面は、０．５〜５０μｍ周期、より好ましくは１〜９μｍ周期、典型的には数μｍ周期、１〜１０ｎｍ程度の振幅のうねり（なだらかな凹凸）をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿って原子ステップが形成されていることが確認される。これらのうねり（なだらかな凹凸）は、圧力依存性があり、水素中熱処理中の圧力を好ましくは大気圧以下、より好ましくは２００Ｔｏｒｒ以下とすることにより、うねりの振幅が大きくなる。
【００６７】
その結果、この上に形成する化合物半導体膜の表面モルフォロジーは、図３に示すようにオフ角なしのバルク上の場合ＣＥと比べると、オフ角によらず平滑になる。これは、オフ角が小さくともうねりが生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【００６８】
また、エッチングにより多孔質領域から失われるシリコンに比して、過剰な量のＳｉを気相から供給する場合は、孔の封止に伴いＳｉの極薄膜が形成されるが、かかる極薄膜の膜厚が厚くなると、化合物半導体単結晶層を形成した際に欠陥が化合物半導体層にも導入されてしまい、本発明の目的に適さない。極薄膜の膜厚は、化合物半導体層の膜厚より薄く、例えば、その５分の１以下、より好ましくは１０分の１以下であることが望ましい。
【００６９】
具体的には１ｎｍ〜１００ｎｍの範囲から、化合物半導体層の層厚を考慮して選ぶとよい。
【００７０】
また、Ｓｉ極薄膜の形成速度は、Ｓｉ原子の供給源としてＳｉＨ２ Ｃｌ２ 、ＳｉＨ４ 、ＳｉＣｌ３ 、ＳｉＣｌ４ 等のシリコンソースガスを用いる場合は、２０ｎｍ／ｍｉｎ以下、より好ましくは１０ｎｍ／ｍｉｎ以下さらに好ましくは、２ｎｍ／ｍｉｎ以下の成長速度になるようソースガスの流量を設定する。ＭＢＥ法のようにＳｉを固体ソースから供給し、基板温度が８００℃以下と低い成膜法の場合には成長速度は、０．１ｎｍ／ｍｉｎ以下であることが望ましい。
【００７１】
［化合物半導体単結晶のヘテロエピタキシャル成長］
表面の孔を封止した多孔質シリコン層を有するシリコン基板上に化合物半導体単結晶をＭＯＣＶＤ又はＭＢＥにより形成する。通常の単結晶シリコンウエハ上へのヘテロエピタキシャル成長においては、成長前にシリコン表面の自然酸化膜除去のために超高真空中で１２００℃程度に加熱するが、本発明においては熱的に変質しやすい多孔質シリコンを用いるため、熱処理温度は１２００℃より十分低い方が好ましい。
【００７２】
自然酸化膜除去温度は、あらかじめ、ＨＦ等に浸漬して自然酸化膜を除去し、ただちに、熱処理容器に設置すること、及び、露点の温度の低いＨ２ ガスを使用して熱処理することにより、低温化される。
【００７３】
あらかじめＨＦ浸せきしたのち、清浄度の高い水素雰囲気に基板を設置すれば、８００℃程度の低温でも自然酸化膜が自ずから除去されてその後エピタキシャル成長が進行する。
【００７４】
あるいは、上述した熱処理後に該Ｓｉ基板を大気に曝すことなく、化合物半導体単結晶成長用のチャンバーに設置すれば、自然酸化膜の形成は著しく抑制されるので、前記したような自然酸化膜除去のための熱処理は不要になる。望ましくは、水素中熱処理と化合物半導体単結晶成長を同一のチャンバーで行うことも良い方法である。さらに望ましくは水素中熱処理と化合物半導体単結晶成長の間に基板の温度が両プロセスのうち低い方の温度より低く、ならないことが必要である。
【００７５】
以上、述べたようにして化合物半導体単結晶膜を形成すれば、Ｓｉとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥は、多孔質Ｓｉの孔を封止する極薄のＳｉ層と多孔質領域にのみ導入され、化合物半導体単結晶膜１４には導入されない。これは、多孔質というバルクＳｉに比べ脆弱な多孔質領域上に形成された極薄のＳｉ層の方が化合物半導体単結晶膜よりもはるかに脆弱であり、欠陥を導入しやすいからである。
【００７６】
上記特性を引き出すためには、ヘテロエピタキシャル成長させる化合物半導体単結晶膜の厚みは厚いことが望ましい。好ましくは少なくとも５０ｎｍ以上、より好ましくは２００ｎｍ以上が望ましい。
【００７７】
ここでいう化合物半導体とは、ＩＩＩ −Ｖ化合物（ＧａＡｓ、ＧａＰ、ＩｎＰ、ＧａＩｎＡｓなど）、ＩＩ−ＶＩ化合物（ＺｎＴｅ、ＺｎＳｅ、ＺｎＳ、ＣｄＴｅ、ＨｇＴｅ、ＣｄＨｇＴｅなど）、ＩＶ−ＩＶ化合物（ＳｉＧｅ、ＳｉＣなど）が代表的にあげられるが、必ずしもこれに限定されるものではない。
【００７８】
［デバイスの作製］
上記したような方法により形成された化合物半導体単結晶膜は、発光ダイオード、半導体レーザーなどの発光素子、あるいは、ＨＥＭＴトランジスタなどの高速電子デバイス作製に用いれば、その特性は、化合物半導体基板そのものを用いた場合、化合物半導体単結晶基板上にホモエピタキシャル成長した場合、あるいは、格子歪みが極めて小さいヘテロエピタキシャル成長をした場合と同等、あるいはそれ以上に良好な特性を得ることができる。
【００７９】
【実施例】
以下、本発明の実施例について説明する。
【００８０】
（実施例１）
６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の６インチ径の（１００）単結晶Ｓｉ基板４枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００８１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁表面は極薄の熱酸化膜で覆われた。
【００８２】
次に、２枚の基板を露点がマイナス９５℃のＨ２ 雰囲気中で１０５０℃、７６０Ｔｏｒｒで１０分間熱処理した。残る２枚の基板は露点がマイナス９０℃以下のＨ２ 雰囲気中で１０５０℃、７６０Ｔｏｒｒで１０分間熱処理した。昇降温時にも雰囲気は水素雰囲気とした。
【００８３】
この状態で、それぞれ１枚の基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ２μｍ周期で振幅３ｎｍのうねりが観察された。この観察に供さない残りの基板を次の工程に投入した。
【００８４】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。露点−９５℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ（Ｒｒｍｓ）で０．３ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍより良好であった。
【００８５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【００８６】
一方、露点−９０℃の水素で熱処理した場合には表面ラフネスは０．９ｎｍ、欠陥密度はおよそ１×１０５ ／ｃｍ２ であった。
【００８７】
（実施例２）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００８８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【００８９】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【００９０】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理した。
【００９１】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ４μｍ周期で振幅４ｎｍのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【００９２】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【００９３】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【００９４】
（実施例３）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【００９５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【００９６】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【００９７】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理し、そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。
【００９８】
同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【００９９】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１００】
（実施例４）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１０１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１０２】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁の表面に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１０３】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで１０分間熱処理し、そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１０４】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１０５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１０６】
（実施例５）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１０７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１０８】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１０９】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１５０℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを１μｍの厚みにエピタキシャル成長した。
【０１１０】
透過電子顕微鏡による断面観察の結果、ＧａＰ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＰ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＰ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１１１】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１１２】
（実施例６）
図４は、本発明による光起電力素子としての太陽電池の断面模式図であり、図４において、４１はＳｉ基板、４２は多孔質層、４３は多孔質の孔の封止部であるＳｉ層、４４はｐ− 型のＧａＡｓ層、４５はｐ＋ 型のＩｎＧａＰ層、４６はｐ型のＧａＡｓ層、４７はｎ＋ 型のＧａＡｓ層、４８はｎ＋ 型のＩｎＧａＰ層、４９はｎ＋ 型のＡｌＩｎＰ層、４１０は反射防止膜、４１１，４１２は電極である。以下、本実施例の素子の製造工程について述べる。
【０１１３】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１１４】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は極薄の熱酸化膜で覆われた。
【０１１５】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１１６】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１１７】
さらにｐ＋ 型ＩｎＧａＰ、ｐ型ＧａＡｓ、ｎ＋ 型ＧａＡｓ、ｎ＋ 型ＩｎＧａＰ、ｎ＋ 型ＡｌＩｎＰを積層し、ＡｌＩｎＰ層４９の表面には第１の電極と反射防止膜を形成し、Ｓｉ基板４１の裏面には第２の電極を形成し、太陽電池を形成した。
【０１１８】
この太陽電池のＦｉｌｌ Ｆａｃｔｏｒを測定したところ、同じ構造を多孔質Ｓｉを形成しない単結晶Ｓｉ基板上に形成した場合は０．８３１、多孔質Ｓｉを形成したが、多孔質表面の孔の封止処理をしない場合は０．８０７で、本発明による場合０．８７０を示した特性の改善が確認された。
【０１１９】
（実施例７）
図５は、本発明による発光素子としてのＬＥＤの断面模式図であり、図５において、５１はＳｉ基板、５２は多孔質層、５３は多孔質の孔の封止部であるＳｉ層、５４はｎ− 型のＧａＡｌＡｓ、５５はｐ− 型のＧａＡｌＡｓ、５６はｐ− 型のＧａＡｌＡｓ、５７は電極である。以下、本実施例の製造工程について説明する。
【０１２０】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１２１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は極薄の熱酸化膜で覆われた。
【０１２２】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１２３】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１０分間熱処理し、その後、この封口処理された多孔質Ｓｉ上に液相成長法により単結晶ｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１２４】
さらにｎ− 型ＧａＡｌＡｓ、ｐ− 型ＧａＡｌＡｓを積層し、ＧａＡｌＡｓの層５６の表面とＳｉ基板５１の裏面に第１及び第２の電極を形成し、図５のように発光ダイオードを形成したところ、ＧａＡｓ基板上に形成した場合と同等の強度での赤色発光が確認された。
【０１２５】
（実施例８）
図６は、本発明による発光素子としての半導体レーザーの断面模式図であり、図６において、６１はＳｉ基板、６２は多孔質層、６３は多孔質の孔の封止部であるＳｉ層、６４はｎ− 型のＧａＡｓ、６５はｐ− 型のＧａＡｓ、６６はｎ− 型のＺｎＳｅバッファ層、６７はｎ− 型のＺｎＭｇＳＳｅ、６８はＺｎＳＳｅ／ＺｎＣｄＳｅ、６９はｐ− 型のＺｎＭｇＳＳｅ、６１０はｐ− 型のＺｎＳｅ、６１１はｐ− 型のＺｎＳｅ／ＺｎＴｅ、６１２はｐ− 型のＺｎＴｅ、６１３は電極である。以下、本実施例の製造工程について説明する。
【０１２６】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１２７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１２８】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１２９】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０００℃、１０Ｔｏｒｒで１０分間の熱処理による封口処理を施し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶のｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１３０】
さらにｐ− 型ＧａＡｓ、ｎ− 型ＺｎＳｅを積層したのち、ｎ− 型ＺｎＳｅ層を１０μｍのストライプ上にパターニングして除去したのち、さらにｎ− 型ＺｎＭｇＳＳｅ、ＺｎＳＳｅ／ＺｎＣｄＳｅ、ｐ− 型ＺｎＭｇＳＳｅ、ｐ− 型ＺｎＳｅ、ｐ− 型ＺｎＳｅ／ＺｎＴｅ、ｐ− 型ＺｎＴｅを形成した。表面にはＡｎ／Ｐｔ／Ｐｄの第１の電極を、裏面には、Ｉｎの第２の電極を形成し、パルス電圧を印加したところ、ＧａＡｓ基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも２１０Ａ／ｃｍ２ であった。
【０１３１】
（実施例９）
図７は、本発明によるトランジスタとしてのＨＥＭＴの断面模式図であり、図７において、７１はＳｉ基板、７２は多孔質層、７３は多孔質の孔の封止部であるＳｉ層、７４は単結晶ＧａＡｓ層、７５はノンドープのＧａＡｓ、７６はｎ型のＡｌＧａＡｓ、７７はｎ型のＧａＡｓ、７８はＡｕＧｅのソース電極、７９はＡｌのゲート電極、７１０はＡｕＧｅのドレインである。以下、本実施例の製造工程について説明する。
【０１３２】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１３３】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１３４】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１３５】
次に、この多孔質Ｓｉを露点がマイナス９２℃以下のＨ２ 雰囲気中で１０００℃、１Ｔｏｒｒで１０分間熱処理し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１３６】
さらに、ノンドープのＧａＡｓ層、ｎ型ＡｌＧａＡｓ、ｎ型ＧａＡｓを形成した。この上にゲート、ソース、ドレインを作製し、ＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）を作製したところ、ＧａＡｓ基板上に形成した場合と同様に高速で動作した。
【０１３７】
（実施例１０）
６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の６インチ径の（１００）単結晶Ｓｉ基板３枚のうち２枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１３８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１３９】
次に、このうち１枚の基板をＨ２ を２３０１／ｍｉｎ流しながら１０５０℃、７６０Ｔｏｒｒで１分間熱処理し、さらにＳｉＨ４ を５０ｓｃｃｍ添加して５分間熱処理した。
【０１４０】
次に、これら３枚の前処理をした（１００）Ｓｉ基板上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＳｉＨ４ を添加して熱処理した多孔質Ｓｉ上に形成したＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。また、多孔質を形成したもののＳｉＨ４ を添加した熱処理をせずにＧａＡｓ層を形成した基板では、電子顕微鏡で断面観察すると多孔質ＳｉとＧａＡｓ層の界面が１００ｎｍぐらいの高低差で乱れていることが確認された。一方、多孔質を形成せずにＧａＡｓ層を形成した場合は、Ｓｉ／ＧａＡｓ界面からＧａＡｓ層に双晶欠陥や積層欠陥、転移が無数に導入されていることが確認された。
【０１４１】
さらに原子間力顕微鏡で５０μｍ角の領域を測定して表面ラフネスを求めた。露点−９５℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ（Ｒｒｍｓ）で０．３ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍより良好であった。
【０１４２】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１４３】
一方、多孔質を形成しない場合には欠陥密度はおよそ１×１０６ ／ｃｍ２ と高く、多孔質を形成してもＳｉＨ４ 添加熱処理をしない場合には１×１０５ ／ｃｍ２ 程度であった。
【０１４４】
（実施例１１）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１４５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１４６】
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１４７】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１０５０℃、８０ＴｏｒｒでＳｉＨ４ を２０ｓｃｃｍ添加しながら１０分間熱処理した。
【０１４８】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ４μｍ周期で振幅４ｎｍのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【０１４９】
次に、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１５０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１５１】
（実施例１２）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１５２】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１５３】
次に、この多孔質Ｓｉを露点がＨ２ 雰囲気中で１０５０℃、８０Ｔｏｒｒで５分間熱処理し、引き続いてＳｉＨ２ Ｃｌ２ を２０ｓｃｃｍ添加して５分間熱処理した。そのまま温度を７００℃に下げ、この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス：ＴＭＧ／ＡｓＨ３ ／Ｈ２
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。
【０１５４】
同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１５５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ５×１０３ ／ｃｍ２ であった。
【０１５６】
（実施例１３）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１５７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１５８】
次に、この多孔質ＳｉをＨ２ 雰囲気中で９５０℃、２０ＴｏｒｒでＳｉＨ４ を３０ｓｃｃｍ添加しながら１０分間熱処理し、そのまま温度を７００℃に下げ、供給ガスを変え、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１５９】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１６０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ７×１０３ ／ｃｍ２ であった。
【０１６１】
（実施例１４）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１６２】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を１．２５％のＨＦ溶液に２０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１６３】
次に、この多孔質Ｓｉを４％−Ｈ２ ：９６％−Ａｒ雰囲気中で１１００℃、７６０ＴｏｒｒでＳｉＨ４ を３０ｓｃｃｍ添加しながら１０分間熱処理し、そのまま温度を７００℃に下げ、供給ガスを変え、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＡｌＧａＡｓを１μｍの厚みにエピタキシャル成長した。
【０１６４】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＡｓ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４１ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＡｌＧａＡｓ層を形成した場合の表面粗さである３．７ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１６５】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ７×１０３ ／ｃｍ２ であった。
【０１６６】
（実施例１５）
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型（ｎ型とすることもできる）の５インチ径のオフ角０度（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１６７】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中３００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１６８】
次に、この多孔質Ｓｉを露点が到達真空度１×１０−１０ Ｔｏｒｒの超高真空中で１１５０℃でＳｉを極微量供給しながら１０分間熱処理し、その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを１μｍの厚みにエピタキシャル成長した。
【０１６９】
透過電子顕微鏡による断面観察の結果、ＧａＰ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＰ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層とＧａＰ層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で５０μｍ角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ（Ｒｒｍｓ）で０．４ｎｍであり、多孔質シリコンを形成せず、シリコン基板上に直接ＧａＡｓ層を形成した場合の表面粗さである３．５ｎｍ（オフ角０度の場合）に比べ、はるかに平滑であり、オフ角を４度とした場合の０．４２ｎｍとほぼ同等になった。
【０１７０】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１×１０４ ／ｃｍ２ であった。
【０１７１】
（実施例１６）
本発明による光起電力素子としての太陽電池は図４に示したものと同じ構成である。４１はＳｉ基板、４２は多孔質層、４３は多孔質の孔の封止部であるＳｉ層、４４はｐ− 型のＧａＡｓ、４５はｐ＋ 型のＩｎＧａＰ、４６はｐ型のＧａＡｓ、４７はｎ＋ 型のＧａＡｓ、４８はｎ＋ 型のＩｎＧａＰ、４９はｎ＋ 型のＡｌＩｎＰ、４１０は反射防止膜、４１１，４１２は電極である。以下、本実施例の製造工程について説明する。
【０１７２】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１７３】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１７４】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１７５】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間熱処理し、引き続いてＳｉＨ２ Ｃｌ２ を２０ｓｃｃｍ添加して５分間熱処理した。
【０１７６】
その後、この多孔質Ｓｉ上に液相成長法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１７７】
さらにｐ＋ 型ＩｎＧａＰ、ｐ型ＧａＡｓ、ｎ＋ 型ＧａＡｓ、ｎ＋ 型ＩｎＧａＰ、ｎ＋ 型ＡｌＩｎＰを積層し、表面には第１の電極と反射防止膜を形成し、裏面には第２の電極を形成し、太陽電池を形成した。
【０１７８】
この太陽電池のＦｉｌｌ Ｆａｃｔｏｒを測定したところ、同じ構造を多孔質Ｓｉを形成しない単結晶Ｓｉ基板上に形成した場合は０．８３１、多孔質Ｓｉを形成したが、多孔質表面の孔の封止処理をしない場合は０．８０７で、本発明による場合０．８７０を示した特性の改善が確認された。
【０１７９】
（実施例１７）
本発明による発光素子としてのＬＥＤは、図５に示したものと同じ構成である。５１はＳｉ基板、５２は多孔質層、５３は多孔質の孔の封止部、５４はｎ− 型のＧａＡｌＡｓ、５５はｐ− 型のＧａＡｌＡｓ、５６はｐ− 型のＧａＡｌＡｓ、５７は電極である。以下、本実施例の製造工程について説明する。
【０１８０】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１８１】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１８２】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１８３】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間熱処理し、引き続いてＳｉＨ４ ２０ｓｃｃｍを添加して熱処理を６分間継続した。
【０１８４】
その後、この多孔質Ｓｉ上に液相成長法により単結晶のｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１８５】
さらにｎ− 型ＧａＡｌＡｓ、ｐ− 型ＧａＡｌＡｓを積層し、表面と裏面に第１及び第２の電極を形成し、図５のように発光ダイオードを形成したところ、ＧａＡｓ基板上に形成した場合と同等の強度での赤色発光が確認された。
【０１８６】
（実施例１８）
本発明による発光素子としての半導体レーザーは、図６に示すものと同じである。６１はＳｉ基板、６２は多孔質層、６３は多孔質の孔の封止部としてのＳｉ層、６４はｎ− 型のＧａＡｓ、６５はｐ− 型のＧａＡｓ、６６はｎ− 型のＺｎＳｅバッファ層、６７はｎ− 型のＺｎＭｇＳＳｅ、６８はＺｎＳＳｅ／ＺｎＣｄＳｅ、６９はｐ− 型のＺｎＭｇＳＳｅ、６１０はｐ− 型のＺｎＳｅ、６１１はｐ− 型のＺｎＳｅ／ＺｎＴｅ、６１２はｐ− 型のＺｎＴｅ、６１３は電極である。以下、本実施例の製造工程について説明する。
【０１８７】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１８８】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１８９】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１９０】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１１００℃、７６０Ｔｏｒｒで１分間の熱処理し、引き続いてＳｉＨ４ ２０ｓｃｃｍを添加して熱処理を６分間継続した。
【０１９１】
その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ｎ− 型ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１９２】
さらにｐ− 型ＧａＡｓ、ｎ− 型ＺｎＳｅを積層したのち、ｎ− 型ＺｎＳｅ層を１０μｍのストライプ上にパターニングして除去したのち、さらにｎ− 型ＺｎＭｇＳＳｅ、ＺｎＳＳｅ／ＺｎＣｄＳｅ、ｐ− 型ＺｎＭｇＳＳｅ、ｐ− 型ＺｎＳｅ、ｐ− 型ＺｎＳｅ／ＺｎＴｅ、ｐ− 型ＺｎＴｅを形成した。表面にはＡｎ／Ｐｔ／Ｐｄの電極を、裏面にはＩｎ電極を形成し、パルス電圧を印加したところ、ＧａＡｓ基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも２１０Ａ／ｃｍ２ であった。
【０１９３】
（実施例１９）
本発明によるトランジスタとしてのＨＥＭＴは、図７に示すものと同じである。７１はＳｉ基板、７２は多孔質層、７３は多孔質の孔の封止部としてのＳｉ層、７４はＧａＡｓ、７５はノンドープのＧａＡｓ、７６はｎ型のＡｌＧａＡｓ、７７はｎ型のＧａＡｓ、７８はソース、７９はゲート、７１０はドレインである。以下、本実施例の製造工程について説明する。
【０１９４】
６２５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｎ型の５インチ径の（１００）単結晶Ｓｉ基板をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０１９５】
陽極化成条件は以下の通りであった。
電流密度：７ｍＡ／ｃｍ２
陽極化成溶液：ＨＦ：Ｈ２ Ｏ：Ｃ２ Ｈ５ ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
次に、この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【０１９６】
次に、この基板を１．２５％のＨＦ溶液に３０秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【０１９７】
次に、この多孔質ＳｉをＨ２ 雰囲気中で１０００℃、１ＴｏｒｒでＳｉＨ４ を１０ｓｃｃｍ添加しながら５分間熱処理し、その後、この多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを５μｍの厚みにエピタキシャル成長した。
【０１９８】
さらに、ノンドープのＧａＡｓ層、ｎ型ＡｌＧａＡｓ、ｎ型ＧａＡｓを形成した。この上にゲート、ソース、ドレインを作製し、ＨＥＭＴを作製したところ、ＧａＡｓ基板上に形成した場合と同様に高速で動作した。
【０１９９】
【発明の効果】
以上詳述したように、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なＳｉ基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【０２００】
本発明においては、多孔質Ｓｉ上に単結晶化合物半導体層を形成する際に、あらかじめ水素を含む雰囲気中での熱処理を施すことにより、従来技術が有していた問題点である結晶性、及び表面平滑性を改善した単結晶化合物半導体層をＳｉ基板上に形成することができる。
【０２０１】
しかも本発明によれば、平滑な表面を得るのに必要となるオフ角を有する単結晶Ｓｉ基板を用いずとも平滑な表面を有し、かつ結晶性の良好で、基板との界面の急峻な化合物半導体膜を形成することができ、特に、低オフ角の基板市場に広く流通する（１００）±１°程度のＳｉ基板を用いることができるなど、基板の制約が低くできる。
【０２０２】
また、本発明によれば、Ｓｉ基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【０２０３】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【０２０４】
また、本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板なみないしはそれ以上に向上するものである。
【０２０５】
本発明によれば、元々結晶性の良いＳｉ基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成する場合と同等の特性で太陽電池や光センサ等の光電変換素子レーザーや発光ダイオード等の発光素子、ＨＥＭＴ等のトランジスタを形成することができ、これらはしかも、生産性、均一性、制御性、経済性の面において卓越している。
【図面の簡単な説明】
【図１】本発明の工程を説明するための模式的断面図である。
【図２】従来技術の工程を説明するための模式的断面図である。
【図３】基板のオフアングルと表面ラフネスの関係を示すグラフである。
【図４】本発明による光電変換素子としての太陽電池の断面図である。
【図５】本発明による発光素子としてのＬＥＤの断面図である。
【図６】本発明による発光素子としての半導体レーザーの断面図である。
【図７】本発明によるトランジスタとしてのＨＥＭＴの断面図である。
【符号の説明】
１１，２１ 多孔質
１２，２２ 多孔質の孔
１３ 多孔質の孔の封止部（極薄Ｓｉ膜）
１４，２４ 化合物半導体単結晶膜
１５，２５ 結晶欠陥
４１，５１，６１，７１ Ｓｉ基板
４２，５２，６２，７２ 多孔質
４３，５３，６３，７３ 多孔質の孔の封止部（極薄Ｓｉ膜）
４４ ｐ− 型ＧａＡｓ
４５ ｐ＋ 型ＩｎＧａＰ
４６ ｐ型ＧａＡｓ
４７ ｎ＋ 型ＧａＡｓ
４８ ｎ＋ 型ＩｎＧａＰ
４９ ｎ＋ 型ＡｌＩｎＰ
４１０ 反射防止膜
４１１，４１２ 電極
５４ ｎ− 型ＧａＡｌＡｓ
５５ ｐ− 型ＧａＡｌＡｓ
５６ ｐ＋ 型ＧａＡｌＡｓ
５７ 電極
６４ ｎ− 型ＧａＡｓ
６５ ｐ− 型ＧａＡｓ
６６ ｎ− 型ＺｎＳｅバッファ層
６７ ｎ− 型ＺｎＭｇＳＳｅ
６８ ＺｎＳＳｅ／ＺｎＣｄＳｅ
６９ ｐ− 型ＺｎＭｇＳＳｅ
６１０ ｐ− 型ＺｎＳｅ
６１１ ｐ− 型ＺｎＳｅ／ＺｎＴｅ
６１２ ｐ− 型ＺｎＴｅ
６１３ 電極
７４ ＧａＡｓ
７５ ｎｏｎ ｄｏｐｅ ＧａＡｓ
７６ ｎ− 型ＡｌＧａＡｓ
７７ ｎ− 型ＧａＡｓ
７８ ソース
７９ ゲート
７１０ ドレイン
Claims (12)
- 多孔質領域を有するＳｉ基板を、熱処理することにより、０．５〜５０μｍの周期で１〜１０ｎｍの振幅を示す凹凸を有する封止された多孔質領域の表面を形成する工程と、該熱処理により封止された多孔質領域の該表面上に単結晶の化合物半導体層を、ヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の作製方法。
- 前記表面を形成する工程は、Ｓｉを含むガスが実質的に存在しない雰囲気中で行われることを特徴とする請求項１記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、前記多孔質領域表面の自然酸化膜を除去する工程を有することを特徴とする請求項１記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、該多孔質領域の孔の内壁を、内部に単結晶Ｓｉが残留する程度に、酸化する工程を有することを特徴とする請求項１記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、前記多孔質領域表面の酸化膜を除去する工程を有することを特徴とする請求項４記載の半導体基板の作製方法。
- 前記表面を形成する工程は、露点−９２℃以下の水素雰囲気中での熱処理であることを特徴とする請求項１に記載の半導体基板の作製方法。
- 前記多孔質層表面の酸化膜ないしは自然酸化膜を除去する工程は、該多孔質領域を有するＳｉ基板をＨＦ溶液に浸漬することによりなされることを特徴とする請求項３又は５記載の半導体基板の作製方法。
- 前記Ｓｉ基板の主面の面方位は、（１００）であることを特徴とする請求項１に記載の半導体基板の作製方法。
- 前記表面を形成する工程は、微量のＳｉを含むガスを含む雰囲気中で行われることを特徴とする請求項１に記載の半導体基板の作製方法。
- 前記表面を形成する工程は、水素、あるいは水素と不活性ガスからなる雰囲気中で行われることを特徴とする請求項９記載の半導体基板の作製方法。
- 前記表面を形成する工程は、露点−９２℃以下の水素雰囲気中での熱処理であることを特徴とする請求項９記載の半導体基板の作製方法。
- 前記多孔質領域表面の酸化膜ないしは自然酸化膜を除去する為に、該多孔質領域を有するＳｉ基板をＨＦ溶液に浸漬すること、および、該多孔質化したＳｉ基板を露点−９２℃以下の水素雰囲気中で熱処理することを特徴とする請求項９記載の半導体基板の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06530698A JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-62856 | 1997-03-17 | ||
| JP6285697 | 1997-03-17 | ||
| JP06530698A JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321535A JPH10321535A (ja) | 1998-12-04 |
| JP3542491B2 true JP3542491B2 (ja) | 2004-07-14 |
Family
ID=26403913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06530698A Expired - Fee Related JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542491B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10032579B4 (de) * | 2000-07-05 | 2020-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement |
| KR100950232B1 (ko) | 2005-10-06 | 2010-03-29 | 가부시키가이샤 섬코 | 반도체 기판의 제조 방법 |
| KR100826096B1 (ko) | 2005-10-21 | 2008-04-29 | 주식회사 엘지화학 | 멀티 전지 팩 시스템 및 제어방법, 전지 팩 |
| KR100991084B1 (ko) | 2005-12-15 | 2010-10-29 | 주식회사 엘지화학 | 멀티 전지 팩 시스템 및 그 제어방법, 및 이를 이용한 전지팩 |
| JP2007324324A (ja) * | 2006-05-31 | 2007-12-13 | Sumitomo Electric Ind Ltd | 太陽電池 |
| KR100941305B1 (ko) | 2006-12-18 | 2010-02-11 | 주식회사 실트론 | 질화물 반도체 기판 및 그 제조 방법 |
| JP2008218655A (ja) * | 2007-03-02 | 2008-09-18 | Silicon Technology Co Ltd | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 |
| WO2010090383A1 (ko) * | 2009-02-05 | 2010-08-12 | 주식회사 포인트엔지니어링 | 다공성 기판을 이용한 박막 태양전지 제조 방법 및 그에 따른 태양전지 |
| JP5504660B2 (ja) * | 2009-03-24 | 2014-05-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| CN103871849A (zh) * | 2012-12-18 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 外延层的形成方法 |
| TWI492482B (zh) * | 2014-02-27 | 2015-07-11 | Hycon Technology Corp | 用於準確量測電池容量的主僕式電池管理系統 |
| JP5720837B2 (ja) * | 2014-07-07 | 2015-05-20 | セイコーエプソン株式会社 | 光学変換装置及び同装置を含む電子機器 |
-
1998
- 1998-03-16 JP JP06530698A patent/JP3542491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321535A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369219B1 (ko) | 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자 | |
| KR100352368B1 (ko) | 반도체기판 및 이것의 제조방법 | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| US6143629A (en) | Process for producing semiconductor substrate | |
| US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
| US4699688A (en) | Method of epitaxially growing gallium arsenide on silicon | |
| JP3542491B2 (ja) | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス | |
| WO2009002277A1 (en) | Growth of indium gallium nitride (ingan) on porous gallium nitride (gan) template by metal-organic chemical vapor deposition (mocvd) | |
| KR20000022995A (ko) | 반도체기판 및 그 형성방법 | |
| US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
| JP2010073750A (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| US20100064966A1 (en) | Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device | |
| CN115565876A (zh) | 基于硅衬底的氮化物外延结构及其制作方法和半导体器件 | |
| JP4569026B2 (ja) | 半導体基板及びその製造方法 | |
| Shastry et al. | Epitaxial GaAs grown directly on (100) Si by low pressure MOVPE using low temperature processing | |
| CN115360272B (zh) | 一种AlN薄膜的制备方法 | |
| CN112349817B (zh) | 一种氮化镓量子阱的外延生长方法 | |
| JP3748499B2 (ja) | 半導体基板の作製方法 | |
| JP2003086508A (ja) | 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス | |
| KR100295022B1 (ko) | 질화물 반도체 제조방법 | |
| JP2010073749A (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| JP2000150839A (ja) | 半導体基板の作製方法 | |
| KR101068018B1 (ko) | 화합물 반도체층 형성방법 | |
| JP2000164515A (ja) | 化合物半導体基板およびその形成方法 | |
| Davis et al. | Growth via Mocvd and Characterization Of GaN and AlxGa1− xN (0001) Alloys for Optoelectronic and Microelectronic Device Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |