TWI441330B - 雙極接面電晶體裝置 - Google Patents

雙極接面電晶體裝置 Download PDF

Info

Publication number
TWI441330B
TWI441330B TW99121318A TW99121318A TWI441330B TW I441330 B TWI441330 B TW I441330B TW 99121318 A TW99121318 A TW 99121318A TW 99121318 A TW99121318 A TW 99121318A TW I441330 B TWI441330 B TW I441330B
Authority
TW
Taiwan
Prior art keywords
region
bipolar junction
transistor device
junction transistor
doped
Prior art date
Application number
TW99121318A
Other languages
English (en)
Other versions
TW201201369A (en
Inventor
Cheng Chi Lin
Wei Hsun Hsu
Shuo Lun Tu
Shih Chin Lien
Chin Pen Yeh
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW99121318A priority Critical patent/TWI441330B/zh
Publication of TW201201369A publication Critical patent/TW201201369A/zh
Application granted granted Critical
Publication of TWI441330B publication Critical patent/TWI441330B/zh

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

雙極接面電晶體裝置
本發明係有關於半導體裝置，且特別係有關於β增益提高之半導體雙極接面電晶體裝置。
半導體雙極接面電晶體(bipolar junction transistor;BJT)裝置能藉由控制施加至基極端與集極端之電壓而操作成順向主動模式(forward-active mode)。舉例來說，NPN型雙極接面電晶體裝置具有P型基極區及N型集極區與射極區，於操作時，可分別於基極端與集極端施加正電壓VBE 與比VBE 更高之正電壓VCE 。射極-基極接面可因而為順向偏壓，基極-集極接面可因而為逆向偏壓，並可降低基極電流IB 與集極電流IC ，集極電流IC 係定義為基極電流IB 之βF 倍。因此雙極接面電晶體裝置可作為具有電流增益或β增益(beta gain)βF 之電流放大器。
第1A圖係習知雙極接面電晶體裝置之剖面圖。請參照第1A圖，雙極接面電晶體裝置1-1可包括基極端(base terminal) B、射極端(emitter terminal) E與集極端(collector terminal) C。當於這些端點施加適當的電壓時，基極區與射極區之間的接面(即射極-基極接面(emitter-base junction))可為順向偏壓，而基極區與集極區之間的接面(即基極-集極接面(base-collector junction))可為逆向偏壓。雙極接面電晶體裝置1-1可因此操作成順向主動模式，其中可降低基極電流IB ，且基極電流IB 係從基極端B經過射極區至射極端E而流動於基極區中。同時，也可降低集極電流IC ，且集極電流IC 係從集極端C經過基極區與射極區至射極端E而流動於集極區中，其中集極電流IC 係基極電流IB之βF 倍。β增益βF 可為基極區之面積的函數。舉例來說，當雙極接面電晶體裝置11-1之基極面積減少時，電流增益βF 可被提高。然而，鄰接基極端之P+ 區與鄰接射極端之N+ 區之間的距離W1 ，及P+ 區與集極-基極接面之間的距離W2 會受到設計規格(design rule)之限制。
第1B圖係第1A圖中所示之雙極接面電晶體裝置1-1之佈局。請參照第1B圖，射極區(即位於射極端E下方之N+ 區)可形成為方形圖案，而位於基極端B下方之P+ 區可形成為環形圖案。P+ 區可實質上環繞射極區，並可與射極區分開一距離W1 。再者，P+ 區可與集極-基極接面分開一距離W2 。由於距離W1 與W2 受到限制，因此很難為了提升β增益，直接減小雙極接面電晶體裝置1-1之基極區的面積尺寸，而不違反設計規格。
因此有需要提供具有新佈局之雙極接面電晶體裝置，其基極之面積可被縮小以增大β增益，並同時符合設計規格。
本發明係有關於半導體雙極接面電晶體裝置，其基極區、射極區與集極區的佈置方式具有創造性。
本發明之實施例可提供一種雙極接面電晶體裝置，其包括基極區、射極區與集極區。雙極接面電晶體裝置可包括基底。深井區位於基底中。第一井區位於深井區中以作為基極區。第二井區位於深井區中以作為集極區。第二井區與第一井區之間形成第一接面。第一摻雜區位於第一井區中以作為射極區。第一摻雜區與第一井區之間形成第二接面。第一摻雜區包括往第一方向延伸的第一部分，及往與第一方向不同之第二方向延伸的第二部分。第一部分與第二部分互相耦接。
本發明之一些實施例也可提供一種雙極接面電晶體裝置，其包括基極區、射極區與集極區。雙極接面電晶體裝置包括基底。深井區位於基底中。第一井區位於深井區中以作為基極區。第二井區位於深井區中以作為集極區。第一摻雜區位於第一井區中以作為射極區。至少一個第二摻雜區散佈於第一井區中。第一井區上設置有至少一個基極電極。第三摻雜區位於第二井區中。第二井區上設置有至少一個集極電極。至少一個第二摻雜區係散佈於第一摻雜區與第三摻雜區之間。
本發明之實施例還可提供一種雙極接面電晶體裝置，其包括基極區、射極區與集極區。雙極接面電晶體裝置包括基底。深井區位於基底中。第一井區位於深井區中以作為基極區。第二井區位於深井區中以作為集極區。第一摻雜區位於第一井區中以作為射極區。第一摻雜區包括往第一方向延伸的第一部分，及往與第一方向不同之第二方向延伸的第二部分。第一部分與第二部分互相耦接。至少一個第二摻雜區散佈於該第一井區中。至少一個第二摻雜區係藉由第一摻雜區的第一部分與第二部分分開。
以下將說明並顯現本發明額外的特徵與優點，或者可藉由實行本發明習得上述特徵與優點。本發明之特徵與優點將藉由附加之申請專利範圍中特別指出之元件及組合的方法實現並獲得。
要了解前述籠統的說明及以下詳細的說明僅為用來解釋本發明的示例，所申請之發明並不受其限制。
以下是透過各種圖示說明本發明之實施例。在本發明各種實施例和圖示中，相同的符號代表相同或類似的元件。應注意圖示係顯示非常簡化之型式，而非精確之尺寸。
第2A圖係根據本發明一實施例之雙極接面電晶體裝置2-1之佈局。請參照第2A圖，雙極接面電晶體裝置2-1可包括基底21、深井區22、第一井區23、第二井區24、第一摻雜區25、第二摻雜區26-1至26-4、第三摻雜區27與圖案化導電層28。
第一摻雜區25可作為雙極接面電晶體裝置2-1之射極區。不像第1B圖中所示之雙極接面電晶體裝置1-1的射極區係採用方形或矩形圖案，此實施例之第一摻雜區25可更包括第一部分25-1與第二部分25-2，其實質上可互相交叉成十字圖案。具體地來說，第一部分25-1可往第一方向延伸，第二部分25-2可往實質上與第一方向正交之第二方向延伸。再者，圖案化導電層28可包括位於第一摻雜區25上方之接觸(contact)28-1，其可作為第一摻雜區25(即射極區)之射極電極。
第一井區23可作為雙極接面電晶體裝置2-1之基極區。於第一井區23中，第二摻雜區26-1至26-4可藉由第一摻雜區25之第一部分25-1與第二部分25-2而互相分開。再者，第二摻雜區26-1至26-4中的每一個可設置於由第一摻雜區25之第二部分25-1與25-2所定義之象限(quadrant)中，並可排列成與第一部分25-1和第二部分25-2其中之一隔開一符合設計規格之適當距離。再者，圖案化導電層28可包括位於第二摻雜區26-1至26-4上方之接觸28-2，其可作為第一井區23(即基極區)之基極電極。
第一摻雜區25與第二摻雜區26-1至26-4可實質上形成於第一井區23中並被第三摻雜區27圍繞。再者，第一井區23與第二井區24可形成於深井區22中，且第一井區23可實質上被第二井區24圍繞。此外，第二井區24可作為雙極接面電晶體裝置2-1之集極區。圖案化導電層28可包括位於第三摻雜區27上方之接觸28-3，接觸28-3可作為第二井區27(即集極區)之集極電極(collector electrode)。
請參照第1B圖，與射極電極“E”鄰接之射極摻雜區係被與基極電極“B”鄰接之基極摻雜區(P+ 區)圍繞，而基極電極“B”係被與集極電極“C”鄰接之集極摻雜區圍繞。與第1B圖中所示的佈置方式不同，於根據本發明的此實施例中，第二摻雜區26-1至26-4(其上方可設置基極電極28-2)係散佈於第一井區23中，因此第一摻雜區25(其上方可設置射極電極28-1)並未被第二摻雜區26-1至26-4圍繞。具體地來說，在此實施例中，第二摻雜區26-1至26-4可散佈於第一摻雜區25的周圍。
第2B圖係第2A圖中所示之雙極接面電晶體裝置2-1沿AA’線取得之剖面圖。
請參照第2B圖，隔離結構29，例如場氧化物(field oxide;FOX)，可設置於期望的位置以於雙極接面電晶體裝置2-1中提供電性隔離。雙極接面電晶體裝置2-1之基底21可包括第一型雜質，例如P型雜質。深井區22可包括第二型雜質，例如N型雜質，並可形成於部分基底21中。再者，圖案化的第二井區24可包括第二型雜質，並可形成於深井區22中。第一井區23可包括第一型雜質，且也可形成於深井區22中。此外，第二摻雜區26-1至26-4可包括第一型雜質，而第一摻雜區25與第三摻雜區27可包括第二型雜質，因而形成npn型雙極接面電晶體裝置2-1，其中第一接面(基極-射極接面)可存在於第一井區23與第一摻雜區25之間，且第二接面(基極-集極接面)可存在於第一井區23與第二井區24之間。
為了符合製造雙極接面電晶體裝置2-1之半導體製程之設計規格，就光罩而言，第一摻雜區25與第二摻雜區26-1至26-4之間的距離W3 可不小於一下限值。舉例來說，在0.5-um互補式金屬氧化半導體(complementary metal-oxide-semiconductor;CMOS)製程技術中，距離W3 可不小於0.9 um。再者，第二摻雜區26-1至26-4與第一井區23及第二井區24之間的接面之間的距離W4 可不小於另一下限值以便符合上述設計規格。舉例來說，在現有的0.5-um互補式金屬氧化半導體製程技術中，距離W4 可不小於0.3 um。
請參照第1B圖，單一個基極摻雜區(P+ 區)可設置於基極-射極接面與基極-集極接面之間。與第1B圖中所示之佈置方式不同，於此實施例中，一些第二摻雜區26-1至26-4可設置於基極-射極接面與基極-集極接面之間。
第3A圖係根據本發明另一實施例之雙極接面電晶體裝置3-1之佈局。請參照第3A圖，雙極接面電晶體裝置3-1可與第2A圖中說明及顯示之雙極接面電晶體裝置2-1的四分之一相似。
具體地來說，雙極接面電晶體裝置3-1可包括位於深井區22中之第一井區23a與第二井區24a。第一井區23a與第二井區24a可分別作為雙極接面電晶體裝置3-1之基極區與集極區。基極-集極接面可存在於第一井區23a與第二井區24a之間。再者，雙極接面電晶體裝置3-1可包括位於第一井區23a中之第一摻雜區25a。第一摻雜區25a可作為雙極接面電晶體裝置3-1之射極區。基極-射極接面可存在於第一井區23a與第一摻雜區25a之間。
第一摻雜區25a可包括互相耦接之第一部分25a-1與第二部分25a-2。於根據本發明之一實施例中，第一部分25a-1可往第一方向延伸，且第二部分25a-2可往與第一方向不同之第二方向延伸。於其他實施例中，第一部分25a-1可往第一方向延伸，且第二部分25a-2可往實質上與第一方向正交之第二方向延伸。再者，一或多個第二摻雜區26a可散佈於實質上介於第一摻雜區25a與第三摻雜區27a之間的第一井區23a中。至少一個第二摻雜區26a可與第一部分25a-1及第二部分25a-2其中之一隔開一符合設計規格之適當距離。再者，第一摻雜區25a未被至少一個第二摻雜區26a圍繞。
第3B圖係根據本發明又另一實施例之雙極接面電晶體裝置3-2之佈局。請參照第3B圖，雙極接面電晶體裝置3-2可與第3A圖中所示之雙極接面電晶體裝置3-1相似，除了例如雙極接面電晶體裝置3-2之第一摻雜區25b可具有實質上固定的寬度，其能夠允許更多的接觸28-1設置於其上。
第3C圖係根據本發明又另一實施例之雙極接面電晶體裝置3-3之佈局。請參照第3C圖，雙極接面電晶體裝置3-3可與第2A圖中所示之雙極接面電晶體裝置2-1中的一半相似。具體地來說，雙極接面電晶體裝置3-3可包括位於深井區22中之第一井區23c與第二井區24c。第一井區23c與第二井區24c可分別作為雙極接面電晶體裝置3-3之基極區與集極區。基極-集極接面可存在於第一井區23c與第二井區24c之間。再者，雙極接面電晶體裝置3-3可包括位於第一井區23c中之第一摻雜區25c。第一摻雜區25c可作為雙極接面電晶體裝置3-3之射極區。基極-射極接面可存在於第一井區23c與第一摻雜區25c之間。
第一摻雜區25c可包括互相耦接之第一部分25c-1、第二部分25c-2與第三部分25c-3。於一根據本發明之實施例中，第一部分25c-1、第二部分25c-2與第三部分25c-3可分別往互相不同之第一方向、第二方向與第三方 向延伸。於其他實施例中，第一部分25c-1與第三部分25c-3可往第一方向延伸，且第二部分25c-2可往實質上與第一方向正交之第二方向延伸。再者，第二摻雜區26c-1與26c-2可散佈於第一井區23c中，其中一或多個第二摻雜區26c-1可實質上設置於第一部分25c-1和第二部分25c-2與第三摻雜區27c之間，且一或多個第二摻雜區26c-2可實質上設置於第二部分25c-2和第三部分25c-3與第三摻雜區27c之間。第二摻雜區26c-1與26c-2可與第一部分25c-1、第二部分25c-2與第三部分25c-3其中之一隔開一符合設計規格之適當距離。再者，第一摻雜區25c未被第二摻雜區26c-1與26c-2圍繞。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
2-1‧‧‧雙極接面電晶體裝置
3-1‧‧‧雙極接面電晶體裝置
3-2‧‧‧雙極接面電晶體裝置
3-3‧‧‧雙極接面電晶體裝置
21‧‧‧基底
22‧‧‧深井區
23‧‧‧第一井區
23a‧‧‧第一井區
23c‧‧‧第一井區
24‧‧‧第二井區
24a‧‧‧第二井區
24c‧‧‧第二井區
25‧‧‧第一摻雜區
25-1‧‧‧第一部分
25-2‧‧‧第二部分
25a‧‧‧第一摻雜區
25a-1‧‧‧第一部分
25a-2‧‧‧第二部分
25b‧‧‧第一摻雜區
25c‧‧‧第一摻雜區
25c-1‧‧‧第一部分
25c-2‧‧‧第二部分
25c-3‧‧‧第三部分
26-1‧‧‧第二摻雜區
26-2‧‧‧第二摻雜區
26-3‧‧‧第二摻雜區
26-4‧‧‧第二摻雜區
26a‧‧‧第二摻雜區
26c-1‧‧‧第二摻雜區
26c-2‧‧‧第二摻雜區
27‧‧‧第三摻雜區
27a‧‧‧第三摻雜區
27c‧‧‧第三摻雜區
28‧‧‧圖案化導電層
28-1‧‧‧接觸
28-2‧‧‧接觸
28-3‧‧‧接觸
29‧‧‧隔離結構
B‧‧‧基極端
C‧‧‧集極端
E‧‧‧射極端
W1 ‧‧‧距離
W2 ‧‧‧距離
W3 ‧‧‧距離
W4 ‧‧‧距離
第1A圖係習知雙極接面電晶體裝置之剖面圖。
第1B圖係第1A圖中所示之雙極接面電晶體裝置之佈局。
第2A圖係根據本發明一實施例之雙極接面電晶體裝置之佈局。
第2B圖係第2A圖中所示之雙極接面電晶體裝置沿AA’線取得之剖面圖。
第3A圖係根據本發明另一實施例之雙極接面電晶體裝置之佈局。
第3B圖係根據本發明又另一實施例之雙極接面電晶體裝置之佈局。
第3C圖係根據本發明又另一實施例之雙極接面電晶體裝置之佈局。
2-1．．．雙極接面電晶體裝置
21．．．基底
22．．．深井區
23．．．第一井區
24．．．第二井區
25．．．第一摻雜區
25-1．．．第一部分
25-2．．．第二部分
26-1．．．第二摻雜區
26-2．．．第二摻雜區
26-3．．．第二摻雜區
26-4．．．第二摻雜區
27．．．第三摻雜區
28．．．圖案化導電層
28-1．．．接觸
28-2．．．接觸
28-3．．．接觸
W3 ．．．距離
W4 ．．．距離

Claims (5)

  1. 一種雙極接面電晶體裝置，其包括一基極區、一射極區與一集極區，該雙極接面電晶體裝置包括：一基底；一深井區，位於該基底中；一第一井區，位於該深井區中以作為該基極區；一第二井區，位於該深井區中以作為該集極區；一第一摻雜區，位於該第一井區中以作為該射極區，該第一摻雜區包括往一第一方向延伸的一第一部分，及往與該第一方向不同之一第二方向延伸的一第二部分，該第一部分與該第二部分互相耦接；以及至少一個第二摻雜區，散佈於該第一井區中，其中該至少一個第二摻雜區係藉由該第一摻雜區的該第一部分與該第二部分分開。
  2. 如申請專利範圍第1項所述之雙極接面電晶體裝置，其中該第一部分與該第二部分互相交叉成一十字圖案。
  3. 如申請專利範圍第1項所述之雙極接面電晶體裝置，其中該第一摻雜區更包括一第三部分，其耦接至該第一部分與該第二部分，該第三部分往與該第一方向及該第二方向不同之一第三方向延伸。
  4. 如申請專利範圍第1項所述之雙極接面電晶體裝置，其中該第一摻雜區更包括一第三部分，其耦接至該第一部分與該第二部分，該第三部分往該第一方向與該第二方向其中之一延伸。
  5. 如申請專利範圍第1項所述之雙極接面電晶體裝置，更包括一第三摻雜區位於該第二井區中，其中該至少一個第二摻雜區係散佈於該第一摻雜區與該第三摻雜區之間。
TW99121318A 2010-06-29 2010-06-29 雙極接面電晶體裝置 TWI441330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99121318A TWI441330B (zh) 2010-06-29 2010-06-29 雙極接面電晶體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99121318A TWI441330B (zh) 2010-06-29 2010-06-29 雙極接面電晶體裝置

Publications (2)

Publication Number Publication Date
TW201201369A TW201201369A (en) 2012-01-01
TWI441330B true TWI441330B (zh) 2014-06-11

Family

ID=46755773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99121318A TWI441330B (zh) 2010-06-29 2010-06-29 雙極接面電晶體裝置

Country Status (1)

Country Link
TW (1) TWI441330B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655772B (zh) * 2017-05-05 2019-04-01 旺宏電子股份有限公司 半導體元件
US10256307B2 (en) 2017-05-08 2019-04-09 Macronix International Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW201201369A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
JP5662108B2 (ja) 半導体装置
US9691874B2 (en) Manufacturing method of semiconductor structure
TWI677073B (zh) 雙載子接面電晶體佈局結構
TWI441330B (zh) 雙極接面電晶體裝置
JPS5967670A (ja) 半導体装置
CN102315256B (zh) 双极接面晶体管装置
US8319315B2 (en) Bipolar junction transistor devices
TWI447906B (zh) 半導體結構及其製作方法
TWI807709B (zh) 雙極性接面電晶體結構及雙極性接面電晶體的製造方法
JPH0582534A (ja) 半導体装置
JPH10335346A (ja) ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法
JPH02159727A (ja) バイポーラ形薄膜半導体装置
JPS60247968A (ja) 半導体装置
TWI559529B (zh) 半導體元件及其製造方法
KR101300214B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
TWI434410B (zh) 新穎的ｎ型雙載子電晶體架構改善集極與射極間的擊穿效應
JP2010219454A (ja) 半導体装置およびその製造方法
JPS63244876A (ja) 相補型ｍｉｓ半導体装置及びその製造方法
JPH0294527A (ja) 半導体装置
JPS6153770A (ja) 半導体装置
JPH01100968A (ja) 半導体装置
TW201740569A (zh) 雙載子接面電晶體
JPH01120060A (ja) 半導体装置
JPS59168663A (ja) 半導体集積回路
JPH05275631A (ja) バイポーラ集積回路装置