TWI434501B - 電荷泵電路及具有其之半導體裝置 - Google Patents

電荷泵電路及具有其之半導體裝置 Download PDF

Info

Publication number
TWI434501B
TWI434501B TW095148798A TW95148798A TWI434501B TW I434501 B TWI434501 B TW I434501B TW 095148798 A TW095148798 A TW 095148798A TW 95148798 A TW95148798 A TW 95148798A TW I434501 B TWI434501 B TW I434501B
Authority
TW
Taiwan
Prior art keywords
transistor
potential
capacitor
electrode
inverter
Prior art date
Application number
TW095148798A
Other languages
English (en)
Other versions
TW200737664A (en
Inventor
Tomoyuki Iwabuchi
Tatsuro Ueno
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200737664A publication Critical patent/TW200737664A/zh
Application granted granted Critical
Publication of TWI434501B publication Critical patent/TWI434501B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電荷泵電路及具有其之半導體裝置
本發明關於具有新穎結構的電荷泵電路，更具體而言關於使用電泵電路作為升壓電路或降壓電路的半導體裝置。
升壓電路包括使用線圈的升壓電路和使用電容器的升壓電路。使用電容器的升壓電路通常稱為電荷泵。傳統電荷泵具有兩個二極體串聯的結構，其問題為輸出電壓會有與該二極體臨界電壓等量的電壓降。為了解决這個問題，已經提出了使用開關替代二極體的另一種結構(見參考1：日本公布專利申請No.2001－136733，參考2：日本公布專利申請No.H07－327357，參考3：日本公布專利申請No.H07－099772)。
為了實現參考1中揭示的電路，需要一種用於將電壓升壓到等於或高於外部電源電壓的電壓，以導通/截止包括電晶體(下文中也稱為TFT)的開關。
通常，當該電晶體為p通道電晶體時，通過向閘極端輸入低電位(Low potential)而導通電晶體。該低電位小於p通道電晶體的源極端的電位，該低電位與p通道電晶體源極端電位之間的電位差等於或小於該p通道電晶體的臨界電壓。此外，通過輸入高電位(High potential)導通n通道電晶體。該高電位高於n通道源極端的電位，該高電位和n通道電晶體源極端電位之間的電位差等於或大於該n通道電晶體的臨界電壓。注意，正常p通道電晶體的臨界電壓小於0V。此外，正常n通道電晶體的臨界電壓大於0V。因此，當電晶體的閘極－源極電壓為0V時，該電晶體被截止，無電流流動。這種電晶體稱為增强型電晶體(也稱為常截止電晶體)。
另一方面，存在一種電晶體，即使當其閘極－源極電壓為0V時，仍有電流流動。注意，這種電晶體稱為空乏型電晶體(也稱為常導通電晶體)。
通常，將電晶體製造成為常截止。在顯示裝置所包括的電荷泵中，如果包括電晶體的開關是常截止的，則該電晶體的工作電壓增大。因此，也需要增大來自外部的升壓電路的輸出。因此，電路規模增大，這導致電路面積增大、產率降低、以及功耗增大。
此外，當結合到顯示裝置時，上述的傳統電荷泵開關元件具有如下問題。正常電荷泵不像其他開關調節器那樣起著反饋輸出電壓以穩定輸出的功能。因此，當電流負載重和輸出電流增大時，傳統電荷泵開關元件存在損失電源穩定性的問題。
本發明的目的是提供一種具有不同於上述參考的結構的電荷泵電路，以及使用該電荷泵電路的半導體裝置。
鑒於上述目的，本發明的一態樣是包括具有如下結構的電荷泵電路的半導體裝置。
圖1A示出了該結構的示例。在圖1A的結構中，通過調整通道摻雜濃度，例如添加硼的情形中減少硼的數量，或者不執行通道摻雜，將第一電晶體101形成為常導通和具有n通道型導電率。這可以實現一種電荷泵電路，其不需要升壓電路且具有抗臨界電壓的變化。
具有本發明的電荷泵電路的半導體裝置的一個特徵為，電荷泵電路包括第一電晶體101、開關102、第一電容器103、第二電容器104和反相器105，其中第一電晶體的一個電極連接到第一電位，反相器的輸入側連接到第一電晶體的閘極電極，反相器的輸出側通過第一電容器連接到第一電晶體的另一個電極並連接到開關的一側，開關的另一側通過第二電容器連接到第二電位。
使用n通道或p通道電晶體形成該開關，該n通道電晶體是常導通的。
上述電荷泵電路中的開關的一個特徵為包括第二電晶體、第三電晶體和第四電晶體，其中第四電晶體的一個電極連接到第二電位，第三電晶體的一個電極、第二電晶體的一個電極和第一電晶體的另一個電極連相互連接，第三電晶體的另一個電極和第四電晶體的另一個電極相互連接，第二電晶體的另一個電極通過第二電容器連接到第二電位。
具有上述結構的半導體裝置的另一個特徵為，第一電晶體具有n通道型導電率，第一電晶體的一個電極所連接到的第一電位為高位準電位，第二電晶體具有n通道型導電率，第三電晶體具有p通道型導電率，第四電晶體具有n通道型導電率，第四電晶體的一個電極所連接到的第二電位為低位準電位，第一電晶體和第二電晶體為常導通的。
具有另一種結構的電荷泵電路的半導體裝置的一個特徵為，該電荷泵電路包括第一電晶體、開關、第一電容器、第二電容器和第一反相器，其中該開關包括第二電晶體、第三電晶體、第二反相器、第三反相器、第四反相器和第三電容器；第一電晶體的一個電極連接到第一電位；第一反相器的輸入側連接到第一電晶體的閘極電極；第一反相器的輸出側通過第一電容器連接到第一電晶體的另一個電極；第三電晶體的一個電極連接到第一電位；第二反相器的輸出側通過第三反相器連接到第四反相器的輸入側和第三電晶體的閘極電極；第四反相器的輸出側通過第三電容器連接到第三電晶體的另一個電極和第二電晶體的閘極電極；第二電晶體的一個電極連接到第一電晶體的另一個電極；以及，第二電晶體的另一個電極通過第二電容器連接到第二電位。
具有上述結構的半導體裝置的另一個特徵為，第一電晶體具有n通道型導電率，第一電晶體的該一個電極所連接到的第一電位為高位準電位，第二電晶體具有p通道型導電率，第三電晶體具有n通道導電率，第二電晶體的另一個電極所連接到的第二電位為低電平電位，第一電晶體或第三電晶體為常導通的。
具有另一種結構的電荷泵電路的半導體裝置的一個特徵為，該電荷泵電路包括第一電晶體、開關、第一電容器、第二電容器和第一反相器，其中該開關包括第二電晶體、第三電晶體、第四電晶體、第二反相器、第三反相器、第四反相器和第三電容器；第一電晶體的一個電極連接到第一電位；第一反相器的輸入側連接到第一電晶體的閘極電極；第一反相器的輸出側通過第一電容器連接到第一電晶體的另一個電極；第三電晶體的一個電極連接到第一電位；第二反相器的輸出側通過第三反相器連接到第四反相器的輸入側和第三電晶體的閘極電極；第四反相器的輸出側通過第三電容器連接到第四電晶體的一個電極和第二電晶體的閘極電極；第二電晶體的一個電極連接到第一電晶體的另一個電極和第四電晶體的閘極電極；以及，第二電晶體的另一個電極通過第二電容器連接到第四電晶體的另一個電極並連接到第二電位。
具有上述結構的半導體裝置的另一個特徵為，第一電晶體具有n通道型導電率，第一電晶體的一個電極所連接到的第一電位為高位準電位，第二電晶體具有p通道型導電率，第三電晶體具有n通道導電率，第四電晶體具有p通道型導電率，第二電晶體的另一個電極通過第二電容器所連接到的第二電位為低位準電位，第一電晶體或第三電晶體為常導通的。
特徵為具有上述結構的電荷泵電路的輸出電壓都被升壓。
另一特徵為，在上述電荷泵電路中，藉由下述措施將電荷泵電路的輸出電壓降壓：將第一電晶體的一個電極所連接到的第一電位設置為低位準電位，將第一電晶體設置為具有p通道型導電率且為常導通的，將開關所包含的每個電晶體的導電率從p通道型改變為n通道型或者從n通道型改變為p通道型，以及將連接到電晶體的每個電位從低電位改變為高電位或者從高電位改變為低電位。
包括反相器的上述電荷泵電路的另一個特徵為，將時鐘信號輸入到反相器。
本發明的上述電荷泵電路的另一特徵為，電晶體為薄膜電晶體(TFT)。
本發明可以提供半導體裝置，其包括具有新穎結構的升壓或降壓電路。因此，可以實現由於電路規模減小所帶來的功耗降低、輸出電流和輸出電位的改善以及電路面積減小。
此外，由於可以使用薄膜電晶體形成本發明的電荷泵電路，可以根據顯示模式選擇液晶顯示裝置、包括發光元件的顯示裝置(下文中也稱為發光裝置)或其他顯示裝置的時鐘信號頻率，並可以降低該顯示裝置的功耗。
此外，通過在同一基底上形成電荷泵電路以及半導體裝置所需的電路，可以簡化外部電路。因此，可以減小電路部分的數目，可以實現成本降低。
以下，按照附圖解釋本發明的實施模式。然而，本發明可以實施為許多不同模式，本領域技術人員容易理解，在不悖離本發明的精神和範圍的情况下可以對本發明的模式和細節進行各種改變。因此，本發明不應理解為受限於實施模式的說明。
注意，在包括形成於絕緣基底等上的矽薄膜作為主動層的薄膜電晶體中，由於其結構而難以區分源極電極和汲極電極。因此，源極電極和汲極電極之一稱為第一電極，另一個稱為第二電極，除非特別需要區分源極電極和汲極電極。一般而言，在n通道電晶體中，具有低位準電位的電極為源極電極，具有高位準電位的電極為汲極電極，在p通道電晶體中，具有高位準電位的電極為源極電極，具有低位準電位的電極為汲極電極。因此，當在解釋電路工作時給出對閘極－源極電壓等的描述時，上述描述適用。
實施模式1
圖1B示出了本發明該實施模式的電荷泵電路的結構。本發明該實施模式的電荷泵電路包括多個元件，例如第一電晶體106、第二電晶體107、第三電晶體108、第四電晶體109、第一電容器110、第二電容器111和反相器112。在本實施模式中，將第一電晶體106、第二電晶體107和第四電晶體109的導電率設置為n通道型。此外，將第三電晶體108的導電率設置為p通道型。另外，本實施模式的一特徵為，第一電晶體106和第二電晶體107為常導通。
接著，解釋各個元件的連接關係。
第一電晶體106的第一電極連接到為高位準電位的Vdd。反相器112的輸出側(點S)通過第一電容器110連接到第一電晶體106的第二電極、第二電晶體107的第一電極以及第三電晶體108的第一電極。該連接點在圖1B中用“a”表示，下文中稱為“節點a”。反相器112的輸入側(點Q)連接到第一電晶體106、第三電晶體108以及第四電晶體109的閘極電極。此外，第三電晶體108和第四電晶體109的第二電極相互連接，第四電晶體109的第一電極連接到為低位準電位的Vss，第二電晶體107的第二電極通過第二電容器111連接到Vss。
解釋具有這種電路結構的電荷泵電路的工作。注意，為了解釋簡單，高位準電位(高電位)設置為5V，低位準電位(低電位)設置為0V；然而，本實施模式不限於此。高電位為5V且低電位為0V的時鐘信號輸入到反相器112的輸入側(點Q)。無需說，這些數值不限於此。例如，當高電位(5V)輸入到反相器112的輸入側(點Q)時，0V輸入到第一電容器110，且高電位輸入到第一電晶體106、第三電晶體108和第四電晶體109每個的閘極電極。此時，第一電晶體106導通，節點a電位為5V。同時，高電位(5V)輸入到第三電晶體108和第四電晶體109的閘極電極，使得第三電晶體108截止且第四電晶體109導通。因此，0V輸入到其閘極電極的第二電晶體107截止，預定電荷累積於第一電容器110而無洩漏。
當低電位(0V)隨後輸入反相器112的輸入側(點Q)時，高電位(5V)輸入到第一電容器110；低電位(0V)輸入到其閘極電極的第一電晶體106截止；由於累積於第一電容器110內的電荷，可以確保無洩漏地獲得為Vdd(5V)兩倍的節點a的電位。注意，低電位(0V)輸入到第三電晶體108和第四電晶體109每個的閘極電極，使得第四電晶體109截止，第三電晶體108和第二電晶體107導通。因此，由於第二電容器111和第二電晶體107，可以確保將為Vdd(5V)兩倍的輸出電壓保持為Vout。
通過重復上述操作，Vout的電位可為(2×Vdd)(見圖1C)。
注意，當負載未連接到Vout時，Vout變為(2×Vdd)。當連接了負載(例如電阻器、電容器、電晶體或電路)時，負載上消耗電流，使得Vout變為小於(2×Vdd)。
本實施模式不限於如圖1B所示的連接關係。例如，點S和點Q通過反相器112相互連接；然而本實施模式不限於此。
不使用反相器112，電位可以分別施加到點Q和點S。這種情况下，施加到點Q和點S的電位較佳地相互反相。注意，只要可實現正常工作，施加到點Q的電位和施加到點S的電位不一定相互反相。
在本實施模式中，施加到點Q的高電位不一定為Vdd。該高電位可以為低於Vdd的電壓或者高於Vdd的電壓。類似地，施加到點S的低電位不一定為0V。該低電位可以為低於0V的電壓或者高於0V的電壓。類似地，施加到點Q的低電位可以為低於0V的電壓或者高於0V的電壓。
在上文中，本實施模式解釋了第一和第二電晶體具有n通道型導電率且為常導通的情形；然而，電晶體的導電率不限於此。例如，電路結構可以為這樣的結構，其中通過調整通道摻雜量，將第一和第二電晶體設置為具有p通道型導電率且常導通，並且第一電晶體的一個電極保持為低位準電位。這種情况下，電路結構為，第三和第四電晶體具有和圖示相反的導電率，第四電晶體的一個電極保持為高位準電位。如前該，在本實施模式中，通過將各個電晶體的導電率從n通道型改變為p通道型或者從p通道型改變為n通道型，以及將一個電極的電位設置為高電平電位或低電平電位，可以使該電荷泵電路的輸出電壓降壓。
在上述電荷泵電路中，可以形成薄膜電晶體作為該電晶體。因此，該電荷泵電路可形成於與顯示裝置或者例如快閃記憶體的非易失性記憶體相同的基底上。然而，當在電荷泵中使用薄膜電晶體時，難以將電壓升壓到預定電位，因為薄膜電晶體具有高的臨界電壓。此外，由於薄膜電晶體之間臨界電壓有差別，輸出的電位可能改變。因此，當使用本實施模式的電荷泵時，由於如前該輸出由第二電晶體是導通還是截止决定，可以防止臨界電壓引起的電壓降。結果，當使用臨界電壓高於由矽晶片形成的電晶體臨界電壓的薄膜電晶體時，本實施模式的電荷泵提供了顯著的效應。
此外，使用薄膜電晶體形成的電荷泵可以形成於與例如液晶顯示裝置或發光裝置的半導體裝置相同的基底上。這樣，第一電容器和第二電容器之一或二者可形成於與半導體裝置相同的基底上。當電荷泵形成於與半導體裝置相同的基底上時，元件數目減小。另一方面，當不形成於與半導體裝置相同的基底上時，可以設置具有大電容的電容器。由於第二電容器需要具有大於第一電容器的電容，可具有小電容的第一電容器可形成於與半導體裝置相同的基底上，從而減少元件數目和實現成本降低。通過不形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器作為具有大電容的第二電容器。
實施模式2
圖2示出了另一種電荷泵電路的結構示例。與圖1B不同，該電荷泵電路包括第一電晶體301、第二電晶體302、第一電容器303、第二電容器304和反相器305，並進一步包括升壓電路306。將第一電晶體301和第二電晶體302的導電率設置為n通道型。此外，本實施模式的一特徵為，第一電晶體301和第二電晶體302為常導通。
接著，解釋各個元件的連接關係。第一電晶體301的第一電極連接到為高位準電位的Vdd。反相器305的輸出側(點S)通過第一電容器303連接到第一電晶體301的第二電極和第二電晶體302的第一電極。該連接點在圖2中用“a”表示，下文中稱為“節點a”。此外，反相器305的輸出側(點S)通過升壓電路306的輸入側(圖中的IN)和輸出側(圖中的OUT)連接到第二電晶體302的閘極電極。此外，升壓電路306的高位準電位(圖中的V＋)和低位準電位(圖中的V－)分別連接到Vout和Vss。第二電晶體302的第二電極通過第二電容器304連接到為低位準電位的Vss。
本實施模式不限於如圖2所示的連接關係。例如，點S和點Q通過反相器305相互連接；然而本實施模式不限於此。
不使用反相器305，電位可以分別施加到點Q和點S。這種情况下，施加到點Q和點S的電位較佳地相互反相。注意，只要可實現正常工作，施加到點Q的電位和施加到點S的電位不一定相互反相。
此外，儘管升壓電路306的高位準電位(V＋)和低位準電位(V－)分別連接到Vout和Vss，但是本實施模式不限於此。例如，對應於Vout的電位連接到高位準電位(V＋)，對應於Vss的電位連接到低位準電位(V－)。
此外，儘管反相器305的輸出(點S)輸入到升壓電路306的IN，但是任意時鐘信號可輸入到該IN。換而言之，只要升壓電路306提供的輸出使得可以以與圖1B相似的時序導通或截止第二電晶體，就是可以接受的。
具有這種電路結構的電荷泵的操作與參考圖1B解釋的操作相同。
於是，按照與圖1B相似的方式，可以輸出對應於(2×Vdd)的電壓作為Vout的電位(見圖1C)。
在本實施模式中，施加到點Q的高電位不一定為Vdd。該高電位可以為低於Vdd的電壓或者高於Vdd的電壓。類似地，施加到點S的低電位不一定為0V。該低電位可以為低於0V的電壓或者高於0V的電壓。類似地，施加到點Q的低電位可以為低於0V的電壓或者高於0V的電壓。
在上文中，本實施模式解釋了第一和第二電晶體具有n通道型導電率且為常導通的情形；然而，電晶體的導電率不限於此。例如，電路結構可以為，通過調整通道摻雜量，將第一和第二電晶體設置為具有p通道型導電率且為常導通，以及第一電晶體的一個電極保持為低位準電位。如前該，在本實施模式中，通過將各個電晶體的導電率從n通道型改變為p通道型或者從p通道型改變為n通道型，以及將一個電極的電位設置為高位準電位或低位準電位，可以使該電荷泵電路的輸出電壓降壓。
在上述電荷泵電路中，可以形成薄膜電晶體作為該電晶體。因此，該電荷泵電路可形成於與顯示裝置或者例如快閃記憶體的非易失性記憶體相同的基底上。然而，當在電荷泵中使用薄膜電晶體時，難以將電壓升壓到預定電位，因為薄膜電晶體具有高的臨界電壓。此外，由於薄膜電晶體之間臨界電壓有差別，輸出的電位可能改變。因此，當使用本實施模式的電荷泵時，由於如前該輸出由第二電晶體是導通還是截止决定，可以防止臨界電壓引起的電壓降。結果，當使用臨界電壓高於由矽晶片形成的電晶體臨界電壓的薄膜電晶體時，本實施模式的電荷泵提供了顯著的效應。
此外，使用薄膜電晶體形成的電荷泵可以形成於與例如液晶顯示裝置或發光裝置的半導體裝置相同的基底上。這樣，第一電容器和第二電容器之一或二者可形成於與半導體裝置相同的基底上。當電荷泵形成於與半導體裝置相同的基底上時，元件數目減小。另一方面，當不形成於與半導體裝置相同的基底上時，可以設置具有大電容的電容器。由於第二電容器需要具有大於第一電容器的電容，可具有小電容的第一電容器可形成於與半導體裝置相同的基底上，從而減少元件數目和實現成本降低。通過不形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器作為具有大電容的第二電容器。
實施模式3
本實施模式解釋與上述實施模式不同的電荷泵的結構和工作。
圖3A示出了本發明的該實施模式的電荷泵電路的結構。
圖3A所示電荷泵包括第一電晶體201、第二電晶體202、第三電晶體203、第一電容器204、第二電容器205、第三電容器206、第一反相器207、第二反相器208、第三反相器209和第四反相器230，第一電晶體201和第三電晶體203設置為具有n通道型導電率，第二電晶體202設置為具有p通道型導電率。此外，本實施模式的一特徵為，第一電晶體201和第二電晶體203為常導通。
接著，解釋各個元件的連接關係。
第一電晶體201和第三電晶體203的第一電極連接到為高位準電位的Vdd。第一反相器207的輸入側(點Q)連接到第一電晶體201的閘極電極；第一反相器207的輸出側(點S)通過第一電容器204連接到第一電晶體201的第二電極和第二電晶體202的第一電極；第二反相器208的輸出側通過第三反相器209連接到第四反相器230的輸入側和第三電晶體203的閘極電極。第四反相器230的輸出側通過第三電容器206連接到第三電晶體203的第二電極和第二電晶體202的閘極電極。此外，第二電晶體202的第二電極通過第二電容器205連接到為低位準電位的Vss。
第一電晶體201的第二電極的上述連接點在圖中用“a”表示，下文中稱為“節點a”，第三電晶體203的第二電極的連接點在圖中用“b”表示，下文中稱為“節點b”。
解釋具有這種電路結構的電荷泵電路的工作。注意，為了解釋簡單，高位準電位(高電位)設置為5V，低位準電位(低電位)設置為0V；然而，本實施模式不限於此。高電位為5V且低電位為0V的時鐘信號輸入到第一反相器207的輸入側(點Q)。無需說，實際上這些數值不限於此。例如，當高電位(5V)輸入到第一反相器207的輸入側(點Q)時，0V輸入到第一電容器204。此時，第一電晶體201導通，節點a電位為5V。同時，通過第二反相器208和第三反相器209，0V輸入到第三電晶體203的閘極電極，使得第三電晶體203截止。此外，5V從第四反相器230輸入到第三電容器206，使得節點b的電位為5V，第二電晶體202截止。因此，預定電荷累積於第一電容器204中而無洩漏。
當低電位(0V)隨後輸入第一反相器207的輸入側(點Q)時，高電位(5V)輸入到第一電容器；低電位(0V)輸入到其閘極電極的第一電晶體201截止；由於累積於第一電容器204內的電荷，可以確保無洩漏地獲得為Vdd(5V)兩倍的節點a的電位。同時，高電位(5V)通過第二反相器208和第三反相器209輸入到第三電晶體203的閘極電極和第四反相器230的輸入側(點O)，使得第三電晶體203導通，且低電位(0V)通過第三反相器230輸入到第三電容器206，這樣節點b為5V，第二電晶體202確定地導通。因此，由於通過第二電容器205和第二電晶體202，電荷累積於第一電容器204，可以確保將為Vdd(5V)兩倍的電壓輸出為Vout。
於是，按照與實施模式1相似的方式，對於Vout的電位，可以輸出對應於(2×Vdd)的電壓(見圖1C)。
本實施模式不限於如圖3A所示的連接關係。例如，儘管點S和點Q通過反相器207相互連接，點O和點S通過反相器208及反相器209相互連接，然而本實施模式不限於此。
電位可以分別施加到點Q、點S和點O，而不使用反相器207、反相器208和反相器209。這種情况下，輸入到點Q和點S的電位以及施加到點Q和點O的電位較佳地相互反相。注意，只要可實現正常工作，施加到點Q和點S的電位以及施加到點Q和點O的電位不一定相互反相。
如前該，在本實施模式的電荷泵電路中，僅兩個值，即電源電壓Vdd以及Vdd×2被傳送到節點a，且根據第二電晶體導通還是截止，可確保輸出電壓Vdd×2作為輸出電壓Vout。
在上文中，本實施模式解釋了第一和第三電晶體具有n通道型導電率且為常導通的以及第二電晶體具有p通道型導電率的情形；然而，電晶體的導電率不限於此。例如，電路結構可以為，通過調整通道摻雜量，將第一和第三電晶體設置為具有p通道型導電率且常導通，第一電晶體的第一電極保持為低位準電位，以及第二電晶體設置為具有n通道型導電率。換而言之，在本實施模式中，通過將各個電晶體的導電率從n通道型改變為p通道型或者從p通道型改變為n通道型，以及將第一電晶體的第一電極的電位從高位準電位設置為低位準電位，可以使該電荷泵電路的輸出電壓降壓。
在上述電荷泵電路中，可以形成薄膜電晶體作為該電晶體。因此，該電荷泵電路可形成於與顯示裝置或者例如快閃記憶體的非易失性記憶體相同的基底上。然而，當在電荷泵中使用薄膜電晶體時，難以將電壓升壓到預定電位，因為薄膜電晶體具有高的臨界電壓。此外，由於薄膜電晶體之間臨界電壓有差別，輸出的電位可能改變。因此，當使用本實施模式的電荷泵時，由於如前該輸出由第二電晶體是導通還是截止决定，可以防止臨界電壓引起的電壓降。結果，當使用臨界電壓高於由矽晶片形成的電晶體臨界電壓的薄膜電晶體時，本實施模式的電荷泵提供了顯著的效應。
此外，使用薄膜電晶體形成的電荷泵可以形成於與例如液晶顯示裝置或發光裝置的半導體裝置相同的基底上。這樣，第一電容器、第二電容器和第三電容器任一或全部可形成於與半導體裝置相同的基底上。當電荷泵形成於與半導體裝置相同的基底上時，元件數目減小。另一方面，當不形成於與半導體裝置相同的基底上時，可以設置具有大電容的電容器。由於第二電容器需要具有大於第一電容器和第三電容器的電容，可具有小電容的第一電容器和第三電容器可形成於與半導體裝置相同的基底上，從而減少元件數目和實現成本降低。通過不形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器作為具有大電容的第二電容器。
實施模式4
圖3B示出了另一電荷泵電路的結構。與圖3A相似，圖3B所示電荷泵包括第一電晶體210、第二電晶體211、第三電晶體212、第一電容器214、第二電容器215、第三電容器216、第一反相器217、第二反相器218、第三反相器219和第四反相器220，但是不同於圖3A，該電荷泵電路進一步包括第四電晶體213。第四電晶體213設置為具有p型導電率。其他電晶體的導電率和圖3A相似。
接著，解釋各個元件的連接關係。與圖3A不同，在圖3B所示的電荷泵中，第四電晶體213的閘極電極和第一電極分別連接到節點a和節點b，其第二電極連接到Vout。其他連接關係與圖3A相似。
具有這種電路結構的電荷泵電路的操作與參考圖3A所解釋的操作類似。
此外，按照與實施模式1相似的方式，對於Vout的電位，可以輸出對應於(2×Vdd)的電壓(見圖1C)。
在本實施模式中，一直由第四電晶體驅動Vout的節點；因此，可以供給幾乎沒有波紋的穩定輸出電壓。
如前該，在本實施模式的電荷泵電路中，僅兩個值，即電源電壓Vdd以及Vdd×2被傳送到節點a，且根據第二電晶體導通還是截止，可確保輸出電壓Vdd×2作為輸出電壓Vout。
本實施模式的連接關係不限於在實施模式3中所描述的如圖3B所示的連接關係。
在上文中，本實施模式解釋了第一和第三電晶體具有n通道型導電率且為常導通的且第二電晶體具有p通道型導電率的情形；然而，該電晶體的導電率不限於此。例如，電路結構可以為，通過調整通道摻雜量，將第一和第三電晶體設置為具有p通道型導電率且常導通，第一電晶體的第一電極保持為低位準電位，且第二電晶體具有n通道型導電率。這樣，該電路結構可以是，第四電晶體具有與圖示相反的導電率。換而言之，在本實施模式中，通過將各個電晶體的導電率從n通道型改變為p通道型或者從p通道型改變為n通道型，以及將第一電晶體的第一電極的電位從高位準電位設置為低位準電位，可以使該電荷泵電路的輸出電壓降壓。
在上述電荷泵電路中，可以形成薄膜電晶體作為該電晶體。因此，該電荷泵電路可形成於與顯示裝置或者例如快閃記憶體的非易失性記憶體相同的基底上。然而，當在電荷泵中使用薄膜電晶體時，難以將電壓升壓到預定電位，因為薄膜電晶體具有高的臨界電壓。此外，由於薄膜電晶體之間臨界電壓有差別，輸出的電位可能改變。因此，當使用本實施模式的電荷泵時，由於如前該輸出由第二電晶體是導通還是截止决定，可以防止臨界電壓引起的電壓降。結果，當使用臨界電壓高於由矽晶片形成的電晶體臨界電壓的薄膜電晶體時，本實施模式的電荷泵提供了顯著的效應。
此外，使用薄膜電晶體形成的電荷泵可以形成於與例如液晶顯示裝置或發光裝置的半導體裝置相同的基底上。在這種情况下，第一電容器、第二電容器和第三電容器任一或全部可形成於與半導體裝置相同的基底上。當電荷泵形成於與半導體裝置相同的基底上時，元件數目減小。另一方面，當不形成於與半導體裝置相同的基底上時，可以設置具有大電容的電容器。由於第二電容器需要具有大於第一電容器和第三電容器的電容，可具有小電容的第一電容器和第三電容器可形成於與半導體裝置相同的基底上，從而減少元件數目和實現成本降低。通過不形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器作為具有大電容的第二電容器。
實施模式5
在本實施模式中，通過使用圖1A的第一級中虛線所示框形成圖4所示結構而增加級數，可以使用一級將電位調整為Vdd×2，使用兩級將電位調整為Vdd×3以及使用三級將電位調整為Vdd×4。換而言之，對於上述電荷泵電路的輸出電壓，通過調整級數可以輸出期望的電位。
圖4所示電荷泵電路包括電晶體401、多個開關402至404、多個電容器405至407以及多個反相器408至410。電晶體401的一個電極處於預定電位；反相器408的輸入側連接到電晶體401的閘極電極；且反相器408的輸出側通過電容器405連接到第一電晶體401的另一個電極並連接到開關402的一側。注意，電容器、開關、反相器等的數目不限於圖4所示。
此外，本實施模式可以與實施模式1至4中任一個或多個組合使用。
在上述電荷泵電路中，可以形成薄膜電晶體作為電晶體。因此，該電荷泵電路可形成於與顯示裝置或者例如快閃記憶體的非易失性記憶體相同的基底上。然而，當在電荷泵中使用薄膜電晶體時，難以將電壓升壓到預定電位，因為薄膜電晶體具有高的臨界電壓。此外，由於薄膜電晶體之間臨界電壓有差別，輸出的電位可能改變。因此，當使用本實施模式的電荷泵時，由於輸出如前該由第二電晶體是導通還是截止决定，可以防止臨界電壓引起的電壓降。結果，當使用臨界電壓高於由矽晶片形成的電晶體臨界電壓的薄膜電晶體時，本實施模式的電荷泵提供了顯著的效應。
此外，使用薄膜電晶體形成的電荷泵可以形成於與例如液晶顯示裝置或發光裝置的半導體裝置相同的基底上。這樣，任何或全部電容器可形成於與半導體裝置相同的基底上。當電荷泵形成於與半導體裝置相同的基底上時，元件數目減小。另一方面，當不形成於與半導體裝置相同的基底上時，可以設置具有大電容的電容器。由於第二電容器需要具有大於第一電容器的電容，可具有小電容的第一電容器可形成於與半導體裝置相同的基底上，從而減少元件數目和實現成本降低。通過不形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器作為具有大電容的第二電容器。
實施模式6
本實施模式參考圖5A和5B解釋了一種顯示裝置，其中該顯示裝置包括任何實施模式1至5中所描述的電荷泵電路，且通過將使用呈現電致發光的材料的發光元件應用於像素而形成該顯示裝置的顯示幕幕。
在圖5A中，顯示面板501具有包括布置成矩陣的多個像素502的像素部分503。每個像素502設有例如電晶體的開關元件以及連接到該開關元件的發光元件。在顯示面板501的端部提供了輸入端子。包括信號線驅動電路504和掃描線驅動電路505的驅動IC安裝在連接布線506上。實施模式1至5中任一個描述的電荷泵電路都可結合到該驅動IC中。
在另一個模式中，信號線驅動電路504和掃描線驅動電路505可設於與像素部分503相同的基底上，如圖5B所示。可以使用與像素502中所包括的電晶體相似的p通道和n通道電晶體形成這些驅動電路。使用電晶體形成實施模式1至5中任一項描述的電荷泵電路。這種情况下，較佳地使用多晶矽半導體形成電晶體的通道形成區。
這種顯示裝置不需要外部電路的電壓被升壓，並可實現功耗與電路面積的減小以及產率的提高，因為該電荷泵電路構造成，在不受電晶體之間臨界電壓變化影響的情况下，降低功耗並實現特定操作。
實施模式7
圖6A示出了圖5A和5B所示像素部分503的結構(下文中稱為第一像素結構)的示例。像素部分503包括多個信號線S1 至Sp (p為自然數)、設成與多個信號線S1 至Sp 相交的多個掃描線G1 至Gq (q為自然數)、以及設在信號線S1 至Sp 與掃描線G1 至Gq 的每個交叉處的像素502。這種情况下，像素502是指包括由信號線和掃描線圍繞的分隔區域的區域。
圖6B示出了圖6A的像素502的結構。圖6B示出了像素502，其形成於多個信號線S1 至Sp 中的信號線Sx (x為等於或小於p的自然數)與多個掃描線G1 至Gq 中的掃描線Gy (y為等於或小於q的自然數)的交叉點。像素502包括第一TFT 601、第二TFT 602、電容器603和發光元件604。注意，本實施模式給出了使用發光元件604的示例，該發光元件包括一對電極並通過該對電極之間的電流發光。作為電容器603，可以正面地使用第二TFT 602的寄生電容等。第一TFT 601和第二TFT 602每一個均可以為n通道TFT或p通道TFT。
第一TFT 601的閘極連接到掃描線Gy ；第一TFT 601的源極和汲極之一連接到信號線Sx ；另一個連接到第二TFT 602的閘極和電容器603的一個電極。電容器603的另一個電極連接到端子605，電位V3 施加到該端子605。第二TFT 602的源極和汲極之一連接到發光元件604的一個電極，另一個連接到端子606，電位V2 施加到該端子606。發光元件604的另一個電極連接到端子607，電位V1 施加到該端子607。
以下解釋具有這種結構的像素502的工作。選擇多條掃描線G1 至Gq 之一，且當選擇該掃描線時，將視頻信號輸入到全部該多個信號線S1 至Sp 。這樣，視頻信號輸入到像素部分503內的一列像素。通過依次選擇該多個掃描線G1 至Gq 並執行相似操作，將視頻信號輸入到像素部分503內的所有像素502。
接著解釋像素502的工作，其中在選擇該多個掃描線G1 至Gq 中的掃描線Gy 時，來自多個信號線S1 至Sp 中的信號線Sx 的視頻信號被輸入到該像素502。當掃描線Gy 被選擇時，第一TFT 601被置於導通狀態。該TFT的導通狀態意味著源極和汲極之間的區域導電，該TFT的截止狀態意味著源極和汲極之間的區域不導電。當第一TFT 601處於導通狀態時，輸入到信號線Sx 的視頻信號通過第一TFT 601輸入到第二TFT 602的閘極。根據所輸入的視頻信號，選擇第二TFT 602是處於導通狀態還是截止狀態。當第二TFT 602選擇為處於導通狀態時，第二TFT 602的汲極電流流入發光元件604，使得發光元件604發光。
維持電位V2 和電位V3 ，使得當第二TFT 602處於導通狀態時該電位差總是恒定。電位V2 和電位V3 可以彼此相等。當電位V2 和電位V3 彼此相等時，端子605和端子606可連接到相同布線。當發光元件604被選擇發光時，將電位V1 和電位V2 設置成具有預定的電位差。這樣，致使電流流到發光元件604，從而發光元件604發光。
包括像素部分503的該顯示裝置具有顯著的效應，因為與實施模式6相似，其包括實施模式1至5任一項中描述的電荷泵電路。換而言之，這種顯示裝置不需要外部電路的電壓被升壓，並可實現功耗與電路面積的減小以及產率的提高，因為該電荷泵電路構造成降低功耗並實現特定工作而不受電晶體之間臨界電壓變化的影響。
實施模式8
圖7A示出了圖5A和5B所示像素部分503的結構的另一個示例。該像素部分503包括多條信號線S1 至Sp (p為自然數)、設置成與多條信號線S1 至Sp 相交的多條掃描線G1 至Gq (q為自然數)和多條掃描線R1 至Rq 、以及設在信號線S1 至Sp 與掃描線G1 至Gq 的每個交叉點的像素502。
圖7B示出了圖7A的像素502的結構。圖7B示出了像素502，其形成於多條信號線S1 至Sp 中的一條信號線Sx (x為等於或小於p的自然數)與多條掃描線G1 至Gq 中的一條掃描線Gy (y為等於或小於q的自然數)以及多條掃描線R1 至Rq 中的一條掃描線Ry 的交叉點。注意，在具有圖7B所示結構的像素中，相同參考數位用於表示與圖6B相同的部分，並省略了對其的解釋。圖7B所示像素與圖6B所示像素502不同之處為包括第三電晶體701。第三電晶體701可以為n通道電晶體或p通道電晶體。
第三電晶體701的閘極連接到掃描線Ry ；第三電晶體701的源極和汲極之一連接到第二電晶體602的閘極以及電容器603的一個電極；另一個連接到端子702，其中電位V4 施加到該端子702。
具有圖7A與7B所示結構的像素的一特徵為，像素502的發光元件604可以置於不發光狀態而不管從信號線Sx 輸入的視頻信號如何，因為其包括掃描線Ry 和第三電晶體701。可由輸入掃描線Ry 的信號設置像素502的發光元件604發光的時間段。因此，可以設置這樣的發光時間段，其短於用於通過依次選擇掃描線G1 至Gq 而選擇所有掃描線G1 至Gq 的時間段。這樣，由於在通過時分灰度級方法執行顯示時可以設置短的子幀，因此可以實現高級灰度級表示。
電位V4 可設置為使得當第三電晶體701處於導通狀態時，第二電晶體602處於截止狀態。例如，當第三電晶體701置於導通狀態時，電位V4 可以設置為等於電位V3 。通過將電位V3 和電位V4 設置成彼此相等，由電容器603保持的電荷被放電且第二電晶體602的源極和閘極之間的電壓設置為零，使得第二電晶體602可處於截止狀態。注意，當電位V3 和電位V4 設置成彼此相等時，端子605和端子702可連接相同的布線。
注意，第三電晶體701的布置不限於圖7B所示。例如，第三電晶體701可布置成與第二電晶體602串聯。在這種結構中，通過使用輸入到掃描線Ry 的信號將第三電晶體701置於截止狀態，可以阻止電流流到發光元件604，且發光元件604可置於不發光狀態。
還可以使用二極體代替圖7B所示的第三電晶體701。圖7C示出了使用二極體代替第三電晶體701的像素的結構。注意，在圖7C中使用相同參考數位表示與圖7B相同的部分；且省略了對其的解釋。二極體771的一個電極連接到掃描線Ry ，另一個連接到第二電晶體602的閘極以及電容器603的一個電極。
二極體771導致電流從一個電極流到另一個電極。第二電晶體602為p通道電晶體。通過增大二極體771的一個電極的電位，可以增大第二電晶體602的栅極電位並可以將第二電晶體602置於截止狀態。
儘管在圖7C所示結構中，二極體771導致電流從連接到掃描線Ry 的一個電極流動到連接到第二電晶體602的閘極的另一個電極，且第二電晶體602為p通道電晶體，但是該像素的結構不限於此。該結構可以為，其中二極體771導致電流從連接到第二電晶體602的閘極的該另一個電極流到連接到掃描線Ry 的該一個電極，且第二電晶體602為n通道電晶體。當第二電晶體602為n通道電晶體時，通過使二極體771的一個電極的電位下降，可以使第二電晶體602的閘極電位下降，且可將第二電晶體602置於截止狀態。
二極體771可以使用二極體連接的電晶體。該二極體連接的電晶體是指汲極和閘極彼此連接的電晶體。可以使用p通道電晶體或n通道電晶體作為該二極體連接的電晶體。
包括像素部分503的該顯示裝置具有顯著的效應，因為與實施模式6相似，其包括在實施模式1至5任一項中描述的電荷泵電路。換而言之，這種顯示裝置不需要外部電路的電壓被升壓，並可實現功耗與電路面積的減小以及產率的提高，因為該電荷泵電路構造成降低功耗並實現特定工作而不受電晶體之間臨界電壓變化的影響。
實施模式9
參考圖8解釋在實施模式6至8中任一個描述的顯示裝置內像素結構的一個模式。圖8為包括電晶體和連接到該電晶體的發光元件的像素的剖面視圖。
在圖8中，基底層1001、為電晶體1100一部分的半導體層1002、以及形成電容器部分1101的一個電極的半導體層1102形成於基底1000上。其上形成了第一絕緣層1003，該第一絕緣層1003作為電晶體1100內的栅絕緣層，並作為形成電容器部分1101內的電容器的介電層。
閘極電極1004和形成電容器部分1101的另一個電極的導電層1104形成於第一絕緣層1003上。連接到電晶體1100的布線1007連接到發光元件1012的第一電極1008。該第一電極1008形成於第三絕緣層1006上。第二絕緣層1005可形成於第一絕緣層1003和第三絕緣層1006之間。發光元件1012包含第一電極1008、EL層1009和第二電極1010。此外，形成第四絕緣層1011以覆蓋第一電極1008的周邊端部以及第一電極1008與布線1007的連接部分。
接著，解釋上述結構的細節。基底1000可以為例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等形成的玻璃基底、石英基底、陶瓷基底等。也可以使用包含不銹鋼的金屬基底或者表面上具有絕緣膜的半導體基底。或者，可以使用由具有柔性的合成樹脂(例如塑膠)製成的基底。可以通過抛光，例如化學機械抛光(CMP)方法平坦化基底1000的表面。
作為基底層1001，可以使用氧化矽、氮化矽、氮氧化矽(silicon nitride oxide)等的絕緣膜。基底層1001可防止基底1000內包含的鹼金屬(例如Na)或鹼土金屬擴散到半導體層1002中並對電晶體1100的特性產生負面影響。儘管基底層1001在圖8中具有單層結構，但可通過堆叠兩層或多層形成該基底層。注意，當雜質擴散不是顯著的問題時，例如，當使用石英基底等時，不一定提供基底層1001。
可以直接在由微波激勵的高密度電漿中處理該玻璃基底的表面，其中該高密度電漿的電子溫度等於或小於2eV，離子能量等於或小於5eV，電子密度約為1011 /cm3 至1013 /cm3 。可以使用徑向縫天線(radial slot antenna)由微波激勵的等離子體處理設備產生該等離子體。此時，當引入氮氣(N2 )或者例如氨氣(NH3 )或一氧化二氮(N2 O)的氮化物氣體時，可以氮化玻璃基底的表面。由於形成於玻璃基底表面上的該氮化層包含氮化矽作為主要成份，該氮化層可用做阻擋層防止雜質從玻璃基底側擴散。可使用等離子體CVD方法在該氮化層上形成氧化矽膜或氧氮化矽膜，提供該基底層1001。
此外，藉由對氧化矽、氧氮化矽等製成的基底層1001的表面進行相似的電漿處理，可以對該表面進行氮化處理至距表面1nm至10nm的深度。使用這種極薄的氮化矽層，可以形成阻擋層，且對將形成於氮化矽層上的半導體層不產生應力影響。
半導體層1002和半導體層1102較佳地使用圖案化的結晶半導體膜。通過使非晶半導體膜結晶可以獲得結晶半導體膜。結晶的方法可以採用電射結晶方法、使用RTA或退火爐的熱結晶万法、使用促進結晶的金屬元素的熱結晶方法等。半導體層1002包含通道形成區和一對雜質區，其中將提供一種導電類型的雜質元素添加到該一對雜質區。以低濃度添加雜質元素的雜質區可設於通道形成區和該對雜質區之間。半導體層1102可具有這樣的結構，即其中完全添加提供一種導電類型的雜質元素或者提供與前一種導電類型相反的導電類型的雜質元素。
使用氧化矽、氮化矽、氮氧化矽等，可使用單個膜或者通過堆疊多個膜而形成第一絕緣層1003。這種情况下，可以通過由微波激勵的高密度電漿處理氧化或者氮化該絕緣膜的表面以使其更緻密，其中該高密度電漿的電子溫度等於或小於2eV，離子能量等於或小於5eV，電子密度約為1011 /cm3 至1013 /cm3 。可以在形成第一絕緣層1003之前執行該處理。也就是說，可以對半導體層1002的表面進行該電漿處理。此時，通過在氧化氣氛(O2 、N2 O等)或者氮化氣氛(N2 、NH3 等)中在300℃至450℃的基底溫度下進行處理，可以形成其上將沈積閘極絕緣層的良好介面。
閘極電極1004和導電層1104可具有單層結構或疊層結構，包括選自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的一種元素或多種元素，或者包括選自上述元素的多種元素的合金或化合物。
電晶體1100包括半導體層1002、閘極電極1004、以及半導體層1002和閘極電極1004之間的第一絕緣層1003。在圖8中，連接到發光元件1012第一電極1008的電晶體被示為包含在該像素內的電晶體1100。該電晶體1100具有多閘極結構，其中多個閘極電極1004置於半導體層1002上。換而言之，多個電晶體串聯連接。這種結構使得可以抑制截止電流的不必要增大。此外，電晶體1100在圖8中為頂閘極電晶體；然而，還可以採用閘極電極位於半導體層下方的底閘極電晶體。此外，具有位於半導體層上方和下方的閘極電極的雙閘極電晶體也是適用的。
電容器部分1101具有作為電介質的第一絕緣層1003，並具有作為一對電極的半導體層1102和導電層1104，其中該半導體層1102和導電層1104彼此對立且其間***了第一絕緣層1003。在圖8中，在設於該像素內的電容器部分中，該對電極之一為與電晶體110的半導體層1002同時形成的半導體層1102，另一個為與閘極電極1004同時形成的導電層1104。然而，本發明不限於這種結構。
第二絕緣層1005較佳地為具有用於阻擋離子雜質的阻擋性能的絕緣膜，例如氮化矽膜。第二絕緣層1005由氮化矽或氧氮化矽形成。第二絕緣層1005還作為保護膜以防止半導體層1002被污染。在沈積第二絕緣層1005之後，通過引入氫氣而如前該地執行由微波激勵的高密度電漿處理，從而氫化第二絕緣層1005。或者，可引入氨氣以氮化和氫化第二絕緣層1005。此外，可以與氫氣一起引入氧氣、N2 O氣體等，從而執行氧氮化處理和氫化處理。通過根據該方法進行氮化處理、氧化處理或氧氮化處理，可以使第二絕緣層1005的表面更緻密。因此，作為保護膜的功能得到加强。通過隨後在400℃至450℃執行熱處理，可以從形成第二絕緣層1005的氮化矽釋放被引入到第二絕緣層1005內的氫氣，使得可以氫化半導體層1002。
可以使用無機絕緣膜或有機絕緣膜形成第三絕緣層1006。無機絕緣膜可以使用由CVD方法形成的氧化矽膜、SOG(旋塗玻璃)膜(通過塗敷形成的氧化矽膜)等。有機絕緣膜可以使用由聚醯亞胺、聚醯胺、BCB(苯並環丁烯(benzocyclobutene))、丙烯酸樹脂、正光敏有機樹脂、負光敏有機樹脂等形成的膜。此外，第三絕緣層1006可以使用其骨架結構包含矽(Si)和氧(O)鍵的材料。可使用至少包含氫的有機基團(例如烷基或芳香烴)作為這種材料的取代基。此外，可以使用氟代基作為該取代基。另外，可以使用氟代基和至少包含氫的有機基團作為取代基。
布線1007可以使用單層或疊層結構，包括選自Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn的一種元素或者包含選自上述元素中的多種元素的合金。
第一電極1008和第二電極1010之一或二者可以為透明電極。作為透明電極，可以使用包含氧化鎢的氧化銦(IWO)、包含氧化鎢的氧化銦鋅(IWZO)、包含氧化鈦的氧化銦(ITiO)、包含氧化鈦的氧化銦錫(ITTiO)、包含鉬的氧化銦錫(ITMO)等。無需說，可以使用氧化銦錫(ITO)、氧化銦鋅(IZO)、添加了氧化矽的氧化銦錫(ITSO)等。
第一電極1008和第二電極1010中的至少一個可使用不具有透光性能的材料形成。例如，可以使用例如Li或Cs的鹼金屬；例如Mg、Ca或Sr的鹼土金屬；包含任一這些元素的合金(例如Mg：Ag、Al：Li或Mg：In)；或者這些元素的化合物(CaF2 、氮化鈣)。除此以外，還可以使用例如Yb或Er的稀土金屬。
可以使用與第三絕緣層1006相似的材料形成第四絕緣層1011。
發光元件1012包含EL層1009、以及將該EL層1009夾在中間的第一電極1008和第二電極1010。第一電極1008和第二電極1010之一對應陽極，而另一個對應陰極。當使用正向偏壓將高於臨界電壓的電壓施加於陽極和陰極之間時，電流從陽極流到陰極，由此發光元件1012發光。
EL層1009具有單層或多層結構。對於多層結構的情形，形成EL層1009的層根據載子輸運性能可分類為電洞注入層、電洞輸運層、發光層、電子輸運層、電子注入層等。這些層之間的邊界不一定總是清楚的，在一些情况下，這些層的材料部分混合，邊界不清楚。可以使用有機材料或無機材料形成這些層。作為有機材料，可以使用高分子材料、中等分子量材料和低分子材料中的任意一種。
較佳地使用具有不同功能的多個層形成EL層1009，例如電洞注入/輸運層、發光層、以及電子注入/輸運層。較佳地使用包含具有電洞輸運性能的有機化合物材料與相對於該有機化合物材料表現電子接受性能的無機化合物材料的複合材料形成該電洞注入/輸運層。通過採用這種結構，在原來幾乎沒有本徵載子的有機化合物內產生許多電洞載子，並可以獲得極佳的電洞注入/輸運性能。該效果使得與之前相比可以降低驅動電壓。此外，可以使該電洞注入/輸運層變厚而不引起驅動電壓增大。因此，可以抑制由於灰塵等引起的發光元件的短路。
具有電洞輸運性能的有機化合物材料可以使用例如：銅酞菁(簡寫CuPc)；4,4’,4”－三[N(3－甲基苯基)一N－苯胺]三苯基胺(簡寫為MTDATA)；1,3,5－三[N,N－二(m－甲苯基)氨基]苯(簡寫為m－MTDAB)；N,N’－二苯基－N,N’－雙(3－甲基苯基)－1,1’一聯苯－4,4’－二胺(簡寫為TPD)；4,4’－雙[N－(1－萘基)－N－苯胺]聯苯(簡寫NPB)；4,4’－雙{N－[4－二(m－甲苯基)氨基]苯基－N－苯胺}聯苯(簡寫DNTPD)等。然而，具有電洞輸運性能的有機化合物材料不限於此。
具有電子接受性能的無機化合物材料的示例為氧化鈦、氧化鋯、氧化釩、氧化鉬、氧化鎢、氧化錸、氧化鋅等。具體而言，氧化釩、氧化鉬、氧化鎢和氧化錸是較佳的，因為這些材料可以通過真空蒸鍍形成且容易處理。
使用具有電子輸運性能的有機化合物材料形成電子注入/輸運層。具體地，使用三(8－羥基喹啉)鋁(簡寫Alq3 )；三(4－甲基－8－羥基喹啉)鋁(簡寫Almq3 )；雙(2－甲基－8－羥基喹啉)(4－苯基苯酚(phenylphenolato))鋁(簡寫BAlq)；浴銅靈(bathocuproin，簡寫BCP)；2－(4－聯苯基)－5－(4－叔－丁基苯基)－1,3,4－惡二唑(簡寫PBD)；3－(4－聯苯基)－4－苯基－5－(4－叔－丁基苯基)－1,2,4－***(簡寫TAZ)等，然而具有電子輸運性能的有機化合物材料不限於此。
可以使用如下材料形成該發光層：9,10－二(2－萘基)蒽(簡寫DNA)；9,10－二(2－萘基)－2－叔－丁基蒽(簡寫t－BuDNA)；4,4’－雙(2,2－雙苯基乙烯基(diphenylvinyl))聯苯(簡寫DPVBi)；香豆素30、香豆素6、香豆素545、香豆素545T；紅熒稀；2,5,8,11－四(叔丁基)二萘嵌苯(簡寫TBP)；9,10－雙苯蒽(簡寫DPA)；5,12－雙苯並四苯，4－(二氰基亞甲基)－2－甲基－[p－(二甲基胺)苯乙烯基]－4H－吡喃(簡寫DCM1)；4－(二氰基亞甲基)－2－甲基－6－[2－久洛尼定(julolidine)－9－基]－4H－吡喃(簡寫DCM2)等。此外，可以使用產生磷光的如下化合物；雙{2－[3’,5’－雙(三氟甲基)苯基]pyridinato－N,C2’ }銥(吡啶甲酸(picolinate))(簡寫Ir(CF3 ppy)2 (pic))；三(2－苯基pyridinato－N,C2’ )銥(簡寫Ir(ppy)3 )；雙(2－苯基pyridinato－N,C2’ )銥(乙醯丙酮)(簡寫Ir(ppy)2 (acac))；雙[(2－(2’－噻吩)pyridinato－N,C3’ ]銥(乙醯丙酮)(簡寫Ir(thp)2 (acac))；雙(2－苯pyridinato－N,C2’ ]銥(乙醯丙酮)(簡寫Ir(pq)2 (acac))等。
發光層可使用包含金屬絡合物等的單態激發發光材料和三態激發發光材料。例如，在發紅光的像素、發綠光的像素以及發藍光的像素中，使用三態激發發光材料形成亮度半衰期相對短的發紅光的像素，使用單態激發發光材料形成其他像素。由於發光效率高，三態激發發光材料的特徵為，獲得相同的亮度所需的功耗小於單態激發發光材料。換而言之，由於如果使用三態激發發光材料形成發紅光的像素，其可靠性可以得到改善，因為少量的電流供給到該發光元件。為了降低功耗，可以使用三態激發發光材料形成發紅光的像素和發綠光的像素，使用單態激發發光材料形成發藍光的像素。通過如此使用三態激發發光材料形成對人眼具有高可見度的發綠光的元件，可以實現功耗的進一步降低。
該發光元件可具有如下結構，即，通過為各個像素形成具有不同發光波段的發光層而執行彩色顯示。通常，形成分別對應於R(紅)、G(綠)和B(藍)顏色的發光層。即使在這種情况下，當在像素的發光側提供透射該光發射波段的濾光片，可以提高顏色純度並可以防止像素部分的反射。通過提供該濾光片，可以省略通常認為是必需的圓偏振片等，並可以避免從發光層發生的光的損耗。此外，可以減小傾斜觀看像素部分(顯示幕幕)時的色調改變。
包含具有圖8所示結構的像素的顯示裝置可以降低功耗，因為其包含在實施模式1至5中任一個描述的電荷泵電路。換而言之，這種顯示裝置不需要升壓外部電路的電壓，並可以實現功耗及電路面積的減小和產率的提高，因為該電荷泵電路構造成降低功耗並執行特定工作而不受電晶體之間臨界電壓變化的影響。
實施模式10
圖9示出了本發明該實施模式的短路環的結構。
在圖9中，相同的參考數位用於表示相同部分或具有相似功能的部分，省略了對其的重復解釋。
圖9所示短路環包含第一電晶體1201、第二電晶體1202、第一電阻器1203、第二電阻器1204、第一墊(pad)1205、第二墊1206和第三墊1207，且第一電晶體1201的一個電極連接到第二電晶體1202的一個電極、第一電阻器1203的一側以及第二電阻器1204的一側；該連接點稱為線1；第一電晶體1201的另一個電極連接到第二電晶體的另一個電極、第一電阻器的另一側、第二電阻器的另一側、第一墊、第二墊和第三墊。
在本實施模式中，第一電晶體1201的導電率為n通道型，第二電晶體1202的導電率為p通道型，該第一電晶體是常導通的。
在薄膜電晶體的製造步驟中以及在顯示裝置的面板組裝階段，由於靜電影響，高壓靜電可能施加於一個薄膜電晶體。具體而言，由於每個薄膜電晶體具有極小的尺寸，由於輕微荷電即可產生靜電放電損傷和缺陷。該短路環起著防止產生該靜電損傷和缺陷的功能。
解釋圖9的短路環的工作。
即使在面板組裝階段所有墊都處於浮置狀態且所有墊都處於相同電位，當任何墊的電位增大時，第二電晶體1202導通以消除端子之間的電位差。當任何墊的電位降低時，第一電晶體1201導通以消除端子之間的電位差。
在檢查時，將第一基底1205設為高電位，將第二墊1206設為低電位。例如，通過當第一電阻器1203等於第二電阻器1204時將第二墊1206設為－10V和將第一墊1205設為10V，線1的電位變為0V且各個墊之間的電阻增大。因此，可以在高阻狀態下進行檢查。
由於在顯示裝置完成之後不需要該短路環，通過在最後步驟中使用激光輻射沿圖示線2將該短路環與面板內部的布線分離，並可執行正常工作。
在圖9的短路環中，第三墊1207的連接終點可以與形成薄膜電晶體的布線圖案短路。
如前該，本實施模式的短路環實現了面板組裝階段端子之間的低電阻和檢查時的高電阻。
實施模式11
本實施模式解釋使來自電荷泵的輸出電位穩定的電路，即穩定的電源電路(調節器)。
首先，在穩定電路的最簡單結構中，具有大電容的電容器位於電荷泵的輸出部分內。具有大電容的該電容器抑制電位變化並穩定電位。
這種情况下，具有大電容的該電容器可形成於與半導體裝置相同的基底上或形成於其他元件內。通過在與半導體裝置相同的基底上形成具有大電容的該電容器，可以減少元件數目。另一方面，通過不將其形成於與半導體裝置相同的基底上，可以設置具有大電容的電容器。
作為不同於上述穩定電源電路的結構，解釋了如下情况，即通過監測電荷泵的輸出電位而控制供給到電荷泵的時鐘信號的操作，使得電壓恒定。
換而言之，對於輸入到電荷泵的時鐘信號，不一定需要輸入高電位或低電位，例如，當輸出端子的電位達到特定電位時，可以阻止輸入該時鐘信號。
參考圖10解釋如前該根據輸出負載確定是否輸入時鐘信號的結構。
將電壓Vdd從恒壓源1301供給到電荷泵1302的輸入端子，使得可以從輸出端子獲得升壓的電位。這裏，電位檢測電路1304檢測輸出端子的電位，當該電位達到特定水平時輸出控制信號，並控制時鐘信號不從時鐘脈衝發生電路1303輸入到電荷泵。
當供給時鐘信號時，電荷泵的輸出電位增大，當該供給停止時，電荷泵的電位增加停止。這可以用於控制輸出電位。
通過使用這種穩定電源電路，可以穩定電位且可以輸出預定電位。
實施模式12
圖11示出了通過組合顯示面板800和控制電路804而獲得的顯示模組。顯示面板800通過連接布線805連接到控制電路804。顯示面板800包括像素部分801、信號線驅動電路802和掃描線驅動電路803，該結構與圖5B所示類似。通過結合該顯示模組可以形成各種電子裝置。
實施模式13
本實施模式描述作為根據本發明電子裝置的蜂窩式電話的示例。
在圖12所示蜂窩式電話900中，主體(A)901通過鉸鏈910連接到主體(B)902成為可開啟和閉合的，其中主體(A)901包括操作開關904、麥克風905等，主體(B)902包含顯示面板(A)908、顯示面板(B)909、揚聲器906等。顯示面板(A)908和顯示面板(B)909與電路板907一起容納於顯示主體(B)902的機殼903內。顯示面板(A)908和顯示面板(B)909的像素部分置成通過形成於機殼903內的開放窗口是可見的。
對於顯示面板(A)908和顯示面板(B)909，可以按照蜂窩電話900的功能恰當地設置規格，例如像素數目。例如，顯示面板(A)908和顯示面板(B)909可分別作為主螢幕和子螢幕組合。
於是，顯示面板(A)908可以是顯示字元和圖像的高清晰彩色顯示螢幕，顯示面板(B)909可以是顯示文本資訊的單色資訊顯示螢幕。具體而言，顯示面板(B)909為具有更高清晰度的主動矩陣型，可以顯示各種類型的文本資訊並提高每個螢幕的資訊顯示密度。例如，當顯示面板(A)908為具有64個灰度級和260000色的2至2.5英寸QVGA(320點×240點)面板，顯示面板(B)909為具有2至8個灰度級和180至220ppi的單色高清晰面板時，可以顯示漢字(中文字元)、***字元等以及羅馬字元、平假名(日文草體音節字元)和片假名(日文楷書體音節字元)。
顯示面板(A)908和顯示面板(B)909分別具有類似實施模式6至9及12所描述的結構。換而言之，這種顯示面板不需要升壓外部電路的電壓，並可以實現功耗及電路面積的減小和產率的提高，因為在實施模式1至5中任一個描述的電荷泵電路構造成降低功耗並執行特定工作而不受電晶體之間臨界電壓變化的影響。這有助於降低蜂窩式電話900的功耗。這可實現長時間連續使用該蜂窩式電話。此外，由於電池尺寸可縮小，蜂窩式電話的重量可減小。
蜂窩式電話900可通過各種驅動方法執行顯示。這些驅動方法的一個示例為時間灰度級方法。根據時間灰度級方法，通過改變發光元件的發光周期而顯示灰度級，其中該發光元件發射亮度恒定的光。例如，如果發光元件在一個幀周期是開啟的，則發光比率為100%。如果發光元件在一個幀周期的一半是開啟的，則發光比率為50%。當幀頻率高到一定程度時，通常60Hz或以上，人眼無法察覺到閃爍(blinking)，該閃爍被識別為中間色(halftone)。這樣，通過改變發光比率可以表達灰度級。
在圖13A中，水平軸表示時間，垂直軸表示顯示螢幕的像素列。在本示例中，從顯示幕幕的頂部開始依次執行寫入，從而顯示延遲。儘管在圖13A中從頂部開始依次執行寫入，本實施模式不限於此。以下以4位的情形為示例進行解釋。
在圖13A中，一個幀劃分為四個子幀(Ts1、Ts2、Ts3和Ts4)。子幀周期的長度比為Ts1：Ts2：Ts3：Ts4＝8：4：2：1。通過組合這些子幀，發光周期長度可以設置為0至15中的任何值。這樣，通過將一個幀劃分成2的幂子幀，可以表達灰度級。此外，由於Ts4的發光周期短，需要在下一半的寫入完成之前將螢幕的上一半關閉，同時執行寫入和擦除。
圖13B示出了使用與圖13A不同的時間劃分的灰度級表達。在圖13A的灰度級表達中，當高次位改變時，出現稱為擬輪廓(pseudo contour)的缺陷。這是因為，當人眼交替地看到第七灰度級水平和第八灰度級水平時，他們看到一種錯覺，其中覺到的圖像的灰度級水平不同於真實的灰度級水平。因此，在圖13B中，將高次位分開以減少上述擬輪廓現象。具體地，高次位(在此為Ts1)被分成四個並布置於一個幀內。此外，第二位(在此為Ts2)分成兩個並布置於一個幀內。這樣，對時間長的位進行分割，由此減少了擬輪廓。
在圖14A中，將一個幀均勻地分成多個子幀而不是2的幂，使得不發生擬輪廓。在該方法中，由於不存在時間長的位元，不發生擬輪廓，但是灰度級本身變得粗糙。因此，需要使用FRC(幀頻控制)、抖動等執行灰度級互補。
圖14B示出了使用兩個灰度級水平顯示圖像的情形。這種情况下，一個幀僅包含一個子幀，因此重新寫入次數為每幀一次，且可以降低控制器和驅動器的功耗。對於蜂窩電話，主要顯示例如電子郵件的文本資訊的情形(郵件模式)所需的灰度級水平少於顯示運動圖像或靜止圖像的情形，因此可以實現優先考慮功耗的顯示。通過將這種顯示與圖13A、圖13B、圖14A等組合，可以分別使用需要大數目灰度級水平的情形以及需要小數目灰度級水平的情形，由此可以實現功耗降低。
圖14C示出了如下情形，其中表達了四個灰度級水平，且通過在一個幀周期內三次執行寫入而進行顯示。這可以適用於顯示例如漫畫的靜止圖像的情形，這種情形中灰度級水平的數目較佳地大於顯示文本資訊的情形。可以在約4至16個灰度級水平的範圍內設置灰度級水平的數目。
通過這樣將包含在實施模式1至5任一個該電荷泵電路的顯示面板與下述驅動方法相結合，可以降低蜂窩式電話的功耗，其中該驅動方法包括具有16個或以上灰度級水平的自然圖像或運動圖像模式、具有4至16個灰度級水平的靜止圖像模式以及具有2至8個灰度級水平的郵件模式。
根據本實施模式的蜂窩式電話可以根據其功能和用途以各種模式調整。例如，通過將成像元件結合到鉸鏈910中，可以成為配備照相機的蜂窩式電話。即使當操作開關904、顯示面板(A)908和顯示面板(B)909容納於一個框架內，仍可獲得上述效果。此外，當本實施模式的結構應用於設有多個顯示部分的資訊顯示終端時，仍可獲得相似的效果。另外，根據本實施模式的結構可以廣泛應用於通常為電腦和PDA(個人數位助理)的資訊終端而不限於蜂窩式電話，其中該資訊終端包含顯示面以及例如操作開關的輸入裝置。
實施模式14
本實施模式描述作為根據本發明的電子裝置的電視機的示例。
圖15示出了根據本發明的電視機，包括主體950、顯示部分951、揚聲器部分952、操作開關953等。在該電視機中，顯示部分951具有與實施模式3至7該相似的結構。換而言之，這種顯示部分不需要升壓外部電路的電壓，並可以實現功耗及電路面積的減小和產率的提高，因為在實施模式1至5任一個中描述的電荷泵電路構造成降低功耗並執行特定工作而不受電晶體之間臨界電壓變化的影響。這有助於降低該電視機的功耗。
由於具有這種特徵，該電視機中的電源電路的數目可以減少或者其尺寸可以顯著減小；因此可以實現主體950的尺寸、重量和厚度的減小。功耗降低、圖像質量改善、且尺寸和重量減小的電視機可以提供適用於住宅的產品。
本申請是基於2005年12月27在日本專利局提交的日本專利申請No.2005－376634，其全部內容與此引入作為參考。
101．．．第一電晶體
102．．．開關
103．．．第一電容器
104．．．第二電容器
105．．．反相器
106．．．第一電晶體
107．．．第二電晶體
108．．．第三電晶體
109．．．第四電晶體
110．．．第一電容器
111．．．第二電容器
112．．．反相器
201．．．第一電晶體
202．．．第二電晶體
203．．．第三電晶體
204．．．第一電容器
205．．．第二電容器
206．．．第三電容器
207．．．第一反相器
208．．．第二反相器
209．．．第三反相器
210．．．第一電晶體
211．．．第二電晶體
212．．．第三電晶體
213．．．第四電晶體
214．．．第一電容器
215．．．第二電容器
216．．．第三電容器
217．．．第一反相器
218．．．第二反相器
219．．．第三反相器
220．．．第四反相器
230．．．第四反相器
301．．．第一電晶體
302．．．第二電晶體
303．．．第一電容器
304．．．第二電容器
305．．．反相器
306．．．升壓電路
401．．．電晶體
402．．．開關
403．．．開關
404．．．開關
405．．．電容器
406．．．電容器
407．．．電容器
408．．．反相器
409．．．反相器
410．．．反相器
501．．．顯示面板
502．．．像素
503．．．像素部分
504．．．信號線驅動電路
505．．．掃描線驅動電路
506．．．布線
601．．．第一TFT
602．．．第二TFT
603．．．電容器
604．．．發光元件
605．．．端子
606．．．端子
607．．．端子
701．．．第三電晶體
702．．．端子
771．．．二極體
800．．．顯示面板
801．．．像素部分
802．．．信號線驅動電路
803．．．掃描線驅動電路
804．．．控制電路
805．．．布線
900．．．蜂窩式電話
901．．．主體(A)
902．．．主體(B)
903．．．機殼
904．．．操作開關
905．．．麥克風
906．．．揚聲器
907．．．電路板
908．．．顯示面板(A)
909．．．顯示面板(B)
910．．．鉸鏈
950．．．主體(A)
951．．．顯示部分
952．．．揚聲器部分
953．．．操作開關
1000．．．基底
1001．．．基底層
1002．．．半導體層
1003．．．第一絕緣層
1004．．．閘極電極
1005．．．第二絕緣層
1006．．．第三絕緣層
1007．．．布線
1008．．．第一電極
1009．．．EL層
1010．．．第二電極
1011．．．第四絕緣層
1012．．．發光元件
1100．．．電晶體
1101．．．電容器部分
1102．．．半導體層
1104．．．導電層
1201．．．第一電晶體
1202．．．第二電晶體
1203．．．第一電阻器
1204．．．第二電阻器
1205．．．第一墊
1206．．．第二墊
1207．．．第三墊
1301．．．恒壓源
1302．．．電荷泵
1303．．．時鐘脈衝發生電路
1304．．．電位檢測電路
圖1A至1C為示出了本發明的電荷泵電路的結構實施例的圖示以及工作時序。
圖2為示出了本發明電荷泵電路的結構實施例的圖示。
圖3A和3B為示出了本發明電荷泵電路的結構實施例的圖示。
圖4為示出了本發明電荷泵電路的結構實施例的圖示。
圖5A和5B為示出了根據實施模式6的顯示裝置結構的圖示。
圖6A和6B為示出了圖5A和5B的顯示裝置中像素部分的結構實施例的圖示。
圖7A至7C為示出了圖5A和5B的顯示裝置中像素部分的結構實施例的圖示。
圖8為示出了圖5A和5B的顯示裝置中像素的一結構實施示例的圖示。
圖9為示出了根據實施模式9的調節器的結構的圖示。
圖10為示出了根據實施模式10的短路環(short ring)的圖示。
圖11為示出了根據實施模式12的顯示模組的圖示。
圖12為示出了根據實施模式13的蜂窩式電話的結構的圖示。
圖13A和13B為示出了根據實施模式13的蜂窩電話的驅動方法的圖示。
圖14A至14C為示出了根據實施模式13的蜂窩式電話的驅動方法的圖示。
圖15為示出了根據實施模式14的電視機的結構的圖示。
101．．．第一電晶體
102．．．開關
103．．．第一電容器
104．．．第二電容器
105．．．反相器

Claims (17)

  1. 一種具有電荷泵電路的半導體裝置，該電荷泵電路包括：第一電晶體；開關；第一電容器；第二電容器；和反相器，其中，該反相器的輸入側和該第一電晶體的閘極電極係相互連接，其中，該第一電晶體的其中一個電極係連接到第一電位，其中，該反相器的輸出側經由該第一電容器而被連接到該第一電晶體的另一個電極和該開關的其中一個電極，且其中，該開關的另一個電極藉由該第二電容器而被連接到第二電位，其中，該開關包括第二電晶體、第三電晶體和第四電晶體，其中，該第四電晶體的其中一個電極係連接到該第二電位，其中，該反相器的輸入側、該第三電晶體的閘極電極和該第四電晶體的閘極電極係相互連接，其中，該第三電晶體的其中一個電極係連接到該第二 電晶體的其中一個電極，其中，該第三電晶體的另一個電極係連接到該第四電晶體的另一個電極，其中，該第二電晶體的該其中一個電極係連接到該第一電容器和該第一電晶體的另一個電極，並且其中，該第二電晶體的另一個電極藉由該第二電容器而被連接到該第二電位。
  2. 如申請專利範圍第1項的半導體裝置，其中，該第一電晶體具有n通道型導電率，且其中，該第一電晶體的其中一個電極所連接到的該第一電位為高位準電位。
  3. 如申請專利範圍第1項的半導體裝置，其中，該開關的另一個電極藉由該第二電容器所連接到的該第二電位為低位準電位。
  4. 如申請專利範圍第1項的半導體裝置，其中，該開關包括具有n通道型導電率或p通道型導電率的電晶體，且當使用n通道型電晶體時是常導通的。
  5. 如申請專利範圍第1項的半導體裝置，其中，該第二電晶體具有n通道型導電率且是常導通的。
  6. 如申請專利範圍第1項的半導體裝置，其中，該第三電晶體具有p通道型導電率。
  7. 如申請專利範圍第1項的半導體裝置，其中，該第四電晶體具有n通道型導電率，且其中，該第四電晶體之該其中一個電極所連接到的該 第二電位為低位準電位。
  8. 一種具有電荷泵電路的半導體裝置，該電荷泵電路包括：第一電晶體；開關；第一電容器；第二電容器；和第一反相器，其中，該開關包括第二電晶體、第三電晶體、第二反相器、第三反相器、第四反相器和第三電容器，其中，該第一電晶體的其中一個電極係連接到第一電位，其中，該第一反相器的輸入側係連接到該第一電晶體的閘極電極，其中，該第一反相器的輸出側透過該第一電容器而被連接到該第一電晶體的另一個電極，其中，該第三電晶體的其中一個電極係連接到該第一電位，其中，該第二反相器的輸出側透過該第三反相器而被連接到該第四反相器的輸入側和該第三電晶體的閘極電極，其中，該第四反相器的輸出側藉由該第三電容器而被連接到該第三電晶體的另一個電極和該第二電晶體的閘極電極， 其中，該第二電晶體的其中一個電極係連接到該第一電晶體的另一個電極，且其中，該第二電晶體的另一個電極藉由該第二電容器而被連接到第二電位。
  9. 如申請專利範圍第8項的半導體裝置，其中，該第二電晶體具有p通道型導電率。
  10. 如申請專利範圍第8項的半導體裝置，其中，該第三電晶體具有n通道型導電率且是常導通的，且其中，該第三電晶體的該其中一個電極所連接到的該第一電位為高位準電位。
  11. 一種具有電荷泵電路的半導體裝置，該電荷泵電路包括：第一電晶體；開關；第一電容器；第二電容器；以及第一反相器，其中，該開關包括第二電晶體、第三電晶體、第四電晶體、第二反相器、第三反相器、第四反相器和第三電容器，其中，該第一電晶體的其中一個電極係連接到第一電位，其中，該第一反相器的輸入側係連接到該第一電晶體 的閘極電極，其中，該第一反相器的輸出側藉由該第一電容器而被連接到該第一電晶體的另一個電極，其中，該第三電晶體的其中一個電極係連接到該第一電位，其中，該第二反相器的輸出側藉由該第三反相器而被連接到該第四反相器的輸入側和該第三電晶體的閘極電極，其中，該第四反相器的輸出側藉由該第三電容器而被連接到該第四電晶體的其中一個電極和該第二電晶體的閘極電極，其中，該第二電晶體的其中一個電極係連接到該第一電晶體的另一個電極和該第四電晶體的閘極電極，且其中，該第二電晶體的另一個電極藉由該第二電容器而被連接到該第四電晶體的另一個電極並連接到第二電位。
  12. 如申請專利範圍第11項的半導體裝置，其中，該第二電晶體具有p通道型導電率。
  13. 如申請專利範圍第11項的半導體裝置，其中，該第三電晶體具有n通道導電率且是常導通的。
  14. 如申請專利範圍第11項的半導體裝置，其中，該第四電晶體具有p通道型導電率。
  15. 如申請專利範圍第1、8及11項中任一項的半導體裝置，其中，該電荷泵電路的輸出電壓被升壓。
  16. 如申請專利範圍第1、8及11項中任一項的半導體裝置，其中，藉由下述措施將該電荷泵電路的輸出電壓降壓：將該第一電晶體設置為具有p通道型導電率且是常導通的；將該第一電晶體的其中一個電極所連接到的該第一電位設置為低位準電位；將該第二電晶體設置為具有p通道型導電率且是常導通的；將該第三電晶體設置為具有n通道型導電率；將該第四電晶體設置為具有p通道型導電率；以及將該第二電晶體的另一個電極藉由該第二電容器所連接到的該第二電位設置為高位準電位。
  17. 如申請專利範圍第1、8及11項中任一項的半導體裝置，其中，時鐘信號輸入到該反相器。
TW095148798A 2005-12-27 2006-12-25 電荷泵電路及具有其之半導體裝置 TWI434501B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005376634 2005-12-27

Publications (2)

Publication Number Publication Date
TW200737664A TW200737664A (en) 2007-10-01
TWI434501B true TWI434501B (zh) 2014-04-11

Family

ID=38192900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095148798A TWI434501B (zh) 2005-12-27 2006-12-25 電荷泵電路及具有其之半導體裝置

Country Status (4)

Country Link
US (1) US7495501B2 (zh)
KR (1) KR101333749B1 (zh)
CN (1) CN1992489B (zh)
TW (1) TWI434501B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
KR20070024426A (ko) * 2005-08-26 2007-03-02 티피오 디스플레이스 코포레이션 충전 펌프
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP1971975B1 (en) 2006-01-09 2015-10-21 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
JP5112753B2 (ja) * 2007-06-08 2013-01-09 セイコーインスツル株式会社 チャージポンプ回路
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US8614652B2 (en) 2008-04-18 2013-12-24 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
US8283967B2 (en) * 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
CA2687631A1 (en) * 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
WO2012164474A2 (en) 2011-05-28 2012-12-06 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
CN202838920U (zh) * 2012-08-13 2013-03-27 深圳市华星光电技术有限公司 一种液晶显示装置的控制***及液晶显示装置
CN102789773B (zh) * 2012-08-13 2015-09-09 深圳市华星光电技术有限公司 一种液晶显示装置的控制***和液晶显示装置
US9324291B2 (en) 2012-08-13 2016-04-26 Yinhung Chen LCD device control system and LCD device
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CN104993816B (zh) * 2015-07-31 2018-04-27 上海华虹宏力半导体制造有限公司 倍压电路
CN108352179B (zh) * 2015-09-17 2021-08-31 艾克斯安耐杰克有限公司 用于减少泄漏的sram架构
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN107274920B (zh) * 2016-04-08 2020-05-08 中芯国际集成电路制造(上海)有限公司 用于存储器的电压维持电路、存储器及电子设备
CN105954670B (zh) 2016-05-26 2019-06-07 工业和信息化部电子第五研究所 集成电路esd失效预警电路
KR102476751B1 (ko) 2018-03-29 2022-12-13 에스케이하이닉스 주식회사 전자 장치
KR102490273B1 (ko) 2018-03-29 2023-01-20 에스케이하이닉스 주식회사 전자 장치
JP2021145529A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 電子回路及び半導体装置
US11906996B2 (en) * 2021-06-15 2024-02-20 Infineon Technologies Ag System and method for digital feedback circuit and analog feedback circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194661A (ja) * 1983-04-19 1984-11-05 Sanyo Electric Co Ltd 昇圧回路
JP3190940B2 (ja) 1993-05-31 2001-07-23 松下電子工業株式会社 昇圧回路
US5438504A (en) * 1993-10-08 1995-08-01 Sgs-Thomson Microelectronics, Inc. Voltage multiplier circuits or the like
JP3354713B2 (ja) 1994-05-31 2002-12-09 新日本製鐵株式会社 半導体昇圧回路
US7102422B1 (en) * 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
JP2001136733A (ja) 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
ITMI20022268A1 (it) * 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
JP4593323B2 (ja) 2004-03-19 2010-12-08 株式会社半導体エネルギー研究所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices

Also Published As

Publication number Publication date
CN1992489A (zh) 2007-07-04
KR101333749B1 (ko) 2013-11-28
TW200737664A (en) 2007-10-01
KR20070069029A (ko) 2007-07-02
US7495501B2 (en) 2009-02-24
US20070146055A1 (en) 2007-06-28
CN1992489B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
TWI434501B (zh) 電荷泵電路及具有其之半導體裝置
JP7212810B2 (ja) 表示装置
JP7496853B2 (ja) 表示装置
TWI433080B (zh) 半導體裝置，和具有該半導體裝置的顯示裝置和電子設備
TWI407569B (zh) 半導體裝置、顯示裝置、及電子裝置
TWI431571B (zh) 顯示裝置和其驅動方法
KR101401519B1 (ko) 반도체장치, 표시장치 및 전자기기
TWI415066B (zh) 半導體裝置，顯示裝置，和電子裝置
US20120056862A1 (en) Display device and electronic apparatus
US8730215B2 (en) Data latch circuit, driving method of the data latch circuit, and display device
EP1808844A2 (en) Display device
TW201044664A (en) Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI420461B (zh) 半導體裝置、具有該半導體裝置之顯示裝置及電子用具
JP5036293B2 (ja) チャージポンプ回路及びそれを有する半導体装置
JP5057695B2 (ja) データラッチ回路及び半導体装置
JP5759661B2 (ja) 表示装置
US20060279561A1 (en) Display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees