以下に、本発明の実施の形態を図面に基づいて、説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、絶縁基板上等にシリコン薄膜を成膜し、活性層を形成してなる薄膜トランジスタにおいては、その構造から、ソース電極とドレイン電極の定義が困難であるため、ここでは、特別にソース電極、ドレイン電極の定義が必要な場合を除き、一方を第1の電極、他方を第2の電極と表記する。一般的に、Nチャネル型トランジスタにおいては、電位の低い側がソース電極、高い側がドレイン電極となり、Pチャネル型トランジスタにおいては、電位の高い側がソース電極、低い側がドレイン電極となるため、回路動作の説明において、ゲート・ソース間電圧等に関し記載のある場合には、上記にしたがう。
(実施の形態1)
図1(B)に本発明の実施形態のチャージポンプ回路の構成を示す。
本発明の実施形態のチャージポンプ回路は,第1のトランジスタ106、第2のトランジスタ107、第3のトランジスタ108、第4のトランジスタ109、第1の容量素子110、第2の容量素子111、インバータ112等の素子を有する。本実施の形態において、第1のトランジスタ106、第2のトランジスタ107、第4のトランジスタ109の極性はNチャネル型になるように設定する。また、第3のトランジスタ108はPチャネル型になるように設定する。さらに、第1のトランジスタ106、第2のトランジスタ107はノーマリーオンとすることを特徴とする。
次いで、各素子の接続関係を説明する。
第1のトランジスタ106の第1の電極は、高電位側電位のVddに接続される。インバータ112の出力側(点S)は第1の容量素子110を介して第1のトランジスタ106の第2の電極、第2のトランジスタ107の第1の電極及び第3のトランジスタ108の第1の電極に接続される。その接続箇所を図1(B)のaに示し、以下「ノードa」と表記する。また、インバータ112の入力側(点Q)は第1のトランジスタ106、第3のトランジスタ108、第4のトランジスタ109のゲート電極にそれぞれ接続される。また、第3のトランジスタ108と第4のトランジスタ109の第2の電極はそれぞれ接続され、第4のトランジスタ109の第1の電極には低電位側電位のVssが接続され、第2のトランジスタ107の第2の電極は第2の容量素子111を介してVssに接続される。
このような、回路構成を有するチャージポンプの動作について説明する。なお簡単のため、高電位側電位(Highの電位)を5Vとし、低電位側電位(Lowの電位)を0Vとするが、それ以外であっても構わない。インバータ112の入力側(点Q)へ、Highの電位(5V)、Lowの電位(0V)のクロック信号を入力する。もちろん、実際にはこの数値に限定されることはない。例えば、インバータ112の入力側(点Q)へ、Highの電位の5Vが入力されると、0Vが第1の容量素子110に入力され、第1のトランジスタ106、第3のトランジスタ108、第4のトランジスタ109のゲート電極には、それぞれHighの電位が入力される。このとき、第1のトランジスタ106はオンとなり、ノードaの電位は5Vとなる。同時に、第3のトランジスタ108の及び第4のトランジスタ109のゲート電極にはHighの電位の5Vが入力され、第3のトランジスタ108はオフし、第4のトランジスタ109はオンするので、第2のトランジスタ107のゲート電極には0Vが入力されオフとなり、第1の容量素子110には、漏れることなく所定の電荷が蓄積される。
次のクロック信号、つまり、Lowの電位(0V)がインバータ112の入力側(点Q)に入力されると、Highの電位の5Vが第1の容量素子110に入力され、第1のトランジスタ106のゲート電極にはLowの電位(0V)が入力されオフし、ノードaの電位は、第1の容量素子110に蓄積された電荷により、漏れることなく、確実にVdd(5V)の2倍分の出力を得ることができる。なお、第3のトランジスタ108、第4のトランジスタ109のゲート電極にはそれぞれLowの電位(0V)が入力され、第4のトランジスタ109はオフし、第3のトランジスタ108、第2のトランジスタ107はオンする。よって、Voutは第2の容量素子111と第2のトランジスタ107により、確実にVdd(5V)の2倍分の出力の電圧を保持することが可能となる。
以上の動作を繰り返すことにより、Voutの電位は(2×Vdd)とすることができる(図1(C)参照)。
なお、Voutが(2×Vdd)となるのは、Voutに負荷が接続されていない場合である。負荷(抵抗、容量、トランジスタ、回路等)がある場合は、そこで電流が消費されるため、Voutは(2×Vdd)よりも低くなってしまう。
本実施の形態は図1(B)に示す接続関係に限定されない。例えば点Sと点Qとは、インバータ112を介して接続されているが、これに限定されない。
またインバータ112の代わりに、点Qと点Sとに、別々に電位を加えてもよい。その場合、点Qと点Sに加える電位とは、反転した電位であることが望ましい。但し正常に動作する範囲であれば、点Qに加える電位と点Sに加える電位とが、反転していないときがあっても構わない。
本実施の形態において、点Qに加える信号のHighの電位は、Vddでなくても構わない。Vddよりも低い電圧であってもよいし、Vddよりも高い電圧であってもよい。同様に、点Sに加える信号のLowの電位は、0Vでなくても構わない。0Vよりも、低い電圧であってもよいし、0Vよりも高い電圧であってもよい。同様に点Qに加える信号のLowの電位は、0Vよりも低い電圧であってもよいし、または、0Vよりも高い電圧であってもよい。
以上、本実施の形態では第1及び第2のトランジスタの極性がNチャネル型でノーマリーオンである場合で説明したが、トランジスタの極性は限定されない。例えば、第1及び第2のトランジスタの、チャネルドープの量を調整することでノーマリーオンで極性をPチャネル型とし、第1のトランジスタの一方の電極が低電位側電位に保持される回路構成であってもよい。その場合、第3及び第4のトランジスタの極性が図に示す極性と逆の極性にし、第4のトランジスタの一方の電極が高電位側電位に保持される回路構成とする。このように、本実施の形態において、各トランジスタの極性を、Nチャネル型をPチャネル型に、Pチャネル型をNチャネル型に設定し、一方の電極の電位を高電位又は低電位に設定することにより、チャージポンプ回路の出力を降圧させることが可能となる。
上述したチャージポンプ回路は、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第2のトランジスタのオンまたはオフにより出力が決定されるので、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。
また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。そのとき、第1の容量素子または第2の容量素子のいずれか一が、半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第2の容量素子の方が第1の容量素子よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第1の容量素子は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第2の容量素子は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。
(実施の形態2)
他のチャージポンプ回路の構成の例を図2に示す。
第1のトランジスタ301、第2のトランジスタ302、第1の容量素子303、第2の容量素子304、インバータ305を有し、さらに図1(B)とは異なり、昇圧回路306を有する。第1のトランジスタ301、第2のトランジスタ302の極性はNチャネル型になるように設定する。
さらに、第1のトランジスタ301、第2のトランジスタ302はノーマリーオンとすることを特徴とする。
次いで、各素子の接続関係を説明する。
第1のトランジスタ301の第1の電極は、高電位側電位のVddに接続される。インバータ305の出力側(点S)は第1の容量素子303を介して第1のトランジスタ301の第2の電極及び第2のトランジスタ302の第1の電極に接続される。その接続箇所を図2のaに示し、以下「ノードa」と表記する。また、インバータ305の出力側(点S)は、昇圧回路306の入力側(図面のIN)を介して、出力側(図面のOUT)から、第2のトランジスタ302のゲート電極に接続される。さらに、昇圧回路306の高電位側電位(図面のV+)、低電位側電位(図面のV−)には、それぞれ、Vout、Vssを接続し、また、第2のトランジスタ302の第2の電極は第2の容量素子304を介して低電位側電位のVssに接続される。
本実施の形態は、図2に示す接続関係に限定されない。例えば、点Sと点Qとは、インバータ305を介して接続されているが、これに限定されない。
またインバータ112の代わりに、点Qと点Sとに、別々に電位を加えてもよい。その場合、点Qと点Sに加える電位とは、反転した電位であることが望ましい。但し正常に動作する範囲であれば、点Qに加える電位と点Sに加える電位とが、反転していないときがあっても構わない。
また、昇圧回路306の高電位側電位(V+)、低電位側電位(V−)は、それぞれ、Vout、Vssに接続されているが、これに限定されない。例えば、高電位側電位(V+)として、Voutに相当する電位を接続してもよいし、低電位側電位(V−)にはVssに相当する電位を接続してもよい。
さらに、昇圧回路306のINにはインバータ305の出力(点S)が入力されているが、どのようなクロック信号を入力してもよい。つまり昇圧回路306において、第2のトランジスタを図1(B)と同様のタイミングで、オンもしくはオフできるような出力を奏することができればよい。
このような回路構成を有するチャージポンプの動作は、図1(B)の動作について説明したとおりである。
そして、図1(B)と同様に、Voutの電位は(2×Vdd)に相当する電圧を出力できる(図1(C)参照)。
本実施の形態において、点Qに加える信号のHighの電位は、Vddでなくても構わない。Vddよりも低い電圧であってもよいし、Vddよりも高い電圧であってもよい。同様に、点Sに加える信号のLowの電位は、0Vでなくても構わない。0Vよりも、低い電圧であってもよいし、0Vよりも高い電圧であってもよい。同様に点Qに加える信号のLowの電位は、0Vよりも低い電圧であってもよいし、または、0Vよりも高い電圧であってもよい。
以上、本実施の形態では第1及び第2のトランジスタの極性がNチャネル型でノーマリーオンである場合で説明したが、トランジスタの極性は限定されない。例えば、第1及び第2のトランジスタのチャネルドープの量を調整し、ノーマリーオンで極性をPチャネル型とし、第1のトランジスタの一方の電極が低電位側電位に保持される回路構成であってもよい。このように、本実施の形態において、各トランジスタの極性を、Nチャネル型をPチャネル型に、Pチャネル型をNチャネル型に設定し、一方の電極の電位を高電位又は低電位に設定することにより、チャージポンプ回路の出力を降圧させることが可能となる。
上述したチャージポンプ回路は、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第2のトランジスタのオンまたはオフにより出力が決定されるので、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。
また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。そのとき、第1の容量素子または第2の容量素子のいずれか一が、半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第2の容量素子の方が第1の容量素子よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第1の容量素子は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第2の容量素子は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。
(実施の形態3)
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。
図3(A)に本発明の実施形態のチャージポンプ回路の構成を示す。
図3(A)に示すチャージポンプは、第1のトランジスタ201、第2のトランジスタ202、第3のトランジスタ203、第1の容量素子204、第2の容量素子205、第3の容量素子206、第1のインバータ207、第2のインバータ208、第3のインバータ209、第4のインバータ230を有し、第1のトランジスタ201、第3のトランジスタ203の極性をNチャネル型、第2のトランジスタ202の極性をPチャネル型になるようにそれぞれ設定する。さらに、第1のトランジスタ201、第3のトランジスタ203はノーマリーオンとすることを特徴とする。
次いで、各素子の接続関係を説明する。
第1のトランジスタ201及び第3のトランジスタ203の第1の電極は、高電位側電位のVddに接続される。第1のインバータ207の入力側(点Q)は第1のトランジスタ201のゲート電極に接続され、第1のインバータ207の出力側(点S)は、第1の容量素子204を介して、第1のトランジスタ201の第2の電極及び第2のトランジスタ202の第1の電極に接続され、第2のインバータ208の出力は、第3のインバータ209を介して、第4のインバータ230の入力側及び第3のトランジスタ203のゲート電極に接続される。第4のインバータ230の出力は、第3の容量素子206を介して、第3のトランジスタ203の第2の電極及び第2のトランジスタ202のゲート電極に接続される。また第2のトランジスタ202の第2の電極は第2の容量素子205を介して低電位側電位のVssに接続される。
上述した、第1のトランジスタ201の第2の電極の接続箇所を図中のaに示し、以下「ノードa」と表記し、第3のトランジスタ203の第2の電極の接続箇所を図中のbに示し、以下「ノードb」と表記する。
このような、回路構成を有するチャージポンプの動作について説明する。なお簡単のため、高電位側電位(Highの電位)を5Vとし、低電位側電位(Lowの電位)を0Vとするが、それ以外であっても構わない。第1のインバータ207の入力側(点Q)へ、Highの電位(5V)、Lowの電位を0Vのクロック信号を入力する。もちろん、実際にはこの数値に限定されることはない。例えば、第1のインバータ207の入力側(点Q)へ、Highの電位(5V)が入力されると、0Vが第1の容量素子204に入力される。このとき、第1のトランジスタ201はオンとなり、ノードaの電位は5Vとなる。同時に、第3のトランジスタ203のゲート電極には第2のインバータ208と第3のインバータ209を介して0Vが入力され、第3のトランジスタ203はオフし、第4のインバータ230より、5Vが第3の容量素子206に入力されるので、ノードbの電位は5Vとなり、第2のトランジスタ202はオフするので、第1の容量素子204には漏れることなく、所定の電荷が蓄積される。
次のクロック信号、つまり、Lowの電位(0V)が第1のインバータ207の入力側(点Q)に入力されると、Highの電位(5V)が第1の容量素子に入力され、第1のトランジスタ201のゲート電極にはLowの電位(0V)が入力されオフし、ノードaの電位は、第1の容量素子204に蓄積された電荷により、漏れることなく、確実にVdd(5V)の2倍分の出力を得ることができる。同時に、第3のトランジスタ203のゲート電極、第4のインバータ230の入力側(点O)には第2のインバータ208と第3のインバータ209を介してHighの電位(5V)が入力され第3のトランジスタ203はオンし、第4のインバータ230を介し、Lowの電位(0V)が第3の容量素子206に入力されるので、ノードbは5Vとなり、第2のトランジスタ202は確実にオンする。よって、Voutは第1の容量素子204から蓄積された電荷を、第2の容量素子205と第2のトランジスタ202により、確実にVdd(5V)の2倍分の電圧を出力することが可能となる。
そして、実施の形態1と同様に、Voutの電位は(2×Vdd)に相当する電圧を出力できる(図1(C)参照)。
本実施の形態は、図3(A)に示す接続関係に限定されない。例えば、点Sと点Qとは、インバータ207を介して接続され、点Oと点Sはインバータ208とインバータ209を介して接続されているが、これに限定されない。
またインバータ207とインバータ208とインバータ209の代わりに、点Qと点Sと点Oに、別々に電位を加えてもよい。その場合、点Qと点Sに加える電位と点Qと点Oに加える電位は、反転した電位であることが望ましい。但し正常に動作する範囲であれば、点Qに加える電位と点Sに加える電位と点Qと点Oに加える電位が、反転していないときがあっても構わない。
上述したように、本実施形態のチャージポンプ回路では、ノードaには電源電圧のVddもしくはVdd×2の電圧の2値のみ伝わり、第2のトランジスタのオン・オフより、確実にVdd×2の電圧を出力電圧のVoutとして取り出すことが可能である。
以上、本実施の形態では第1のトランジスタ、第3のトランジスタの極性がNチャネル型でノーマリーオン、第2のトランジスタがPチャネル型である場合で説明したが、トランジスタの極性は限定されない。例えば、第1のトランジスタ、第3のトランジスタのチャネルドープの量を調整し、ノーマリーオンで、極性をPチャネル型とし、第1のトランジスタの第1の電極が低電位側電位に保持され、第2のトランジスタをNチャネル型とした回路構成であってもよい。すなわち、本実施の形態において、各トランジスタの極性を、Nチャネル型をPチャネル型に、Pチャネル型をNチャネル型に設定し、第1のトランジスタの第1の電極の電位を高電位から低電位に設定することにより、チャージポンプ回路の出力を降圧させることが可能となる。
上述したチャージポンプ回路は、トランジスタとして薄膜トランジスタを用いることができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第2のトランジスタのオンまたはオフにより出力が決定されるので、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。
また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。そのとき、第1の容量素子、第2の容量素子または第3の容量素子のいずれか一が、半導体装置と一体形成されていてもよいし、全てが半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第2の容量素子は第1の容量素子や第3の容量素子よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第1の容量素子及び第3の容量素子は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第2の容量素子は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。
(実施の形態4)
他のチャージポンプ回路の構成の例を図3(B)に示す。
図3(B)に示すチャージポンプは、図3(A)と同様に第1のトランジスタ210、第2のトランジスタ211、第3のトランジスタ212、第1の容量素子214、第2の容量素子215、第3の容量素子216、第1のインバータ217、第2のインバータ218、第3のインバータ219、第4のインバータ220を有し、さらに図3(A)とは異なり、第4のトランジスタ213を有する。第4のトランジスタ213の極性はP型になるように設定する。その他のトランジスタの極性は図3(A)と同様である。
次いで、各素子の接続関係を説明すると図3(A)とは異なり、図3(B)に示すチャージポンプにおいて、ノードaとノードbの間に第4のトランジスタ213のゲート電極と第1の電極をそれぞれ接続され、第2の電極はVoutに接続される。その他接続関係は、図3(A)と同様である。
このような回路構成を有するチャージポンプの動作は、図3(A)の動作について説明したとおりである。
そして、実施の形態1と同様に、Voutの電位は(2×Vdd)に相当する電圧を出力できる(図1(C)参照)。
また本実施の形態では、第4のトランジスタによって、Voutのノードは常にドライブされている状態となっているので、リップルの少ない安定した出力電圧を供給することが可能となる。
上述したように、本実施形態のチャージポンプ回路では、ノードaには電源電圧のVddもしくはVdd×2の電圧の2値のみ伝わり、第2のトランジスタのオン・オフより、確実にVdd×2の電圧を出力電圧のVoutとして取り出すことが可能である。
本実施の形態では、図3(B)に示す接続関係に限定されないことは、実施の形態3で述べたとおりである。
以上、本実施の形態では第1のトランジスタ、第3のトランジスタの極性がNチャネル型でノーマリーオン、第2のトランジスタがPチャネル型である場合で説明したが、トランジスタの極性は限定されない。例えば、第1のトランジスタ、第3のトランジスタのチャネルドープの量を調節し、ノーマリーオンでPチャネル型とし、第1のトランジスタの第1の電極が低電位側電位に保持され、第2のトランジスタをNチャネル型とした回路構成であってもよい。その場合、第4のトランジスタの極性が図に示す向きと逆の極性になるような回路構成とする。すなわち、本実施の形態において、各トランジスタの極性を、Nチャネル型をPチャネル型に、Pチャネル型をNチャネル型に設定し、第1のトランジスタの第1の電極の電位を高電位から低電位に設定することにより、チャージポンプ回路の出力を降圧させることが可能となる。
上述したチャージポンプ回路は、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第2のトランジスタのオンまたはオフにより出力が決定されるので、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。
また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。そのとき、第1の容量素子、第2の容量素子または第3の容量素子のいずれか一が、半導体装置と一体形成されていてもよいし、全てが半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第2の容量素子は第1の容量素子や第3の容量素子よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第1の容量素子及び第3の容量素子は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第2の容量素子は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。
(実施の形態5)
本実施の形態において、図1(A)の初段の点線で示すブロックを、図4に示す構成にし、段数を増やすことで、一段ならばVdd×2、二段ならばVdd×3、3段ならばVdd×4と電位を調整することも可能である。つまり、上述したチャージポンプ回路の出力電圧は段数を調整することで、所望の電位を出力することが可能である。
図4に示すチャージポンプ回路は、トランジスタ401と、複数のスイッチ402〜404と、複数の容量素子405〜407と、複数のインバータ408〜410とを有している。トランジスタ401の一方の電極は所定の電位となり、インバータ408の入力側はトランジスタ401のゲート電極に接続され、インバータ408の出力側は容量素子405を介して第1のトランジスタ401の他方の電極に接続され、かつスイッチ402の一方に接続されている。なお、容量素子、スイッチ、インバータ等の個数は図4に示したものに限定されない。
また本実施の形態は、実施の形態1〜4のいずれかと組み合わせて用いることができる。
また上述したチャージポンプ回路は、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第2のトランジスタのオンまたはオフにより出力が決定されるので、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。
また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。いずれかの容量素子を半導体装置と一体形成してもよいし、全ての容量素子を半導体装置と一体形成してもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第2の容量素子の方が第1の容量素子よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第1の容量素子は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第2の容量素子は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。
(実施の形態6)
本実施の形態は、実施の形態1〜5いずれかに示すチャージポンプ回路を含み、エレクトロルミネセンスを発現する材料を用いた発光素子を画素に適用して表示画面を構成する表示装置について図5を参照して説明する。
図5(A)において、表示パネル501は、マトリクス状に配置された複数の画素502よりなる画素部503を有する。画素502毎は、トランジスタ等のスイッチング素子と、それに接続する発光素子を備えた構成とする。入力端子は、表示パネル501の端部に設けられている。接続配線506には、信号線駆動回路504、走査線駆動回路505を構成するドライバICが実装されていても良い。実施の形態1〜5のいずれかに示すチャージポンプ回路はドライバICの中に組み込まれている。
他の形態として、図5(B)に示すように画素部503が形成された基板と同じ基板上に、信号線駆動回路504、走査線駆動回路505を設ける構成とすることもできる。これらの駆動回路は、画素502に含まれるトランジスタと同じであり、Pチャネル型及びNチャネル型トランジスタで形成することができる。実施の形態1〜5いずれかに示すチャージポンプ回路はトランジスタで形成されている。この場合、トランジスタのチャネル形成領域は、多結晶半導体で形成されていることが好ましい。
このような表示装置は、チャージポンプ回路が消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができる。
(実施の形態7)
図6(A)に、図5(A)及び図5(B)で示した画素部503の構成例(以下、第1の画素構成という)を示す。画素部503は、複数の信号線S1〜Sp(pは自然数)と、複数の信号線S1〜Spと交差するように設けられた複数の走査線G1〜Gq(qは自然数)と、信号線S1〜Spと走査線G1〜Gqの交差部毎に設けられた画素502とを有する。この場合、画素502は信号線及び走査線に囲まれて区画化された領域を含んだ領域を指している。
図6(A)の画素502の構成を、図6(B)に示す。図6(B)では、複数の信号線S1〜Spのうちの1本Sx(xはp以下の自然数)と、複数の走査線G1〜Gqのうちの1本Gy(yはq以下の自然数)との交差部に形成された画素502を示す。画素502は、第1のTFT601と、第2のTFT602と、容量素子603と、発光素子604とを有する。なお、本実施の形態では、発光素子604として一対の電極を有し、当該一対の電極間に電流が流れることによって発光する素子を用いた例を示す。また、容量素子603として、第2のTFT602の寄生容量等を積極的に利用してもよい。第1のTFT601及び第2のTFT602は、Nチャネル型TFTであってもPチャネル型TFTであっても良い。
第1のTFT601のゲートは走査線Gyに接続され、第1のTFT601のソース及びドレインの一方は信号線Sxに接続され、他方は第2のTFT602のゲート及び容量素子603の一方の電極に接続される。容量素子603の他方の電極は、電位V3が与えられる端子605に接続される。第2のTFT602のソース及びドレインの一方は発光素子604の一方の電極に接続され、他方は電位V2が与えられる端子606に接続される。発光素子604の他方の電極は、電位V1が与えられる端子607に接続される。
このような構成を有する画素502の動作は次のように説明することができる。複数の走査線G1〜Gqのうち1本を選択し、当該走査線が選択されている間に複数の信号線S1〜Sp全てに画像信号を入力する。こうして、画素部503の1行の画素に画像信号を入力する。複数の走査線G1〜Gqを順に選択し同様の動作を行って、画素部503の全ての画素502に画像信号を入力する。
複数の走査線G1〜Gqのうちの1本Gyが選択され、複数の信号線S1〜Spのうちの1本Sxから画像信号が入力された画素502の動作について説明する。走査線Gyが選択されると、第1のTFT601がオン状態となる。TFTのオン状態とはソースとドレインが導通状態であることを言い、TFTのオフ状態とはソースとドレインが非導通状態であることを言うものとする。第1のTFT601がオン状態となると、信号線Sxに入力された画像信号は、第1のTFT601を介して第2のTFT602のゲートに入力される。第2のTFT602は入力された画像信号に応じてオン状態またはオフ状態を選択される。第2のTFT602のオン状態が選択されると、第2のTFT602のドレイン電流が発光素子604に流れ発光素子604は発光する。
電位V2と電位V3とは、第2のTFT602がオン状態となった際に電位差が常に一定となるように保たれる。電位V2と電位V3とを同じ電位としてもよい。電位V2と電位V3とを同じ電位とする場合は、端子605と端子606とを同じ配線に接続しても良い。電位V1と電位V2とは、発光素子604の発光を選択された際に所定の電位差を有するように設定される。こうして、発光素子604に電流を流し発光素子604を発光させる。
このような画素部503を有する表示装置は、実施の形態6と同様に、実施の形態1〜5のいずれかに示すチャージポンプ回路を含むことにより有意な効果を備えている。すなわち、当該チャージポンプ回路が、消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができる。
(実施の形態8)
図7(A)に、図5(A)及び図5(B)で示した画素部503の他の構成例を示す。画素部503は、複数の信号線S1〜Sp(pは自然数)と、複数の信号線S1〜Spと交差するように設けられた複数の走査線G1〜Gq(qは自然数)及び複数の走査線R1〜Rqと、信号線S1〜Spと走査線G1〜Gqの交差部毎に設けられた画素502とを有する。
図7(A)の画素502の構成を図7(B)に示す。図7(B)では、複数の信号線S1〜Spのうちの1本Sx(xはp以下の自然数)と、複数の走査線G1〜Gqのうちの1本Gy(yはq以下の自然数)及び複数の走査線R1〜Rqのうちの1本Ryとの交差部に形成された画素502を示す。なお、図7(B)に示す構成の画素において、図6(B)と同じ部分は同じ符号を用いて示し、説明は省略する。図7(B)では、図6(B)で示した画素502において、第3のトランジスタ701とを有する点で異なる。第3のトランジスタ701は、Nチャネル型トランジスタであってもPチャネル型トランジスタであっても良い。
第3のトランジスタ701のゲートは走査線Ryに接続され、第3のトランジスタ701のソース及びドレインの一方は第2のトランジスタ602のゲート及び容量素子603の一方の電極に接続され、他方は電位V4が与えられる端子702に接続される。
図7(A)及び図7(B)で示す構成の画素では、走査線Ry及び第3のトランジスタ701を有することによって、信号線Sxから入力される画像信号に関わらず、画素502の発光素子604を非発光とすることができる点に特徴がある。走査線Ryに入力される信号によって、画素502の発光素子604が発光する時間を設定することができる。こうして、走査線G1〜Gqを順に選択し全ての走査線G1〜Gqを選択する期間よりも短い発光期間を設定することができる。こうして、時分割階調方式で表示を行う場合に、短いサブフレーム期間を設定することができるので、高階調を表現することができる。
電位V4は、第3のトランジスタ701がオン状態となった際に第2のトランジスタ602がオフ状態となるように設定すれば良い。例えば、第3のトランジスタ701がオン状態となった際に、電位V3と同じ電位になるように電位V4を設定することができる。電位V3と電位V4とを同じ電位とすることによって、容量素子603に保持された電荷を放電し、第2のトランジスタ602のソースとゲート間の電圧をゼロとして第2のトランジスタ602をオフ状態とすることができる。なお、電位V3と電位V4とを同じ電位とする場合は、端子605と端子702とを同じ配線に接続しても良い。
なお、第3のトランジスタ701は、図7(B)に示した配置に限定されない。例えば、第2のトランジスタ602と直列に第3のトランジスタ701を配置してもよい。この構成では、走査線Ryに入力される信号により、第3のトランジスタ701をオフ状態にすることによって、発光素子604に流れる電流を遮断し、発光素子604を非発光とすることができる。
図7(B)で示した第3のトランジスタ701の代わりにダイオードを用いることもできる。第3のトランジスタ701の代わりにダイオードを用いた画素の構成を図7(C)に示す。なお、図7(C)において図7(B)と同じ部分は同じ符号を用いて示し説明は省略する。ダイオード771の一方の電極は走査線Ryに接続され、他方の電極は第2のトランジスタ602のゲート及び容量素子603の一方の電極に接続されている。
ダイオード771は一方の電極から他方の電極に電流を流す。第2のトランジスタ602をpチャネル型トランジスタとする。ダイオード771の一方の電極の電位を上昇させることによって、第2のトランジスタ602のゲートの電位を上昇させ、第2のトランジスタ602をオフ状態とすることができる。
図7(C)では、ダイオード771は、走査線Ryに接続された一方の電極から第2のトランジスタ602のゲートに接続された他方の電極に電流を流すとし、第2のトランジスタ602をpチャネル型トランジスタとした構成を示したがこれに限定されない。ダイオード771は、第2のトランジスタ602のゲートに接続された他方の電極から走査線Ryに接続された一方の電極に電流を流すとし、第2のトランジスタ602をnチャネル型トランジスタとした構成としてもよい。第2のトランジスタ602がnチャネル型トランジスタのときは、ダイオード771の一方の電極の電位を下降させることによって、第2のトランジスタ602のゲートの電位を下降させ、第2のトランジスタ602をオフ状態とすることができる。
ダイオード771としては、ダイオード接続されたトランジスタを用いてもよい。ダイオード接続されたトランジスタとは、ドレインとゲートが接続されたトランジスタを示すものとする。ダイオード接続されたトランジスタとしては、pチャネル型トランジスタを用いても良いしnチャネル型トランジスタを用いても良い。
このような画素部503を有する表示装置は、実施の形態6と同様に、実施の形態1〜5のいずれかに示すチャージポンプ回路を含むことにより有意な効果を備えている。すなわち、当該チャージポンプ回路が消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができる。
(実施の形態9)
実施の形態6〜8に示す表示装置の画素の構成の一態様について、図8を参照して説明する。図8は、トランジスタとそれに接続する発光素子で構成される画素の断面図である。
図8において、基板1000上に、下地層1001、トランジスタ1100を構成する半導体層1002、容量部1101の一方の電極を構成する半導体層1102が形成されている。その上層には第1絶縁層1003が形成され、トランジスタ1100にあってはゲート絶縁層として、容量部1101にあっては容量を形成するための誘電体層として機能する。
第1絶縁層1003上にはゲート電極1004と容量部1101の他方の電極を形成する導電層1104が形成されている。トランジスタ1100に接続する配線1007は、発光素子1012の第1電極1008と接続している。この第1電極1008は、第3絶縁層1006上に形成されている。第1絶縁層1003と第3絶縁層1006との間には、第2絶縁層1005が形成されていてもよい。発光素子1012は、第1電極1008、EL層1009、第2電極1010で構成されている。また、第1電極1008の周辺端部及び、第1電極1008と配線1007との接続部を覆うように第4絶縁層1011が形成されている。
次に、上記に示す構成の詳細を説明する。基板1000としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板1000の表面を、化学的機械研磨(CMP)法などの研磨により平坦化しておいても良い。
下地層1001としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地層1001によって、基板1000に含まれるNaなどのアルカリ金属やアルカリ土類金属が半導体層1002に拡散しトランジスタ1100の特性に悪影響をおよぼすのを防ぐことができる。図8では、下地層1001を単層の構造としているが、2層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地層1001を必ずしも設ける必要はない。
また、マイクロ波で励起され、電子温度が2eV以下、イオンエネルギーが5eV以下、電子密度が1011〜1013/cm3程度である高密度プラズマで、ガラス基板の表面を直接処理しても良い。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。このとき、窒素(N2)、またはアンモニア(NH3)、亜酸化窒素(N2O)などの窒化物気体を導入すると、ガラス基板の表面を窒化することができる。このガラス基板の表面に形成された窒化物層は、窒化珪素を主成分とするので、ガラス基板側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマCVD法で形成して下地層1001としても良い。
他にも、酸化珪素や、酸窒化珪素などによる下地層1001の表面に対し同様なプラズマ処理を行うことにより、その表面及び表面から1〜10nmの深さを窒化処理をすることができる。このきわめて薄い窒化珪素の層により、その上に形成する半導体層へ応力の影響を与えることなくブロッキング層とすることができる。
半導体層1002及び半導体層1102としては、パターニングされた結晶性半導体膜を用いることが好ましい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層1002は、チャネル形成領域と、一導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、前記不純物元素が低濃度で添加された不純物領域を有していてもよい。半導体層1102には、全体に一導電型若しくはそれと逆の導電型を付与する不純物元素が添加された構成とすることができる。
第1絶縁層1003としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、当該絶縁膜の表面を、前述と同様に、マイクロ波で励起され、電子温度が2eV以下、イオンエネルギーが5eV以下、電子密度が1011〜1013/cm3程度である高密度プラズマ処理によって酸化又は窒化処理して緻密化しても良い。この処理は第1絶縁層1003の成膜に先立って行っても良い。すなわち、半導体層1002の表面に対してプラズマ処理を行う。このとき、基板温度を300〜450℃とし、酸化雰囲気(O2、N2Oなど)又は窒化雰囲気(N2、NH3など)で処理することにより、その上に堆積するゲート絶縁層と良好な界面を形成することができる。
ゲート電極1004及び導電層1104としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
トランジスタ1100は、半導体層1002と、ゲート電極1004と、半導体層1002とゲート電極1004との間の第1絶縁層1003とによって構成される。図8では、画素を構成するトランジスタ1100として、発光素子1012の第1電極1008に接続されるものを示している。このトランジスタ1100は、ゲート電極1004を半導体層1002上に複数配置したマルチゲート型の構成を示している。すなわち、複数のトランジスタが直列に接続された構成を有している。このような構成により、不用意なオフ電流の増加を抑制することができる。なお、また、図8では、トランジスタ1100をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
容量部1101は、第1絶縁層1003を誘電体とし、第1絶縁層1003を挟んで対向する半導体層1102と導電層1104とを一対の電極として構成される。なお、図8では、画素に設ける容量素子として、一対の電極の一方をトランジスタ1100の半導体層1002と同時に形成される半導体層1102とし、他方の導電層1104をゲート電極1004と同時に形成される層とする例を示したが、この構成に限定されない。
第2絶縁層1005は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。この第2絶縁層1005は窒化シリコンまたは酸窒化シリコンで形成する。この第2絶縁層1005は、半導体層1002の汚染を防ぐ保護膜としての機能を含んでいる。この第2絶縁層1005を堆積した後に、水素ガスを導入して前述のようにマイクロ波で励起された高密プラズマ処理をすることで、第2絶縁層1005の水素化を行っても良い。または、アンモニアガスを導入して、第2絶縁層1005の窒化と水素化を行っても良い。または、酸素、N2Oガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは酸化窒化処理を行うことにより第2絶縁層1005の表面を緻密化することができる。それにより保護膜としての機能を強化することができる。この第2絶縁層1005に導入された水素は、その後400〜450℃の熱処理をすることにより、第2絶縁層1005絶縁層749を形成する窒化シリコンから水素を放出させて、半導体層1002の水素化をすることができる。
第3絶縁層1006としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や、SOG(Spin On Glass)膜(塗布酸化珪素膜)などを用いることができる。有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。また、第3絶縁層1006として、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料を用いることができる。この材料の置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
配線1007としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。
第1電極1008及び第2電極1010の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンを含むインジウム亜鉛酸化物(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)、モリブデン含む酸化インジウムスズ(ITMO)などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
第1電極1008及び第2電極1010の少なくとも一方は、透光性を有さない材料で形成されていてもよい。例えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。
第4絶縁層1011としては、第3絶縁層1006と同様の材料を用いて形成することができる。
発光素子1012は、EL層1009と、それを挟む第1電極1008及び第2電極1010とによって構成される。第1電極1008及び第2電極1010の一方が陽極に相当し、他方が陰極に相当する。発光素子1012は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
EL層1009は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
EL層1009は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。
ホール輸送性の有機化合物材料としては、例えば、銅フタロシアニン(略称:CuPc)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、などが挙げられるが、これらに限定されることはない。
電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
電子注入輸送層は、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、などが挙げられるが、これらに限定されることはない。
発光層は、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ルブレン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)などが挙げられる。また、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CF3ppy)2(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy)3)、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)2(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)2(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)2(acac))、などの燐光を放出できる化合物用いることもできる。
また、発光層は、一重項励起発光材料と金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。
図8で示す構成の画素を有する表示装置において、実施の形態1〜5いずれかに示すチャージポンプ回路を含むことにより低消費電力化を図ることができる。すなわち、当該チャージポンプ回路が消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができる。
(実施の形態10)
図9に本発明の実施形態のショートリングの構成を示す。
図9において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
図9に示すショートリングは第1のトランジスタ1201、第2のトランジスタ1202、第1の抵抗1203、第2の抵抗1204、第1のパッド1205、第2のパッド1206、第3のパッド1207を有し、第1のトランジスタ1201の一方の電極は、第2のトランジスタ1202の一方の電極、第1の抵抗1203の一方、第2の抵抗1204の一方と接続され、前記接続箇所をLine1とし、第1のトランジスタ1201の他方の電極は、第2のトランジスタの他方の電極、第1の抵抗の他方と第2の抵抗の他方、第1のパッド、第2のパッド、第3のパッドにそれぞれ接続されることを特徴とする。
本実施の形態において、第1のトランジスタ1201の極性はNチャネル型であり、第2のトランジスタ1202の極性はPチャネル型であり、第1のトランジスタはノーマリーオンである。
薄膜トランジスタの作製工程や表示装置のパネル組の段階においては、静電気の影響によって、一つの薄膜トランジスタに高い静電気が加わってしまうことがある。特に、個々の薄膜トランジスタは、寸法が極めて小さいので、極わずかな帯電によって静電破壊や不良が発生することがある。ショートリングは、このようなことを防ぐために機能するものである。
図9のショートリングの動作について説明する。
パネル組の段階においては、すべてのパッドは浮遊であり、すべてのパッドが同電位であっても、いずれかのパッドの電位が高くなったときは第2のトランジスタ1202がオンして端子間の電位差をなくし、いずれかのパッドの電位が低くなったときは第1のトランジスタ1201がオンして端子間の電位差をなくす。
検査時には、第1のパッド1205をHighの電位に、第2のパッド1206をLowの電位にする。例えば第1の抵抗1203=第2の抵抗1204の時に第2のパッド1206を−10V、第1のパッド1205を10VとするとLine1の電位は0Vになって全てのパッド間の抵抗値は高くなる。このため、高抵抗での検査が可能となる。
ショートリングは、表示装置の完成後には不要となるので、最終工程において、図中に示すLine2をレーザー光の照射によってパネル内部の配線から切り離され、通常駆動させることが可能となる。
図9のショートリングにおいて、第3のパッド1207の接続先は薄膜トランジスタを形成する配線パターンとショートすることが可能である。
このように、本実施の形態のショートリングでは、パネル組の段階では端子間での抵抗を低く、検査時には高抵抗での検査が可能となる。
(実施の形態11)
本実施の形態では、チャージポンプからの出力電位を安定化させる回路、つまり、安定化電源回路(レギュレータ)について説明する。
まず、もっとも簡単な安定化回路の構成は、大きな容量素子をチャージポンプの出力部に配置する、というものである。この大きな容量素子により、電位の変化が抑制され、安定化される。
そのとき、この大きな容量素子は、半導体装置と一体形成されていてもよいし、別の素子に形成されていてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しないことにより、大きな容量値をもつ容量を配置することが可能となる。
上記安定化電源回路と異なる構成として、チャージポンプからの出力電位をモニタして、一定の電圧になるように、チャージポンプに供給するクロック信号の動作を制御する場合について述べる。
つまり、チャージポンプに入力するクロック信号はHighの電位やLowの電位は常に入力する必要はなく、例えば、出力端子の電位がある電位となったら入力しないようにしてもよい。
上記のようにクロック信号を出力負荷に応じて、入力もしくは非入力する場合の構成を、図10を用いて説明する。
チャージポンプ1302の入力端子には定電圧源1301からVddの電圧が供給され、出力端子から昇圧された電位を得ることができる。ここで、電位検出回路1304は出力端子の電位を検出し、ある電位となったら制御信号を出力し、クロックパルス発生回路1303からクロック信号をチャージポンプに入力しないように制御する。
そして、クロック信号を供給すれば、チャージポンプの出力電位は上昇し、供給をとめれば、チャージポンプの電位上昇が止まる。これを利用して、出力電位を制御することができる。
このような安定化電源回路を用いると、電位を安定させることができ、所定の電位を出力することができる。
(実施の形態12)
図11は表示パネル800と制御回路804を組み合わせた表示モジュールを示している。表示パネル800は接続配線805を介して制御回路804に接続されている。表示パネル800は、画素部801と、信号線駆動回路802と、走査線駆動回路803とを有し、この構成は図5(B)と同様なものを示している。このような表示モジュールを組み込んで、様々な電気器具を構成することができる。
(実施の形態13)
本実施の形態は、本発明に係る電気器具として、携帯電話機の一例について示す。
図12で示す携帯電話機900は、操作スイッチ類904、マイクロフォン905などが備えられた本体(A)901と、表示パネル(A)908、表示パネル(B)909、スピーカ906などが備えられた本体(B)902とが、蝶番910で開閉可能に連結されている。表示パネル(A)908と表示パネル(B)909は、回路基板907と共に本体(B)902の筐体903の中に収納される。表示パネル(A)908及び表示パネル(B)909の画素部は筐体903に形成された開口窓から視認できように配置される。
表示パネル(A)908と表示パネル(B)909は、その携帯電話機900の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル(A)908を主画面とし、表示パネル(B)909を副画面として組み合わせることができる。
そして、表示パネル(A)908を文字や画像を表示する高精細のカラー表示画面とし、表示パネル(B)909を文字情報を表示する単色の情報表示画面とすることができる。特に表示パネル(B)909をアクティブマトリクス型として、高精細化をすることにより、さまざまな文字情報を表示して、一画面当たりの情報表示密度を向上させることができる。例えば、表示パネル(A)908を、2〜2.5インチで64階調、26万色のQVGA(320ドット×240ドット)とし、表示パネル(B)909を、単色で2〜8階調、180〜220ppiの高精細パネルとして、ローマ字、ひらながな、カタカナをはじめ、漢字やアラビア文字などを表示することができる。
表示パネル(A)908及び表示パネル(B)909は、実施の形態6〜9もしくは実施の形態12と同様の構成を備えている。すなわち、実施の形態1〜5のいずれかに示すチャージポンプ回路が消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができ、それにより、携帯電話機900の消費電力を低減することに寄与している。それにより、長時間の連続使用を可能としている。また、バッテリを小型化できるので、携帯電話機の軽量化を図ることができる。
このような携帯電話機900はさまざまな駆動方式で表示を行うことができる。例えば、その一例として時間階調方式がある。時間階調はある一定の輝度で発光する発光素子の点灯時間を変化させて、階調を表示するものである。たとえば、1フレーム期間中すべて点灯すれば点灯率は100%となる。また1フレーム期間中の半分の期間点灯すれば点灯率は50%となる。フレーム周波数がある程度高ければ、一般的には60Hz以上であれば、人間の目では点滅が認識できず、中間調として認識される。このようにして、点灯率を変化させることによって、階調を表現することが可能である。
図13(A)は横軸に時間をとり、縦軸に表示画面の画素行をとったものである。この例では、表示画面は上から順に書き込みをおこなっており、そのため表示が遅れることになる。図13(A)の例では上から順に書き込みをおこなっているが、これには限定されない。以下には4ビットを例にとり説明を行う。
図13(A)では、1フレームを4つのサブフレーム(Ts1、Ts2、Ts3、Ts4)に分けている。それぞれのサブフレームの期間の長さの比は、Ts1:Ts2:Ts3:Ts4=8:4:2:1となっている。これらのサブフレームを組み合わせることによって、点灯期間の長さを0〜15までのいずれかに設定することが可能である。このように1フレームを2のべき乗のサブフレームに区切って階調を表現できる。また、Ts4では点灯期間が短いため、画面の下半分の書き込みが終了前に、上半分を消灯する必要があり、書き込みと消去を並行しておこなっている。
図13(B)は図13(A)と異なる時間区分で階調表現をおこなったものである。図13(A)の階調表現手段では上位ビットが変化したときに、疑似輪郭と呼ばれる不具合が発生する。これは人間の目が7階調目と8階調目を交互に見たときに映像が本来の階調とは異なって見えるように錯覚をするものである。従って、図13(B)では上位ビットを分割し、上述した疑似輪郭現象を軽減しているものである。具体的には、最上位ビット(ここではTs1)を4つに分割し、1フレーム内部に配置している。また、第2ビット(ここではTs2)を2分割し、1フレーム内部に配置している。このようにして、時間的に長いビットを分割し、疑似輪郭の軽減をおこなっている。
図14(A)は疑似輪郭が発生しないように、サブフレームを2のべき乗ではなく等間隔で区分したものである。この方式では大きなビットの区切りがないので、疑似輪郭は発生しないが、階調自体は荒くなる。従って、FRC(フレームレートコントロール)またはディザなどを用いて、階調補完をおこなう必要がある。
図14(B)は2階調で表示をおこなう場合のものである。この場合は1フレーム中に1サブフレームのみ存在するので、書き換え回数も1フレームに1回となり、コントローラ、ドライバの消費電力を低減することが可能になる。携帯電話機において、電子メールなどの文字情報を主として表示する場合(メールモード)では、動画や静止画を表示する場合に比べ低い階調数で良いので、消費電力を優先した表示が可能となる。このような表示と前述した図13(A)、図13(B)、図14(A)などを組み合わせることによって、大きな階調数が必要な場合と、少ない階調で十分な場合を使い分けて、消費電力の削減が可能になる。
図14(C)は4階調を表現するもので1フレーム期間に3回の書き込みをおこなって表示をおこなう。これは漫画などの静止画であって文字情報を表示する場合よりも階調数を高めた方が良い場合などに適用することができる。階調数は4〜16階調程度の範囲内で設定すれば良い。
このように、実施の形態1〜5のいずれかに示すチャージポンプ回路を含む表示パネルと、16階調以上の自然画若しくは動画モードと、4〜16階調で表示を行う静止画モードと、2〜8階調で行うメールモードを含む駆動方式を組み合わせることにより、携帯電話機の消費電力を低減することができる。
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番910の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類904、表示パネル(A)908、表示パネル(B)909を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施例の構成を適用しても、同様な効果を得ることができる。また、本実施の形態に係る構成は、携帯電話機に限定されず、表示パネルや操作スイッチなどの入力手段を備えたコンピュータやPDA(Personal Digital Assistant)に代表される情報端末に広く適用することができる。
(実施の形態14)
本実施の形態は、本発明に係る電気器具として、テレビ装置の一例について示す。
図15は本発明に係るテレビ装置であり、本体950、表示部951、スピーカー部952、操作スイッチ類953等を含む。このテレビ装置において、表示部951は実施の形態3〜7と同様の構成を備えている。すなわち、実施の形態1〜5のいずれかに示すチャージポンプ回路が消費電力の削減をはかり、トランジスタのしきい値のばらつきの影響を受けることはなく、確実な動作を行うことができるように構成されているので、外部回路の昇圧を必要とせず、低消費電力化、回路面積の縮小、歩留まりの向上を実現することができる。それにより、テレビ装置の消費電力を低減することに寄与している。
このような特徴により、テレビ装置において電源回路を大幅に削減、若しくは縮小することができるので、本体950の小型軽量化や薄型化を図ることが可能である。また、低消費電力、高画質及び小型軽量化が図られたテレビ装置により、住環境に適合した製品を提供することができる。