TWI433291B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI433291B
TWI433291B TW100137484A TW100137484A TWI433291B TW I433291 B TWI433291 B TW I433291B TW 100137484 A TW100137484 A TW 100137484A TW 100137484 A TW100137484 A TW 100137484A TW I433291 B TWI433291 B TW I433291B
Authority
TW
Taiwan
Prior art keywords
package
antenna
metal layer
substrate
conductive hole
Prior art date
Application number
TW100137484A
Other languages
English (en)
Other versions
TW201318137A (zh
Inventor
邱志賢
蔡宗賢
楊超雅
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100137484A priority Critical patent/TWI433291B/zh
Priority to CN201110341030.5A priority patent/CN103050482B/zh
Priority to US13/566,296 priority patent/US8912959B2/en
Publication of TW201318137A publication Critical patent/TW201318137A/zh
Application granted granted Critical
Publication of TWI433291B publication Critical patent/TWI433291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

封裝結構及其製法
本發明係有關一種封裝結構及其製法，尤指一種具有屏蔽構造與天線之封裝結構及其製法。
隨著電子產品輕薄短小及系統整合的趨勢，現今已發展出一種系統級封裝(System in package;SIP)，將一個或多個晶片，被動元件，天線等不同的電子元件整合在同一個封裝件中，當整合之元件含有射頻(Radio frequency,RF)元件、天線或其他電磁元件，容易造成鄰近其他電子元件之干擾，且封裝件中的電子元件積集度日益增加，使得各該電子元件之間的相對位置越來越靠近，故各該電子元件之間的干擾問題更顯重要。
因此，電磁干擾變成設計上主要之挑戰，尤其當封裝體整合全球行動通訊系統(Global System for Mobile Communications,GMS)；無線區域網路(Wireless LAN,WLAN)，全球定位系統(Global Positioning System,GPS)GPS，藍牙(Bluetooth)，手持式視訊廣播(Digital Video Broadcasting-Handheld,DVB-H)等無線通訊模組與天線，在微小的體積內整合越多的無線系統模組與天線，這些元件間所產生的雜噪可能導致彼此之間的干擾，因而影響傳輸速度。因此，封裝件的屏蔽構造與整合天線之設計係為目前之封裝件設計之重點。
第7,049,682號美國專利係揭示一種包含電磁屏蔽與天線之封裝結構，請參閱第1A及1B圖，係為該封裝結構之製法。
如第1A圖所示，先提供一封裝件1a及一遮蓋件1b，該封裝件1a具有基板10、間隔設於該基板10上之複數封裝體11,12，且各該封裝體11,12中具有電性連接該基板10之電子元件110,120，又該遮蓋件1b具有介電蓋體14、設於該介電蓋體14內側且對應各該封裝體11之屏蔽罩(shield)13、及設於該介電蓋體14外側之天線16。
如第1B圖所示，接著，將該遮蓋件1b藉由黏著材15結合於該基板10上，使各該屏蔽罩13封蓋各該封裝體11,12，以避免各該封裝體11,12之間訊號干擾。
習知封裝結構係將一已整合有屏蔽構造(如屏蔽罩13)與天線16之遮蓋件1b黏附於封裝件1a上，以克服電磁干擾與整合天線之設計的問題。
惟，習知封裝結構之遮蓋件1b，該屏蔽罩13之位置對應該封裝體11,12之位置，故遮蓋件1b僅能對應一種態樣之封裝體11,12佈設，以致於當使用者需調整封裝體11,12之位置或新增整合其他元件時，需重新製作另一款式之遮蓋件，不僅造成變更設計之不便，且大幅提高製作成本。且遮蓋件1b結合於基板上時，需要一精準之定位程序，因而增加製程之難度。因此，習知利用蓋體(如遮蓋件1b)之方式將因設計彈性低而導致不利變更設計及製程複雜等問題。
再者，該屏蔽罩13與封裝體11,12之間往往具有空隙(如第1B圖所示之上部空間h與四周空間w)，導致該基板10之預設面積需增加，且習知封裝結構之整體高度增加，而不利於產品之微小化(薄化)發展。
又，該遮蓋件1b之介電蓋體14之厚度極厚，亦不利於產品之微小化(薄化)發展。
因此，如何克服習知技術之種種問題，實為一重要課題。
為克服習知技術之種種問題，本發明係提供一種封裝結構，係包括：一封裝件，係具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；第一天線，係圖案化形成於該第一封裝體表面上；以及金屬層，係附著於該第二封裝體上。
本發明復提供一種封裝結構之製法，係包括：提供一封裝件，該封裝件具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；形成金屬層於該第一封裝體及第二封裝體上；以及將該第一封裝體上之金屬層進行圖案化製程，以形成第一天線於該第一封裝體表面上。
前述之封裝結構及其製法中，復可形成封裝膠材於該第一封裝體上，且覆蓋該第一天線；再形成導電孔於該封裝膠材中，以接觸該第一天線；及形成第二天線於該封裝膠材表面上，以接觸該導電孔。
本發明又提供一種封裝結構，係包括：一封裝件，係具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；金屬層，係附著於該第一封裝體及第二封裝體上；封裝膠材，係形成於該第一封裝體上之金屬層上；導電孔，係設形成於該封裝膠材中，以接觸該第一封裝體上之金屬層；以及天線，係圖案化形成於該封裝膠材表面上，並接觸該導電孔。
本發明另提供一種封裝結構之製法，係包括：提供一封裝件，該封裝件具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；形成金屬層於該第一封裝體及第二封裝體上；形成封裝膠材於該第一封裝體上之金屬層上；形成導電孔於該封裝膠材中，以接觸該第一封裝體上之金屬層；以及進行圖案化製程，形成天線於該封裝膠材表面上，以接觸該導電孔。
前述之兩種封裝結構及其製法中，該基板可為導線架、軟板或印刷電路板，且該第一或第二封裝體中可具有電子元件。
前述之兩種封裝結構之製法中，該金屬層係可以濺鍍方式形成，且該圖案化製程係可以雷射雕刻方式。
另外，前述之兩種封裝結構及其製法中，該封裝膠材復可形成於該第二封裝體上之金屬層上，該導電孔可具有複數個。
由上可知，本發明之封裝結構及其製法中，係於封裝件上一層一層地形成外覆結構(如金屬層及封裝膠材)，故當使用者調整封裝體之位置或新增整合其他元件時，仍依原製程形成外覆結構，不需改變製程。故相較於習知技術中之重新製作另一款式之遮蓋件，本發明不僅便於變更設計而提升設計之彈性化，且大幅降低製作成本。
再者，本發明之金屬層係直接附著於該第一及第二封裝體上，故該金屬層與封裝體之間不會有空隙，因而相較於習知技術，本發明之基板之預設面積可減少，且可降低整體結構高度，有利於產品之微小化(薄化)發展。
又，本發明無需使用如習知遮蓋件之蓋體，因而有利於產品之微小化(薄化)發展。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“底”、“側”、“三”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2B圖，係為本發明之封裝結構之製法之第一實施例之示意圖。
如第2A及2A’圖所示，提供一封裝件2a，該封裝件2a具有一基板20、設於該基板20上之一第一封裝體21及一第二封裝體22，且該第一封裝體21與該第二封裝體22之間具有間距L。於本實施例中，該封裝件2a係當系統級封裝模組(System-in-Package(SiP) module)完成封裝製程後，在封裝體上藉由雷射刻出一狹縫(即間距L)，使該系統級封裝模組分隔成第一封裝體21及第二封裝體22，第一封裝體21係位於第二封裝體22之側邊。該狹縫也可以用切割、研磨、蝕刻或其他具有相同之方式形成。
接著，形成金屬層23於該基板20、第一封裝體21及第二封裝體22上，以覆蓋該基板20、第一及第二封裝體21,22，而形成該金屬層23之方式可為濺鍍(sputter)、化學電鍍或無電電鍍等。於本實施例中，在適當控制間距L之縱深比，可將金屬鍍在所有系統級封裝模組之外表面，以提供良好之電磁屏蔽。
於本實施例中，該基板20係為導線架、軟板或印刷電路板，且該第一及第二封裝體21,22中具有電性連接基板20之電子元件210,220，而該金屬層23係為銅材。又，該電子元件210,220可為晶片。
如第2B及2B’圖所示，將該第一封裝體21上之金屬層23進行圖案化製程，以形成第一天線23a於該第一封裝體21表面上且延伸至該基板20之側面，並連接至基板20之引腳，該圖案化製程係利用雷射雕刻或蝕刻方式形成。再者，可選擇性地移除該基板20上之金屬層23或保留該金屬層23。
於其他實施例中，該金屬層23及該第一天線23a之形成方式，可為利用一預先圖案化之治具或遮罩，覆蓋於該第一封裝體21及第二封裝體22上，再同時形成覆蓋於該第一封裝體21上之第一天線23a及覆蓋於第二封裝體22上之金屬層。
又，形成該金屬層23及第一天線23a之方式可為濺鍍(sputter)、化學電鍍、無電電鍍或印刷等。
另外，於本實施例中，該第一及第二封裝體21,22之數量並無特別限制，亦可依需求設計為複數個。如第2B”圖所示，該封裝件2a’亦可具有兩個第一封裝體21a,21b。
本發明係藉由圖案化製程形成第一天線23a，以提供一種系統級封裝模組之封裝結構，且藉由金屬層23提供屏蔽功能，以避免第二封裝體22與第一封裝體21及第一天線23a之間的電磁相互干擾。
接著，請參閱第2C至2E圖，係為本發明之封裝結構之製法之第一實施例之後續製程之示意圖。
如第2C圖所示，形成封裝膠材24於該第一封裝體21上，且覆蓋該第一天線23a。
如第2D圖所示，可藉由雷射形成穿孔，並鍍覆導電材於穿孔中以形成一導電孔25於該封裝膠材24中，以接觸該第一天線23a。
於本實施例中，該導電孔25具有上端面25a與下端面25b，且該下端面25b係接觸該第一天線23a。再者，有關該導電孔25之製作方式繁多，除電鍍鍍覆技術外，亦可填充導電膠或其他可以達到相同功效之方法。
如第2E圖所示，形成一第二天線23b於該封裝膠材24表面上，以接觸該導電孔25之上端面25a。於本實施例中，該第二天線23b係為導電跡線，且該第二天線23b之製作方式係為：先以濺鍍(sputter)方式形成如銅之金屬材於該封裝膠材24表面、第一封裝體21側面及基板20側面上，再以雷射雕刻或蝕刻方式進行圖案化製程以形成該第二天線23b，使該第二天線23b亦延伸至該第一封裝體21側面及基板20側面。亦可以電鍍方式形成該第二天線23b。
再者，如第2E’圖所示，該第一天線23a與第二天線23b可不延伸至該第一封裝體21側面及基板20側面。
於其他實施例中，該第二天線23b之形成方式，可為利用一預先圖案化之治具或遮罩，覆蓋於該封裝膠材24，再形成覆蓋於該封裝膠材24上之第二天線23b。
另外，用於形成該第二天線23b之金屬材可利用濺鍍、化學電鍍或無電電鍍或印刷等方式形成。
本發明藉由導電孔25之設計，使該第一天線23a可藉由該導電孔25與該第二天線23b導通，亦即利用該金屬層23設計/整合天線(包含全向性天線或定向天線)於系統級封裝模組上，以提昇天線之佈設彈性化，並持續提供良好之電磁屏蔽。
再者，有關導電孔之數量並無特別限制，亦可依需求設計為複數個導電孔25’，如第2E’圖所示之三個，以藉由增設導電孔25’，可於該第一封裝體21上形成多條不同功用之天線，使該第一封裝體21可同時收發不同訊號，以滿足多功能之需求。
又，於該封裝件2a上依序形成金屬層23及封裝膠材24，當使用者需調整第一或第二封裝體21,22之位置或新增整合其他元件時，仍依原製程形成該金屬層23及該封裝膠材24，而不需改變製程，不僅便於變更設計而提升設計之彈性化，且可大幅降低製作成本。
另外，本發明之製法中無需使用如習知遮蓋件之蓋體，因而有利於產品之微小化(薄化)發展。
本發明復提供一種封裝結構2，係包括：一封裝件2a、第一天線23a、以及金屬層23。
所述之封裝件2a係具有基板20、設於該基板20上之第一封裝體21及第二封裝體22，且該第一封裝體21與該第二封裝體22之間具有間距L。於本實施例中，該基板20係為導線架、軟板或印刷電路板，且該第一或第二封裝體21,22中具有電子元件210,220。
所述之第一天線23a係圖案化形成於該第一封裝體21表面上。
所述之金屬層23係附著於該第二封裝體22上。
所述之封裝結構2復包括封裝膠材24、導電孔25、以及第二天線23b。
所述之封裝膠材24係設於該第一封裝體21上，且覆蓋該第一天線23a。
所述之導電孔25,25’係設於該封裝膠材24中，以接觸該第一天線23a與第二天線23b，且該導電孔25,25’之數量可為一個或複數個。
所述之第二天線23b係圖案化設於該封裝膠材24表面上。該第一及第二天線23a、23b可以依產品需求設計為全向性天線(Omni-directional antenna)或定向性天線(Directional antenna)。
請參閱第3A至3C圖，係為本發明之封裝結構2’之製法之第二實施例之示意圖。本實施例與第一實施例之差異在於該第一封裝體21表面上未形成天線，其餘相關製法均大致相同，故以下僅說明相異處，特此述明。
如第3A及3A’圖所示，接續第2A圖之製程，可選擇性地移除該基板20上之金屬層23或保留該金屬層23，於本實施例係為移除該基板20上之金屬層23，再形成封裝膠材24於該第一封裝體21上之金屬層23與該基板20之側面上。
於另一實施態樣中，如第3A”圖所示，亦可形成封裝膠材24’於全部金屬層23表面上，亦即該第一及第二封裝體21,22上之金屬層23上。
如第3B圖所示，接續第3A圖之製程，且依第2D圖之製程，形成導電孔25於該封裝膠材24中，以該導電孔25之下端面25b接觸該第一封裝體21上之金屬層23。
如第3C圖所示，係依第2E圖之製程，形成天線26於該封裝膠材24表面上以接觸該導電孔25之上端面25a，且該天線26延伸至至該第一封裝體21上之封裝膠材24側面底端。
本發明第二實施例係藉由圖案化製程形成天線26，並藉由導電孔25之設計，使該天線26可藉由該導電孔25與該金屬層23導通，以提供一種系統級封裝模組之封裝結構，且藉由金屬層23提供屏蔽功能，以避免第一與第二封裝體21,22之間的電磁相互干擾。該金屬層23更可作為天線26之接地(ground)面。
再者，該金屬層23係直接附著於該第一及第二封裝體21,22上，故該金屬層23與第一及第二封裝體21,22之間不會有空隙，因而該基板20之預設面積可減少，且可降低整體封裝結構之高度。
又，於該封裝件2a上依序形成金屬層23及封裝膠材24，當使用者需調整第一或第二封裝體21,22之位置或新增整合其他元件時，仍依原製程形成該金屬層23及該封裝膠材24，而不需改變製程，不僅便於變更設計而提升設計之彈性化，且可大幅降低製作成本。
另外，本發明之製法中無需使用如習知遮蓋件之蓋體，因而有利於產品之微小化(薄化)發展。
本發明復提供一種封裝結構2’，係包括：一封裝件2a、金屬層23、封裝膠材24、導電孔25以及天線26。
所述之封裝件2a係具有基板20、設於該基板20上之第一封裝體21及第二封裝體22，且該第一封裝體21與該第二封裝體22之間具有間距L。於本實施例中，該基板20係為導線架、軟板或印刷電路板，且該第一或第二封裝體21,22中具有電子元件210,220。
所述之金屬層23係設於該第一封裝體21及第二封裝體22上。
所述之封裝膠材24係設於該第一封裝體21上之金屬層23上，且該封裝膠材24’亦可形成於該第二封裝體22上之金屬層23上。
所述之導電孔25係設於該封裝膠材24中，以接觸該第一封裝體21上之金屬層23，且該導電孔25之數量可為一個或複數個。
所述之天線26係圖案化設於該封裝膠材24,24’表面上，以接觸該導電孔25。該天線26可以依產品需求設計為全向性天線(Omni-directional antenna)或定向性天線(Directional antenna)。
綜上所述，本發明之封裝結構及其製法，係可整合系統元件，且可降低高頻元件與其他元件之間的干擾，並可提升電磁屏蔽與天線設計之彈性化。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1a,2a,2a’．．．封裝件
1b．．．遮蓋件
10,20．．．基板
11,12．．．封裝體
110,120,210,220．．．電子元件
13．．．屏蔽罩
14．．．介電蓋體
15．．．黏著材
16,26．．．天線
2,2’．．．封裝結構
21,21a,21b．．．第一封裝體
22．．．第二封裝體
23．．．金屬層
23a．．．第一天線
23b．．．第二天線
24,24’．．．封裝膠材
25,25’．．．導電孔
25a．．．上端面
25b．．．下端面
h．．．上部空間
w．．．四周空間
L．．．間距
第1A及1B圖係為習知封裝結構之製法之剖面示意圖；
第2A至2E圖係為本發明封裝結構之製法之第一實施例之立體示意圖；其中，第2A’及2B’圖係為第2A及2B圖之剖面示意圖，第2B”圖係為第2B圖之另一實施態樣，第2E’圖係為第2E圖之另一實施態樣；以及
第3A至3C圖係為本發明封裝結構之製法之第二實施例之立體示意圖；其中，第3A’圖係為第3A圖之剖面示意圖，第3A”圖係為第3A’圖之另一實施態樣。
2．．．封裝結構
20．．．基板
21．．．第一封裝體
22．．．第二封裝體
23．．．金屬層
23a．．．第一天線
L．．．間距

Claims (20)

  1. 一種封裝結構，係包括：一封裝件，係具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；第一天線，係圖案化形成於該第一封裝體表面上；以及金屬層，係附著於該第二封裝體上。
  2. 如申請專利範圍第1項所述之封裝結構，復包括封裝膠材，係形成於該第一封裝體上，且覆蓋該第一天線。
  3. 如申請專利範圍第2項所述之封裝結構，復包括導電孔，係設於該封裝膠材中，其一端接觸該第一天線，而另一端係外露於該封裝膠體表面。
  4. 如申請專利範圍第3項所述之封裝結構，復包括第二天線，係設於該封裝膠材表面上，以接觸該導電孔外露之一端。
  5. 一種封裝結構，係包括：一封裝件，係具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；金屬層，係附著於該第一封裝體及第二封裝體上；封裝膠材，係形成於該第一封裝體上之金屬層上；導電孔，係設形成於該封裝膠材中，其一端接觸該第一封裝體上之金屬層，而另一端係外露於該封裝膠體表面；以及天線，係圖案化形成於該封裝膠材表面上，並接觸該導電孔外露之一端。
  6. 如申請專利範圍第1或5項所述之封裝結構，其中，該基板係為導線架、軟板或印刷電路板。
  7. 如申請專利範圍第1或5項所述之封裝結構，其中，該第一或第二封裝體中具有電子元件。
  8. 如申請專利範圍第2或5項所述之封裝結構，其中，該封裝膠材復形成於該第二封裝體上之金屬層上。
  9. 如申請專利範圍第3或5項所述之封裝結構，其中，該導電孔係具有複數個。
  10. 一種封裝結構之製法，係包括：提供一封裝件，該封裝件具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；形成金屬層於該第一封裝體及第二封裝體上；以及將該第一封裝體上之金屬層進行圖案化製程，以形成第一天線於該第一封裝體表面上。
  11. 如申請專利範圍第10項所述之封裝結構之製法，復包括形成封裝膠材於該第一封裝體上，且覆蓋該第一天線。
  12. 如申請專利範圍第11項所述之封裝結構之製法，復包括形成導電孔於該封裝膠材中，該導電孔之一端接觸該第一天線，而該導電孔之另一端係外露於該封裝膠體表面。
  13. 如申請專利範圍第12項所述之封裝結構之製法，復包括形成第二天線於該封裝膠材表面上，以接觸該導電孔外露之一端。
  14. 一種封裝結構之製法，係包括：提供一封裝件，該封裝件具有基板、設於該基板上之第一封裝體及第二封裝體，且該第一封裝體與該第二封裝體之間具有間距；形成金屬層於該第一封裝體及第二封裝體上；形成封裝膠材於該第一封裝體上之金屬層上；形成導電孔於該封裝膠材中，該導電孔之一端接觸該第一封裝體上之金屬層，而該導電孔之另一端係外露於該封裝膠體表面；以及進行圖案化製程，形成天線於該封裝膠材表面上，以接觸該導電孔外露之一端。
  15. 如申請專利範圍第10或14項所述之封裝結構之製法，其中，該基板係為導線架、軟板或印刷電路板。
  16. 如申請專利範圍第10或14項所述之封裝結構之製法，其中，該第一或第二封裝體中具有電子元件。
  17. 如申請專利範圍第10或14項所述之封裝結構之製法，其中，該金屬層係以濺鍍方式形成。
  18. 如申請專利範圍第11或14項所述之封裝結構之製法，其中，該封裝膠材復形成於該第二封裝體上之金屬層上。
  19. 如申請專利範圍第12或14項所述之封裝結構之製法，其中，該導電孔係具有複數個。
  20. 如申請專利範圍第10或14項所述之封裝結構之製法，其中，該圖案化製程係以雷射雕刻、電鍍或蝕刻方式進行。
TW100137484A 2011-10-17 2011-10-17 封裝結構及其製法 TWI433291B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100137484A TWI433291B (zh) 2011-10-17 2011-10-17 封裝結構及其製法
CN201110341030.5A CN103050482B (zh) 2011-10-17 2011-11-02 封装结构及其制法
US13/566,296 US8912959B2 (en) 2011-10-17 2012-08-03 Packaging structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137484A TWI433291B (zh) 2011-10-17 2011-10-17 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201318137A TW201318137A (zh) 2013-05-01
TWI433291B true TWI433291B (zh) 2014-04-01

Family

ID=48063075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137484A TWI433291B (zh) 2011-10-17 2011-10-17 封裝結構及其製法

Country Status (3)

Country Link
US (1) US8912959B2 (zh)
CN (1) CN103050482B (zh)
TW (1) TWI433291B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US20150048994A1 (en) * 2013-08-19 2015-02-19 Dae San Electronics Co., Ltd. Antenna module and manufacturing method thereof
TWI528632B (zh) * 2013-11-28 2016-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
WO2017184654A1 (en) 2016-04-19 2017-10-26 Skyworks Solutions, Inc. Selective shielding of radio frequency modules
CN107645033B (zh) * 2016-07-21 2020-10-02 环旭电子股份有限公司 电子模块
CN113937901A (zh) 2016-08-26 2022-01-14 纽卡润特有限公司 无线连接器***
TWI647803B (zh) * 2016-09-29 2019-01-11 矽品精密工業股份有限公司 電子封裝結構及其製法
US9859232B1 (en) * 2016-11-04 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
TWI692935B (zh) 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
TWI644479B (zh) * 2017-01-05 2018-12-11 和碩聯合科技股份有限公司 多天線裝置
US9984985B1 (en) 2017-01-13 2018-05-29 Advanced Semiconductor Engineering, Inc. Semiconductor package device with antenna array
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10622318B2 (en) * 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
TWI663701B (zh) 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN107393910A (zh) * 2017-07-05 2017-11-24 中芯长电半导体（江阴）有限公司 扇出型***级封装结构及其制备方法
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
CN110137158A (zh) * 2019-06-04 2019-08-16 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构
CN115939109A (zh) * 2022-09-29 2023-04-07 青岛歌尔微电子研究院有限公司 封装结构、封装结构的制作方法及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US6867746B2 (en) * 2002-06-03 2005-03-15 Kaga Electronics Co., Ltd. Combined EMI shielding and internal antenna for mobile products
US7724193B2 (en) * 2007-07-24 2010-05-25 Sony Ericsson Mobile Communications Ab Printed circuit boards with a multi-plane antenna and methods for configuring the same
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
CN201789073U (zh) * 2010-07-30 2011-04-06 群登科技股份有限公司 天线模块结构
JP2012085215A (ja) * 2010-10-14 2012-04-26 Panasonic Corp アンテナ装置、電子機器
KR101208241B1 (ko) * 2011-07-12 2012-12-04 삼성전기주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN103050482A (zh) 2013-04-17
TW201318137A (zh) 2013-05-01
CN103050482B (zh) 2016-08-03
US20130093629A1 (en) 2013-04-18
US8912959B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI433291B (zh) 封裝結構及其製法
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
TWI603456B (zh) 電子封裝結構及其製法
TWI491018B (zh) 半導體封裝件及其製造方法
TWI475660B (zh) 在多晶片模組中用於電磁干擾屏蔽之方法及裝置
TWI520304B (zh) 包含天線層的半導體封裝件及其製造方法
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
JP4749795B2 (ja) 半導体装置
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
TWI459521B (zh) 半導體封裝件及其製法
CN110993588B (zh) 芯片模组及其制作方法和电子设备
JP2007318076A (ja) Ｓｉｐモジュール
US20140198459A1 (en) Stacked package device and manufacturing method thereof
TW201530731A (zh) 與陶瓷基板上之射頻元件之封裝相關的元件及方法
TW200933758A (en) Semiconductor package with antenna and manufacture method thereof
TW201327765A (zh) 半導體封裝件及其製法
TWI624113B (zh) 電子模組
US20140001647A1 (en) Flip-chip electronic device and production method thereof
WO2024067830A1 (zh) 封装结构、封装结构的制作方法及电子设备
TWI523186B (zh) 具有電性屏蔽功能的模組積體電路封裝結構及其製作方法
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
KR101341436B1 (ko) 반도체 패키지 및 그 제조 방법
US8389869B2 (en) Circuit board having pad and chip package structure thereof
TWI778608B (zh) 電子封裝件及其天線結構
US20080122083A1 (en) Semiconductor module and method of manufacturing the same