TWI429085B - Thin film transistor and display device - Google Patents

Thin film transistor and display device Download PDF

Info

Publication number
TWI429085B
TWI429085B TW098134019A TW98134019A TWI429085B TW I429085 B TWI429085 B TW I429085B TW 098134019 A TW098134019 A TW 098134019A TW 98134019 A TW98134019 A TW 98134019A TW I429085 B TWI429085 B TW I429085B
Authority
TW
Taiwan
Prior art keywords
layer
film
oxide semiconductor
oxide
thin film
Prior art date
Application number
TW098134019A
Other languages
English (en)
Other versions
TW201025614A (en
Inventor
Narihiro Morosawa
Yasuhiro Terai
Toshiaki Arai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201025614A publication Critical patent/TW201025614A/zh
Application granted granted Critical
Publication of TWI429085B publication Critical patent/TWI429085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及顯示裝置
本發明係關於一種包含氧化物半導體層作為通道之薄膜電晶體(TFT：Thin Film Transistor)及包含該薄膜電晶體之顯示裝置。
氧化鋅或氧化銦鎵鋅(IGZO)等之氧化物半導體作為半導體裝置之活性層表現出優異之性質，近年來以應用於TFT、發光裝置、透明導電膜等為目標而不斷地得到開發。
例如，使用氧化物半導體之TFT與先前液晶顯示裝置中所使用之將非晶矽(a-Si:H)用於通道者相比較，電子遷移率較大，具有優異之電性特性。又，亦具有於室溫附近之低溫下亦可期待高遷移率之優點。
另一方面，已知氧化物半導體之耐熱性並不充分，由於TFT製造製程中之熱處理，會使氧或鋅等脫離而形成晶格缺陷。該晶格缺陷於電性方面會形成較淺之雜質能階，引起氧化物半導體層低電阻化。因此，會進行即使不施加閘極電壓亦流通汲極電流之常導通型(Normally On Type)即空乏型(Depression Type)動作，缺陷能階增大並且臨限電壓減小，從而導致洩漏電流增大。
先前，例如提出有利用非晶狀之氧化鋁(Al2 O3 )形成與包含氧化物半導體之通道層接觸的閘極絕緣層，以降低界面之缺陷能階(例如，參照專利文獻1)
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第3913756號說明書
[非專利文獻]
[非專利文獻1]Cetin Kilic及另外1名，n-type doping of oxides by hydrogen，「Applied Physics Letters」，2002年，第81卷，第1號，第73頁~第75頁
然而，專利文獻1所記載之結構中，係使閘極絕緣層之厚度為100nm以上，更好的是200nm以上。氧化鋁之成膜速率較緩慢，因此為了形成此種較厚之氧化鋁之層需要較長之成膜時間。
又，除了由於氧脫離而引起之晶格缺陷以外，亦報告有氫為會於氧化物半導體上形成較淺之雜質能階之元素(例如，參照非專利文獻1)。即，若氧化物半導體與大氣接觸，則大氣中之氫會將氧化物半導體中之氧還原。作為其對策，先前係於TFT上形成矽氧化物或矽氮化物等之鈍化膜(保護膜)，來抑制氫之透過。然而，此種先前之鈍化膜之保護性並不充分，因而希望開發出對氧或氫具有更高之阻隔性能之鈍化膜。
本發明係鑒於上述問題而成者，其第1目的在於提供一種可抑制氧等自氧化物半導體層上脫離並且可縮短成膜時間之薄膜電晶體及包含其之顯示裝置。
本發明之第2目的在於提供一種可抑制大氣中之氫引起氧化物半導體中之氧還原，並且可抑制氧等自氧化物半導體層上脫離之薄膜電晶體及包含其之顯示裝置。
本發明之一實施形態之第1薄膜電晶體係於閘極電極與氧化物半導體層之間包含閘極絕緣膜，且於氧化物半導體層之閘極電極側及與閘極電極相反之側，設置有包含氧化鋁之第1層與包含含有矽(Si)之絕緣材料之第2層的積層膜。
本發明之一實施形態之第2薄膜電晶體係於基板上依序包含閘極電極、閘極絕緣膜、氧化物半導體層、通道保護膜、源極‧汲極電極及鈍化膜，且鈍化膜包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。
本發明之一實施形態之第1顯示裝置包括薄膜電晶體及顯示元件，且薄膜電晶體係由上述本發明之第1薄膜電晶體構成。
本發明之一實施形態之第2顯示裝置包括薄膜電晶體及顯示元件，且薄膜電晶體係由上述本發明之第2薄膜電晶體構成。
本發明之一實施形態之第1薄膜電晶體中，由於係於氧化物半導體層之閘極電極側及與閘極電極相反之側，設置有包含氧化鋁之第1層與包含含有矽(Si)之絕緣材料之第2層的積層膜，因此氧化物半導體層形成為由包含氧化鋁之第1層自兩側夾持之結構。藉此，可抑制氧等自氧化物半導體層上脫離，從而使電性特性穩定。又，由於第2層係包含含有矽(Si)之絕緣材料，因此與先前之氧化鋁單層之閘極絕緣層相比，成膜時間縮短。
本發明之一實施形態之第2薄膜電晶體中，鈍化膜包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。因此，可抑制氫透過至氧化物半導體層，從而抑制因大氣中之氫而引起氧化物半導體中之氧還原。又，可抑制氧等自氧化物半導體層上脫離，從而使薄膜電晶體之臨限電壓穩定，抑制斷態電流(OFF-state current)增大。
根據本發明之一實施形態之第1薄膜電晶體，由於係於氧化物半導體層之閘極電極側及與閘極電極相反之側，設置有包含氧化鋁之第1層與包含含有矽(Si)之絕緣材料之第2層的積層膜，因此可將氧化物半導體層藉由包含氧化鋁之第1層自兩側夾持。藉此，可抑制氧等自氧化物半導體層上脫離，從而使電性特性穩定化。又，藉由使第2層包含含有矽(Si)之絕緣材料，與先前之氧化鋁單層之閘極絕緣層相比，可縮短成膜時間。
根據本發明之一實施形態之第2薄膜電晶體，係使鈍化膜包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。藉此，可抑制因大氣中之氫而引起氧化物半導體中之氧還原，並且可抑制氧等自氧化物半導體層上脫離。
以下，參照圖示，對本發明之實施形態進行詳細說明。再者，說明係按照以下順序進行。
1.第1實施形態(於第1薄膜電晶體中，使閘極絕緣膜、通道保護層及鈍化膜為積層膜之例)
2.第2實施形態(於第2薄膜電晶體中單層之鈍化膜之例)
3.第3實施形態(於第2薄膜電晶體中積層之鈍化膜之例)
4.變形例1(於第1薄膜電晶體中，使閘極絕緣膜及通道保護層為積層膜之例)
5.變形例2(於第1薄膜電晶體中，使閘極絕緣膜及鈍化膜為積層膜之例)
(第1實施形態)
圖1係表示本發明之第1實施形態之顯示裝置之構成的圖。該顯示裝置係用作超薄型有機發光彩色顯示裝置等者，例如係如下者：於下述TFT基板1上形成包含作為顯示元件之下述複數個有機發光元件10R、10G、10B的像素PXLC配置成矩陣狀之顯示區域110，並且於該顯示區域110之周邊，形成有作為訊號部之水平選擇器(HSEL)121、作為掃描部之寫入掃描器(WSCN，write scanner)131及電源掃描器(DSCN)132。
於顯示區域110中，於行方向上配置有訊號線DTL101~10n，於列方向上配置有掃描線WSL101~10m及電源線DSL101~10m。於各訊號線DTL與各掃描線WSL之交叉點，設置有包含有機發光元件PXLC(10R、10G、10B中之任一者(子像素))之像素電路140。各訊號線DTL連接於水平選擇器121，自該水平選擇器121將影像訊號供給至訊號線DTL。各掃描線WSL連接於寫入掃描器131。各電源線DSL連接於電源線掃描器132。
圖2係表示像素電路140之一例之圖。像素電路140為主動型驅動電路，包含：取樣用電晶體3A及驅動用電晶體3B、保持電容3C、及包含有機發光元件PXLC之發光元件3D。取樣用電晶體3A之閘極連接於對應之掃描線WSL101，其源極及汲極之一方連接於對應之訊號線DTL101，另一方連接於驅動用電晶體3B之閘極g。驅動用電晶體3B之汲極d連接於對應之電源線DSL101，源極s連接於發光元件3D之陽極。發光元件3D之陰極連接於接地配線3H。再者，該接地配線3H係配線為對所有像素PXLC共通。保持電容3C係連接於驅動用電晶體3B之源極s與閘極g之間。
取樣用電晶體3A根據自掃描線WSL101供給之控制訊號而導通，對自訊號線DTL101供給之影像訊號之訊號電位進行取樣且保持於保持電容3C中。驅動用電晶體3B自處於第1電位之電源線DSL101接收電流之供給，且根據保持於保持電容3C中之訊號電位而將驅動電流供給至發光元件3D。發光元件3D藉由所供給之驅動電流，以與影像訊號之訊號電位對應之亮度進行發光。
圖3係表示構成圖2所示之取樣用電晶體3A及驅動用電晶體3B之TFT20之剖面構成圖。TFT20例如為於基板10上依序包含閘極電極21、閘極絕緣膜22、氧化物半導體層23、通道保護層24、源極‧汲極電極25及鈍化膜26之氧化物半導體電晶體。此處所謂氧化物半導體，係指鋅、銦、鎵、錫或該等之混合物之氧化物，已知其等顯示出優異之半導體特性。
閘極電極21係藉由施加於TFT20之閘極電壓控制氧化物半導體層23中之電子密度者，例如具有厚度為50nm之鉬(Mo)層、與厚度為400nm之鋁(Al)層或鋁合金層之雙層結構。作為鋁合金層，例如可列舉鋁-釹合金層。
閘極絕緣膜22、通道保護層24及鈍化膜26分別具有包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構。藉此，於該顯示裝置中，可抑制氧等自氧化物半導體層23上脫離，並且可縮短閘極絕緣膜22、通道保護層24及鈍化膜26之成膜時間。
第1層31係藉由氧化鋁優異之阻氣耐性，而抑制氧等自氧化物半導體層23上脫離，從而抑制氧化物半導體中之載體濃度發生變化，使TFT20之電性特性穩定化者。
第2層32係用以於不引起TFT20之特性劣化之情況下，縮短閘極絕緣膜22、通道保護層24及鈍化膜26之成膜時間者。第2層32例如較好的是包含氧化矽膜、氮化矽膜及氮氧化矽膜中之至少一者。
氧化物半導體受到氧或水分之影響後，半導體中之載體濃度會發生較大變化。其結果，於較多之情形時，會由於TFT20之長時間驅動，或於TFT20之製造製程中，使TFT20之電性特性發生變化。因此，藉由以閘極絕緣膜22之第1層31、與通道保護層24之第1層31夾持氧化物半導體層23，可降低氧等氣體之影響，從而實現TFT20之電性特性之穩定化及可靠性之提昇。
第1層31及第2層32較好的是使第1層31位於氧化物半導體層23側而積層。其原因在於，可直接以閘極絕緣膜22之第1層31與通道保護層24之第1層31夾持氧化物半導體層23，獲得更高之效果。
除此之外，再藉由鈍化膜26之第1層31覆蓋氧化物半導體層23，可進一步提高TFT20之穩定性及可靠性，可獲得更高之效果。
閘極絕緣膜22之第1層31之厚度例如較好的是10nm以上、100nm以下，第2層32之厚度例如較好的是100nm以上、600nm以下。通道保護層24之第1層31之厚度例如較好的是10nm以上、100nm以下，第2層32之厚度例如較好的是100nm以上、600nm以下。鈍化膜26之第1層31之厚度例如較好的是10nm以上、100nm以下，第2層32之厚度例如較好的是100nm以上、600nm以下。
氧化物半導體層23例如厚度為20nm以上、100nm以下，包含氧化銦鎵鋅(IGZO)。
源極‧汲極電極25包含鉬、鋁、鈦等金屬或該等之多層膜。作為源極‧汲極電極25之具體構成，例如較好的是自氧化物半導體層23之側，積層厚度為50nm之鉬層25A、厚度為500nm之鋁層25B及厚度為50nm之鈦層25C的積層膜。其理由如下所述。於下述有機發光元件10R、10G、10B之陽極52包含以鋁為主成分之金屬之情形時，必需使用含有磷酸‧硝酸、乙酸等之混合液對陽極52進行濕式蝕刻。此時，鈦層25C之蝕刻率非常低，因此可殘留於基板10側。其結果，可將下述有機發光元件10R、10G、10B之陰極55與基板10側之鈦層25C連接。
再者，根據TFT20之用途‧應用，源極‧汲極電極25亦可包含鉬層、鋁層及鉬層之積層膜，或鈦層、鋁層及鈦層之積層膜。
圖4係表示顯示區域110之剖面構成的圖。顯示區域110中發出紅色光之有機發光元件10R、發出綠色光之有機發光元件10G、及發出藍色光之有機發光元件10B依序整體上形成為矩陣狀。再者，有機發光元件10R、10G、10B具有帶形之平面形狀，相鄰有機發光元件10R、10G、10B之組合構成一個像素(Pixel)。
有機發光元件10R、10G、10B分別具有如下構成，即，於TFT基板1上，隔著平坦化絕緣膜51而依序積層有陽極(Anode)52、電極間絕緣膜54、包含後述發光層之有機層53、及陰極(Cathode)55。
對於此種有機發光元件10R、10G、10B，視需要使用氮化矽(SiN)或氧化矽(SiO)等之保護層56將其被覆，進而於該保護層56上，隔著熱硬化型樹脂或紫外線硬化型樹脂等之接著層60，於整個面上貼合包含玻璃等之密封用基板71而將其密封。密封用基板71中，亦可視需要設置彩色濾光片72及形成為黑矩陣之光遮蔽膜(未圖示)。
平坦化絕緣膜51係用以使形成有像素驅動電路140，且該像素驅動電路140含有包含上述TFT20之取樣用電晶體3A及驅動用電晶體3B的TFT基板1之表面平坦化。平坦化絕緣膜51由於要形成微細之連接孔51A，因而較好的是由圖案精度良好之材料形成。作為平坦化絕緣膜51之形成材料，例如可列舉：聚醯亞胺等有機材料、或氧化矽(SiO2 )等無機材料。圖2中所示之驅動電晶體3B係經由平坦化絕緣膜51上所設置的連接孔51A而與陽極52電性連接。
陽極52係與有機發光元件10R、10G、10B分別對應地形成。又，陽極52具有作為使發光層上產生之光反射的反射電極之功能，就提高發光效率方面考慮，較理想的是具有儘可能較高之反射率。陽極52例如厚度為100nm以上、1000nm以下，包含銀(Ag)、鋁(Al)、鉻(Cr)、鈦(Ti)、鐵(Fe)、鈷(Co)、鎳(Ni)、鉬(Mo)、銅(Cu)、鉭(Ta)、鎢(W)、鉑(Pt)或金(Au)等金屬元素之單體或合金。
電極間絕緣膜54係用以確保陽極52與陰極55之絕緣性，並且使發光區域準確地形成為所期望形狀者，例如包含聚醯亞胺等有機材料、或氧化矽(SiO2 )等無機絕緣材料。電極間絕緣膜54對應於陽極52之發光區域具有開口部。再者，有機層53及陰極55不僅於發光區域可連續設置，於電極間絕緣膜54上亦可連續設置，產生發光之部分僅為電極間絕緣膜54之開口部。
有機層53例如具有自陽極52之側依序積層有電洞注入層、電洞傳輸層、發光層及電子傳輸層(均未圖示)之構成，該等之中發光層以外之層可視需要設置。又，有機層53可根據有機發光元件10R、10G、10B之發光色之不同而分別為不同的構成。電洞注入層係用以提高電洞注入效率之層，且係用以防止洩漏之緩衝層。電洞傳輸層係用以提高對發光層之電洞輸送效率之層。發光層係藉由施加電場而引起電子與電洞之再結合，從而產生光之層。電子傳輸層係用以提高對發光層之電子輸送效率之層。再者，有機層53之形成材料可為普通之低分子或高分子有機材料，並無特別限定。
陰極55例如厚度為5nm以上、50nm以下，包含鋁(Al)、鎂(Mg)、鈣(Ca)、鈉(Na)等金屬元素之單體或合金。其中，較好的是鎂與銀之合金(MgAg合金)、或鋁(Al)與鋰(Li)之合金(AlLi合金)。又，陰極55亦可包含ITO(銦‧錫複合氧化物)或IZO(銦‧鋅複合氧化物)。
該顯示裝置例如可利用如下方式製造。
(形成TFT基板1之步驟)
首先，於包含玻璃之基板10上，藉由例如濺鍍法，形成例如厚度為50nm之鉬(Mo)層、與厚度為400nm之鋁(Al)層或鋁合金層之雙層結構。繼而，對該雙層結構實施光微影及蝕刻，藉此如圖5(A)所示，形成閘極電極21。
繼而，如同圖5(A)所示，於基板10之整個面，藉由例如電漿CVD(Chemical Vapor Deposition：化學氣相沈積)法，形成上述厚度且包含上述材料之閘極絕緣膜22之第2層32。
之後，如圖5(B)所示，藉由例如原子層成膜法或濺鍍法，形成上述厚度且包含上述材料之閘極絕緣膜22之第1層31。
形成閘極絕緣膜22之第1層31之後，如同圖5(B)所示，藉由例如使用氧化鋅等之氧化物靶材之濺鍍法，形成上述厚度且包含上述材料之氧化物半導體層23。此時，例如於使氧化物半導體層23包含IGZO之情形時，使用以IGZO之陶瓷作為靶材之DC(Direct-Current，直流)濺鍍法，藉由氬(Ar)與氧(O2 )之混合氣體之電漿放電而於基板10上形成氧化物半導體層23。並且，係於電漿放電之前對真空容器內排氣直至真空度達到1×10-4 Pa以下為止，然後導入氬與氧之混合氣體。又，例如使氧化物半導體層23包含氧化鋅之情形時，藉由以氧化鋅之陶瓷作為靶材之RF(Radio Frequency，射頻)濺鍍法，或使用鋅之金屬靶材於含有氬與氧之氣體環境中，藉由DC濺鍍法而形成氧化物半導體層23。
形成氧化物半導體層23後，如同圖5(B)所示，藉由例如原子層成膜法或濺鍍法，形成上述厚度且包含上述材料之通道保護層24之第1層31。
此時，較好的是藉由濺鍍法連續地形成閘極絕緣膜22之第1層31、氧化物半導體層23、及通道保護層24之第1層31。若如此，則氧化物半導體層23不會暴露於大氣中而可於真空中形成，於氧化物半導體層23與閘極絕緣膜22之第1層31之接合界面、及氧化物半導體層23與通道保護層24之第1層31之接合界面，可形成缺陷或固定電荷較少之良好界面。藉此，可獲得良好之電晶體特性及可靠性。
形成通道保護層24之第1層31後，如圖5(C)所示，藉由例如CVD法，形成上述厚度且包含上述材料之通道保護層24之第2層32，且藉由光微影及蝕刻，將通道保護層24之第1層31及第2層32成形為特定之形狀。
繼而，如圖6(A)所示，藉由光微影及蝕刻，將氧化物半導體層23成形為特定之形狀。
之後，藉由例如濺鍍法，形成厚度為50nm之鈦層25A、厚度為500nm之鋁層25B及厚度為50nm之鉬層25C，且藉由光微影及蝕刻成形為特定之形狀。此時，例如藉由使用含有磷酸、硝酸及乙酸之混合液之濕式蝕刻將鉬層25C及鋁層25B蝕刻後，藉由使用氯系氣體之乾式蝕刻對鈦層25A進行蝕刻。藉此，如圖6(B)所示，形成源極‧汲極電極25。
形成源極‧汲極電極25後，如圖6(C)所示，藉由例如原子層成膜法或濺鍍法，形成上述厚度且包含上述材料之鈍化膜26之第1層31。利用原子層成膜法之情形時，係將作為原料氣體之三甲基鋁氣體導入至真空腔室中，於基板10之表面形成原子層之鋁膜。繼而，將利用電漿激發臭氧氣體或氧氣所得之氧自由基導入至基板10之表面，使鋁膜氧化。最初形成之鋁膜為原子層之厚度，因此可藉由臭氧或氧自由基而容易地使其氧化，可於基板10整個面上形成均勻之氧化鋁膜。之後，藉由重複鋁膜之形成與氧化製程，可形成包含所期望之厚度之氧化鋁膜的第1層31。該方法中，無需使氧化鋁膜中之氧濃度為不足，而可採用達到化學計量比之組成。因此，可使鋁與氧之組成比達到理想之2：3，從而可形成具有優異之電性特性與阻氣耐性之第1層31。又，藉由使用原子層成膜法，可於抑制產生使氧化物半導體層23之電性特性劣化之氫之狀態下，形成緻密之包含氧化鋁之第1層31。
之後，藉由例如CVD法，形成上述厚度且包含上述材料之鈍化膜26之第2層32。藉由以上，形成包含圖3所示之TFT20之TFT基板1。
(形成有機發光元件10R、10G、10B之步驟)
首先，於TFT基板1之整個面上塗佈感光性樹脂，進行曝光及顯影，藉此形成平坦化絕緣膜51及連接孔51A，進行煅燒。繼而，藉由例如直流濺鍍，使包含上述材料之陽極52成膜，使用例如微影技術選擇性地進行蝕刻，圖案化成特定之形狀。繼而，藉由例如CVD法形成上述厚度且包含上述材料之電極間絕緣膜54，使用例如微影技術形成開口部。之後，藉由例如蒸鍍法，使包含上述材料之有機層53及陰極55依序成膜，藉此形成有機發光元件10R、10G、10B。繼而，利用包含上述材料之保護膜56覆蓋有機發光元件10R、10G、10B。
之後，於保護膜56上形成接著層60。然後，設置彩色濾光片72，準備包含上述材料之密封用基板71，使接著層60位於中間而將TFT基板1與密封用基板71貼合。藉由以上，完成圖4所示之顯示裝置。
於該顯示裝置中，取樣用電晶體3A根據自掃描線WSL供給之控制訊號而導通，對自訊號線DTL供給之影像訊號之訊號電位進行取樣，且保持於保持電容3C中。又，自處於第1電位之電源線DSL將電流供給至驅動用電晶體3B，根據保持於保持電容3C中之訊號電位，將驅動電流供給至發光元件3D(有機發光元件10R、10G、10B)。發光元件3D(有機發光元件10R、10G、10B)藉由所供給之驅動電流，以與影像訊號之訊號電位對應之亮度進行發光。該光透過陰極55、彩色濾光片72及密封用基板71而射出。
此處，由於閘極絕緣膜22、通道保護層24及鈍化膜26分別具有包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構，因此氧化物半導體層23形成為由包含氧化鋁之第1層31自兩側夾持之結構。藉此，可抑制氧等自氧化物半導體層23上脫離，使TFT20之臨限電壓穩定從而抑制斷開電流增大。藉此，可使TFT20之洩漏電流減小，從而進行高亮度之明亮之顯示。又，第2層32由於係包含含有矽(Si)之絕緣材料，因此與先前之氧化鋁單層之閘極絕緣層相比，成膜時間縮短。
進而，由於TFT20之特性亦變得均勻，因此可獲得無不均之均勻顯示品質。此外，TFT20之長時間驅動時之可靠性亦提高。
如此，於本實施形態中，由於係使閘極絕緣膜22、通道保護層24及鈍化膜26分別形成為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構，因此可以包含氧化鋁之第1層31將氧化物半導體層23自兩側夾持。藉此，可抑制氧等自氧化物半導體層23上脫離，使TFT20之電性特性穩定化。又，藉由使第2層32包含含有矽(Si)之絕緣材料，與先前之氧化鋁單層之閘極絕緣層相比，可縮短成膜時間。
尤其，由於對於第1層31及第2層32，係使第1層31位於氧化物半導體層23側而積層，因此可以閘極絕緣膜22之第1層31與通道保護層24之第1層31直接夾持氧化物半導體層23，可獲得更高之效果。
又，尤其是由於係使閘極絕緣膜22、通道保護層24及鈍化膜26分別為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構，因此可以閘極絕緣膜22之第1層31、與通道保護層24之第1層31夾持氧化物半導體層23，並且可以鈍化膜26之第1層31加以覆蓋，從而可進一步提高TFT20之穩定性及可靠性，可獲得更高之效果。
(變形例1)
再者，上述第1實施形態中，係就使閘極絕緣膜22、通道保護層24及鈍化膜26分別形成為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構之情形進行了說明。然而，亦可如圖7所示，僅使閘極絕緣膜22及通道保護層24分別形成為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構。於如此之情形時，亦可藉由以閘極絕緣膜22之第1層31、與通道保護層24之第1層31夾持氧化物半導體層23，而降低氧等氣體之影響，從而可實現TFT20之電性特性之穩定化及可靠性之提昇。
於此情形時，鈍化膜26例如厚度為300nm左右，包含氧化鋁膜、氧化矽膜、氮化矽膜及氮氧化矽膜中之至少一者。
(變形例2)
又，亦可如圖8所示，僅使閘極絕緣膜22及鈍化膜26分別形成為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構。於如此之情形時，亦可藉由以閘極絕緣膜22之第1層31與鈍化膜26之第1層31夾持氧化物半導體層23，而降低氧等氣體之影響，從而可實現TFT20之電性特性之穩定化及可靠性之提昇。
於此情形時，通道保護層24例如厚度為300nm，包含氧化鋁膜、氧化矽膜、氮化矽膜及氮氧化矽膜中之至少一者。
(變形例3)
又，例如於上述實施形態中，係就使鈍化膜26之第1層31位於氧化物半導體層23側而積層第1層31及第2層32之情形進行了說明，但亦可如圖9所示，使第2層32位於氧化物半導體層23側而進行積層。對於閘極絕緣膜22及通道保護層24，亦可使第2層32位於氧化物半導體層23側而積層第1層31及第2層32。
(第2實施形態)
圖10係表示本發明之第2實施形態之薄膜電晶體(TFT)20B之剖面構成的圖。該TFT20B除了鈍化膜26B之構成不同以外，具有與上述第1實施形態之TFT20相同之構成。藉此，對於對應之構成要素附上同一符號進行說明。
基板10、閘極電極21及源極‧汲極電極25係與第1實施形態為相同構成。
閘極絕緣膜22B係包含氧化矽膜、氮化矽膜、氮氧化矽膜及氧化鉿膜、氧化鋁膜、氧化鉭膜、氧化鋯膜或該等之氮氧化膜中之至少一種絕緣膜。又，藉由形成為該等之兩種以上之絕緣膜31B、32B之積層結構，可改善與氧化物半導體層23B之界面特性，或可防止基板10中所含之雜質擴散至氧化物半導體層23B中。
氧化物半導體層23B可與第1實施形態同樣包含氧化銦鎵鋅(IGZO)，此外亦可含有錫(Sn)、鈦等元素。氧化物半導體層23B之厚度例如為20nm至100nm左右。
通道保護層24B係包含氧化矽膜、氮化矽膜、氮氧化矽膜及氧化鉿膜、氧化鋁膜、氧化鉭膜、氧化鋯膜或該等之氮氧化膜中之至少一種絕緣膜。
鈍化膜26B係包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。藉此，於該TFT20B中，可抑制因大氣中之氫而引起氧化物半導體中之氧還原，並且可抑制氧等自氧化物半導體層上脫離。
其中，鈍化膜26B較好的是包含鋁之氮氧化物或氮化物。其原因在於可獲得更高之效果。
鈍化膜26B之密度例如較好的是3.0g/cm3 以上、4.0g/cm3 以下。其原因在於，可提高防止因製造步驟中或大氣中之氫而引起氧化物半導體還原、因熱處理而引起氧化物半導體中之氧脫離的阻隔功能。通常，鈍化膜之密度較高時可降低氧或氫之透過性，因此係優異之保護膜。另外，理想之氧化鋁(Al2 O3 )基體之密度為4.0g/cm3 。
鈍化膜26B例如為單層膜。鈍化膜26B之厚度例如較好的是10nm以上、1000nm以下，具體而言為50nm左右。
該TFT20B例如可利用以下方式製造。
圖11及圖12係按照步驟順序表示該TFT20B之製造方法的圖。首先，如圖11(A)所示，準備與上述第1實施形態相同之基板10，於該基板10之整個面上，如圖11(B)所示，藉由例如濺鍍法或CVD法，形成包含上述材料之閘極電極21。
繼而，如同圖11(B)所示，於基板10及閘極電極21上之整個面形成包含上述材料之閘極絕緣膜22B之膜32B。
繼而，如圖11(C)所示，於閘極絕緣膜22B之膜32B上，依序形成上述厚度且包含上述材料之閘極絕緣膜22B之膜31B、氧化物半導體層23B及通道保護層24B。於使氧化物半導體膜23B包含氧化銦鎵鋅(IGZO)之情形時，係使用以氧化銦鎵鋅之陶瓷作為靶材之DC濺鍍法，藉由氬(Ar)與氧(O2 )之混合氣體之電漿放電而於基板10上形成氧化物半導體。再者，係於電漿放電之前對真空容器內排氣直至真空度達到1×10-4 Pa以下為止，然後導入氬與氧之混合氣體。於使用氧化鋅作為氧化物半導體層23B之材料之情形時，可使用以氧化鋅之陶瓷作為靶材之RF濺鍍法，或利用鋅之金屬靶材，於含有氬與氧之氣體環境中使用DC濺鍍法形成作為氧化物半導體層23B之氧化鋅膜。
之後，如圖12(A)所示，藉由例如光微影及蝕刻使通道保護層24B圖案化，成形為特定之形狀。
使通道保護層24B圖案化後，藉由例如濺鍍法，例如依序分別以50nm、500nm、50nm左右之厚度形成鈦層25A、鋁層25B、鈦層25C。繼而，藉由使用氯系氣體之乾式蝕刻，使鈦層25A、鋁層25B及鈦層25C圖案化，藉此如圖12(B)所示，形成源極‧汲極電極25。再者，對於源極‧汲極電極25而言，於應用於液晶面板驅動用之薄膜電晶體之情形等，亦可使用鉬、鋁之積層膜。
形成源極‧汲極電極25後，如圖12(C)所示，形成上述厚度且包含上述材料之鈍化膜26B。鈍化膜26B較好的是藉由濺鍍法形成。以下，對其理由進行說明。
例如一般認為氧化鋁之化學計量膜密度約為3.5g/cm3 ~4g/cm3 ，以稱為理想之薄膜之成膜方法的ALD(原子層沈積法，Atomic Layer Deposition)成膜之氧化鋁可實現良好之可靠性。然而，存在成膜需要較長時間而導致量產時產出緩慢、以及必需使用鋁之有機金屬等課題。
另一方面，若採用濺鍍法則可縮短成膜時間，但另一方面成膜之氧化鋁膜存在大量氧缺陷，因此無法獲得如ALD成膜之氧化鋁般之可靠性。因此，較好的是於氧化鋁膜(鈍化膜26B)成膜時添加氮氣。藉此，可以氮補償氧缺陷，形成密度更高之緻密之鈍化膜26B。作為具體之氮氣之添加條件，例如較好的是相對於全壓0.1~5Pa，添加0.1~70%之氮氣或氨(NH3 )氣體。
圖13係表示研究氮氣添加量與氧化氮化鋁之密度之相關關係之結果的圖，對於未添加氮氣之情形、氮氣添加量較少之情形、氮氣添加量較大之情形，表示各9樣品之結果及該等之平均值。由圖13可知，藉由添加氮氣，氧化氮化鋁膜之密度增加約0.2g/cm3 。又，藉由提高添加之氮氣之濃度可進一步提高密度。
該TFT20B可與上述第1實施形態同樣地構成顯示裝置。顯示裝置之製造方法與上述第1實施形態相同。
使用該TFT20B之顯示裝置係以與上述第1實施形態相同之方式進行動作。此處，TFT20B之鈍化膜26B係包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。因此，可抑制氫透過至氧化物半導體層23B，且可抑制因大氣中之氫而引起氧化物半導體層23B中之氧還原。又，可抑制氧等自氧化物半導體層23B上脫離，使TFT20B之臨限電壓穩定，抑制斷態電流增大。藉此，使TFT20B之洩漏電流減小，可進行高亮度之明亮之顯示。又，TFT20B之特性亦變得均勻，因此可獲得無不均之均勻之顯示品質。此外，TFT20之驅動之可靠性亦提高。
如此，於本實施形態中，係使鈍化膜26B包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物。藉此，可抑制因大氣中之氫而引起氧化物半導體中之氧還原，並且可抑制氧等自氧化物半導體層上脫離。
(第3實施形態)
圖14係表示本發明之第3實施形態之薄膜電晶體(TFT)20C之剖面構成的圖。該TFT20C除了鈍化膜26C為積層膜以外，具有與上述第2實施形態之TFT20B相同之構成，可以相同方式製造。因此，對於對應之構成要素附上同一符號，且省略其說明。
具體而言，鈍化膜26C為包括包含含有鋁(Al)之氧化物之下層35C、與包含含有鋁(Al)之氮氧化物或氮化物之上層36C的積層膜。使鈍化膜26C形成為如此之理由如下所述。
使鈍化膜26C形成為上述之氧化物之單層膜之情形時，藉由濺鍍成膜時於氧氣環境中進行處理，氧化物半導體層23B之氧脫離得到抑制，從而可於電晶體特性穩定之狀態下進行製程。另一方面，使鈍化膜26C形成為上述之氮氧化物或氮化物之單層膜之情形時，由於如第2實施形態所說明般係於濺鍍成膜時添加氮氣，因此有可能會使上述氧氣環境之效果減弱，導致電晶體特性劣化。藉由使鈍化膜26C形成為上述積層膜，可利用包含含有鋁(Al)之氧化物之下層35C抑制氧化物半導體層23B之氧脫離，並且利用包含含有鋁(Al)之氮氧化物或氮化物之上層36C抑制氫之透過。
圖15係表示對使鈍化膜形成為氧化鋁之單層膜之情形、與形成為氧化鋁之下層35B及氮氧化鋁之上層36C的積層膜之情形，檢查施加BTS(Bias Temperature Stress，偏壓溫度應力)後臨限電壓之偏移量之結果的圖。由圖15可知，於使鈍化膜26B形成為積層膜之情形時，與為單層膜之情形時相比，臨限電壓之偏移量減小。即，藉由使鈍化膜26B形成為上述積層膜，可使TFT20C之臨限電壓更加穩定，從而抑制斷態電流增大。又，薄膜電晶體之驅動之可靠性亦提高。
該TFT20C可與上述第1及第2實施形態同樣地構成地顯示裝置。顯示裝置之製造方法、作用及效果與上述第1及第2實施形態相同。
如此，於本實施形態中，係使鈍化膜26C形成為積層膜，具體而言包括包含含有鋁(Al)之氧化物之下層35C、與包含含有鋁(Al)之氮氧化物之上層36C。藉此，可藉由包含含有鋁(Al)之氧化物之下層35C抑制氧化物半導體層23B之氧脫離，並且藉由包含含有鋁(Al)之氮氧化物之上層36C抑制氫之透過。
再者，於上述第3實施形態中，係對使鈍化膜26C形成為包含氧化鋁之下層35C、與包含氮氧化鋁之上層36C之積層膜的情形進行了說明，但亦可將鋁以外之金屬氧化膜與金屬氮氧化膜積層。進而，亦可為2層以上之多層膜。
(模組及應用例)
以下，對上述實施形態中所說明之顯示裝置之應用例進行說明。上述實施形態之顯示裝置可用作電視裝置、數位相機、筆記型個人電腦、行動電話等移動終端裝置或視訊攝影機等將自外部輸入之影像訊號或內部生成之影像訊號顯示為圖像或影像的所有領域之電子設備的顯示裝置。
(模組)
將上述實施形態之顯示裝置例如製成圖16所示之模組，組入至下述應用例1~5等之各種電子設備中。該模組例如為如下所述者：於基板10之一邊設置自密封用基板71及接著層60露出之區域210，於該露出區域210中，使訊號線驅動電路120及掃描線驅動電路130之配線延長而形成外部連接端子(未圖示)。於外部連接端子上，設置用以輸入輸出訊號之可撓性印刷配線基板(FPC：Flexible Printed Circuit)220。
(應用例1)
圖17係表示應用上述實施形態之顯示裝置之電視裝置之外觀的圖。該電視裝置例如包括包含面板310及濾光片玻璃320之影像顯示畫面部300，該影像顯示畫面部300係包含上述各實施形態之顯示裝置。
(應用例2)
圖18係表示應用上述實施形態之顯示裝置之數位相機之外觀的圖。該數位相機例如包括閃光用之發光部410、顯示部420、選單開關430及快門按鈕440，該顯示部420係包含上述各實施形態之顯示裝置。
(應用例3)
圖19係表示應用上述實施形態之顯示裝置之筆記型個人電腦之外觀的圖。該筆記型個人電腦例如包括本體510、用以進行文字等之輸入操作之鍵盤520及顯示圖像之顯示部530，該顯示部530係包含上述各實施形態之顯示裝置。
(應用例4)
圖20係表示應用上述實施形態之顯示裝置之視訊攝影機之外觀的圖。該視訊攝影機例如包括本體部610、設置於該本體部610之前方側面之被寫體攝影用鏡頭620、攝影時之開始/停止開關630及顯示部640，該顯示部640係包含上述各實施形態之顯示裝置。
(應用例5)
圖21係表示應用上述實施形態之顯示裝置之行動電話機之外觀的圖。該行動電話機例如係將上側殼體710與下側殼體720利用連結部(鉸鏈部)730而連結者，包括顯示器740、副顯示器750、圖片燈760及相機770。該顯示器740或副顯示器750係包含上述各實施形態之顯示裝置。
以上，列舉實施形態對本發明進行了說明，但本發明並不限定於上述實施形態，而可進行各種變形。例如，於上述第1實施形態中，係對將閘極絕緣膜22、通道保護層24及鈍化膜26之全部或一部分，分別形成為包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層結構的情形進行了說明。然而，亦可除閘極絕緣膜22、通道保護層24及鈍化膜26以外，於氧化物半導體層23之閘極電極21側及與閘極電極21相反之側，設置包含氧化鋁之第1層31與包含含有矽(Si)之絕緣材料之第2層32的積層膜。
又，例如上述實施形態等中所說明之各層之材料及厚度、或成膜方法及成膜條件等並無限定，可使用其他材料及厚度，或採用其他成膜方法及成膜條件。
進而，於上述實施形態等中，具體地列舉了有機發光元件10R、10B、10G之構成進行了說明，但有機發光元件10R、10B、10G無需包含所有層，又，亦可進而包含其他層。
此外，本發明除了有機發光元件以外，亦可應用於使用液晶顯示元件、無機電致發光元件、或電沈積型或電子呈色型之顯示元件等其他顯示元件的顯示裝置中。
1．．．TFT基板
3A．．．取樣用電晶體
3B．．．驅動用電晶體
3C．．．保持電容
3D．．．發光元件
3H．．．接地配線
10．．．基板
10R、10B、10G．．．有機發光元件
20、20B、20C．．．TFT(薄膜電晶體)
21．．．閘極電極
22、22B．．．閘極絕緣膜
23、23B．．．氧化物半導體層
24、24B．．．通道保護層
25．．．源極‧汲極電極
25A．．．鉬層、鈦層
25B．．．鋁層
25C．．．鈦層、鉬層
26、26B、26C．．．鈍化膜
31．．．第1層
31B、32B．．．絕緣膜
32．．．第2層
35C．．．下層
36C．．．上層
51．．．平坦化絕緣膜
51A．．．連接孔
52．．．陽極
53．．．有機層
54．．．電極間絕緣膜
55．．．陰極
56．．．保護層
60．．．接著層
71．．．密封用基板
72．．．彩色濾光片
110．．．顯示區域
120．．．訊號線驅動電路
121．．．水平選擇器
130．．．掃描線驅動電路
131．．．寫入掃描器
132．．．電源掃描器
140．．．像素電路
210．．．露出區域
220．．．可撓性印刷配線基板
300．．．影像顯示畫面部
310．．．面板
320．．．濾光片玻璃
410．．．閃光用之發光部
420、530、640．．．顯示部
430．．．選單開關
440．．．快門按鈕
510．．．本體
520．．．鍵盤
610．．．本體部
620．．．被寫體攝影用鏡頭
630．．．攝影時之開始/停止開關
640．．．顯示部
710．．．上側殼體
720．．．下側殼體
730．．．連結部(鉸鏈部)
740．．．顯示器
750．．．副顯示器
760．．．圖片燈
770．．．相機
DTL101~10n．．．訊號線
DSL101~10m．．．電源線
d．．．汲極
g．．．閘極
PXLC．．．像素
s．．．源極
WSL101~10m．．．掃描線
圖1係表示發本明之第1實施形態之顯示裝置之構成的圖；
圖2係表示圖1所示之像素驅動電路之一例的等效電路圖；
圖3係表示圖2所示之TFT之構成的剖面圖；
圖4係表示圖1所示之顯示區域之構成的剖面圖；
圖5(A)-(C)係按照步驟順序表示圖1所示之顯示裝置之製造方法的剖面圖；
圖6(A)-(C)係表示繼圖5之後之步驟的剖面圖；
圖7係表示變形例1之TFT之構成的剖面圖；
圖8係表示變形例2之TFT之構成的剖面圖；
圖9係表示變形例3之TFT之構成的剖面圖；
圖10係表示本發明之第2實施形態之TFT之構成的剖面圖；
圖11(A)-(C)係按照步驟順序表示圖10所示之TFT之製造方法的剖面圖；
圖12(A)-(C)係表示繼圖11之後之步驟的剖面圖；
圖13係表示研究氮氣之添加與鈍化膜之密度之相關關係的結果之圖；
圖14係表示本發明之第3實施形態之TFT之構成的剖面圖；
圖15係表示使鈍化膜形成為積層膜之情形與形成為單層膜之情形之TFT特性的圖；
圖16係表示包含上述實施形態之顯示裝置之模組之概略構成的平面圖；
圖17係表示上述實施形態之顯示裝置之應用例1之外觀的立體圖；
圖18(A)係表示自應用例2之正面觀察之外觀的立體圖，(B)係表示自背面觀察之外觀的立體圖；
圖19係表示應用例3之外觀之立體圖；
圖20係表示應用例4之外觀之立體圖；及
圖21(A)係應用例5之打開狀態的正視圖，(B)係其側視圖，(C)係關閉狀態的正視圖，(D)係左側視圖，(E)係右側視圖，(F)係俯視圖，(G)係仰視圖。
10．．．基板
20．．．TFT
21．．．閘極電極
22．．．閘極絕緣膜
23．．．氧化物半導體層
24．．．通道保護層
25．．．源極‧汲極電極
25A．．．鉬層
25B．．．鋁層
25C．．．鈦層
26．．．鈍化膜
31．．．第1層
32．．．第2層

Claims (13)

  1. 一種薄膜電晶體，其係於閘極電極與氧化物半導體層之間包含閘極絕緣膜，且於上述氧化物半導體層之上述閘極電極側及與上述閘極電極相反之側，設置有包含氧化鋁之第1層與包含含有矽(Si)之絕緣材料之第2層的積層膜，其中於基板上係依序包含上述閘極電極、上述閘極絕緣膜、上述氧化物半導體層、通道保護膜、源極‧汲極電極及鈍化膜，且上述閘極絕緣膜、及上述通道保護膜與上述鈍化膜均為上述積層膜。
  2. 如請求項1之薄膜電晶體，其中上述第1層及上述第2層係使上述第1層位於上述氧化物半導體層側而進行積層。
  3. 如請求項1之薄膜電晶體，其中上述第2層包含氧化矽膜、氮化矽膜及氮氧化矽膜中之至少一者。
  4. 一種薄膜電晶體，其係於基板上依序包含閘極電極、閘極絕緣膜、氧化物半導體層、通道保護膜、源極‧汲極電極及鈍化膜，其中上述鈍化膜包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物，且上述鈍化膜之密度為3.0g/cm3 以上、4.0g/cm3 以下。
  5. 如請求項4之薄膜電晶體，其中上述鈍化膜包含鋁之氮氧化物或氮化物。
  6. 如請求項4之薄膜電晶體，其中上述鈍化膜為單層膜。
  7. 如請求項5之薄膜電晶體，其中上述鈍化膜為積層膜。
  8. 如請求項7之薄膜電晶體，其中上述積層膜包括包含含有鋁(Al)之氧化物之下層、與包含含有鋁(Al)之氮氧化物或氮化物之上層。
  9. 如請求項4之薄膜電晶體，其中上述鈍化膜係藉由濺鍍法而形成者。
  10. 一種顯示裝置，其包括薄膜電晶體及顯示元件；並且上述薄膜電晶體於閘極電極與氧化物半導體層之間包含閘極絕緣膜，且於上述氧化物半導體層之上述閘極電極側及與上述閘極電極相反之側，設置有包含氧化鋁之第1層與包含含有矽(Si)之絕緣材料之第2層的積層膜，其中於基板上係依序包含上述閘極電極、上述閘極絕緣膜、上述氧化物半導體層、通道保護膜、源極‧汲極電極及鈍化膜，且上述閘極絕緣膜、及上述通道保護膜與上述鈍化膜均為上述積層膜。
  11. 如請求項10之顯示裝置，其中上述顯示元件為有機發光元件，該有機發光元件係自上述薄膜電晶體之側依序包含陽極、含有發光層之有機層、及陰極者。
  12. 一種顯示裝置，其包括薄膜電晶體及顯示元件；並且上述薄膜電晶體係於基板上依序包含閘極電極、閘極絕緣膜、氧化物半導體層、通道保護膜、源極‧汲極電 極及鈍化膜，其中上述鈍化膜包含含有鋁(Al)、鈦(Ti)及鉭(Ta)中之至少1種的氧化物、氮化物或氮氧化物，且上述鈍化膜之密度為3.0g/cm3 以上、4.0g/cm3 以下。
  13. 如請求項12之顯示裝置，其中上述顯示元件為有機發光元件，該有機發光元件係自上述薄膜電晶體之側依序包含陽極、含有發光層之有機層、及陰極者。
TW098134019A 2008-10-08 2009-10-07 Thin film transistor and display device TWI429085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008261831 2008-10-08
JP2009107732A JP5552753B2 (ja) 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
TW201025614A TW201025614A (en) 2010-07-01
TWI429085B true TWI429085B (zh) 2014-03-01

Family

ID=42100634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134019A TWI429085B (zh) 2008-10-08 2009-10-07 Thin film transistor and display device

Country Status (8)

Country Link
US (2) US8461594B2 (zh)
JP (1) JP5552753B2 (zh)
KR (1) KR20110069042A (zh)
CN (1) CN102171833A (zh)
BR (1) BRPI0920797A2 (zh)
RU (1) RU2011113550A (zh)
TW (1) TWI429085B (zh)
WO (1) WO2010041686A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR20210104938A (ko) * 2009-09-16 2021-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120090972A (ko) 2009-09-24 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102687204A (zh) 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101787353B1 (ko) * 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102870221B (zh) * 2010-06-08 2014-03-26 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8610180B2 (en) * 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
JP5707914B2 (ja) 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
WO2014021972A2 (en) * 2012-05-08 2014-02-06 Rutgers, The State University Of New Jersey Zno-based system on glass (sog) for advanced displays
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2013097195A (ja) * 2011-11-01 2013-05-20 Tokyo Institute Of Technology 表示装置とその製造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
JP6239227B2 (ja) * 2011-11-30 2017-11-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013147738A (ja) * 2011-12-22 2013-08-01 Kobe Steel Ltd Ｔａを含有する酸化アルミニウム薄膜
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
WO2014010745A1 (ja) * 2012-07-12 2014-01-16 日立化成株式会社 太陽電池素子及びその製造方法
WO2014042058A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 回路基板、その製造方法及び表示装置
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR101976133B1 (ko) 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
WO2014171056A1 (ja) * 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014192221A1 (ja) 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN103681717B (zh) * 2013-09-24 2017-04-26 徐廷贵 α‑IGZO薄膜传感阵列的影像传感器及其制备方法
JP6104775B2 (ja) 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102333759B1 (ko) * 2015-01-07 2021-12-01 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN105552133A (zh) * 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
US10816865B2 (en) * 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
KR102676341B1 (ko) 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN106847932B (zh) * 2017-04-13 2019-10-22 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法
JP7258754B2 (ja) 2017-07-31 2023-04-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
WO2019125496A1 (en) * 2017-12-22 2019-06-27 Intel Corporation Sealant layers for thin film transistors
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2020089733A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
CN111799281A (zh) * 2020-08-12 2020-10-20 成都中电熊猫显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
CN114743992A (zh) * 2022-04-24 2022-07-12 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
CN100521226C (zh) * 1999-09-03 2009-07-29 株式会社半导体能源研究所 显示装置
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4761981B2 (ja) * 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858415B2 (en) * 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
BRPI0920797A2 (pt) 2015-12-22
US20110180802A1 (en) 2011-07-28
CN102171833A (zh) 2011-08-31
RU2011113550A (ru) 2012-10-20
KR20110069042A (ko) 2011-06-22
US8742418B2 (en) 2014-06-03
US20130240878A1 (en) 2013-09-19
US8461594B2 (en) 2013-06-11
TW201025614A (en) 2010-07-01
JP5552753B2 (ja) 2014-07-16
JP2010114413A (ja) 2010-05-20
WO2010041686A1 (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
TWI429085B (zh) Thin film transistor and display device
US8247811B2 (en) Thin-film transistor and display device
US8426851B2 (en) Thin film transistor and display device
TWI442577B (zh) 薄膜電晶體及其製造方法
US8309956B2 (en) Thin film transistor, display unit, and method of manufacturing thin film transistor
TWI412137B (zh) 薄膜電晶體及顯示單元
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
US8486774B2 (en) Thin film transistor and display device
US8237162B2 (en) Thin film transistor substrate and display device
US9711576B2 (en) Display, method of manufacturing display and electronic device
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器