JP6264090B2 - 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP6264090B2
JP6264090B2 JP2014035430A JP2014035430A JP6264090B2 JP 6264090 B2 JP6264090 B2 JP 6264090B2 JP 2014035430 A JP2014035430 A JP 2014035430A JP 2014035430 A JP2014035430 A JP 2014035430A JP 6264090 B2 JP6264090 B2 JP 6264090B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
drain electrode
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014035430A
Other languages
English (en)
Other versions
JP2015046568A (ja
Inventor
真二 松本
真二 松本
植田　尚之
尚之 植田
中村　有希
有希 中村
美樹子 ▲高▼田
美樹子 ▲高▼田
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
定憲 新江
定憲 新江
由希子 安部
由希子 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014035430A priority Critical patent/JP6264090B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to EP14831997.3A priority patent/EP3028298A4/en
Priority to PCT/JP2014/070289 priority patent/WO2015016333A1/en
Priority to RU2016106926A priority patent/RU2631405C2/ru
Priority to BR112016002017A priority patent/BR112016002017A2/pt
Priority to SG11201600543YA priority patent/SG11201600543YA/en
Priority to KR1020167005170A priority patent/KR101841855B1/ko
Priority to CN201811116958.1A priority patent/CN109216443B/zh
Priority to CN201480043179.7A priority patent/CN105431930A/zh
Priority to US14/908,599 priority patent/US10672914B2/en
Priority to TW103125875A priority patent/TWI565072B/zh
Publication of JP2015046568A publication Critical patent/JP2015046568A/ja
Application granted granted Critical
Publication of JP6264090B2 publication Critical patent/JP6264090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法に関する。
近年、マトリクス状に配置された表示画素毎に、電界効果型トランジスタ（ＦＥＴ）である薄膜トランジスタ（ＴＦＴ）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置、発光表示装置、電気泳動式表示装置など）が盛んに開発されている。
これらの開発においては、前記ＴＦＴのチャネル形成領域にキャリア移動度が高く素子間のばらつきの小さい酸化物半導体膜を用いて前記ＴＦＴを作製し、電子デバイス、光デバイスなどに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）、Ｉｎ２Ｏ３、Ｉｎ−Ｇａ−Ｚｎ−Ｏなどを用いた前記ＦＥＴが提案されている（例えば、特許文献１参照）。
デバイスに用いられる電界効果型トランジスタとしては、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいデバイスが要求される。
また、大面積の表示を行う表示装置では、配線からＴＦＴのチャネルまでの抵抗に起因する信号の遅延が問題になるため、ＴＦＴの電極材料としては、抵抗率の低い材料を用いることが求められる。
ＴＦＴを用いた表示装置を製造する際には、形成したＴＦＴの上部に表示素子を積層するプロセスを経るため、ＴＦＴ形成後の工程で、加熱処理又は酸化性雰囲気処理が行われる。そのため、ＴＦＴ形成後の加熱処理及び酸化性雰囲気処理を経ても劣化しない電極材料が求められる。
特許文献１では、半導体層のチャネルとして適する酸化物半導体膜（例えばＩＧＺＯ膜）のキャリア濃度範囲は、１×１０１１ｃｍ−３以上１×１０１８ｃｍ−３未満、好ましくは１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３未満、より好ましくは１×１０１５ｃｍ−３以上１×１０１６ｃｍ−３未満であることが示されている。
これは、電子キャリア濃度が１×１０１８ｃｍ−３以上の酸化物をＴＦＴのチャネルに用いた場合、トランジスタのゲート電圧が無印加の状態でもソース／ドレイン電極間に大きな電流が流れてしまい、ノーマリーオン型のＴＦＴになる恐れがあるという理由による。したがって、発光装置などの画像表示装置に適用できるノーマリーオフ型のＴＦＴを製造するためには、電子キャリア濃度が１×１０１８ｃｍ−３未満の酸化物をＴＦＴのチャネルに用いることが公知となっている。
チャネルに用いる酸化物半導体層（ＩＧＺＯ）の好ましいキャリア濃度は１×１０１７ｃｍ−３未満であることが提案されている（例えば、特許文献２参照）。この範囲を超えると薄膜トランジスタとして、ノーマリーオンになる恐れがあるためである。また、酸化物半導体層とソース／ドレイン電極との接触抵抗を低減することを目的として、ソース／ドレイン電極層と酸化物半導体層との間に、酸化物半導体層よりもキャリア濃度の高い酸化物導電材料をバッファ層として設ける方法を開示している。配線や電極として望ましい抵抗率の低い材料（例えば金など）をソース／ドレイン電極に用いると、接触抵抗が大きくなる恐れがあるためである。このようにバッファ層を設けない場合は、Ｎ型の酸化物半導体を活性層に用いたＴＦＴにおいて、活性層とソース電極及びドレイン電極との間の電気的な接触を良好にするため、電極として、Ａｌ、Ｍｏ、Ｔｉなどの仕事関数の浅い金属が用いられるのが一般的である。しかし、仕事関数の浅い金属は、電界効果型トランジスタ形成後の加熱処理又は酸化性雰囲気処理で酸化して抵抗率が高くなってしまうという問題が有る。
また、電子キャリア濃度ｎ（ｃｍ−３）を、１０１８＜ｎ＜１０２０に制御することにより、移動度及び信頼性の高い電界効果型トランジスタが得られることが提案されている（例えば、特許文献３参照）。この提案の技術では、ソース／ドレイン電極として、チタン（Ｔｉ）／金（Ａｕ）／チタン（Ｔｉ）の構成を用いている。
また、電子キャリア濃度ｎ（ｃｍ−３）を、ｎ≦５×１０１８に制御することにより、高い電界効果移動度を有する薄膜トランジスタが得られることが提案されている（例えば、特許文献４参照）。この提案の技術では、ソース／ドレイン電極として、スパッタ成膜した金（Ａｕ）を用いている。
また、半導体層及び電極層を塗布法で形成する方法が提案されている（例えば、特許文献５参照）。上記のような酸化物半導体を用いたＴＦＴの半導体層やソース／ドレイン電極層の形成方法としては、真空蒸着法、スパッタリング法などを用いるのが一般的である。しかし、これらの方法を実施するには、複雑で高価な装置を必要とするという問題がある。また、大面積な薄膜を形成することが困難であるという問題がある。したがって、半導体層や電極層を塗布法で形成する方法は、簡便かつ大面積化が可能な方法として期待されている。
ｎ型酸化物半導体は、電子キャリア濃度が高いほど高い移動度を示す傾向がある。そのため、電界効果型トランジスタに前記ｎ型酸化物半導体を用いると、電子キャリア濃度が高いほど高いオン電流が得られる可能性がある。
しかし、これらの従来技術においては、ｎ型酸化物半導体の電子キャリア濃度が高い場合においても、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高く、ソース電極及びドレイン電極の抵抗率が低く、バッファ層を必要とせず、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタは得られていない。
したがって、ｎ型酸化物半導体の電子キャリア濃度が高い場合においても、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高く、ソース電極及びドレイン電極の抵抗率が低く、バッファ層を必要とせず、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタの提供が求められているのが現状である。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ｎ型酸化物半導体の電子キャリア濃度が高い場合においても、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高く、ソース電極及びドレイン電極の抵抗率が低く、バッファ層を必要とせず、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタを提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ソース電極及びドレイン電極の仕事関数が、４．９０エレクトロンボルト以上であり、
前記ｎ型酸化物半導体の電子キャリア濃度が、４．０×１０１７ｃｍ−３以上であることを特徴とする。
本発明によると、従来における前記諸問題を解決することができ、ｎ型酸化物半導体の電子キャリア濃度が高い場合においても、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高く、ソース電極及びドレイン電極の抵抗率が低く、バッファ層を必要とせず、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタを提供することができる。
図１は、ボトムゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図２は、ボトムゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図３は、トップゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図４は、トップゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図５Ａは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その１）。 図５Ｂは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その２）。 図５Ｃは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その３）。 図５Ｄは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その４）。 図６は、比較例１のキャリア密度５．９×１０１５ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。 図７は、実施例１のキャリア密度１．０×１０１８ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。 図８は、ｎ型酸化物半導体としてＭｇ−Ｉｎ系酸化物半導体薄膜（電子キャリア濃度：５．９×１０１５ｃｍ−３）を用い、ソース／ドレイン電極としてＡｌを用いた電界効果型トランジスタの電流−電圧特性を示す図である。 図９は、ｎ型酸化物半導体としてＭｇ−Ｉｎ系酸化物半導体薄膜（電子キャリア濃度：１．０×１０１８ｃｍ−３）を用い、ソース／ドレイン電極としてＡｌを用いた電界効果型トランジスタの電流−電圧特性を示す図である。 図１０は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。 図１１は、図１０における画像表示装置を説明するための図（その１）である。 図１２は、図１０における画像表示装置を説明するための図（その２）である。 図１３は、図１０における画像表示装置を説明するための図（その３）である。 図１４は、本発明の表示素子の一例を説明するための図である。 図１５は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。 図１６は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。 図１７は、有機ＥＬ素子の一例を示す概略構成図である。 図１８は、表示制御装置を説明するための図である。 図１９は、液晶ディスプレイを説明するための図である。 図２０は、図１９における表示素子を説明するための図である。 図２１は、実施例１８のキャリア密度５．２×１０１８ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。 図２２は、実施例１８のキャリア密度５．２×１０１８ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。 図２３は、比較例３のキャリア密度５．７×１０１５ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。 図２４は、比較例３のキャリア密度５．７×１０１５ｃｍ−３における電界効果型トランジスタの電流−電圧特性を示す図である。
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
本発明の電界効果型トランジスタは、例えば、本発明の電界効果型トランジスタの製造方法により製造することができる。
前述の特許第５１１８８１１号公報、及び特開２０１０−６２５４６号公報は、酸化物半導体層の電子キャリア濃度を１×１０１１ｃｍ−３〜１×１０１８ｃｍ−３に制御することにより、ノーマリーオフのトランジスタ動作を実現するという技術となっている。特許第５１１８８１１号公報では、ソース／ドレイン端子に金を用いているが、チャネルとなる酸化物半導体層と金との間に電気伝導度の大きなＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜が導入されている。
本発明者らが検討した結果、特許第５１１８８１１号公報においてより好ましいとされるキャリア濃度範囲１×１０１５ｃｍ−３以上１×１０１６ｃｍ−３未満の酸化物半導体膜から形成される活性層と、金から形成されるソース／ドレイン電極とを直接接続させたＴＦＴでは、十分なトランジスタ動作が得られないことを確認した。これは、金などの仕事関数の深い金属を仕事関数の浅いｎ型酸化物半導体と接触させた場合、接触界面にショットキー接合が形成され、抵抗が高くなるためと考えられる。
前述の特開２０１１−１０３４０２号公報では、電子キャリア濃度ｎ（ｃｍ−３）を、１０１８＜ｎ＜１０２０に制御し、チタン（Ｔｉ）／金（Ａｕ）／チタン（Ｔｉ）をソース／ドレイン電極に用いて、移動度及び信頼性の高い電界効果型トランジスタが得られることを報告している。ここで、酸化物半導体の活性層とソース／ドレイン電極との接触箇所における電極側の面はチタンとなっている。
しかし、本発明者らが検討した結果、電子キャリア濃度が１×１０１８ｃｍ−３以上の酸化物半導体と、チタンをソース／ドレイン電極に用いた電界効果型トランジスタでは高いオン／オフ比が得られないことを確認している。仕事関数の浅い金属であるチタンと、酸化物半導体とが接触していることにより、酸化物半導体と電極との電気的な接触は良好であるものの、特許第５１１８８１１号公報、及び特開２０１０−６２５４６号公報に記載されている理由から、高いオン／オフ比が得られなかったものと考えられる。
前述の特開２０１０−２８３１９０号公報では、インクジェット法を用いてＡｇナノ粒子を塗布し、ソース／ドレイン電極を形成したＴＦＴを開示している。
しかし、本発明者らが検討した結果、より好ましいとされるキャリア濃度範囲１×１０１５ｃｍ−３以上１×１０１６ｃｍ−３未満の酸化物半導体膜と、Ａｇナノ粒子を塗布して形成したソース／ドレイン電極を用いたＴＦＴでは、酸化物半導体と電極との電気的接触が悪く、高い電界効果移動度（以下、「キャリア移動度」と称することがある。）が得られなかった。塗布形成して焼成したのち形成した薄膜が低い抵抗率を有するものとしては、銀（Ａｇ）や金（Ａｕ）が代表的であり、Ａｌ、Ｍｏ、Ｔｉなどの金属材料をインク化して塗布形成したのち焼成して薄膜化する技術は現在のところ存在しない。
金属材料の他に、塗布形成可能な導電性材料として、例えば、錫ドープ酸化インジウム（ＩＴＯ）が一般に知られている。しかし、塗布形成したＩＴＯ膜の抵抗率は真空プロセスで形成したものと比べて高い。大面積の表示を行う表示装置では、配線からＴＦＴのチャネルまでの抵抗に起因する信号の遅延問題が顕著になってくるため、ＴＦＴの電極材料として適用するには十分ではない。
本発明者らは、従来技術に関する上記検討結果を踏まえ、以下の検討を行った。
本発明者らは、ｎ型酸化物半導体として、Ｍｇ−Ｉｎ系酸化物半導体薄膜を用い、ソース／ドレイン電極としてＡｌを用いた電界効果型トランジスタを作製し、トランジスタ特性を確かめる実験を行った。Ｍｇ−Ｉｎ系酸化物半導体の電子キャリア濃度は、後述するホール測定装置により測定した結果、５．９×１０１５ｃｍ−３であった。
図８は、ボトムゲート／トップコンタクト型の電界効果型トランジスタの電流−電圧特性を示す図で、ソース／ドレイン電圧Ｖｄｓを２０Ｖとしたときのゲート電圧Ｖｇとソースドレイン電流Ｉｄｓの関係を示している。飽和領域において算出される電界効果移動度は４．６ｃｍ２／Ｖｓであった。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）とオフ状態（例えばＶｇ＝−２０Ｖ）のソース／ドレイン電流Ｉｄｓの比（オン／オフ比）は、５．９×１０７であった。また、ソース／ドレイン電流が増加に転じるゲート電圧（立ち上がり電圧）は、Ｖｇ＝−２Ｖであった。
図９は、Ｍｇ−Ｉｎ系酸化物半導体の電子キャリア濃度が１．０×１０１８ｃｍ−３の場合で、ボトムゲート／トップコンタクト型の電界効果型トランジスタを作製し、電流−電圧特性を測定した結果である。ゲート電圧が−３０Ｖから＋３０Ｖの範囲では、明確なオフ状態にはならず、Ｖｇ＝２０Ｖと−２０Ｖのときのソース／ドレイン電流の比は、３．３×１０１であった。
このように、酸化物半導体の電子キャリア濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３で、仕事関数の浅い金属をソース／ドレイン電極に用いた場合には、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られる。
一方、電子キャリア濃度が１．０×１０１８ｃｍ−３以上であると、オン／オフ比が小さく、立ち上がり電圧の絶対値が大きいトランジスタ特性となる。
図８のような性能を有するトランジスタは、性能面ではアクティブマトリクス型の表示装置に好適に用いることができるものの、トランジスタ形成後に加熱処理及び酸化性雰囲気処理を施すと、Ａｌ電極が劣化してしまい、トランジスタ性能が劣化してしまうことが確認された。
そこで、本発明者らは、ソース／ドレイン電極を金とした電界効果型トランジスタを作製し、トランジスタ特性を確かめる実験を行った。
図６（比較例１においてキャリア密度５．９×１０１５ｃｍ−３の場合）、及び図７（実施例１においてのキャリア密度１．０×１０１８ｃｍ−３の場合）はそれぞれ、Ｍｇ−Ｉｎ系酸化物半導体の電子キャリア濃度が、５．９×１０１５ｃｍ−３である場合と、１．０×１０１８ｃｍ−３である場合で、ソース／ドレイン電極がともに金の場合の電界効果型トランジスタの電流−電圧特性を示した図である。
図６から、ｎ型酸化物半導体を用いたトランジスタとして、より好適に用いることのできる電子キャリア濃度１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の場合、金をソース／ドレイン電極に用いると、オン電流が約１×１０−９Ａ程度と低く、ほとんどトランジスタ動作しないことがわかる。これは、仕事関数が比較的深い金とｎ型酸化物半導体とが接触している面で、ショットキー接合が形成され、接触抵抗が大きくなってしまったためと考えられる。
一方、図７から、従来、ｎ型酸化物半導体を用いたトランジスタでは好適に用いることのできないと考えられていた電子キャリア濃度１×１０１８ｃｍ−３以上において、金をソース／ドレイン電極に用いた場合、電界効果移動度５．６ｃｍ２／Ｖｓ、Ｖｇ＝２０Ｖと−２０Ｖのときのソース／ドレイン電流の比（オン／オフ比）４．７×１０８、立ち上がり電圧Ｖｇ＝１．０Ｖとなり、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られることを見出した。
図６〜９に示すトランジスタについては、ソース／ドレイン電極の材料及び電子キャリア濃度が異なることから、ｎ型酸化物半導体の電子キャリア濃度と金との組合せによって、所望の性能が発現したものと考えられる。
更に、本発明者らは、スパッタ法、真空蒸着法などの真空成膜法により形成した金属と、ナノ粒子を塗布して形成した金属の仕事関数を調べる実験を行った。その結果、成膜された金属薄膜の仕事関数は、成膜法によって異なる値を示し、同種の金属であっても、ナノ粒子を塗布して形成した金属は、真空成膜法により形成した金属よりも、深い仕事関数を示すことを見出した。
例えば、本発明者らは、真空成膜法により形成した金（Ａｕ）、及び銀（Ａｇ）、並びにナノ粒子又は有機金属化合物を塗布して形成した金（Ａｕ）及び銀（Ａｇ）の仕事関数を調べる実験を行った。その結果、真空成膜法により形成した金（Ａｕ）、銀（Ａｇ）の仕事関数は、それぞれ、４．７０ｅＶ（エレクトロンボルト）〜４．７９ｅＶ、４．８０ｅＶ〜４．８３ｅＶを示した。一方、ナノ粒子を塗布して形成した金（Ａｕ）、銀（Ａｇ）の仕事関数は、それぞれ、４．９０ｅＶ〜５．１０ｅＶ、５．０５ｅＶ〜５．３０Ｖを示し、ナノ粒子又は有機金属化合物を塗布して形成した金属は、真空成膜法により形成した金属よりも、深い仕事関数を示すことを見出した。
以上のような検討結果を踏まえ、更に鋭意検討を行った結果、ソース電極及びドレイン電極の仕事関数が、４．９０エレクトロンボルト以上であり、ｎ型酸化物半導体の電子キャリア濃度が、４．０×１０１７ｃｍ−３以上であることにより、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高く、ソース電極及びドレイン電極の抵抗率が低く、バッファ層を必要とせず、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタを提供できることを見出した。
更に、ナノ粒子又は有機金属化合物を塗布して形成した金属（例えば、Ａｕ、Ａｇ、Ａｇ／Ｐｄ、Ｐｔ）をソース電極及びドレイン電極に用いた電界効果型トランジスタは、ｎ型酸化物半導体の電子キャリア濃度が５．０×１０１８ｃｍ−３を超える場合も、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さい電界効果型トランジスタとなることを見出した。
＜ゲート電極＞
前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物などが挙げられる。また、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ、スズ（Ｓｎ）が添加されたＩｎ２Ｏ３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ２等の導電性酸化物、これらの複合化合物、これらの混合物、などが挙げられる。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
＜ゲート絶縁層＞
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。
前記無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。
前記有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１，０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極は、電流を取り出すための電極である。
前記ソース電極、及び前記ドレイン電極の仕事関数は、４．９０エレクトロンボルト以上である。
前記ソース電極、及び前記ドレイン電極の仕事関数が、４．９０エレクトロンボルト以上であることにより、電界効果型トランジスタ形成後の加熱処理及び酸化性雰囲気処理に対してソース電極及びドレイン電極の耐性が高くなり、かつソース電極及びドレイン電極の抵抗率が低く維持される。
前記ソース電極、及び前記ドレイン電極の材質は、金属及び合金の少なくともいずれかであることが好ましい。ここで、「金属及び合金の少なくともいずれかである」とは、仕事関数及び抵抗率に影響を与えない程度の不純物を含むことを排除するものではない。
前記金属としては、例えば、金、銀、パラジウム、白金、ニッケル、イリジウム、ロジウムなどが挙げられる。
前記合金としては、複数の金属元素、又は、金属元素と非金属元素からなる金属的な導電性を示すもので、固溶体、共晶、金属間化合物などが挙げられる。
前記合金は、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムから選ばれる複数の金属の合金であることが好ましい。
前記ソース電極、及び前記ドレイン電極は、複数種の前記金属、複数種の前記合金、又は、単数種若しくは複数種の前記金属及び単数種若しくは複数種の前記合金が、電気的に接続されて形成されてもよい。
前記ソース電極及び前記ドレイン電極は、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを焼成して形成されることが好ましい。
前記金属粒子としては、例えば、金粒子、銀粒子、パラジウム粒子、白金粒子、ニッケル粒子、イリジウム粒子、ロジウム粒子などが挙げられる。
前記合金粒子としては、前記合金からなる粒子が挙げられ、例えば、銀／パラジウム合金粒子などが挙げられる。
前記合金粒子は、複数種の前記金属から形成されるコアシェル構造体、層状構造体などであってもよい。
前記金属粒子、及び前記合金粒子は、本発明の効果が得られる範囲において、粒子の溶媒分散性を向上させるための、界面活性剤、分散剤などを含有していてもよい。また、粒子を溶媒分散させた際の保存安定性を向上させるための保護剤を含有していてもよい。
前記ソース電極、及び前記ドレイン電極は、複数種の前記金属粒子、複数種の前記合金粒子、又は、単数種若しくは複数種の前記金属粒子及び単数種若しくは複数種の前記合金粒子が、電気的に接続されて形成されてもよい。
前記有機金属化合物としては、前記金属と有機基とを有する化合物であれば、特に制限は無く、目的に応じて適宜選択することができる。「有機金属化合物」は、狭義には金属炭素結合を持つ化合物を指すが、ここでは、前記金属炭素結合に加えて、前記金属と有機基とが、共有結合、イオン結合、配位結合で結合している化合物も含める。
前記金属炭素結合としては、例えば、金属カルボニル結合、金属アルキル結合、金属オレフィン結合などが挙げられる。前記金属と、前記金属炭素結合で結合する前記有機基としては、例えば、カルボニル基、アルキル基、アルケニル基、アルキニル基などが挙げられる。
前記金属と前記共有結合で結合する有機基としては、例えば、アルコキシ基などが挙げられる。
前記金属と前記イオン結合で結合する有機基としては、例えば、カルボン酸、オクチル酸等の有機酸などが挙げられる。
前記金属と前記配位結合で結合する有機基としては、例えば、アセチルアセトナート基、チオレート基などが挙げられる。
前記有機金属化合物としては、例えば、金属アセチリド化合物、金属アルコキシド、カルボン酸金属、金属チオレート錯体などが挙げられる。
前記ソース電極、及び前記ドレイン電極は、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を液滴吐出方式により塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して形成されることが好ましい。前記液滴吐出方式としては、例えば、インクジェット方式などが挙げられる。
−塗布液−
前記塗布液としては、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを含む塗布液であれば、特に制限はなく、目的に応じて適宜選択することができるが、金粒子、銀粒子、銀／パラジウム合金粒子、パラジウム粒子、白金粒子、ニッケル粒子、イリジウム粒子、ロジウム粒子、及び前記有機金属化合物の少なくともいずれかを含む塗布液が好ましい。
前記金属粒子、及び前記合金粒子の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、球状、楕円球状、多面体などが挙げられる。これらの中でも、球状が好ましい。なお、前記球状は、真球状に限定されない。
前記金属粒子、及び前記合金粒子の平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限は、１μｍ以下が好ましく、５００ｎｍ以下がより好ましく、１００ｎｍ以下が特に好ましい。その下限は、１ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。
一般に、金属ナノ粒子は、その平均径が数ｎｍ〜数十ｎｍになると、その融点よりも格段に低い温度で焼成することが知られており、平均粒子径が１ｎｍ〜１０ｎｍの範囲にあることで、焼成温度を下げる効果が期待できる。また、インクジェットなどの液滴吐出方式を用いて前記ソース電極及び前記ドレイン電極を形成する場合には、平均粒子径が小さいことはノズルの目詰まりを防止に役立つことが考えられる。
前記塗布液は、有機溶媒を含有していてもよい。前記有機溶媒としては、例えば、テトラデカン等の炭化水素；シクロヘキサン、シクロドデセン等の環状炭化水素；トルエン、キシレン、メシチレン等の芳香族炭化水素；ジエチレングリコールモノエチルエーテル等のグリコールエーテル；エチレングリコールモノメチルエーテル等のモノアルコールエーテル；エチレングリコール、プロピレングリコール等の多価アルコール；ブタノール等のモノアルコール；などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ソース電極、及び前記ドレイン電極の仕事関数は、４．９０エレクトロンボルト以上であり、５．００エレクトロンボルト以上が好ましい。前記仕事関数が、４．９０エレクトロンボルトより浅くなると、前記電子キャリア濃度が高い範囲で、高いオン／オフ比と立ち上がり電圧の絶対値を小さくすることとを、安定して実現しにくくなる。前記仕事関数の上限値としては、特に制限はなく、目的に応じて適宜選択することができるが、前記仕事関数は、６．００エレクトロンボルト以下が好ましい。
仕事関数の測定は、例えば、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）などを用いて行うことができる。
前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜５００ｎｍが好ましく、５０ｎｍ〜２００ｎｍがより好ましい。
＜活性層＞
前記活性層は、前記ソース電極及びドレイン電極に隣接して設けられる。
前記活性層は、ｎ型酸化物半導体からなる。
前記ｎ型酸化物半導体の電子キャリア濃度は、４．０×１０１７ｃｍ−３以上であり、１．０×１０１８ｃｍ−３以上が好ましく、５．１×１０１８ｃｍ−３以上がより好ましく、７．５×１０１８ｃｍ−３以上が特に好ましい。前記電子キャリア濃度の上限値としては、特に制限はなく、目的に応じて適宜選択することができるが、前記電子キャリア濃度は、１．０×１０２０ｃｍ−３以下が好ましく、５．０×１０１９ｃｍ−３以下がより好ましい。
前記電子キャリア濃度が、４．０×１０１７ｃｍ−３未満であると、得られる電界効果型トランジスタにおいて、良好なトランジスタ特性が得られない。
前記電子キャリア濃度が、１．０×１０２０ｃｍ−３を超えると、高いオン／オフ比を得ること、及び立ち上がり電圧の絶対値を小さくすることが困難となることがある。
前記電子キャリア濃度は、例えば、ホール効果測定装置によって測定できる。
ホール効果とは、電流に垂直な磁場を印加したとき電流と磁場の両方に直行する方向に起電力が発生する現象であり、主に半導体のキャリア濃度、移動度、及びキャリアタイプの判定に用いられる。
前記ホール効果測定装置としては、例えば、比抵抗／ホール効果測定システムＲｅｓｉＴｅｓｔ８３００（株式会社東陽テクニカ製）などが挙げられる。
前記ｎ型酸化物半導体としては、電子キャリア濃度が４．０×１０１７ｃｍ−３以上であれば、特に制限はなく、目的に応じて適宜選択することができるが、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかを含有することが好ましい。
前記ｎ型酸化物半導体としては、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３などが挙げられる。また、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ系酸化物、Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物等、複数の金属を含む酸化物を用いることもできる。
前記ｎ型酸化物半導体は、高い電界効果移動度が得られる点、及び電子キャリア濃度を適切に制御しやすい点から、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかと、アルカリ土類金属とを含有することが好ましく、インジウムとアルカリ土類金属とを含有することがより好ましい。
前記アルカリ土類金属としては、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、ラジウムなどが挙げられる。
酸化インジウムは、酸素欠損量によって電子キャリア濃度が１０１８ｃｍ−３〜１０２０ｃｍ−３程度に変化する。ただし、酸化インジウムは酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類金属との主に二つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐとともに、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。
前記活性層は、活性層を構成する元素、製造プロセス条件、製膜後の後処理等により、電子キャリア濃度を適切な範囲に制御することができる。
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜２００ｎｍが好ましく、２ｎｍ〜１００ｎｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ボトムゲート／ボトムコンタクト型（図１）、ボトムゲート／トップコンタクト型（図２）、トップゲート／ボトムコンタクト型（図３）、トップゲート／トップコンタクト型（図４）などが挙げられる。
なお、図１〜図４中、１は基材、２はゲート電極、３はゲート絶縁層、４はソース電極、５はドレイン電極、６は活性層をそれぞれ表す。
前記電界効果型トランジスタは、前記酸化物半導体のキャリア濃度が４．０×１０１７ｃｍ−３以上であることにより、前記ソース電極、及び前記ドレイン電極と酸化物半導体との接触界面の接触抵抗が大きくならないため、バッファ層を必要としない。
本発明の電界効果型トランジスタは、液晶ディスプレイ、有機ＥＬディスプレイ、エレクトロクロミックディスプレイ等の画素駆動回路及び論理回路用の電界効果型トランジスタに好適に用いることができる。
（電界効果型トランジスタの製造方法）
＜第１の製造方法＞
本発明の電界効果型トランジスタの製造方法（第１の製造方法）は、ソース電極及びドレイン電極形成工程を少なくとも含み、更に必要に応じて、ゲート電極形成工程と、ゲート絶縁層形成工程と、活性層形成工程などのその他の工程を含む。
前記電界効果型トランジスタの製造方法は、本発明の前記電界効果型トランジスタを製造する方法である。
＜＜ゲート電極形成工程＞＞
前記ゲート電極形成工程としては、前記基材上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
−基材−
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄などの前処理が行われることが好ましい。
＜＜ゲート絶縁層形成工程＞＞
前記ゲート絶縁層形成工程としては、前記ゲート電極上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
＜＜ソース電極及びドレイン電極形成工程＞＞
前記ソース電極及びドレイン電極形成工程は、少なくとも前記ゲート絶縁層上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成する工程である。
前記ソース電極及びドレイン電極形成工程により、少なくとも前記ゲート絶縁層上にソース電極及びドレイン電極が離間して形成される。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法などが挙げられる。
前記塗布の方法として、インクジェット法、及びナノインプリント法で塗布する際には、室温でも塗布可能であるが、被塗物（例えば、前記ゲート絶縁層）を２５℃〜５０℃程度に加熱することで、被塗物表面に付着直後の塗布液が濡れ広がることを抑制することもできる。
前記塗布の後には、乾燥及び焼成を行うことが好ましい。
前記乾燥は、前記塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。
前記焼成の温度としては、被塗物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、１８０℃〜６００℃が好ましい。
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中など酸素を含む雰囲気が挙げられる。また、焼成の雰囲気を窒素ガスなどの不活性ガスにすることもできる。
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
＜＜活性層形成工程＞＞
前記活性層形成工程としては、少なくとも、チャネル領域となる前記ゲート絶縁層上に、ｎ型酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、ＰＬＤ（レーザーアブレーション）等の物理蒸着法（物理気相成長法）、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法、公知の製膜方法を用いることができる。活性層のパターニング方法としては、シャドウマスクを用いる工程、フォトリソグラフィーを用いる工程、印刷やインクジェットによって所望の形状を直接製膜する工程などが挙げられる。
前記活性層形成工程、並びに前記ソース電極及びドレイン電極形成工程を行うと、前記ソース電極と前記ドレイン電極との間に前記活性層が形成される。
スパッタなどの物理蒸着法を用いる場合は、成膜雰囲気の酸素量によって、前記ｎ型酸化物半導体の酸素の含有量を制御することができる。前記ｎ型酸化物半導体の酸素欠損により電子キャリアが発生する場合は、成膜雰囲気の酸素量を低くすることで、前記ｎ型酸化物半導体の電子キャリア濃度を高くすることができる。
また、前記ｎ型酸化物半導体を成膜した後、加熱処理を施すことにより、膜中の酸素量を制御することもできる。この場合には、加熱温度、加熱時間、昇温速度、降温速度、加熱中の雰囲気（ガス分率及び圧力）などを調整することにより、前記ｎ型酸化物半導体中の電子キャリア濃度を所望の値に制御することが可能である。
溶液塗布法などのウェットプロセスを用いる場合には、塗布後の熱処理条件、より具体的には、焼成温度、焼成時間、昇温速度、降温速度、焼成中の雰囲気（ガス分率及び圧力）などを調整することにより、前記ｎ型酸化物半導体中の電子キャリア濃度を所望の値に制御することができる。また、焼成後に更に加熱処理を施して電子キャリア濃度を制御してもよい。
前記第１の製造方法においては、前記ソース電極及びドレイン電極形成工程と、前記活性層形成工程との順序は問わず、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行ってもよく、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行ってもよい。
前記第１の製造方法において、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行うと、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
前記第１の製造方法において、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行うと、ボトムゲート／トップコンタクト型の電界効果型トランジスタを製造することができる。
ここで、ボトムゲート／トップコンタクト型の電界効果型トランジスタの製造方法について図５Ａ〜図５Ｄを参照して説明する。
初めに、ガラス基板等からなる基材１上に、スパッタ法等によりアルミニウム等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりゲート電極２を形成する（図５Ａ）。
次いで、ゲート電極２を覆うようにゲート電極２及び基材１上にスパッタ法等によりＳｉＯ２等からなるゲート絶縁層３を形成する（図５Ｂ）。
次いで、ゲート絶縁層３上にスパッタ法等によりｎ型酸化物半導体膜を形成し、形成した酸化物半導体膜をエッチングによりパターニングすることにより活性層６を形成する。（図５Ｃ）。
次いで、活性層６の一部を覆うように、インクジェット法などの液滴吐出方式により、金属粒子、合金粒子及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、熱処理を行いソース電極４及びドレイン電極５を形成する（図５Ｄ）。
以上により、電界効果型トランジスタが製造される。
＜第２の製造方法＞
また、本発明の電界効果型トランジスタの製造方法（第２の製造方法）は、ソース電極及びドレイン電極形成工程を少なくとも含み、更に必要に応じて、その他の工程を含む。
前記電界効果型トランジスタの製造方法（第２の製造方法）は、本発明の前記電界効果型トランジスタを製造する方法である。
＜＜ソース電極及びドレイン電極形成工程＞＞
前記ソース電極及びドレイン電極形成工程は、少なくとも基材上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成する工程である。
前記ソース電極及びドレイン電極形成工程により、少なくとも前記基材上にソース電極及びドレイン電極が離間して形成される。
−基材−
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法において例示した基材と同じ基材が挙げられる。
前記ソース電極及びドレイン電極形成工程としては、例えば、前記第１の製造方法の前記ソース電極及びドレイン電極形成工程において例示した工程と同様の工程が挙げられる。
＜＜活性層形成工程＞＞
前記活性層形成工程としては、少なくとも、チャネル領域となる前記基材上に、ｎ型酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記活性層形成工程としては、例えば、前記第１の製造方法の前記活性層形成工程において例示した工程と同様の工程が挙げられる。
前記活性層形成工程、並びに前記ソース電極及びドレイン電極形成工程を行うと、前記ソース電極と前記ドレイン電極との間に前記活性層が形成される。
＜＜ゲート絶縁層形成工程＞＞
前記ゲート絶縁層形成工程としては、前記活性層上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート絶縁層形成工程において例示した工程と同様の工程が挙げられる。
＜＜ゲート電極形成工程＞＞
前記ゲート電極形成工程としては、前記ゲート絶縁層上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート電極形成工程において例示した工程と同様の工程が挙げられる。
前記第２の製造方法においては、前記ソース電極及びドレイン電極形成工程と、前記活性層形成工程との順序は問わず、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行ってもよく、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行ってもよい。
前記第２の製造方法において、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行うと、トップゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
前記第２の製造方法において、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行うと、トップゲート／トップコンタクト型の電界効果型トランジスタを製造することができる。
本発明の前記電界効果型トランジスタは、ｎ型酸化物半導体の電子キャリア濃度が高い（４．０×１０１７ｃｍ−３以上である）ことと、前記ｎ型酸化物半導体に接触するソース／ドレイン電極の仕事関数が４．９０エレクトロンボルト以上であることとによって、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいデバイス性能を得ることができる。
本発明の前記電界効果型トランジスタでは、ソース／ドレイン電極の仕事関数が４．９０エレクトロンボルト以上であるため、電界効果型トランジスタ形成後の後工程における加熱処理及び酸化性雰囲気処理で電極が酸化することが無く、性能の劣化の無い電界効果型トランジスタが得られる。また、電極材料として抵抗率の低い金属を用いると、配線抵抗を低く抑えることができ、信号遅延の問題などがない。
また、ｎ型酸化物半導体とソース／ドレイン電極との接触界面に電気的接続を良好にするためのバッファ層の導入工程などが不要であり、ソース／ドレイン電極と配線を同一材料で形成できることから、製造工程が簡略であるという特徴を有する。
また、仕事関数が４．９０エレクトロンボルト以上のソース／ドレイン電極は、金属ナノ粒子分散液、合金ナノ粒子分散液、及び有機金属化合物を含有する塗布液の少なくともいずれかを塗布した後、焼成して、抵抗率の低い薄膜として形成することが可能である。そのため、電界効果型トランジスタの製造工程にインクジェット法等の液滴吐出方式などの印刷プロセスを適用することができるため、簡便かつ大面積化が可能な製造方法を選択することができるという特徴がある。
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
＜駆動回路＞
前記駆動回路としては、本発明の前記電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、高速駆動が可能、長寿命、かつ素子間のばらつきを小さくすることが可能となる。また、前記表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができる。
（画像表示装置）
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
＜複数の表示素子＞
前記複数の表示素子としては、マトリックス状に配置された複数の本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜複数の配線＞
前記複数の配線は、前記複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを前記複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記画像表示装置は、本発明の前記表示素子を有しているため、素子間のばらつきも小さくすることが可能になり、大画面で高品質の画像を表示することが可能となる。
（システム）
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
前記システムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
以下、本発明の表示素子、画像表示装置、及びシステムを、図を用いて説明する。
まず、本発明のシステムとしてのテレビジョン装置を、図１０を用いて説明する。
図１０において、テレビジョン装置１００は、主制御装置１０１、チューナ１０３、ＡＤコンバータ（ＡＤＣ）１０４、復調回路１０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ１０６、音声デコーダ１１１、ＤＡコンバータ（ＤＡＣ）１１２、音声出力回路１１３、スピーカ１１４、映像デコーダ１２１、映像・ＯＳＤ合成回路１２２、映像出力回路１２３、画像表示装置１２４、ＯＳＤ描画回路１２５、メモリ１３１、操作装置１３２、ドライブインターフェース（ドライブＩＦ）１４１、ハードディスク装置１４２、光ディスク装置１４３、ＩＲ受光器１５１、及び通信制御装置１５２を備える。
映像デコーダ１２１と、映像・ＯＳＤ合成回路１２２と、映像出力回路１２３と、ＯＳＤ描画回路１２５とが、画像データ作成装置を構成する。
主制御装置１０１は、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭなどから構成され、テレビジョン装置１００の全体を制御する。
前記フラッシュＲＯＭには、前記ＣＰＵにて解読可能なコードで記述されたプログラム、及び前記ＣＰＵでの処理に用いられる各種データなどが格納されている。
また、ＲＡＭは、作業用のメモリである。
チューナ１０３は、アンテナ２１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。
ＡＤＣ１０４は、チューナ１０３の出力信号（アナログ情報）をデジタル情報に変換する。
復調回路１０５は、ＡＤＣ１０４からのデジタル情報を復調する。
ＴＳデコーダ１０６は、復調回路１０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。
音声デコーダ１１１は、ＴＳデコーダ１０６からの音声情報をデコードする。
ＤＡコンバータ（ＤＡＣ）１１２は、音声デコーダ１１１の出力信号をアナログ信号に変換する。
音声出力回路１１３は、ＤＡコンバータ（ＤＡＣ）１１２の出力信号をスピーカ１１４に出力する。
映像デコーダ１２１は、ＴＳデコーダ１０６からの映像情報をデコードする。
映像・ＯＳＤ合成回路１２２は、映像デコーダ１２１の出力信号とＯＳＤ描画回路１２５の出力信号を合成する。
映像出力回路１２３は、映像・ＯＳＤ合成回路１２２の出力信号を画像表示装置１２４に出力する。
ＯＳＤ描画回路１２５は、画像表示装置１２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置１３２、ＩＲ受光器１５１からの指示に応じて表示情報が含まれる信号を生成する。
メモリ１３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。
操作装置１３２は、例えば、コントロールパネルなどの入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置１０１に通知する。
ドライブＩＦ１４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
ハードディスク装置１４２は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。
光ディスク装置１４３は、光ディスク（例えば、ＤＶＤなど）にデータを記録するとともに、光ディスクに記録されているデータを再生する。
ＩＲ受光器１５１は、リモコン送信機２２０からの光信号を受信し、主制御装置１０１に通知する。
通信制御装置１５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
図１１は、本発明の画像表示装置の一例を示す概略構成図である。
図１１において、画像表示装置１２４は、表示器３００と、表示制御装置４００とを有する。
表示器３００は、図１２に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子３０２がマトリックス状に配置されたディスプレイ３１０を有する。
また、ディスプレイ３１０は、図１３に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
以下、本発明の表示素子を図１４を用いて説明する。
図１４は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図１４に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
図１５には、表示素子３０２における有機ＥＬ素子３５０とドライブ回路としての電界効果型トランジスタ２０との位置関係の一例が示されている。ここでは、電界効果型トランジスタ２０の横に有機ＥＬ素子３５０が配置されている。なお、電界効果型トランジスタ１０及びキャパシタ（図示せず）も同一基材上に形成されている。
図１５には図示されていないが、活性層２２の上部に保護膜を設けることも好適である。前記保護膜の材料としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマー等、適宜利用できる。
また、例えば、図１６に示されるように、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されてもよい。この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導電性を有する透明な酸化物が用いられる。なお、符号３６０は層間絶縁膜（平坦化膜）である。この層間絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。
図１７は、有機ＥＬ素子の一例を示す概略構成図である。
図１７において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図１７では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。
図１４におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０を有する。
電界効果型トランジスタ１０は、スイッチ素子として動作する。電界効果型トランジスタ１０のゲート電極Ｇは、所定の走査線に接続され、電界効果型トランジスタ１０のソース電極Ｓは、所定のデータ線に接続されている。また、電界効果型トランジスタ１０のドレイン電極Ｄは、キャパシタ３０の一方の端子に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極３１４に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
キャパシタ３０は、電界効果型トランジスタ１０の状態、即ちデータを記憶する。キャパシタ３０の他方の端子は、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１０が「オン」状態になると、信号線Ｙ２を介して画像データがキャパシタ３０に記憶され、電界効果型トランジスタ１０が「オフ」状態になった後も、電界効果型トランジスタ２０を画像データに対応した「オン」状態に保持することによって、有機ＥＬ素子３５０は駆動される。
図１８は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１８において、画像表示装置は、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路１２３の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図１９に示されるように、表示素子３０２’に対する電流供給線は不要となる。また、図２０に示されるように、ドライブ回路３２０’は、電界効果型トランジスタ１０及び２０と同様の１つの電界効果型トランジスタ４０により構成することができる。電界効果型トランジスタ４０において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３６１及び液晶素子３７０の画素電極に接続されている。
また、前記光制御素子は、電気泳動素子、無機ＥＬ素子、エレクトロウェッティング素子であってもよい。
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置１２４を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置１２４とが接続されたコンピュータシステムであってもよい。
また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などの携帯情報機器、スチルカメラやビデオカメラなどの撮像機器における表示手段に画像表示装置１２４を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置１２４を用いることができる。さらに、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置１２４を用いることができる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、１００ｎｍの厚みになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成した。
−ゲート絶縁層の形成−
次に、プラズマＣＶＤにより、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
−活性層の形成−
形成した前記絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表１に示した。
得られた酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、金ナノメタルインク（アルバックマテリアル社製、Ａｕ−１Ｃｈｂ、平均粒子径５ｎｍ、金属含有量５０質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃で３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
以上により、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。
−仕事関数測定用素子の作製−
仕事関数を測定するため、前記ソース電極及びドレイン電極の形成と同様の方法を用いて、ガラス基板上に金属膜を形成し、仕事関数測定用素子を得た。
＜ホール測定素子の作製＞
−ｎ型酸化物半導体膜の形成−
上記の電界効果型トランジスタの活性層の形成と同様にして、ガラス基板上にシャドウマスクを用いて８ｍｍ角のｎ型酸化物半導体膜をパターン形成した。スパッタ成膜条件は、活性層の形成と同様に設定した。スパッタ成膜条件を表１に示した。
−コンタクト電極の形成−
真空蒸着法を用いて、ｎ型酸化物半導体膜ガラス基板上にシャドウマスクを用いてホール測定時のコンタクト電極を形成した。蒸着源にはＡｌを用いた。
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、ｎ型酸化物半導体膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表１に示した。
＜仕事関数評価＞
得られた仕事関数測定用素子について、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）を用いて、金属膜の仕事関数を求めた。得られた仕事関数を表１に示した。
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザ４１５６Ｃ）を用いて、トランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを２０Ｖとし、ゲート電圧をＶｇ＝−３０Ｖから＋３０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）とオフ状態（例えばＶｇ＝−２０Ｖ）のソース／ドレイン電流Ｉｄｓの比（オン／オフ比）を算出した。また、ソース／ドレイン電流Ｉｄｓが増加に転じるゲート電圧（立ち上がり電圧）を算出した。結果を表１に示した。
なお、図７は、実施例１のキャリア密度１．０×１０１８ｃｍ−３における電流−電圧特性を示す図である。また、図６は比較例１のキャリア密度５．９×１０１５ｃｍ−３における電流−電圧特性を示す図である。
（実施例２）
実施例１において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表２に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、銀ナノメタルインク（ハリマ化成社製、ＮＰＳ−Ｊ、平均粒子径５ｎｍ、金属含有量５９質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中２２０℃３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例３）
実施例１において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表３に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、銀パラジウムナノ粒子ペースト（大研化学社製、ＮＡＧＮＰＤ１５−Ｋ０４、平均粒子径４ｎｍ〜１０ｎｍ、金属含有量２１質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例４）
実施例１において、「ソース電極及びドレイン電極の形成」及び「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表４に示す。
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、フォトリソグラフィ法及びリフトオフ法によって、Ｐｔによるソース電極及びドレイン電極を形成した。Ｐｔ膜の形成にはスパッタ法を用い、スパッタパワーを２００Ｗ、成膜時の圧力を０．３５Ｐａとし、厚みは５０ｎｍとした。このとき、ソースドレイン電極間で規定されるチャネル長は５０μｍとした。
−活性層の形成−
形成した前記ソース電極及びドレイン電極、並びに前記ゲート絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表４に示した。
得られた酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
（実施例５）
実施例１において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表５に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、Ａｕレジネート溶液（大研化学社製、有機金化合物、金属含有量２０質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃６０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例６）
実施例１において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表６に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、Ｐｔレジネート溶液（大研化学社製、有機白金化合物、金属含有量１０質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃６０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（比較例１）
実施例１において、「ソース電極及びドレイン電極の形成」及び「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表７に示す。
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、真空蒸着法を用いて厚み１００ｎｍのソース電極及びドレイン電極を形成した。蒸着源には金を用いた。チャネル幅は４００μｍ、チャネル長は５０μｍとした。
−活性層の形成−
形成した前記ソース電極及びドレイン電極、並びに前記ゲート絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表７に示した。
得られた酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
なお、表１〜表１６、表１８、及び表１９中、Ｅは、「１０のべき乗」を表す。例えば、「１．０Ｅ＋１７」は、「１．０×１０１７」を表し、「１．０Ｅ−０５」は、「０．００００１」を表す。図６〜９、及び２１〜２４においても同様である。
スイッチング素子に用いるＴＦＴとしては、電界効果移動度（キャリア移動度）は１．０ｃｍ２／Ｖｓ以上が好ましく、２．０ｃｍ２／Ｖｓ以上がより好ましい。また、オン／オフ比は、１×１０６以上が好ましく、１×１０７以上がより好ましく、１．０×１０８以上が特に好ましい。立ち上がり電圧の絶対値は５Ｖ以下が好ましく、３Ｖ以下がより好ましい。さらに、立ち上がり電圧が０Ｖ以上となるノーマリーオフ特性が特に好ましい。
表１〜７は、実施例１〜６及び比較例１において、形成した酸化物半導体膜の成膜条件、酸化物半導体膜のキャリア密度、ソース／ドレイン電極、ソース／ドレイン電極の成膜方法、ソース／ドレイン電極と同様の方法で形成した金属膜の仕事関数、及び、電界効果型トランジスタのトランジスタ特性を示している。
実施例１〜６は、塗布成膜により形成したＡｕ、Ａｇ、Ａｇ／Ｐｄ、Ｐｔ及び、真空成膜により形成したＰｔをソース／ドレイン電極に用いた結果を示している。表１〜６に示されるトランジスタ特性の結果から、電子キャリア濃度が４．０×１０１７ｃｍ−３以上４．０×１０１９ｃｍ−３以下の範囲において、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られていることがわかる。酸化物半導体の電子キャリア濃度が高くなっているため、金属と酸化物半導体との接触界面で接触抵抗が大きくならず、所望のデバイス性能が発現したものと考えられる。
塗布成膜により形成したＡｕを用いたトランジスタでは、酸化物半導体の電子キャリア濃度が４．０×１０１７ｃｍ−３以上の範囲においても、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいノーマリーオフのトランジスタ特性が得られている。これは、真空成膜により形成したＡｕよりも塗布形成したＡｕの仕事関数が深いためと考えられる。
一方、比較例１における電子キャリア濃度（密度）５．９×１０１５ｃｍ−３の実験結果は、ｎ型酸化物半導体を用いたトランジスタとして、一般に好適に用いることのできる電子キャリア濃度（密度）１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の場合で、真空成膜により形成した金をソース／ドレイン電極に用いた結果を示している。この場合、オン電流が約１×１０９Ａ程度と低く、ほとんどトランジスタ動作しないことがわかる。これは、仕事関数が比較的深い金とｎ型酸化物半導体とが接触している面で、ショットキー接合が形成され、接触抵抗が大きくなってしまったためと考えられる。
その他の比較例１は、ｎ型酸化物半導体を用いたトランジスタとして、電子キャリア濃度４．０×１０１７ｃｍ−３以上の場合で、真空成膜により形成した金をソース／ドレイン電極に用いた結果を示している。電子キャリア濃度が４．０×１０１７ｃｍ−３以上１．２×１０１８ｃｍ−３未満の範囲にある場合、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られている。しかし、立ち上がり電圧の符号はマイナスでノーマリーオフ特性ではない。また、それ以上の電子キャリア濃度（４．０×１０１８ｃｍ−３以上）になると、立ち上がり電圧の絶対値が大きくなる傾向があり、電子キャリア濃度が１．１×１０１９ｃｍ−３以上になると、トランジスタ動作が得られない。
（実施例７）
実施例１において、「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表８に示す。
−活性層の形成−
形成した前記絶縁層上に、Ｉｎ−Ｇａ−Ｚｎ系酸化物薄膜をＤＣスパッタを用いて形成した。
ターゲットとして、組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるようなＩｎ−Ｇａ−Ｚｎ−Ｏの焼成体を用いた。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．６９Ｐａとした。成膜時間を２０分間とし、厚みは７０ｎｍであった。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御でき、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表８に示した。
（実施例８）
実施例７において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例７と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表９に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、銀ナノメタルインク（ハリマ化成社製、ＮＰＳ−Ｊ、平均粒子径５ｎｍ、金属含有量５９質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中２２０℃３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例９）
実施例７において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例７と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１０に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、銀パラジウムナノ粒子ペースト（大研化学社製、ＮＡＧＮＰＤ１５−Ｋ０４、平均粒子径４〜１０ｎｍ、金属含有量２１質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例１０）
実施例７において、「ソース電極及びドレイン電極の形成」及び「活性層の形成」を以下の方法に変えた以外は、実施例７と同様にして、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１１に示す。
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、フォトリソグラフィ法及びリフトオフ法によって、Ｐｔによるソース電極及びドレイン電極を形成した。Ｐｔ膜の形成にはスパッタ法を用い、スパッタパワーを２００Ｗ、成膜時の圧力を０．３５Ｐａとし、厚みは５０ｎｍとした。このとき、ソースドレイン電極間で規定されるチャネル長は５０μｍとした。
−活性層の形成−
形成した前記ソース電極及びドレイン電極、並びに前記ゲート絶縁層上に、Ｉｎ−Ｇａ−Ｚｎ系酸化物薄膜をＤＣスパッタを用いて形成した。
ターゲットとして、組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるようなＩｎ−Ｇａ−Ｚｎ−Ｏの焼成体を用いた。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．６９Ｐａとした。成膜時間を２０分間とし、厚みは７０ｎｍであった。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御でき、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表１１に示した。
（実施例１１）
実施例７において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例７と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１２に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、Ａｕレジネート溶液（大研化学社製、有機金化合物、金属含有量２０質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃６０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（実施例１２）
実施例７において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例７と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１３に示す。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、Ｐｔレジネート溶液（大研化学社製、有機白金化合物、金属含有量１０重量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃６０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
（比較例２）
実施例７において、「ソース電極及びドレイン電極の形成」及び「活性層の形成」を以下の方法に変えた以外は、実施例７と同様にして、電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１４に示す。
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、真空蒸着法を用いて厚み１００ｎｍのソース電極及びドレイン電極を形成した。蒸着源には金を用いた。チャネル幅は４００μｍ、チャネル長は５０μｍとした。
−活性層の形成−
形成した前記ソース電極及びドレイン電極、並びに前記ゲート絶縁層上に、Ｉｎ−Ｇａ−Ｚｎ系酸化物薄膜をＤＣスパッタを用いて形成した。
ターゲットとして、組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるようなＩｎ−Ｇａ−Ｚｎ−Ｏの焼成体を用いた。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．６９Ｐａとした。成膜時間を２０分間とし、厚みは７０ｎｍであった。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御でき、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表１４に示した。
表８〜１４は、実施例７〜１２及び比較例２において、形成した酸化物半導体膜の成膜条件、酸化物半導体膜のキャリア密度、ソース／ドレイン電極、ソース／ドレイン電極の成膜方法、ソース／ドレイン電極と同様の方法で形成した金属膜の仕事関数、及び、電界効果型トランジスタのトランジスタ特性を示している。
実施例７〜１２は、塗布成膜により形成したＡｕ、Ａｇ、Ａｇ／Ｐｄ、及び、真空成膜により形成したＰｔをソース／ドレイン電極に用いた結果を示している。表８〜１３に示されるトランジスタ特性の結果から、電子キャリア濃度が４．０×１０１７ｃｍ−３以上４．１×１０１９ｃｍ−３以下の範囲において、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られていることがわかる。酸化物半導体の電子キャリア濃度が高くなっているため、金属と酸化物半導体との接触界面で接触抵抗が大きくならず、所望のデバイス性能が発現したものと考えられる。
塗布成膜により形成したＡｕを用いたトランジスタでは、酸化物半導体の電子キャリア濃度が４．０×１０１８ｃｍ−３以上の範囲においても、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいノーマリーオフのトランジスタ特性が得られている。これは、真空成膜により形成したＡｕよりも塗布形成したＡｕの仕事関数が深いためと考えられる。
一方、比較例２における電子キャリア濃度（密度）５．９×１０１６ｃｍ−３の実験結果は、ｎ型酸化物半導体を用いたトランジスタとして、一般に好適に用いることのできる電子キャリア濃度（密度）１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３に近い場合で、真空成膜により形成した金をソース／ドレイン電極に用いた結果を示している。この場合、移動度が低いことがわかる。これは、仕事関数が比較的深い金とｎ型酸化物半導体とが接触している面で、ショットキー接合が形成され、接触抵抗が大きくなってしまったためと考えられる。
その他の比較例２は、ｎ型酸化物半導体を用いたトランジスタとして、電子キャリア濃度４．０×１０１７ｃｍ−３以上の場合で、真空成膜により形成した金をソース／ドレイン電極に用いた結果を示している。電子キャリア濃度が４．０×１０１７ｃｍ−３以上２．０×１０１８ｃｍ−３以下の範囲にある場合、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られている。しかし、立ち上がり電圧の符号はマイナスで、ノーマリーオフ特性ではない。さらに、それ以上の電子キャリア濃度（電子キャリア濃度が５．２×１０１８ｃｍ−３以上）になると、実施例７〜１２と比べてオン／オフ比が小さくなり、立ち上がり電圧の絶対値が大きくなる傾向がある。その傾向は、電子キャリア濃度が１．０×１０１９ｃｍ−３以上で顕著になった。
（実施例１３）
実施例１において、「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１５に示す。
−活性層の形成−
形成した前記絶縁層上に、Ｚｎ−Ｓｎ系酸化物薄膜を高周波スパッタを用いて形成した。ここでは、ターゲットとして、Ｚｎ２ＳｎＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整することで、酸化物半導体膜中の酸素量を制御でき、電子キャリア濃度を制御した。全圧は０．３Ｐａとした。
スパッタ中は、基板を保持するホルダを水冷により冷却することで、基板の温度を１５℃〜３５℃の範囲内に制御した。スパッタパワーを１５０Ｗ、スパッタ時間を２０分とし、厚み５０ｎｍのＺｎ−Ｓｎ系酸化物膜を形成した。スパッタ成膜時の酸素流量比を表１５に示した。
（実施例１４）
実施例１において、「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１６に示す。
−活性層の形成−
形成した前記絶縁層上に、Ｚｎ−Ｔｉ系酸化物薄膜を高周波スパッタを用いて形成した。ここでは、ターゲットとして、Ｚｎ２ＴｉＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整することで、酸化物半導体膜中の酸素量を制御でき、電子キャリア濃度を制御した。全圧は０．３Ｐａとした。
スパッタ中は、基板を保持するホルダを水冷により冷却することで、基板の温度を１５℃〜３５℃の範囲内に制御した。スパッタパワーを１４０Ｗ、スパッタ時間を２５分とし、厚み５０ｎｍのＺｎ−Ｔｉ系酸化物膜を形成した。スパッタ成膜時の酸素流量比を表１６に示した。
（実施例１５〜１７）
実施例１において、「活性層の形成」及び「ホール測定素子の作製」を以下の方法に変えた以外は、実施例１と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１と同様の評価を行った。結果を表１８に示す。
−活性層の形成−
ビーカーに、３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例１５で用いるｎ型酸化物半導体膜形成用塗布液１を作製した。
同様にして、ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１２５ｇの硝酸カルシウム（Ｃａ（ＮＯ３）２・４Ｈ２Ｏ）を秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例１６で用いるｎ型酸化物半導体膜形成用塗布液２を作製した。
同様にして、ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１２５ｇの塩化バリウム（ＢａＣｌ２・２Ｈ２Ｏ）を秤量し、１，２−エタンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例１７で用いるｎ型酸化物半導体膜形成用塗布液３を作製した。
形成した前記絶縁層上に、前記ｎ型酸化物半導体膜形成用塗布液１〜３をそれぞれインクジェット装置を用いて所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｓｒ系酸化物膜、Ｉｎ−Ｃａ系酸化物膜、及びＩｎ−Ｂａ系酸化物膜をそれぞれ形成し、活性層とした。
ｎ型酸化物半導体膜形成用塗布液の配合を表１７に示す。
＜ホール測定素子の作製＞
−ｎ型酸化物半導体膜の形成−
上記の電界効果型トランジスタの活性層の形成と同様にして、ガラス基板上に前記ｎ型酸化物半導体膜形成用塗布液１〜３をそれぞれインクジェット装置を用いて８ｍｍ角のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｓｒ系酸化物膜、Ｉｎ−Ｃａ系酸化物膜、及びＩｎ−Ｂａ系酸化物膜をそれぞれ形成した。
−コンタクト電極の形成−
真空蒸着法を用いて、前記Ｉｎ−Ｓｒ系酸化物膜ガラス基板上、前記Ｉｎ−Ｃａ系酸化物膜ガラス基板上、及び前記Ｉｎ−Ｂａ系酸化物膜ガラス基板上にシャドウマスクを用いてホール測定時のコンタクト電極を形成した。蒸着源にはＡｌを用いた。
表１５〜１６は、実施例１３〜１４において、形成した酸化物半導体膜の成膜条件、酸化物半導体膜のキャリア密度、ソース／ドレイン電極、ソース／ドレイン電極の成膜方法、ソース／ドレイン電極と同様の方法で形成した金属膜の仕事関数、及び、電界効果型トランジスタのトランジスタ特性を示している。表１８は、実施例１５〜１７において、形成した酸化物半導体膜のキャリア密度、ソース／ドレイン電極、ソース／ドレイン電極の成膜方法、ソース／ドレイン電極と同様の方法で形成した金属膜の仕事関数、及び、電界効果型トランジスタのトランジスタ特性を示している。
実施例１３〜１７は、塗布成膜により形成したＡｕをソース／ドレイン電極に用いた結果を示している。表１５〜１６及び１８に示されるトランジスタ特性の結果から、電子キャリア濃度が５．１×１０１８ｃｍ−３以上８．３×１０１８ｃｍ−３以下の範囲において、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいノーマリーオフのトランジスタ特性が得られていることがわかる。酸化物半導体の電子キャリア濃度が高くなっているため、金属と酸化物半導体との接触界面で接触抵抗が大きくならず、所望のデバイス性能が発現したものと考えられる。
（実施例１８）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、１００ｎｍの厚みになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成した。
−ゲート絶縁層の形成−
次に、プラズマＣＶＤにより、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
−活性層の形成−
形成した前記絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表１９に示した。
得られた酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、金ナノメタルインク（アルバックマテリアル社製、Ａｕ−１Ｃｈｂ、平均粒子径５ｎｍ、金属含有量５０質量％）を、インクジェット装置を用いて所定のパターンで塗布した。大気雰囲気中３００℃で３０分間加熱し、厚み１００ｎｍのソース電極及びドレイン電極を形成した。このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
以上により、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。
−仕事関数測定用素子の作製−
仕事関数を測定するため、前記ソース電極及びドレイン電極の形成と同様の方法を用いて、ガラス基板上に金属膜を形成し、仕事関数測定用素子を得た。
＜ホール測定素子の作製＞
−ｎ型酸化物半導体膜の形成−
上記の電界効果型トランジスタの活性層の形成と同様にして、ガラス基板上にシャドウマスクを用いて８ｍｍ角のｎ型酸化物半導体膜をパターン形成した。スパッタ成膜条件は、活性層の形成と同様に設定した。スパッタ成膜条件を表１９に示した。
−コンタクト電極の形成−
真空蒸着法を用いて、ｎ型酸化物半導体膜ガラス基板上にシャドウマスクを用いてホール測定時のコンタクト電極を形成した。蒸着源にはＡｌを用いた。
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、ｎ型酸化物半導体膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表１９に示した。
＜仕事関数評価＞
得られた仕事関数測定用素子について、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）を用いて、金属膜の仕事関数を求めた。得られた仕事関数を表１９に示した。
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザ４１５６Ｃ）を用いて、トランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを２０Ｖとし、ゲート電圧をＶｇ＝−３０Ｖから＋３０Ｖに変化させて、電流−電圧特性（伝達特性）を評価した。図２１に、測定した電流−電圧特性（伝達特性）を示した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）とオフ状態（例えばＶｇ＝−２０Ｖ）のソース／ドレイン電流Ｉｄｓの比（オン／オフ比）を算出した。また、ソース／ドレイン電流Ｉｄｓが増加に転じるゲート電圧（立ち上がり電圧）を算出した。結果を表１９に示した。
また、ゲート電圧Ｖｇを０Ｖから＋３０Ｖまで５Ｖステップで変化させ、それぞれのゲート電圧において、ソース／ドレイン電圧Ｖｄｓを０Ｖから＋２０Ｖまで変化させて、電流−電圧特性（出力特性）を評価した。図２２に、測定した電流−電圧特性（出力特性）を示した。
（比較例３）
実施例１８において、「活性層の形成」及び「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１８と同様にして、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。また、実施例１８と同様の評価を行った。結果を表１９に示した。また、図２３に電流−電圧特性（伝達特性）を、図２４に電流−電圧特性（出力特性）を、それぞれ示した。
−活性層の形成−
形成した前記絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。スパッタ成膜時の酸素流量比を表１９に示した。
得られた酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、真空蒸着法を用いて厚み１００ｎｍのソース電極及びドレイン電極を形成した。蒸着源にはＡｌを用いた。チャネル幅は４００μｍ、チャネル長は５０μｍとした。
表１９は、実施例１８と比較例３において、形成した酸化物半導体膜の成膜条件、酸化物半導体膜のキャリア密度、ソース／ドレイン電極、ソース／ドレイン電極の成膜方法、ソース／ドレイン電極と同様の方法で形成した金属膜の仕事関数、及び、電界効果型トランジスタのトランジスタ特性を示している。
図２２に示される電流−電圧特性（出力特性）から、ソース／ドレイン電圧の値が小さい領域でソース／ドレイン電流が線形に増加していることが確認できる。この結果から、金属と酸化物半導体の間の接触界面がオーミック性の接触であることが推測される。
図２１に示される電流−電圧特性（伝達特性）、及び表１９に示される実施例１８のトランジスタ特性の結果から、電子キャリア濃度が５．２×１０１８ｃｍ−３の場合、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいノーマリーオフのトランジスタ特性が得られていることがわかる。
これは、酸化物半導体の電子キャリア濃度が高くなっているため、金属と酸化物半導体との接触界面で接触抵抗が大きくならず、理想的なトランジスタ特性が得られたものと考えられる。電流−電圧特性（出力特性）が図２２のような振る舞いを示すトランジスタを駆動回路に用いると、駆動電圧の設計が容易となり好ましい。
一方、比較例３の電流−電圧特性（出力特性）である図２４からは、ソース／ドレイン電圧の値が小さい領域でソース／ドレイン電流が下に凸の非線形な増加をしていることが確認できる。
表１９及び図２３に示されるように、酸化物半導体の電子キャリア濃度が５．７×１０１５ｃｍ−３の場合、仕事関数の浅い金属であるＡｌをソース／ドレイン電極に用いると、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られることがわかる。
しかしながら、図２４は、金属と酸化物半導体の接触界面の接触抵抗が電圧に依存していることを示しており、金属と酸化物半導体の接触界面は、非オーミック性の接触であることが推測される。電流−電圧特性が図２４のような振る舞いを示すトランジスタを駆動回路に用いると、トランジスタに印可される電圧のわずかな変動によって電流が大きく変化してしまい、駆動回路への適用が困難となる。すなわち、仕事関数の浅い金属をソース／ドレイン電極に用いて、酸化物半導体の電子キャリア濃度を１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の範囲に制御することで、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られる一方で、金属と酸化物半導体の接触界面は非オーミック性の接触となり、駆動回路へ適用が困難となることがわかる。
実施例１８及び比較例３の結果から、本発明の電界効果型トランジスタは、ｎ型酸化物半導体を用いたトランジスタとして、一般に好適に用いることのできるとされる電子キャリア濃度（密度）１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の酸化物半導体と仕事関数の浅い金属をソース／ドレイン電極に用いた従来の電界効果型トランジスタに比べて、表示素子の駆動回路に適用しやすい特徴があることがわかる。
本発明の態様は、例えば、以下のとおりである。
＜１＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ソース電極及びドレイン電極の仕事関数が、４．９０エレクトロンボルト以上であり、
前記ｎ型酸化物半導体の電子キャリア濃度が、４．０×１０１７ｃｍ−３以上であることを特徴とする電界効果型トランジスタである。
＜２＞ 前記ソース電極及びドレイン電極の材質が、金属及び合金の少なくともいずれかである前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記金属及び合金の少なくともいずれかが、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムの少なくともいずれかを含有する前記＜２＞に記載の電界効果型トランジスタである。
＜４＞ 前記ソース電極及びドレイン電極が、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを焼成して形成される前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜５＞ 前記ソース電極及びドレイン電極が、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を液滴吐出方式により塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して形成される前記＜４＞に記載の電界効果型トランジスタである。
＜６＞ 前記ｎ型酸化物半導体が、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかを含有する前記＜１＞から＜５＞のいずれかに記載の電界効果型トランジスタである。
＜７＞ 前記ｎ型酸化物半導体が、更にアルカリ土類金属を含有する前記＜６＞に記載の電界効果型トランジスタである。
＜８＞ 前記＜１＞から＜７＞のいずれかに記載の電界効果型トランジスタの製造方法であって、
少なくともゲート絶縁層上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成するソース電極及びドレイン電極形成工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
＜９＞ 前記＜１＞から＜７＞のいずれかに記載の電界効果型トランジスタの製造方法であって、
少なくとも基材上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成するソース電極及びドレイン電極形成工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
＜１０＞ 前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかが、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムの少なくともいずれかを含有する前記＜７＞から＜８＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜１１＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜１０＞のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子である。
＜１２＞ 前記光制御素子が、エレクトロルミネッセンス素子及びエレクトロクロミック素子のいずれかを含む前記＜１１＞に記載の表示素子である。
＜１３＞ 前記光制御素子が、液晶素子及び電気泳動素子のいずれかを含む前記＜１１＞に記載の表示素子である。
＜１４＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜１１＞から＜１３＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置である。
＜１５＞ 前記＜１４＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステムである。
１ 基材
２ ゲート電極
３ ゲート絶縁層
４ ソース電極
５ ドレイン電極
６ 活性層
１０ 電界効果型トランジスタ
２０ 電界効果型トランジスタ
２１ 基材
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
３０ キャパシタ
４０ 電界効果型トランジスタ
１００ テレビジョン装置
１０１ 主制御装置
１０３ チューナ
１０４ ＡＤコンバータ（ＡＤＣ）
１０５ 復調回路
１０６ ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ
１１１ 音声デコーダ
１１２ ＤＡコンバータ（ＤＡＣ）
１１３ 音声出力回路
１１４ スピーカ
１２１ 映像デコーダ
１２２ 映像・ＯＳＤ合成回路
１２３ 映像出力回路
１２４ 画像表示装置
１２５ ＯＳＤ描画回路
１３１ メモリ
１３２ 操作装置
１４１ ドライブインターフェース（ドライブＩＦ）
１４２ ハードディスク装置
１４３ 光ディスク装置
１５１ ＩＲ受光器
１５２ 通信制御装置
２１０ アンテナ
２２０ リモコン送信機
３００ 表示器
３０２、３０２’ 表示素子
３１０ ディスプレイ
３１２ 陰極
３１４ 陽極
３２０、３２０’ ドライブ回路（駆動回路）
３４０ 有機ＥＬ薄膜層
３４２ 電子輸送層
３４４ 発光層
３４６ 正孔輸送層
３５０ 有機ＥＬ素子
３６０ 層間絶縁膜
３６１ キャパシタ
３７０ 液晶素子
４００ 表示制御装置
４０２ 画像データ処理回路
４０４ 走査線駆動回路
４０６ データ線駆動回路
特許第５１１８８１１号公報 特開２０１０−６２５４６号公報 特開２０１１−１０３４０２号公報 特開２０１３−４５５５号公報 特開２０１０−２８３１９０号公報

Claims (16)

  1. ゲート電圧を印加するためのゲート電極と、
    電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
    前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
    を備える電界効果型トランジスタであって、
    前記ソース電極及びドレイン電極の仕事関数が、４．９０エレクトロンボルト以上であり、
    前記ｎ型酸化物半導体の電子キャリア濃度が、４．０×１０１７ｃｍ−３以上であることを特徴とする電界効果型トランジスタ。
  2. 前記ソース電極及びドレイン電極の材質が、金属及び合金の少なくともいずれかである請求項１に記載の電界効果型トランジスタ。
  3. 前記金属及び合金の少なくともいずれかが、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムの少なくともいずれかを含有する請求項２に記載の電界効果型トランジスタ。
  4. 前記ソース電極及びドレイン電極が、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを焼成して形成される請求項１から３のいずれかに記載の電界効果型トランジスタ。
  5. 前記ソース電極及びドレイン電極が、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を液滴吐出方式により塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して形成される請求項４に記載の電界効果型トランジスタ。
  6. 前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかが、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムの少なくともいずれかを含有する請求項４から５のいずれかに記載の電界効果型トランジスタ。
  7. 前記ｎ型酸化物半導体が、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかを含有する請求項１から６のいずれかに記載の電界効果型トランジスタ。
  8. 前記ｎ型酸化物半導体が、更にアルカリ土類金属を含有する請求項７に記載の電界効果型トランジスタ。
  9. 請求項１から８のいずれかに記載の電界効果型トランジスタの製造方法であって、
    少なくともゲート絶縁層上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成するソース電極及びドレイン電極形成工程を含むことを特徴とする電界効果型トランジスタの製造方法。
  10. 請求項１から８のいずれかに記載の電界効果型トランジスタの製造方法であって、
    少なくとも基材上に、金属粒子、合金粒子、及び有機金属化合物の少なくともいずれかを含む塗布液を塗布し、前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかを焼成して、ソース電極及びドレイン電極を形成するソース電極及びドレイン電極形成工程を含むことを特徴とする電界効果型トランジスタの製造方法。
  11. 前記金属粒子、前記合金粒子、及び前記有機金属化合物の少なくともいずれかが、金、銀、パラジウム、白金、ニッケル、イリジウム、及びロジウムの少なくともいずれかを含有する請求項９から１０のいずれかに記載の電界効果型トランジスタの製造方法。
  12. 駆動信号に応じて光出力が制御される光制御素子と、
    請求項１から１１のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
    を備えることを特徴とする表示素子。
  13. 前記光制御素子が、エレクトロルミネッセンス素子及びエレクトロクロミック素子のいずれかを含む請求項１２に記載の表示素子。
  14. 前記光制御素子が、液晶素子及び電気泳動素子のいずれかを含む請求項１２に記載の表示素子。
  15. 画像データに応じた画像を表示する画像表示装置であって、
    マトリックス状に配置された複数の請求項１２から１４のいずれかに記載の表示素子と、
    前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
    前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
    を備えることを特徴とする画像表示装置。
  16. 請求項１５に記載の画像表示装置と、
    表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
    を備えることを特徴とするシステム。
JP2014035430A 2013-07-31 2014-02-26 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 Active JP6264090B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2014035430A JP6264090B2 (ja) 2013-07-31 2014-02-26 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN201480043179.7A CN105431930A (zh) 2013-07-31 2014-07-25 场效应晶体管和用于生产场效应晶体管的方法
RU2016106926A RU2631405C2 (ru) 2013-07-31 2014-07-25 Полевой транзистор и способ изготовления полевого транзистора
BR112016002017A BR112016002017A2 (pt) 2013-07-31 2014-07-25 transistor de efeito de campo e método para produzir transistor de efeito de campo
SG11201600543YA SG11201600543YA (en) 2013-07-31 2014-07-25 Field-effect transistor and method for producing field-effect transistor
KR1020167005170A KR101841855B1 (ko) 2013-07-31 2014-07-25 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
EP14831997.3A EP3028298A4 (en) 2013-07-31 2014-07-25 FIELD EFFECT TRANSISTOR AND METHOD FOR PRODUCING THE FIELD EFFECT TRANSISTOR
PCT/JP2014/070289 WO2015016333A1 (en) 2013-07-31 2014-07-25 Field-effect transistor and method for producing field-effect transistor
US14/908,599 US10672914B2 (en) 2013-07-31 2014-07-25 Field-effect transistor and method for producing field-effect transistor
CN201811116958.1A CN109216443B (zh) 2013-07-31 2014-07-25 场效应晶体管和用于生产场效应晶体管的方法
TW103125875A TWI565072B (zh) 2013-07-31 2014-07-29 場效應電晶體及製造場效應電晶體的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013159290 2013-07-31
JP2013159290 2013-07-31
JP2014035430A JP6264090B2 (ja) 2013-07-31 2014-02-26 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2015046568A JP2015046568A (ja) 2015-03-12
JP6264090B2 true JP6264090B2 (ja) 2018-01-24

Family

ID=52431857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014035430A Active JP6264090B2 (ja) 2013-07-31 2014-02-26 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法

Country Status (10)

Country Link
US (1) US10672914B2 (ja)
EP (1) EP3028298A4 (ja)
JP (1) JP6264090B2 (ja)
KR (1) KR101841855B1 (ja)
CN (2) CN105431930A (ja)
BR (1) BR112016002017A2 (ja)
RU (1) RU2631405C2 (ja)
SG (1) SG11201600543YA (ja)
TW (1) TWI565072B (ja)
WO (1) WO2015016333A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
WO2017135029A1 (ja) 2016-02-01 2017-08-10 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN108886058B (zh) * 2016-03-18 2022-05-03 株式会社理光 场效应晶体管、显示元件、图像显示装置和***
KR20180124934A (ko) 2016-03-18 2018-11-21 가부시키가이샤 리코 전계 효과형 트랜지스터의 제조 방법
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
WO2018016456A1 (en) 2016-07-20 2018-01-25 Ricoh Company, Ltd. Field-effect transistor, method for producing the same, display element, image display device, and system
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6902222B2 (ja) * 2017-03-31 2021-07-14 大日本印刷株式会社 化粧シート及び該化粧シートを備える化粧部材
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法
CN208046475U (zh) * 2017-11-16 2018-11-02 广州擎天实业有限公司 一种高导热大功率同步整流模块
US10688811B2 (en) 2018-02-27 2020-06-23 Ricoh Company, Ltd. Air blower, drying device, liquid discharge apparatus, and treatment-liquid application device
JP6986231B2 (ja) 2018-03-16 2021-12-22 株式会社リコー 塗布装置及び画像形成システム
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
JP7135682B2 (ja) 2018-09-28 2022-09-13 株式会社リコー 給送装置、画像形成装置及び画像形成システム
CN109282924B (zh) * 2018-11-16 2020-12-29 东南大学 一种压力传感器及其制备方法
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN111129083A (zh) * 2019-12-11 2020-05-08 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法及显示面板

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118811B2 (ja) 1972-08-01 1976-06-12
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
KR100647660B1 (ko) * 2004-11-19 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100637210B1 (ko) * 2005-01-28 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
KR100719566B1 (ko) * 2005-10-22 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
JP4793679B2 (ja) 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP2008270734A (ja) * 2007-03-23 2008-11-06 Sumitomo Chemical Co Ltd 有機電界効果トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US20110114914A1 (en) * 2008-07-25 2011-05-19 Hideaki Numata Field effect transistor and circuit device
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010283190A (ja) 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2011009619A (ja) * 2009-06-29 2011-01-13 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP5604081B2 (ja) 2009-11-11 2014-10-08 出光興産株式会社 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
KR20230174763A (ko) 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101800852B1 (ko) * 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
US8283469B2 (en) * 2010-03-24 2012-10-09 National Tsing Hua University Perylene diimide derivative and organic semiconductor element using the same material
KR101271827B1 (ko) * 2010-07-22 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
JP5259683B2 (ja) 2010-11-19 2013-08-07 株式会社東芝 サーバ装置及びプログラム
US8691621B1 (en) * 2010-12-14 2014-04-08 Sharp Laboratories Of America, Inc. Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
KR101237351B1 (ko) * 2011-05-27 2013-03-04 포항공과대학교 산학협력단 전극 및 이를 포함한 전자 소자
KR101302786B1 (ko) * 2011-05-27 2013-09-03 포항공과대학교 산학협력단 높은 일함수를 가지는 고분자 전극을 채용한 단순화된 유기 전자 소자
US8679905B2 (en) 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP5965107B2 (ja) 2011-06-13 2016-08-03 出光興産株式会社 薄膜トランジスタ
CN102842491B (zh) * 2011-06-24 2016-10-19 联华电子股份有限公司 金属栅极的制作方法
CN103036643B (zh) * 2011-09-30 2018-03-06 株式会社Ntt都科摩 小区间干扰消除方法、中继节点和基站
JP5783094B2 (ja) 2011-11-30 2015-09-24 株式会社リコー ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
WO2013108630A1 (ja) * 2012-01-18 2013-07-25 出光興産株式会社 電界効果型トランジスタ
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10005879B2 (en) * 2012-02-03 2018-06-26 Basf Se Method for producing an organic semiconductor device
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US20140183457A1 (en) * 2013-01-03 2014-07-03 Lisa H. Stecker Transistor with Organic Semiconductor Interface

Also Published As

Publication number Publication date
SG11201600543YA (en) 2016-02-26
KR20160039656A (ko) 2016-04-11
KR101841855B1 (ko) 2018-03-23
EP3028298A1 (en) 2016-06-08
BR112016002017A2 (pt) 2017-08-01
CN109216443A (zh) 2019-01-15
RU2631405C2 (ru) 2017-09-21
RU2016106926A (ru) 2017-08-31
TWI565072B (zh) 2017-01-01
US20160190329A1 (en) 2016-06-30
JP2015046568A (ja) 2015-03-12
EP3028298A4 (en) 2016-08-03
WO2015016333A1 (en) 2015-02-05
CN109216443B (zh) 2022-05-17
US10672914B2 (en) 2020-06-02
TW201511286A (zh) 2015-03-16
CN105431930A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
JP6264090B2 (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN105261649B (zh) 涂布液、场效应晶体管、显示元件、图像显示装置和***
TWI496294B (zh) Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統
JP2017195355A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP5729055B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6662432B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP7143601B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP7056274B2 (ja) 電界効果型トランジスタの製造方法
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2020021814A (ja) 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム
JP2017108132A (ja) 半導体装置、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R151 Written notification of patent or utility model registration

Ref document number: 6264090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151