TWI426609B - 薄膜電晶體基板及其製造方法 - Google Patents

薄膜電晶體基板及其製造方法 Download PDF

Info

Publication number
TWI426609B
TWI426609B TW100131382A TW100131382A TWI426609B TW I426609 B TWI426609 B TW I426609B TW 100131382 A TW100131382 A TW 100131382A TW 100131382 A TW100131382 A TW 100131382A TW I426609 B TWI426609 B TW I426609B
Authority
TW
Taiwan
Prior art keywords
gate
electrode
protective film
thin film
film transistor
Prior art date
Application number
TW100131382A
Other languages
English (en)
Other versions
TW201246550A (en
Inventor
Hee Young Kwack
Mun Gi Park
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201246550A publication Critical patent/TW201246550A/zh
Application granted granted Critical
Publication of TWI426609B publication Critical patent/TWI426609B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體基板及其製造方法
本發明係關於一種薄膜電晶體基板及其製造方法，並且特別地，本發明關於一種能夠減少製造步驟數目之薄膜電晶體基板及其製造方法。
一液晶顯示裝置透過使用一電場，控制具有介電各向異性的液晶的透光率用以顯示一畫面。此液晶顯示裝置提供有一液晶面板、一用以將光線導向至液晶面板的背光單元、以及一驅動液晶面板的驅動電路，其中此液晶面板具有彼此相面對結合在一起的一薄膜電晶體基板與一彩色濾光基板。
薄膜電晶體基板在一底基板上具有彼此相交叉的複數個閘極線與複數個資料線以及其間的一閘極絕緣膜，一形成於其每一交叉部份的薄膜電晶體(TFT)，一畫素電極，其通過一接觸孔與薄膜電晶體之汲極相接觸，以及一塗覆於其上的底配向膜。
彩色濾光基板具有一用於產生一色彩的彩色濾光器，一防止光線洩漏的黑矩陣，一共同電極，用以形成一垂直電場至畫素電極，以及一塗覆於其上的頂配向膜用於液晶之排列。
因此，液晶面板能夠製造為一扭轉向列(Twisted-Nematic,TN)型，其中一電極提供於每一基板，液晶排列為使得其一導軸旋轉90度且一電壓提供至這些電極用以驅動導軸，以及透過使用一平面切換(In-Plane Switching,IPS)模式作業，其中平面切換(IPS)模式之中液晶之導軸使用透過在一個基板上的兩個電極形成之一水平電場控制，或者液晶面板能夠製造為一邊界電場切換(Fringe Field Switching,FFS)型，其中液晶分子製造為透過一透明導電材料的兩個其間具有一小間隙的電極之間形成的一邊界電場運動。
使用邊界電場切換(FFS)模式的液晶面板之薄膜電晶體基板透過之一具有以下步驟之方法製造，這些步驟包含透過使用一第一光罩形成一閘極，透過使用一第二光罩形成一半導體圖案，透過使用一第三光罩形成源極/汲極，透過使用一第四光罩形成具有複數個畫素接觸孔以及複數個墊區接觸孔的第一保護膜，透過使用一第五光罩形成一畫素電極，透過使用一第六光罩，形成一第二保護膜以及在第二保護膜之中形成複數個畫素接觸孔以及複數個墊區接觸孔，以及透過使用一第七光罩在第二保護膜之上形成一共同電極，因此，邊界電場切換(FFS)模式的薄膜電晶體之製造方法需要至少七個光罩步驟，以及因此一過程的成本及時間較大。
因此，鑒於上述問題，本發明之目的在於提供一種薄膜電晶體基板及其製造方法。
本發明之目的之一在於提供一種薄膜電晶體基板及其製造方法，其能夠減少製造步驟之數目。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種薄膜電晶體基板可包含有一閘極線；一與閘極線相交叉之資料線；一薄膜電晶體，其包含有：一與這些閘極線相連接之閘極，一與這些資料線相連接之源極，一形成為與源極相面對之汲極，以及一半導體圖案，其形成為與閘極相重疊，以及一閘極絕緣膜位於其間；第一及第二保護膜，其覆蓋薄膜電晶體，其中每一保護膜具有暴露薄膜電晶體之汲極的複數個畫素接觸孔；一畫素電極，形成於第二保護膜之上用以與汲極相連接；以及一共同電極，其形成為與畫素電形成一邊界電場，其中共同電極透過關於第二保護膜之一根切提供的一空間，形成為與畫素電極相間隔。
根據本發明之一些實施例之薄膜電晶體更包含有一與閘極線相連接之閘極墊，以及一與資料線相連接之資料墊。
根據本發明之一些實施例之閘極墊可包含有：一與閘極線相連接之閘極墊底電極；一閘極接觸孔，其穿過第一及第二保護膜以及閘極絕緣膜，以及一閘極墊頂電極，與閘極底電極相連接，以及係由與畫素電極相同之材料形成於相同層之上，以及透過根切提供的空間與共同電極相間隔。
根據本發明之一些實施例之資料墊可包含有：一與資料線相連接之資料墊底電極；一穿過第一及第二保護膜之資料接觸孔；以及一資料墊頂電極，與資料底電極相連接，以及由與畫素電極相同之材料形成於相同層之上，以及透過根切提供之空間與共同電極相間隔。
根據本發明之一些實施例之畫素電極可具有之一厚度相比較於共同電極之一厚度更厚。
根據本發明之一些實施例之第二保護膜可具有之一寬度相比較於第一保護膜之一寬度更小。第一保護膜可包含有兩個或更多的保護膜。
在本發明之另一方面中，一種薄膜電晶體基板之製造方法可包含以下步驟：一第一光罩步驟，其形成一第一導電膜於一基板之上以包含有一閘極及一閘極線，一第二光罩步驟，其沉積一閘極絕緣膜於其上形成具有第一導電圖案的基板之上，以及形成一第二導電圖案於閘極絕緣膜之上用以包含有一半導體圖案、源極及汲極以及一資料線，一第三光罩步驟，沉積第一保護膜於其上形成具有第二導電圖案的基板之上，以及形成一用以暴露通過第一保護膜的汲極之一畫素接觸孔，一第四光罩步驟，形成一第三導電圖案於第一保護膜之上用以具有一共同電極及一共同線，以及一第二導電膜，用以與共同電極形成一根切且用以包含有一暴露共同電極之上的汲極的一畫素接觸孔，以及一第五光罩步驟，形成一第四導電圖案，用以包含有一透過根切提供之一空間與共同電極相間隔之畫素電極。
根據本發明之一些實施例之閘極與閘極線可包含有電極材料的至少兩個層。
根據本發明之進一步實施例之薄膜電晶體基板之製造方法可更包含以下步驟：形成一與閘極線相連接之閘極墊，其中閘極墊包含有：一閘極墊底電極，其透過第一光罩步驟與閘極同時且由相同材料形成，一閘極接觸孔，透過第三光罩步驟及第四光罩步驟，形成為通過閘極絕緣膜與第一及第二保護膜，以及一閘極墊頂電極，其透過第五光罩步驟，與畫素電極同時且由相同材料形成。
根據本發明之另外實施例之薄膜電晶體基板之製造方法包含，形成與資料線相連接之一資料墊之步驟，其中資料墊包含有一與資料線相連接之資料墊底電極，一通過第一及第二保護膜之資料接觸孔，以及一資料墊頂電極，係與畫素電極同時且由相同材料形成，與資料底電極相連接以及透過根切提供之一空間與共同電極相間隔。
根據本發明之其他實施例之第四光罩步驟可包含有以下步驟，順次沉積一透明層、一無機絕緣材料以及光阻抗蝕劑於其上形成具有第一保護膜的基板上，在除其中形成具有畫素接觸孔的一區域之外的區域，形成一光阻抗蝕圖案，光阻抗蝕圖案之寬度相比較於第一保護膜之一寬度更小，透過使用光阻抗蝕圖案蝕刻，形成第二保護膜之圖案用以具有與光阻抗蝕圖案之寬度相同之寬度，使用第二保護膜濕蝕刻透明層，以及透過濕蝕刻使得透明層形成為具有一根切。
根據本發明之一些實施例之畫素電極形成為具有之一厚度相比較於共同電極之一厚度更厚。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
以下，將結合圖式部份詳細描述本發明之具體實施例。圖式中之相同標號表示相同或類似元件。需要注意的是，如果確定所知的技術能夠誤導本發明，則該技術之詳細描述將省去。
將結合「第1圖」至「第10圖」描述本發明之示例性實施例。
「第1圖」係為本發明之一示例性實施例之薄膜電晶體基板之平面圖，以及「第2圖」係為穿過「第1圖」中所示的薄膜電晶體中的I-I’、II-II’、III-III’、以及IV-IV’線之剖視圖。
請參閱「第1圖」及「第2圖」，根據本發明之一些實施例的薄膜電晶體基板可包含有與一閘極線102及一資料線104、104a、104b、104c相連接的薄膜電晶體，一畫素電極122，其形成於提供於閘極線102與資料線104、104a、104b、104c之交叉結構的一畫素區域之上，一共同電極124，其與畫素電極122形成一邊界電場，一與閘極線102相連接之閘極墊150，一與資料線104、104a、104b、104c相連接之資料墊160，以及一與共同線126相連接之共同墊128。
請參閱「第1圖」，薄膜電晶體具有一供給至資料線104、104a、104b、104c的畫素訊號，畫素訊號根據供給至閘極線102的一掃描訊號在畫素電極122充滿且持續。為此，薄膜電晶體130可具有一閘極106、一源極108、一汲極110、一活性層114以及一歐姆接觸層116。
請參閱「第1圖」及「第2圖」，形成於一基板101之上的閘極106與閘極線102相連接，用以具有自閘極線102供給於此處的掃描訊號。源極108與資料線104、104a、104b、104c相連接用以具有自資料線104、104a、104b、104c供給的畫素訊號。汲極形成為與源極108相對，並且其之間配設有活性層114的一通道部份，用以將畫素訊號自資料線104、104a、104b、104c供給至畫素電極122。活性層114形成於源極108與汲極110之間的通道部份，其中該通道部份與閘極106相重疊，並且一閘極絕緣膜112位於通道部份與閘極106之間。歐姆接觸層116形成於源極108與活性層114之間，以及汲極110與活性層114之間(即，在除通道部份之外的活性層114之上方)。歐姆接觸層116用以減少源極108與活性層114之間，與/或汲極110與活性層114之間的一電接觸電阻。
請參閱「第2圖」，畫素電極122通過第一至第三畫素接觸孔120a、120b、120c(畫素接觸孔120)與薄膜電晶體之汲極110相連接。據此，畫素電極122具有自資料線104、104a、104b、104c通過薄膜電晶體供給於該處的畫素訊號。
根據「第1圖」及「第2圖」所示之示例性實施例，共同電極124與共同線126相連接，用以具有通過共同線126供給於該處的一共同電壓。共同電極124與畫素電極122相重疊，並且其間具有一第三保護膜136，用以形成一邊界電場。邊界電場使得在薄膜電晶體基板與彩色濾光器基板之間的一橫向排列的液晶分子，由於介質各向異性以旋轉。並且，通過畫素區域的之透光率能夠隨著液晶分子的一定程度之旋轉變化，用以產生一畫面。在本發明之該示例性實施例中，共同電極124形成於第二保護膜134之上，用以具有一關於第三保護膜136的根切結構，以及透過共同電極124與第三保護膜136的根切結構，共同電極124與畫素電極122彼此相間隔。因此，此根切結構在共同電極124與畫素電極122之間提供一空間W。並且，在薄膜電晶體之上形成的共同電極124能夠用作屏蔽資料電壓的一屏蔽電極，以及第二保護膜134係由一有機絕緣材料，例如光丙烯形成，用以減少在共同電極124與資料線104、104a、104b、104c之間的一寄生電容之形成，使得在共同電極124與資料線104、104a、104b、104c之間的一距離變大。
在本發明之一些實施例之中，畫素電極122具有一相比較於共同電極124更大之厚度。如前所述，這是因為共同電極124與第三保護膜136之根切結構使得第三保護膜136具有之一寬度相比較於共同電極124之一寬度更大。據此，當畫素電極122沉積於該根切結構的第三保護膜136之上時，畫素電極122之厚度形成為相比較於共同電極之厚度更厚，用以防止畫素電極122之打開。
在本發明之進一步之實施例中，為了提高第三保護膜136之上形成的畫素電極122之台階覆蓋，第三保護膜136之一寬度A形成為相比較於第二保護膜134之寬度B更小。
此外，共同電極124可由透明電極材料，包含有，但不限制於，氧化錫(Tin Oxide,TO)、氧化銦錫(Indium Tin Oxide,ITO)、氧化銦鋅(Indium Zinc Oxide,IZO)、氧化銦錫鋅(Indium Tin Zinc Oxide,ITZO)、以及其混合物形成。
閘極墊150將掃描訊號自一閘極驅動器(圖未示)供給至閘極線102。為此，在本發明之一些實施例中，閘極墊150具有通過一接觸孔154與閘極線102相連接的一閘極墊底電極152，以及一通過與閘極墊底電極152相連接的一閘極墊頂電極156，其中接觸孔154穿過任意的第一保護膜132、第二保護膜134、以及第三保護膜136與閘極絕緣膜112。閘極墊頂電極156可由與畫素電極122相同之材料形成於相同層之上。根據「第2圖」中所示的示例實施例，閘極墊頂電極156與共同電極124相間隔，以使得閘極墊頂電極156不與第二保護膜134之上形成的共同電極124相接觸。使用根切結構之空間，共同電極124與閘極墊頂電極156能夠相間隔為彼此不相接觸。閘極墊底電極152可具有「第2圖」所示的至少兩個層。
資料墊160將畫素訊號自一資料驅動器(圖未示)供給至資料線104、104a、104b、104c。為此，在本發明之一些實施例中，資料墊160具有通過一資料接觸孔164與資料線104、104a、104b、104c相連接之一資料墊底電極162，以及一與資料墊底電極162相連接之資料墊頂電極166，其中資料接觸孔164穿過任意的第一、第二以及第三保護膜132、134以及136。資料墊頂電極166可由與畫素電極122相同之材料形成於相同層之上。根據「第2圖」中所示之示例性實施例，資料墊頂電極166與共同電極124相間隔，以使得資料墊頂電極166與第二保護膜134之上形成的共同電極124不相接觸。使用該根切結構之空間，共同電極124與資料墊頂電極166能夠相間隔為必須不相接觸。資料墊底電極162可具有如「第2圖」所示之汲極162c與半導體層162a及162b之一堆疊結構。
如「第3A圖」至「第10圖」係為「第2圖」中所示的薄膜電晶體基板之製造示例性步驟之平面圖及剖視圖。
請參閱「第3A圖」及「第3B圖」，一第一導電圖案能夠形成於基板101之上，用以包含一閘極106、一閘極線102以及一閘極墊底電極152。
詳細而言，閘極金屬層的至少兩個層，例如閘極金屬層106a/106b與閘極金屬層152a/152b能夠透過例如，噴鍍，沉積於一基板101之上。這些閘極金屬層能夠由至少兩個層的堆疊，包含有，但不限制於鋁(Al)/鉻(Cr)、鋁(Al)/鉬(Mo)、鋁(Al)(釹Nd)/鋁(Al)、鋁(Al)(釹Nd)/鉻(Cr)、鉬(Mo)/鋁(Al)(釹Nd)/鉬(Mo)、銅(Cu)/鉬(Mo)、銅(Cu)/鉬(Mo)/鈦(Ti)、鈦(Ti)/鋁(Al)(釹Nd)/鈦(Ti)、鉬(Mo)/鋁(Al)、鉬(Mo)/鈦(Ti)/鋁(Al)(釹Nd)、銅(Cu)合金/鉬(Mo)、銅(Cu)合金/鋁(Al)、銅(Cu)合金/鉬(Mo)合金、銅(Cu)合金/鋁(Al)合金、鋁(Al)/鉬(Mo)合金、鉬(Mo)合金/鋁(Al)，或者以其他順序，或者由鉬(Mo)、鈦(Ti)、銅(Cu)、釹鋁合金(AlNd)、鋁(Al)、鉻(Cr)、一鉬(Mo)合金、一銅(Cu)合金、一鋁(Al)合金的一單層形成。然後，這些閘極金屬層能夠透過光微影且使用一第一光罩之蝕刻能夠圖案化，用以形成第一導電圖案以包含有閘極106、閘極線102以及閘極墊底電極152。
請參閱「第4A圖」及「第4B圖」，一閘極絕緣膜112形成於其上形成有第一導電圖案的基板101之上，以及一第二導電圖案形成於其上形成具有閘極絕緣膜112的基板101之上，用以包含有具有一活性層114及一歐姆接觸層116的半導體圖案115、源極及汲極108及110、一資料線104、104a、104b、104c以及一資料墊底電極162。
詳細而言，一閘極絕緣膜112、一非晶矽層(第一保護膜132)、一摻雜(n+型或p+型)非晶矽層216以及一資料金屬層218能夠接連形成於其上形成具有閘極金屬圖案的底基板101之上。舉例而言，閘極絕緣膜112、非晶矽層(第一保護膜132)以及摻雜非晶矽層216能夠透過電漿增強化學氣相沉積(PECVD)形成，以及資料金屬層218能夠透過噴鍍形成。閘極絕緣膜112能夠由無機絕緣材料，包含但不限制於，氧化矽(SiOx)及氮化矽(SiNx)形成，並且資料金屬層218能夠由一材料的單金屬層形成，包含但並不限制於，鉬(Mo)、鈦(Ti)、銅(Cu)、釹鋁合金(AlNd)、鋁(Al)、鉻(Cr)、一鉬(Mo)合金、一銅(Cu)合金、一鋁(Al)合金，或者由至少兩個材料層的一堆疊形成，包含但不限制於鋁(Al)/鉻(Cr)、鋁(Al)/鉬(Mo)、鋁(Al)(釹Nd)/鋁(Al)、鋁(Al)(釹Nd)/鉻(Cr)、鉬(Mo)/鋁(Al)(釹Nd)/鉬(Mo)、銅(Cu)/鉬(Mo)、鈦(Ti)/鋁(Al)(釹Nd)/鈦(Ti)、鉬(Mo)/鋁(Al)、鉬(Mo)/鈦(Ti)/鋁(Al)(釹Nd)、銅(Cu)合金/鉬(Mo)、銅(Cu)合金/鋁(Al)、銅(Cu)合金/鉬(Mo)合金、銅(Cu)合金/鋁(Al)合金、鋁(Al)/鉬(Mo)合金、鉬(Mo)合金/鋁(Al)，或者由一材料之單層形成，包含但不限制於鉬(Mo)、鈦(Ti)、銅(Cu)、釹鋁合金(AlNd)、鋁(Al)、鉻(Cr)、一鉬(Mo)合金、一銅(Cu)合金、一鋁(Al)合金。然後，在塗覆光阻劑於資料金屬層218上以後，光阻劑曝光切透過使用一狹縫光罩或一半色調光罩的光微影技術顯影，用以形成一第一及第二光阻圖案220a及220b。將結合「第5A圖」及「第5B圖」進行描述。
請參閱「第5A圖」，半色調光罩能夠具有一屏蔽區域S1，屏蔽區域S1具有一形成於一基板上的屏蔽層172，一具有形成於一基板上的半穿透反射層174的半穿透反射區域S2，以及一直接位於基板上的透射區域S3。因此，能夠使用半色調光罩，或者雖然圖未示，能夠使用一狹縫光罩。將描述應用一半色調光罩之情況，作為一實例。屏蔽區域S1定位於其上待形成半導體圖案及第二導電圖案的一區域，用以屏蔽一紫外(UV)光束用以在「第5A圖」所示之顯影之後，留下第一光阻圖案220a。半穿透反射區域S2具有半穿透反射層174，半穿透反射層174堆疊於其上待形成薄膜電晶體之通道的區域之上，用以控制光線透射率，用以在「第5A圖」所示顯影之後，剩留一相比較於第一光阻圖案220a更薄的第二光阻圖案220b。並且，透射區域S3完全傳送紫外線(UV)，用以如「第5A圖」所示，在顯影之後，去除光阻抗蝕劑。
請參閱「第5A圖」及「第5B圖」，資料金屬層218、非晶矽層(第一保護膜132)以及摻雜(n型或p型)非晶矽層216透過使用具有一台階的第一及第二光阻圖案220a及220b經受蝕刻，用以形成資料金屬層218、非晶矽層(第一保護膜132)以及摻雜非晶矽層216之圖案，用以形成第二導電圖案以及之下的半導體圖案。
然後，第一光阻圖案220a能夠透過氧電漿灰化用以使得第一光阻圖案220a更薄且用以去除第二光阻圖案220b。然後，透過蝕刻暴露的資料金屬層218與其下的摻雜非晶矽層216能夠透過使用第一光阻圖案220a的一蝕刻步驟去除。據此，如「第4B圖」所示，源極108與汲極110彼此相間隔且活性層114能夠暴露。
然後，第一光阻圖案220a能夠自源/汲極108及110，資料線104、104a、104b、104c，以及資料墊底電極162的上部去除。
請參閱「第6A圖」及「第6B圖」，一第一保護膜132以及一第二保護膜134形成於其上形成具有半導體圖案115及第二導電圖案的基板101之上，用以具有閘極接觸孔154a、154b以及154c，資料接觸孔164a及164b以及第一及第二畫素接觸孔120a及120b。雖然圖未示，根據本發明的其他實施例，可以省去第一保護膜。
詳細而言，可選的第一保護膜132與一第二保護膜134能夠透過電漿增強化學氣相沉積(PECVD)或者化學氣相沉積(CVD)形成於其上形成具有半導體圖案及第二導電圖案的閘極絕緣膜112之上。第一保護膜132能夠由與閘極絕緣膜相同的有機絕緣材料形成，此外，第二保護膜134能夠由一有機絕緣材料，包含但不限制於，光丙烯形成。第一及第二保護膜132及134能夠透過光微影技術及使用一第三光罩的蝕刻形成圖案，用以形成閘極接觸孔154a、154b以及154c，資料接觸孔164a及164b以及第一及第二畫素接觸孔120a及120b。第一及第二畫素接觸孔120a及120b能夠暴露通過第一及第二保護膜132及134的汲極110；閘極接觸孔154a、154b以及154c能夠暴露通過閘極絕緣膜112與第一及第二保護膜132及134的閘極墊底電極152；以及資料接觸孔164a及164b能夠暴露通過第一及第二保護膜132及134的資料墊底電極162。
請參閱「第7A圖」及「第7B圖」，一具有一共同電極124、一共同線126以及一共同墊128的第三導電圖案，與具有一第三畫素接觸孔120c、一閘極接觸孔154d以及一資料接觸孔164c的一第三保護膜136形成於其上形成具有可選的第一保護膜132及第二保護膜134的基板101之上。以下將結合「第8A圖」及「第8B圖」描述。
詳細而言，如「第8A圖」及「第8B圖」表示的示例性實施例所示，一第一透明導電層124a、一第三保護膜136a以及光阻抗蝕劑222能夠順次堆疊於具有第一及第二保護膜132及134的基板101之上。第一透明電極層124a能夠透過噴鍍一材料，包含但不限制於，氧化錫(TO)、氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、以及其混合物沉積；並且，第三保護膜136a能夠透過使用電漿增強化學氣相沉積(PECVD)或者化學氣相沉積(CVD)沉積一無機材料形成。並且，光阻抗蝕劑塗覆於第三保護膜136a之上且使用一第四光罩經受光微影，用以暴露及顯影光阻抗蝕劑222。如「第8B圖」所示，第四光罩210能夠具有一屏蔽區域S1，屏蔽區域S1具有一形成於基板212上的屏蔽層210a的，以及直接位於基板212之上的透射區域S2。在本發明之本實施例之中，在第四光罩210的屏蔽區域S1的屏蔽層210a具有一寬度A，寬度A相比較於第二保護膜134之寬度B更小；以及第四光罩210的透射區域S2定位於其中待形成一第三畫素接觸孔120c、一閘極接觸孔154d以及一資料接觸孔164之區域，用以透射一紫外線(UV)光束。由於透射區域S2傳送紫外線(UV)光束，因此在顯影之後光阻劑自該處去除。具有入射於此的紫外線(UV)透過第四光罩210之屏蔽區域S1屏蔽的光阻抗蝕圖案222a，由於屏蔽區域S1具有一相比較於第二保護膜134更小之寬度，因此光阻抗蝕圖案222a具有之一寬度A相比較於第二保護膜134之一寬度B更小。
請參閱「第8C圖」，第三保護膜136透過使用光阻抗蝕圖案蝕刻形成圖案。在本實施例之中，由於光阻抗蝕圖案222a的寬度A相比較於第二保護膜134之寬度B更小，因此第三保護膜136之寬度A相比較於第二保護膜134之寬度B更小。第三保護膜136之寬度A能夠相比較於第二保護膜134之寬度B更小，用以在沉積畫素電極122之時提高台階覆蓋。
然後，共同電極124能夠使用第三保護膜136用作一光罩，透過濕蝕刻去除。此種情況下，如「第8C圖」所示，一根切透過濕蝕刻形成於共同電極124，用以使得共同電極124具有一相比較於第三保護膜之寬度C更小之寬度。然後，一保留的光阻抗蝕圖案能夠剝離用以形成包含有共同電極124、共同線126以及共同墊128的第三導電圖案，以及具有閘極接觸孔154d、資料接觸孔164c以及第三畫素接觸孔120c的第三保護膜136。
請參閱「第9A圖」及「第9B圖」，一第四導電圖案形成於其上形成具有第三保護膜136及第三導電圖案的基板101之上，用以包含有一畫素電極122、一閘極墊頂電極156以及一資料墊頂電極166。
詳細而言，一第二透明電極層122a透過沉積，例如噴鍍，形成於其上形成具有第三保護膜136、第三導電圖案的基板101之上。第三保護膜136與共同電極124之間的根切將第二透明電極層122a與共同電極124以透過根切形成的一間隙W之距離相間隔。此種情況下，第二透明電極層122a沉積為相比較於共同電極124之上形成的第一透明電極層更厚。當畫素電極122沉積於根切結構的第三保護膜136之上時，畫素電極122的厚度形成為相比較於共同電極之厚度更厚，用以防止打開畫素電極122。
然後，請參閱「第10圖」，第二透明電極層122a能夠透過光微影及使用一第五光罩蝕刻形成圖案，用以形成具有畫素電極122、閘極圖案頂電極156以及資料墊頂電極166的一第四導電圖案。
如上所述，本發明之薄膜電晶體基板及其製造方法具有以下至少一個優點。
源/汲極與半導體圖案在相同光罩步驟中形成，以及第三保護膜與共同電極在相同光罩步驟中形成，使得能夠減少成倍的光罩步驟，允許減少製造步驟之數目以及允許減少一製造成本及一製造時間。
該薄膜電晶體基板可僅透過五個光罩步驟，而不需要另外的步驟形成。
並且，有機絕緣材料的保護膜允許減少這些資料線與共同電極之間的寄生電容，使得能夠減少由此產生的能耗。
本領域之技術人員可以理解的是，在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附之申請專利範圍。
101．．．基板
102．．．閘極線
104、104a、104b、104c．．．資料線
106．．．閘極
106a、106b．．．閘極金屬層
108．．．源極
110．．．汲極
112．．．閘極絕緣膜
114．．．活性層
115．．．半導體圖案
116．．．歐姆接觸層
120．．．畫素接觸孔
120a．．．第一畫素接觸孔
120b．．．第二畫素接觸孔
120c．．．第三畫素接觸孔
122．．．畫素電極
122a．．．第二透明電極層
124．．．共同電極
124a．．．第一透明導電層
126．．．共同線
128．．．共同墊
130．．．薄膜電晶體
132．．．第一保護膜
134．．．第二保護膜
136．．．第三保護膜
136a．．．第三保護膜
150．．．閘極墊
152．．．閘極墊底電極
152a、152b．．．閘極金屬層
154．．．接觸孔
154a、154b、154c、154d．．．閘極接觸孔
156．．．閘極墊頂電極
160．．．資料墊
162．．．資料墊底電極
162a、162b．．．半導體層
162c．．．汲極
164．．．資料接觸孔
164a、164b、164c．．．資料接觸孔
166．．．資料墊頂電極
172．．．屏蔽層
174．．．半穿透反射層
210．．．第四光罩
210a．．．屏蔽層
212．．．基板
216．．．摻雜非晶矽層
218．．．資料金屬層
220a．．．第一光阻圖案
220b．．．第二光阻圖案
222．．．光阻抗蝕劑
222a．．．光阻抗蝕圖案
A、B、C．．．寬度
W．．．空間
S1．．．屏蔽區域
S2．．．半穿透反射區域
S3．．．透射區域
第1圖係為本發明之一示例性實施例之薄膜電晶體基板之平面圖；
第2圖係為第1圖中所示的薄膜電晶體中的I-I’、II-II’、III-III’、以及IV-IV’線之剖視圖；
第3A圖及第3B圖係分別為第1圖或第2圖中所示的薄膜電晶體基板之第一導電圖案之製造步驟之平面圖及剖視圖；
第4A圖及第4B圖係分別為第1圖或第2圖中所示的薄膜電晶體基板之一半導體圖案及一第二導電圖案之製造步驟之平面圖及剖視圖；
第5A圖及第5B圖係分別為第4B圖中所示的半導體圖案及第二導電圖案之製造光罩步驟之剖視圖；
第6A圖及第6B圖係分別為第1圖或第2圖中所示的薄膜電晶體基板之第一及第二保護膜之製造步驟之平面圖及剖視圖；
第7A圖及第7B圖係分別為第1圖或第2圖中所示的薄膜電晶體基板之第三導電圖案及第三保護膜之製造步驟之平面圖及剖視圖；
第8A圖至第8C圖係分別為第7B圖中所示的第三導電圖案及第三保護膜之形成中光罩步驟之剖視圖；
第9A圖及第9B圖係分別為第1圖或第2圖中所示的薄膜電晶體基板之薄膜電晶體基板的第四導電圖案之製造步驟之平面圖及剖視圖；以及
第10圖係為第9B圖中之第四導電圖案之製造中光罩步驟之剖視圖。
101．．．基板
104、104a、104b、104c．．．資料線
106．．．閘極
106a、106b．．．閘極金屬層
108．．．源極
110．．．汲極
112．．．閘極絕緣膜
114．．．活性層
115．．．半導體圖案
116．．．歐姆接觸層
120．．．畫素接觸孔
120a．．．第一畫素接觸孔
120b．．．第二畫素接觸孔
120c．．．第三畫素接觸孔
122．．．畫素電極
124．．．共同電極
130．．．薄膜電晶體
132．．．第一保護膜
134．．．第二保護膜
136．．．第三保護膜
152．．．閘極墊底電極
152a、152b．．．閘極金屬層
154．．．接觸孔
154a、154b、154c、154d．．．閘極接觸孔
156．．．閘極墊頂電極
162．．．資料墊底電極
162a、162b．．．半導體層
162c．．．汲極
164．．．資料接觸孔
164a、164b、164c．．．資料接觸孔
166．．．資料墊頂電極
A、B．．．寬度
W．．．空間

Claims (15)

  1. 一種薄膜電晶體基板，係包含有：一閘極線；一資料線，係與該閘極線相交叉；一薄膜電晶體，係包含有：(i)　一閘極，係與該等閘極線相連接，(ii)　一源極，係與該等資料線相連接，(iii)　一汲極，係形成為與該源極相面對，以及(iv)　一半導體圖案，係形成為與該閘極相重疊，以及一閘極絕緣膜位於其間；第一保護膜及第二保護膜，係覆蓋該薄膜電晶體，其中每一該等保護膜具有暴露該薄膜電晶體的該汲極的複數個畫素接觸孔；一畫素電極，係位於該第二保護膜之上用以與該汲極相連接；以及一共同電極，係形成為與該畫素電形成一邊界電場，其中該共同電極透過關於該第二保護膜之一根切提供的一空間，形成為與該畫素電極相間隔。
  2. 如請求項第1項所述之薄膜電晶體基板，更包含有一與該閘極線相連接之閘極墊，以及一與該資料線相連接之資料墊。
  3. 如請求項第2項所述之薄膜電晶體基板，其中該閘極墊包含有：一閘極墊底電極，係與該閘極線相連接，一閘極接觸孔，係通過該第一保護膜及該第二保護膜以及該閘極絕緣膜，以及一閘極墊頂電極，係與該閘極底電極相連接，以及係由與該畫素電極相同之該材料形成於該相同層之上，以及透過該根切提供的該空間與該共同電極相間隔。
  4. 如請求項第2項所述之薄膜電晶體基板，其中該資料墊包含有：一資料墊底電極，係與該資料線相連接，一資料接觸孔，係通過該第一保護膜及該第二保護膜，以及一資料墊頂電極，係與資料底電極相連接，以及由與該畫素電極相同之該材料形成於該相同層之上，以及透過該根切提供之該空間與該共同電極相間隔。
  5. 如請求項第1項所述之薄膜電晶體基板，其中該畫素電極具有之一厚度相比較於該共同電極之一厚度更厚。
  6. 如請求項第1項所述之薄膜電晶體基板，其中該第二保護膜具有之一寬度相比較於該第一保護膜之一寬度更小。
  7. 如請求項第1項所述之薄膜電晶體基板，其中該第一保護膜包含有兩個或更多的保護膜。
  8. 一種薄膜電晶體基板之製造方法，係包含以下步驟：一第一光罩步驟，係形成一第一導電膜於一基板之上用以包含有一閘極及一閘極線；一第二光罩步驟，係沉積一閘極絕緣膜於其上形成具有該第一導電圖案的該基板之上，以及形成一第二導電圖案於該閘極絕緣膜之上用以包含有一半導體圖案、源極及汲極以及一資料線；一第三光罩步驟，係沉積一第一保護膜於其上形成具有該第二導電圖案的該基板之上，以及形成一用以暴露通過該第一保護膜的該汲極之一畫素接觸孔；一第四光罩步驟，係形成一第三導電圖案於該等保護膜之上用以具有一共同電極及一共同線以及一第二導電膜，用以與該共同電極形成一根切且用以包含有一暴露該共同電極之上的該汲極的一畫素接觸孔；以及一第五光罩步驟，係形成一第四導電圖案，用以包含有一透過該根切提供之一空間與該共同電極相間隔之畫素電極。
  9. 如請求項第8項所述之薄膜電晶體基板之製造方法，其中該閘極與該閘極線包含有電極材料的至少兩個層。
  10. 如請求項第8項所述之薄膜電晶體基板之製造方法，其中包含形成一與該閘極線相連接之閘極墊，其中該閘極墊包含有：一閘極墊底電極，係透過該第一光罩步驟與該閘極同時且由該相同材料形成，一閘極接觸孔，係透過該第三光罩步驟及該第四光罩步驟，形成為通過該閘極絕緣膜與該第一保護膜及該第二保護膜，以及一閘極墊頂電極，係透過該第五光罩步驟，與該畫素電極同時且由該相同材料形成。
  11. 如請求項第8項所述之薄膜電晶體基板之製造方法，包含形成與該資料線相連接之一資料墊，其中該資料墊包含有：一資料墊底電極，係與該資料線相連接，一資料接觸孔，係通過該第一保護膜及該第二保護膜，以及一資料墊頂電極，係與該畫素電極同時且由該相同材料形成，與該資料底電極相連接以及透過該根切提供之一空間與該共同電極相間隔。
  12. 如請求項第8項所述之薄膜電晶體基板之製造方法，其中該第四光罩步驟包含有以下步驟：順次沉積一透明層、一無機絕緣材料以及光阻抗蝕劑於其上形成具有該第一保護膜的該基板上，透過該第四步驟，在除其中形成具有該等畫素接觸孔的一區域之外的區域，形成一光阻抗蝕圖案，該光阻抗蝕圖案之寬度相比較於該第一保護膜之一寬度更小，透過使用該光阻抗蝕圖案蝕刻，形成該第二保護膜之圖案用以具有與該光阻抗蝕圖案之該寬度相同之寬度，使用該第二保護膜濕蝕刻該透明層，以及透過該濕蝕刻使得該透明層形成為具有一根切。
  13. 如請求項第8項所述之薄膜電晶體基板之製造方法，其中該畫素電極形成為具有之一厚度相比較於該共同電極之一厚度更厚。
  14. 如請求項第8項所述之薄膜電晶體基板之製造方法，由第一至第五光罩步驟組成。
  15. 如請求項第8項所述之薄膜電晶體基板之製造方法，其中該第一保護膜包含有兩個或更多個保護膜。
TW100131382A 2011-05-03 2011-08-31 薄膜電晶體基板及其製造方法 TWI426609B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042176A KR101394938B1 (ko) 2011-05-03 2011-05-03 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201246550A TW201246550A (en) 2012-11-16
TWI426609B true TWI426609B (zh) 2014-02-11

Family

ID=47089649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131382A TWI426609B (zh) 2011-05-03 2011-08-31 薄膜電晶體基板及其製造方法

Country Status (4)

Country Link
US (2) US8669557B2 (zh)
KR (1) KR101394938B1 (zh)
CN (1) CN102769013B (zh)
TW (1) TWI426609B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870986B1 (ko) * 2011-09-19 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 제조방법
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
US9214533B2 (en) * 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
KR101992893B1 (ko) * 2012-10-23 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
KR101994974B1 (ko) * 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103926760B (zh) * 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
CN103941494B (zh) * 2013-01-17 2017-04-12 瀚宇彩晶股份有限公司 液晶显示装置
KR102090599B1 (ko) * 2013-01-29 2020-04-16 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102028982B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
KR102028981B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102071008B1 (ko) 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102081827B1 (ko) 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
KR102066592B1 (ko) * 2013-09-27 2020-02-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102054671B1 (ko) * 2013-09-27 2019-12-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20150036940A (ko) 2013-09-30 2015-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20150039003A (ko) 2013-10-01 2015-04-09 삼성디스플레이 주식회사 노광 마스크 및 이를 이용한 표시패널의 제조방법
KR102098304B1 (ko) * 2013-12-10 2020-05-27 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102162580B1 (ko) * 2013-12-23 2020-10-07 엘지디스플레이 주식회사 터치전극 내장형 표시소자 및 그 제조방법
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
CN104766819B (zh) * 2014-01-06 2017-12-08 瀚宇彩晶股份有限公司 画素基板及其制造方法
KR102087197B1 (ko) * 2014-01-13 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150104676A (ko) * 2014-03-05 2015-09-16 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102176926B1 (ko) * 2014-08-27 2020-11-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102210607B1 (ko) * 2014-11-25 2021-02-01 엘지디스플레이 주식회사 공통 전극의 바이어스 모니터링 영역을 포함하는 박막 트랜지스터 어레이 기판, 그 제조방법 및 이를 이용한 공통 전극의 바이어스 모니터링 방법
KR102354999B1 (ko) * 2015-03-10 2022-01-24 삼성디스플레이 주식회사 광배향막 및 이를 포함하는 액정 표시 장치
CN104698630B (zh) * 2015-03-30 2017-12-08 合肥京东方光电科技有限公司 阵列基板及显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN108028202B (zh) * 2015-09-24 2021-05-25 夏普株式会社 半导体装置及其制造方法
CN105158955B (zh) * 2015-10-26 2019-02-12 天马微电子股份有限公司 一种显示面板及其制作方法
CN105467703B (zh) * 2015-12-11 2019-08-13 厦门天马微电子有限公司 阵列基板、显示面板以及阵列基板的制造方法
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102555392B1 (ko) * 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106129063B (zh) * 2016-07-05 2019-06-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
JP2019066719A (ja) * 2017-10-03 2019-04-25 シャープ株式会社 表示パネル
KR102423865B1 (ko) * 2017-12-04 2022-07-21 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
CN108257976B (zh) * 2018-01-09 2020-09-29 武汉华星光电技术有限公司 Tft基板及其制作方法
JP7160334B2 (ja) * 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060285050A1 (en) * 2005-06-20 2006-12-21 Yoo Soon S Thin film transistor of fringe field switching type and fabricating method thereof
US20060290865A1 (en) * 2005-06-24 2006-12-28 Choi Seung C Fabrication method of fringe field switching mode liquid crystal display device
US7280176B2 (en) * 1997-11-03 2007-10-09 Samsung Electronics Co., Ltd. Liquid crystal display having a modified electrode array
US20100123866A1 (en) * 2008-11-18 2010-05-20 Shih Chang Chang Common Bus Design for a TFT-LCD Display
US20110013130A1 (en) * 2009-07-16 2011-01-20 Beijing Boe Optoelectronics Technology Co., Ltd. Ffs type tft-lcd array substrate and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293625C (zh) * 2001-11-21 2007-01-03 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20060001165A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100920483B1 (ko) 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101612050B1 (ko) * 2009-09-16 2016-04-12 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280176B2 (en) * 1997-11-03 2007-10-09 Samsung Electronics Co., Ltd. Liquid crystal display having a modified electrode array
US20060285050A1 (en) * 2005-06-20 2006-12-21 Yoo Soon S Thin film transistor of fringe field switching type and fabricating method thereof
US20060290865A1 (en) * 2005-06-24 2006-12-28 Choi Seung C Fabrication method of fringe field switching mode liquid crystal display device
US20100123866A1 (en) * 2008-11-18 2010-05-20 Shih Chang Chang Common Bus Design for a TFT-LCD Display
US20110013130A1 (en) * 2009-07-16 2011-01-20 Beijing Boe Optoelectronics Technology Co., Ltd. Ffs type tft-lcd array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US8669557B2 (en) 2014-03-11
US8890161B2 (en) 2014-11-18
KR20120124332A (ko) 2012-11-13
CN102769013B (zh) 2015-03-18
US20120280237A1 (en) 2012-11-08
TW201246550A (en) 2012-11-16
CN102769013A (zh) 2012-11-07
US20140134810A1 (en) 2014-05-15
KR101394938B1 (ko) 2014-05-14

Similar Documents

Publication Publication Date Title
TWI426609B (zh) 薄膜電晶體基板及其製造方法
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
KR101894328B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP4638221B2 (ja) 垂直配向型液晶表示装置
US7629189B2 (en) Liquid crystal display device and method for fabricating the same
JP2007011343A (ja) 液晶表示装置とその製造方法
KR20090030557A (ko) 액정표시장치의 제조방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2003021844A (ja) 液晶表示装置用アレー基板製造方法
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
US7612838B2 (en) Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP4638227B2 (ja) 薄膜トランジスタアレイ基板
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20130034359A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101866388B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101126344B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법
KR101926514B1 (ko) 박막트랜지스터 기판의 제조 방법
KR101484724B1 (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20040078225A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크