TWI426521B

TWI426521B - 雙向移位暫存器

Info

Publication number: TWI426521B
Application number: TW098125995A
Authority: TW
Inventors: Chien Ting Chan; His Rong Han; Wen Chun Wang
Original assignee: Wintek Corp
Priority date: 2009-07-31
Filing date: 2009-07-31
Publication date: 2014-02-11
Also published as: TW201104691A; US20110026665A1; US8045675B2

Description

雙向移位暫存器

本發明是有關於一種移位暫存器(Shift Register)，且特別是有關於一種可進行雙向(Bi-directional)移位操作之雙向移位暫存器。

現今之技術多以移位暫存器(Shift Register)來實現掃瞄驅動器，以提供沿第一方向依序致能之掃描訊號對畫素陣列中對應之畫素列進行掃描操作。然而，在許多應用場合中，移位暫存器更被期望能彈性地提供沿著相反於第一方向之第二方向依序致能之掃描訊號。因此，如何設計出可回應於不同控制訊號，以彈性地提供沿不同方向進行移位操作之雙樣移位暫存器(Bi-directional Shift Register)乃業界所致力之方向之一。

本發明係有關於一種雙向移位暫存器(Bi-directional Shift Register)，其中之各級級電路(Stage)係利用本級級電路之前一級與下一級級電路之輸出訊號做為控制訊號與電源訊號產生控制訊號，以驅動本級級電路進行正向移位訊號輸出操作或逆向移位訊號輸出操作。如此，相較於傳統移位暫存器，本發明相關之雙向移位暫存器具有可進行正向與逆向移位訊號輸出操作及成本較低之優點。

根據本發明提出一種雙向移位暫存器(Bi-directional Shift Register)，用以沿第一移位方向輸出N個輸出訊號，或沿第二移位方向輸出N個輸出訊號。雙向移位暫存器包括N級級電路(Stage)，N為大於1之自然數。N個級電路中之第m級級電路包括第一節點、輸出端、第一輸入電路、第二輸入電路級移位暫存器單元。第一節點具有第一控制訊號，輸出端用以輸出第m級輸出訊號。第一輸入電路耦接至第m-1級級電路之輸出端以接收第m-1級級電路之輸出訊號，第一輸入電路以第m-1級級電路之輸出訊號做為控制訊號及電源訊號，以在第一期間中提供致能之第一驅動訊號至第一節點。第二輸入電路耦接至第m+1級級電路之輸出端以接收第m+1級級電路之輸出訊號，第二輸入電路以第m+1級級電路之輸出訊號做為控制訊號及電源訊號，以在第二期間中提供致能之第二驅動訊號至第一節點。移位暫存器單元受控於等於致能之第一驅動訊號與致能之第二驅動訊號其中之一之第一控制訊號，於第三期間中產生致能之第m級輸出訊號。其中，m為小於或等於N之自然數。

為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

請參照第1圖，其繪示依照本發明實施例之雙向移位暫存器的電路方塊圖。雙向移位暫存器1包括N級級電路SR_1、SR_2、…、SR_N，其分別用以提供輸出訊號G_1、G_2、…、G_N，N為大於1之自然數。雙向移位暫存器1中之各級級電路SR_1-SR_N係根據前一級級電路提供之輸出訊號與後一級級電路提供之輸出訊號其中之一來對應地產生本級級電路之輸出訊號。

請參照第2A圖，其繪示依照本發明實施例之移位暫存器之輸出訊號的時序圖。在一個操作實例中，級電路SR_1率先受控於致能於期間TP_0之正向起始訊號STV_F，在期間TP_1中產生致能之輸出訊號G_1，而級電路SR_1後之各級級電路SR_2-SR_N係對應地回應於前一級級電路提供之輸出訊號G_1-G_N-1在對應之操作期間TP_2-TP_N中產生對應之輸出訊號G_2-G_N。在這個操作實例中，移位暫存器1回應於正向起始訊號STV_F來進行正向移位訊號輸出操作。

請參照第2B圖，其繪示依照本發明實施例之移位暫存器之輸出訊號的另一時序圖。在另一個操作實例中，級電路SR_N率先受控於致能於期間TP_0’之反相起始訊號STV_B，在期間TP_N’中產生致能之輸出訊號G_N，而級電路SR_N前之各級級電路SR_N-1-SR_1係對應地回應於後一級級電路提供之輸出訊號G_N-G_2，在對應之操作期間TP_N-1’-TP_1中產生對應知本及輸出訊號G_N-1-G_1。在這個操作實例中，移位暫存器1係回應於反相起始訊號STV_B來進行反相移位訊號輸出操作。

由於各級級電路SR_1-SR_N具有相近之電路結構與操作，接下來，係僅以一個介於第1級與第N級之間的第m級級電路SR_m為例說明細部的電路，其餘的各級級電路SR_1-SR_N之詳細電路結構與操作皆可依此類推，其中m為小於或等於N之自然數。

請參照第3圖，其繪示乃第1圖中之級電路SR_m的詳細電路圖。級電路SR_m包括節點NT1、NT2、輸出端NTO、輸入電路CT1、CT2及移位暫存器單元CT3。其中節點NT1及NT2上分別具有控制訊號SC1及SC2，輸出端NTO用以提供輸出訊號G_m。

輸入電路CT1耦接至級電路SR_m-1之輸出端，以接收級電路SR_m-1的輸出訊號G_m-1。輸入電路CT1用以根據輸出訊號G_m-1做為控制訊號及電源訊號，以在第一期間中提供致能之第一驅動訊號至節點NT1，以在第一期間致能控制訊號SC1。其中，第1級的級電路SR_1的輸入電路CT1是耦接至起始訊號STV_F。第2級的級電路SR_2的輸入電路CT1是耦接至第1級的級電路SR_1的之輸出端，以接收級電路SR_1的輸出訊號G_1。其餘級電路SR_m-1皆以此類推。

在一個例子中，級電路SR_m的輸入電路CT1包括電晶體T1。電晶體T1例如由N型金氧半(N-type Metal Oxide Semiconductor，NMOS)電晶體來實現，汲極(Drain)與閘極(Gate)耦接至級電路SR_m-1之輸出端以接收輸出訊號G_m-1，源極(Source)耦接至節點NT1。

輸入電路CT2耦接至級電路SR_m+1之輸出端，以接收輸出訊號G_m+1。輸入電路CT2用以根據輸出訊號G_m+1做為控制訊號及電源訊號，以在第二期間中提供致能之第二驅動訊號至節點NT1，以在第二期間致能控制訊號SC1。其中，第N級的級電路SR_N的輸入電路CT2是耦接至起始訊號STV_B。第N-1級的級電路SR_N-1的輸入電路CT2是耦接至第N級的級電路SR_N的之輸出端，以接收級電路SR_N的輸出訊號G_N。其餘級電路SR_m-1皆以此類推。

在一個例子中，輸入電路CT2包括電晶體T2。電晶體T1例如由NMOS電晶體來實現，其之汲極與閘極耦接至級電路SR_m+1之輸出端以接收輸出訊號G_m+1，源極耦接至節點NT1。

在一個例子中，移位暫存器單元CT3包括控制電路CT31、耦合電路CT32、偏壓電路CT33及輸出級電路CT34。

在一個例子中，控制電路CT31包括電晶體T3A、T3B及T3C，其例如以NMOS電晶體來實現。電晶體T3A-T3C之汲極耦接至節點NT1，源極接收參考電壓訊號VSS。另外，T3A、T3B、T3C的閘極分別耦接至節點NT2、第m-2級級電路之輸出端及第m+2級級電路之輸出端。舉例來說，參考電壓訊號VSS為電路低電壓訊號。

在一個例子中，耦合電路CT32包括電容C1，其之兩端分別耦接至節點NT1及輸出端NTO。

在一個例子中，偏壓電路CT33包括電晶體T4與電容C1，其中電晶體T4例如以NMOS電晶體來實現。電晶體T4之第一源極/汲極耦接至節點NT2，閘極耦接至節點NT1，第二源極/汲極接收參考電壓訊號VSS。電容C1之兩端分別接收時脈訊號CK1及耦接至節點NT2。

在一個例子中，輸出級電路CT34包括電晶體T5、T6及T7，其中電晶體T5-T7例如由NMOS電晶體來實現。電晶體T5之第一源極/汲極接收時脈訊號CK1，閘極耦接至節點NT1，第二源極/汲極耦接至輸出端NTO。電晶體T6及T7之汲極耦接至輸出端NTO，源極接收參考電壓訊號VSS，閘極分別耦接至節點NT2及接收時脈訊號CK2。時脈訊號CK2與CK1例如彼此反相(Inversed)。

請參照第4圖，其繪示乃第3圖之級電路SR_m的相關訊號時序圖。在一個操作實例中，級電路SR_m係回應於前一級級電路(即是級電路SR_m-1)之輸出訊號G_m-1來產生輸出訊號G_m。換言之，此時級電路SR_m係執行正向移位訊號輸出操作。

在期間TP_m-1中，輸出訊號G_m-1為致能而等於高電壓訊號VDD，時脈訊號CK1及CK2分別等於參考電壓訊號VSS及高電壓訊號VDD。舉例來說，電壓訊號VDD為電路高電壓訊號。如此輸入電路CT1為導通，使控制訊號SC1等於高電壓訊號VDD-Vth1，其中電壓Vth1為電晶體T1之臨界導通電壓(Threshold Voltage)。偏壓電路CT33中之電晶體T4受控於具有高電壓位準VDD-Vth1之控制訊號SC1使控制訊號SC2等於參考電壓VSS，以關閉電晶體T6。輸出級電路CT34之中電晶體T7及T5分別受控於等於高電壓訊號(即為致能)之控制訊號CT1及時脈訊號CK2導通，以分別控制輸出訊號G_m等於參考電壓訊號VSS及時脈訊號CK1(亦等於參考電壓訊號VSS)。

在期間TP_m中，輸出訊號G_m-1與G_m+1均等於參考電壓訊號VSS，時脈訊號CK1由等於參考電壓訊號VSS之高位準切換至等於高電壓訊號VDD之高位準，時脈訊號CK2由等於高電壓訊號VDD之高位準切換至等於參考電壓訊號VSS之低位準。如此輸入電路CT1、CT2與控制電路CT31均為關閉，使得節點NT1為浮接(Floating)，而使控制訊號SC1暫時等於高電壓訊號VDD-Vth1。這樣一來，控制訊號SC2仍受控於偏壓電路CT33而等於電壓訊號VSS，而電晶體T6持續地為關閉。電晶體T7受控於時脈訊號CK2為關閉。

另外在期間TP_m中，電容C2回應於時脈訊號CK1由低位準提升至高位準之訊號上升緣(Rising Edge)耦合差值電壓ΔV至節點NT1上之控制訊號SC1(具有電壓位準VDD-Vth1)，使控制訊號SC1具有電容耦合位準：

VC1=VDD-Vth1+ΔV

舉例來說，差值電壓ΔV等於：

其中Cgs為電晶體T5之內部寄生電容，而Cp1為節點P1看到之等效電容。如此，電晶體T5係受控於此電容耦合位準之控制訊號SC1導通，以使輸出訊號G_m等於高電壓訊號VDD。

在期間TP_m+1中，輸出訊號G_m-1與G_m+1分別等於參考電壓訊號VSS及高電壓訊號VDD，時脈訊號CK1及CK2分別等於參考電壓訊號VSS及高電壓訊號VDD。如此輸入電路CT2為導通使控制訊號SC1等於高電壓位準VDD-Vth，而控制訊號SC2持續地等於參考電壓訊號VSS。電晶體T5受控於具有高電壓位準之控制訊號SC1導通，使輸出訊號G_m等於時脈訊號CK1(亦等於參考電壓訊號VSS)。而電晶體T7亦受控於等於高電壓訊號VDD之時脈訊號CK2導通，以使輸出訊號G_m等於參考電壓訊號VSS。

在期間TP_m+2中，輸出訊號G_m-1與G_m+1均等於參考電壓訊號VSS，輸出訊號G_m+2等於高電壓訊號VDD，時脈訊號CK1由等於參考電壓訊號VSS之高位準切換至等於高電壓訊號VDD之高位準，時脈訊號CK2由等於高電壓訊號VDD之高位準切換至等於參考電壓訊號VSS之低位準。偏壓電路CT33中之電晶體T4受控於等於參考電壓訊號VSS之控制訊號SC1關閉，而透過電容C1回應於時脈訊號CK1之上升緣的耦合操作，控制訊號SC2等於高電壓訊號VDD以導通電晶體T3A及T6。輸出級電路CT34之電晶體T6及T7分別受控於等於高電壓訊號VDD之控制訊號CT2及時脈訊號CK2導通，以分別控制輸出訊號G_m等於參考電壓訊號VSS及時脈訊號CK1(亦等於參考電壓訊號VSS)。

如此，在經過前述期間TP_m-1-TP_m+2之操作後，級電路G_m可有效地回應輸出訊號G_m-1提供輸出訊號G_m。

請參照第5圖，其繪示乃第3圖之級電路SR_m的另一相關訊號時序圖。在另一個操作實例中，級電路SR_m係回應於後一級級電路(即是級電路SR_m+1)之輸出訊號G_m+1來產生輸出訊號G_m。換言之，此時級電路SR_m係執行反向移位訊號輸出操作。級電路SR_m執行之反向移位訊號輸出操作係相似於其之正向移位訊號輸出操作，於此，並不在對其之詳細電路操作進行贅述

1．．．雙向移位暫存器

SR_1-SR_N、SR_m．．．級電路

CT1、CT2．．．輸入電路

CT3、CT3’．．．移位暫存器單元

CT31．．．控制電路

CT32．．．耦合電路

CT33、CT33’、CT33"．．．偏壓電路

CT34、CT34’、CT34"．．．輸出級電路

NT1、NT2．．．節點

NTO．．．輸出端

C1、C2．．．電容

T1、T2、T3A、T3B、T3C、T4A、T4B、T4-T8、T7’．．．電晶體

第1圖繪示依照本發明實施例之雙向移位暫存器的電路方塊圖。

第2A圖繪示依照本發明實施例之移位暫存器之輸出訊號的時序圖。

第2B圖繪示依照本發明實施例之移位暫存器之輸出訊號的另一時序圖。

第3圖繪示乃第1圖中之級電路SR_m的詳細電路圖。

第4圖繪示乃第3圖之級電路SR_m的相關訊號時序圖。

第5圖繪示乃第3圖之級電路SR_m的另一相關訊號時序圖。

1．．．雙向移位暫存器

SR_1-SR_N．．．級電路

Claims

一種雙向移位暫存器(Bi-directional Shift Register)，用以沿一第一移位方向輸出N個輸出訊號，或沿一第二移位方向輸出該N個輸出訊號，該雙向移位暫存器包括N級級電路(Stage)，N為大於1之自然數，該N個級電路中之一第m級級電路包括：一第一節點，該第一節點具有一第一控制訊號；一輸出端，用以輸出一第m級輸出訊號；一第一輸入電路，耦接至第m-1級級電路之輸出端以接收第m-1級級電路之輸出訊號，該第一輸入電路以第m-1級級電路之輸出訊號做為控制訊號及電源訊號，以在一第一期間中提供致能之一第一驅動訊號至該第一節點；一第二輸入電路，耦接至第m+1級級電路之輸出端以接收第m+1級級電路之輸出訊號，該第二輸入電路以第m+1級級電路之輸出訊號做為控制訊號及電源訊號，以在一第二期間中提供致能之一第二驅動訊號至該第一節點；以及一移位暫存器單元，受控於等於致能之該第一驅動訊號與致能之該第二驅動訊號其中之一之該第一控制訊號，於一第三期間中產生致能之一第m級輸出訊號，其中m為小於或等於N之自然數；其中，該移位暫存器單元包括：一控制電路，受控於第m+2級輸出訊號、第m-2級輸出訊號及一第二控制訊號，於該第二期間中控制該第一控制訊號具有非致能位準；一耦合電路，受控於一第一時脈訊號之上升緣(Rising Edge)，於一第三期間中控制該第一控制訊號具有一電容耦合位準；一偏壓電路，受控於該第一控制訊號，於該第一及該第三期間中控制該第二控制訊號具有非致能位準，並於該第二期間中控制該第二控制訊號具有致能位準；及一輸出級電路，受控於該第一控制訊號之該高電壓電容耦合位準，於該第三期間中致能該第m級輸出訊號，並受控於該第二控制訊號，於該第二期間中非致能該第m級輸出訊號。
如申請專利範圍第1項所述之雙向移位暫存器，其中當該第一期間觸發於該第二期間之前時，該移位暫存器單元回應於等於該第一驅動訊號之該第一控制訊號於該第三期間產生致能之該第m級輸出訊號，該移位暫存器單元更回應於該第二驅動訊號於該第二期間中產生非致能之該第m級輸出訊號。
如申請專利範圍第1項所述之雙向移位暫存器，其中該控制電路包括：一電晶體，第一輸入端接收該第一控制訊號，第二輸入端接收一參考電壓，控制端接收該第二控制訊號；一第二電晶體，第一輸入端接收該第一控制訊號，第二輸入端接收該參考電壓，控制端接收第m-2級輸出訊號；及一第三電晶體，第一輸入端接收該第一控制訊號，第二輸入端接收該參考電壓，控制端接收第m+2級輸出訊號。
如申請專利範圍第1項所述之雙向移位暫存器，其中該偏壓電路包括：一第二節點，該第二節點具有該第二控制訊號；一電容，第一端接收該第一時脈訊號，第二端耦接至該第二節點；及一電晶體，第一輸入端耦接至該第二節點，第二輸入端接收一參考電壓，控制端接收該第一控制訊號。
如申請專利範圍第1項所述之雙向移位暫存器，其中該偏壓電路包括：一第二節點，該第二節點具有該第二控制訊號；一第一電晶體，第一輸入端與控制端接收一高電壓，第二輸入端耦接至該第二節點；及一第二電晶體，第一輸入端耦接至該第二節點，第二輸入端接收一參考電壓，控制端接收該第一控制訊號。
如申請專利範圍第1項所述之雙向移位暫存器，其中該輸出級電路包括：一第一電晶體，第一輸入端接收該第一時脈訊號，第二輸入端耦接至該輸出端，控制端接收該第一控制訊號；及一第二電晶體，第一輸入端耦接至該輸出端，第二輸入端接收一參考電壓，控制端接收該第二控制訊號。
如申請專利範圍第6項所述之雙向移位暫存器，其中該輸出級電路更包括：一第三電晶體，第一輸入端耦接至該輸出端，第二輸入端接收該參考電壓，控制端接收一第二時脈訊號，該第一及該第二時脈訊號彼此反相(Inversed)。
如申請專利範圍第1項所述之雙向移位暫存器，其中當該第二期間觸發於該第一期間之前時，該移位暫存器單元回應於等於致能之該第二驅動訊號之該第一控制訊號，於該第三期間產生致能之該第m級輸出訊號。
如申請專利範圍第8項所述之雙向移位暫存器，其中該移位暫存器單元包括：一控制電路，受控於第m+2級輸出訊號、第m-2級輸出訊號及一第二控制訊號，於該第一期間中控制該第一控制訊號具有非致能位準；一耦合電路，受控於一第一時脈訊號之上升緣(Rising Edge)，於一第三期間中控制該第一控制訊號具有一電容耦合位準；一偏壓電路，受控於該第一控制訊號，於該第二及該第三期間中控制該第二控制訊號具有非致能位準，並於該第一期間中控制該第二控制訊號具有致能位準；及一輸出級電路，受控於該第一控制訊號之該高電壓電容耦合位準，於該第三期間中致能該第m級輸出訊號，並受控於該第二控制訊號，於該第一期間中非致能該第m級輸出訊號。