IT201900006715A1 - Circuito di compensazione in frequenza e dispositivo corrispondente - Google Patents
Circuito di compensazione in frequenza e dispositivo corrispondente Download PDFInfo
- Publication number
- IT201900006715A1 IT201900006715A1 IT102019000006715A IT201900006715A IT201900006715A1 IT 201900006715 A1 IT201900006715 A1 IT 201900006715A1 IT 102019000006715 A IT102019000006715 A IT 102019000006715A IT 201900006715 A IT201900006715 A IT 201900006715A IT 201900006715 A1 IT201900006715 A1 IT 201900006715A1
- Authority
- IT
- Italy
- Prior art keywords
- transistor
- current
- resistor
- coupled
- control terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000007850 degeneration Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- AZFKQCNGMSSWDS-UHFFFAOYSA-N MCPA-thioethyl Chemical compound CCSC(=O)COC1=CC=C(Cl)C=C1C AZFKQCNGMSSWDS-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003412 degenerative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Transmitters (AREA)
- Control Of Electrical Variables (AREA)
Description
DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito di compensazione in frequenza e dispositivo corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti di compensazione in frequenza.
Una o più forme di attuazione si possono applicare, per esempio, ai dispositivi regolatori a bassa caduta o LDO (Low-DropOut).
Sfondo tecnologico
Nel campo dell’elettronica, si usa spesso inserire in un circuito uno o più doppietti (doublet) polo-zero per agevolare un compito di compensazione in frequenza.
Un caso di esempio di un tale compito di compensazione è una compensazione in frequenza di un regolatore LDO, per esempio quando si usa un LDO per alimentare grandi blocchi digitali. In tal caso, una reazione veloce ai cambiamenti del carico (per recuperare entro, per esempio, il 10% del valore finale) è una caratteristica desiderabile.
Se l’LDO è equipaggiato con un condensatore esterno, si può creare un doppietto polo-zero aggiungendo un resistore esterno in serie al condensatore o sfruttando la resistenza serie equivalente (ESR, “Equivalent Series Resistance”) del condensatore ESR, se possibile (si veda, per esempio, J. Falin: “ESR, stability and the LDO regulator”, Texas Instruments, Dallas, TX (Stati Uniti d’America), Texas Instruments Application Report SLVA115, maggio 2002).
Ciò può rappresentare una soluzione costosa, e sono usati sempre più LDO senza condensatore (“cap-less”) a scapito di soluzioni interne complesse e onerose in termini di potenza (si veda, per esempio, K.N. Leung et al: “A capacitor-free cmos low-dropout regulator with dampingfactor-control frequency compensation” IEEE Journal of Solid-state Circuits, Vol. 38, n. 10, ottobre 2003, pagine da 1691 a 1702).
Scopo e sintesi
Nonostante l’attività piuttosto vasta in tale campo, sono desiderabili ulteriori soluzioni perfezionate.
Uno scopo di una o più forme di attuazione è di contribuire a fornire una tale soluzione perfezionata.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo corrispondente (un dispositivo regolatore LDO essendo un esempio di un tale dispositivo).
Le rivendicazioni sono parte integrante della descrizione delle forme di attuazione come qui fornita.
Una o più forme di attuazione possono offrire uno o più dei seguenti vantaggi:
- flessibilità grazie alla possibilità di selezionare le posizioni degli zeri e dei poli secondo le specifiche di compensazione: per esempio, soltanto uno zero semplice, prima uno zero e quindi un doppietto zero-polo, prima uno zero e quindi un doppietto polo-zero, prima un doppietto polo-zero e quindi uno zero;
- non è necessaria potenza supplementare, con soltanto un leggero aumento dell’area di semiconduttore.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- le Figure 1 e 2 sono schemi circuitali utili per comprendere forme di attuazione come rappresentate qui a titolo di esempio , e
- le Figure da 3 a 5 sono esempi di schemi circuitali di forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Lo schema della Figura 1 è un esempio di un elemento di base di uno specchio di corrente come usato in un’ampia varietà di circuiti analogici.
Come rappresentato a titolo di esempio nella Figura 1, un tale circuito a specchio di corrente comprende un primo transistore M1 (in tutta questa descrizione saranno usati a titolo di esempio per semplicità transistori a effetto di campo, come i MOSFET) che ha il percorso di corrente attraverso di esso (source-drain nel caso di un transistore a effetto di campo, come un MOSFET) disposto in una linea di corrente alimentata con una corrente (di ingresso) Iin generata in un qualsiasi modo noto agli esperti nella tecnica.
Come rappresentato a titolo di esempio nella Figura 1, il terminale di controllo (il gate, nel caso di un transistore a effetto di campo, come un MOSFET) del transistore M1 è cortocircuitato al percorso di corrente (nel drain) in una configurazione di tipo a diodo con il percorso di corrente riferito (nel source) a massa GND.
Lo specchio di corrente rappresentato a titolo di esempio nella Figura 1 comprende anche un secondo transistore M2 che ha un suo terminale di controllo (il gate, nel caso di un transistore a effetto di campo, come un MOSFET) accoppiato al terminale di controllo di M1 e il percorso di corrente attraverso di esso disposto in una linea di corrente attraverso la quale scorre una corrente (di uscita) Iout, che “specchia” la corrente di ingresso Iin attraverso un fattore di specchio k.
Il dispositivo della Figura 1 è largamente tradizionale nella tecnica (come rappresentato a titolo di esempio e anche nelle possibili varianti che comprendono transistori di tipi e polarità differenti da quelli rappresentati qui a titolo di esempio), il che rende superfluo fornire qui una descrizione più dettagliata.
Sarebbe auspicabile una soluzione che facilita la fornitura di un doppietto polo-zero su un tale circuito a specchio di corrente senza aggiungere un consumo di corrente supplementare.
Si nota che uno specchio di corrente di base, come rappresentato a titolo di esempio nella Figura 1, ha la seguente funzione di trasferimento Iin-Iout:
dove indicano rispettivamente le transconduttanze e le capacità (parassite) di gate-source di M1 e M2.
Ipotizzando che M2=kM1, per esempio con la larghezza W2 di M2 k volte la larghezza W1 di M1 (vale a dire, W2 = kW1) e la lunghezza L2 di M2 uguale alla lunghezza L1 di M1 (vale a dire, L2 = L1) con K>1 e intero (il che è <un’ipotesi del tutto ragionevole) >
cosicché:
Una tale funzione di trasferimento ha soltanto un polo a : questo è ad alta frequenza e non può essere
usato per la compensazione poiché ciò può influire negativamente sulla stabilità.
Un’altra soluzione usata spesso per implementare specchi di corrente comporta di aggiungere una degenerazione resistiva, come rappresentato a titolo di esempio nella Figura 2, dove parti o elementi simili a parti o elementi già discussi con riferimento alla Figura 1 sono indicati con numeri di riferimento simili.
Sostanzialmente, lo specchio di corrente degenerato comporta due resistori R1 e R2 (con il valore resistivo di R2 uguale a 1/k il valore resistivo di R1) disposti nelle linee di corrente per Iin e Iout tra i transistori M1 e M2, rispettivamente, e la massa GND.
Si può dimostrare che, in uno specchio di corrente come rappresentato a titolo di esempio nella Figura 2, la funzione di trasferimento Iin-Iout diventa un po’ più complicata, con un polo a e un doppietto zero-
polo a circa dove lo zero e il polo tendono a
cancellarsi l’uno con l’altro, lasciando così di nuovo un comportamento di singolo polo con vincoli corrispondenti.
È desiderabile una soluzione flessibile che renda possibile “giocare” con le posizioni del polo e dello zero nel doppietto, cioè polo prima dello zero e viceversa.
È desiderabile similmente una soluzione che faciliti un controllo (accurato) della distanza tra polo e zero indipendentemente dalle variazioni di processo, alimentazione e temperatura.
Un’altra caratteristica desiderabile è rappresentata dalla possibilità di aggiungere soltanto uno zero (invece di un polo, come discusso precedentemente), il che semplificherebbe la stabilità.
Una o più forme di attuazione possono essere basate sul circuito a specchio di corrente rappresentato a titolo di esempio nella Figura 3, che può essere compreso in un dispositivo 10, come un dispositivo regolatore LDO che alimenta un carico L accoppiato a una porta di uscita (per esempio, 100) del dispositivo 10. La porta di uscita 100 può essere accoppiata a una linea di corrente di uscita Iout, come discusso in seguito, con una porta di uscita configurata – in modo noto agli esperti nella tecnica – per fornire un segnale (per esempio, di tensione) regolato nella porta di uscita 100 per un uso da parte del carico L.
Nello specchio di corrente rappresentato a titolo di esempio nella Figura 3, il transistore connesso a diodo dello specchio di corrente (vale a dire, M1 come rappresentato a titolo di esempio nelle Figure 1 e 2) è per così dire “diviso in due” per comprendere due unità a transistore M1, M1’ simmetriche (vale a dire, sostanzialmente identiche) con metà larghezza e la stessa lunghezza (0,5xM1) in confronto a M1 come rappresentato a titolo di esempio nelle Figure 1 e 2.
Di queste due unità a (semi) transistore, la (prima) unità M1 è disposta sostanzialmente nello stesso modo del transistore M1 delle Figure 1 e 2, cioè con il percorso di corrente attraverso di essa (source-drain nel caso di un transistore a effetto di campo, come un MOSFET) in una linea di corrente alimentata con (una porzione) della corrente di ingresso Iin, di nuovo generata in un modo qualsiasi noto agli esperti nella tecnica.
Come rappresentato a titolo di esempio nella Figura 3, la (seconda) unità a transistore M1’ ha il percorso di corrente attraverso di essa accoppiato (nel drain) alla linea di corrente attraverso la prima unità M1 sul lato dell’unità M1’ (il drain) opposto al resistore di degenerazione.
Come rappresentato a titolo di esempio nella Figura 3, il resistore di degenerazione (R1 nella Figura 2, a titolo di riferimento diretto) può essere diviso similmente in due resistori 2R1 uguali con la stessa larghezza e lunghezza doppia, avendo così un valore resistivo doppio del valore resistivo di R1.
Per semplicità, in tutta questa descrizione si utilizza una stessa denominazione è utilizzata per indicare i resistori nello schema circuitale e il loro valore resistivo.
Nel circuito a specchio di corrente rappresentato a titolo di esempio nella Figura 3, il terminale di controllo (il gate) della prima unità a (semi)transistore M1 è accoppiato al terminale di controllo (al gate) della seconda unità a (semi)transistore M1’ attraverso un resistore R2 compreso in una rete passa-basso RC che comprende anche, in aggiunta al resistore R2, un condensatore C2 accoppiato tra il terminale di controllo (il gate) di M1’ e la massa GND.
Il circuito a specchio di corrente rappresentato a titolo di esempio nella Figura 3 comprende anche un transistore M3 = k.M1 (vale a dire, con M3 che ha per esempio una larghezza k volte la larghezza di M1 e la stessa lunghezza di M1) che ha un suo terminale di controllo (il gate, nel caso di un transistore a effetto di campo, come un MOSFET) accoppiato al terminale di controllo di M1 e il percorso di corrente attraverso di esso disposto in una linea di corrente attraverso la quale scorre una corrente (di uscita) Iout, che “specchia” la corrente di ingresso Iin attraverso il fattore di specchio k.
Nello specchio di corrente rappresentato a titolo di esempio nella Figura 3, il percorso di corrente attraverso M3 è riferito (nel source) a massa GND attraverso la configurazione parallela di un resistore R3 che ha un valore resistivo uguale a R1/k e un condensatore C3.
Applicando una analisi di rete standard, e secondo l’ipotesi ragionevole secondo cui:
- C2 e C3 si prestano ad essere implementati con valori di capacità e notevolmente superiori a qualsiasi capacità parassita dei transistori nel circuito a specchio,
- il rapporto k dello specchio di corrente è un numero intero (che è in larga misura un caso comune nel progetto di un circuito), si può dimostrare che la funzione di trasferimento Iin-Iout dello specchio di corrente rappresentato a titolo di esempio nella Figura 3 può essere espressa (nel dominio complesso s) come:
dove:
- sono i valori resistivi introdotti in precedenza,
- indicano i valori di capacità dei condensatori C2 e C3,
- indica la transconduttanza del transistore M3.
Così, la funzione di trasferimento Iin-Iout dello specchio di corrente rappresentato a titolo di esempio nella Figura 3 comprende:
- due zeri
- un primo p
- un altro polo , che è un polo ad alta frequenza che può essere considerato come di nessun interesse ai fini della compensazione.
Una selezione (del dimensionamento) dei valori di resistenza e di capacità dei resistori Ri e dei condensatori Ci presentati nell’esempio di schema della Figura 3 facilita l’implementazione di vari scenari differenti, come (a titolo di esempio non limitativo):
a) o
doppietto polo-zero zero
b) o nessun doppietto zero semplice
c) o nessun doppietto zero semplice
d) o zero doppietto zero-polo
Il layout di base della Figura 3 si presta a possibili varianti e/o implementazioni abbastanza semplificate.
Per esempio, forme di attuazione come discusso precedentemente con riferimento alla Figura 3 si riferiscono a due unità a transistore M1 e M1’, ciascuna delle quali può essere considerata (teoricamente) come un esempio di un “mezzo” transistore risultante da una divisione in due di un transistore come M1 nella Figura 2, per esempio con ciascuno di M1 e M1’ nella Figura 3 che ha metà della larghezza e la stessa lunghezza di M1 nella Figura 2, con i resistori di degenerazione 2R1 associati che hanno un valore resistivo doppio del valore R1 del resistore di degenerazione associato a M1 nella Figura 2.
Forme di attuazione come discusse precedentemente con riferimento alla Figura 3 possono essere considerate come implementazioni vantaggiose del concetto più generale di “suddivisione” del transistore M1 nella Figura 2 in due unità a transistore M1 e M1’ corrispondenti rispettivamente a αM1 e (1-α)M1, con α selezionato nell’intervallo da 0 a 1. Ciò può essere ottenuto, per esempio, facendo sì che M1 e M1’ nella Figura 3 abbiano la stessa lunghezza di M1 nella Figura 2 e larghezze uguali a α volte e a (1-α) volte la larghezza di M1 nella Figura 2, con la somma di α e (1-α) uguale a uno.
I resistori di degenerazione associati (indicati come 2R1 nella Figura 3) possono essere implementati in modo corrispondente con valori resistivi uguali rispettivamente a:
- R1/α per il resistore di degenerazione associato all’unità a transistore M1 nella Figura 3, e
- R1/(1-α) per il resistore di degenerazione associato all’unità a transistore M1’ nella Figura 3.
In tal caso, più generale, la funzione di trasferimento Iin-Iout dello specchio di corrente rappresentato a titolo di esempio nella Figura 3 può essere espressa (nel dominio complesso s) come:
Si apprezzerà facilmente che la formula precedente corrisponde alla formula discussa precedentemente impostando α = 0,5, sostanzialmente con le stesse considerazioni che si applicano alle posizioni dello zero e del polo.
In sintesi, il fatto di implementare le unità a transistore M1 e M1’ come (semi)transistori sostanzialmente identici, che hanno associati resistori di degenerazione sostanzialmente identici (vale a dire, con α uguale o in prossimità di 0,5), sebbene vantaggioso, non è una caratteristica imperativa delle forme di attuazione.
Si può considerare una prima forma di attuazione semplificata, come illustrata nella Figura 4, come ottenuta dalla Figura 3 cortocircuitando semplicemente R2, cioè R2=0 e facendo a meno di M1’ (e del resistore di degenerazione associato) in modo tale che il transistore M1, che ha un suo terminale di controllo (gate) cortocircuitato al percorso di corrente (al drain) in una configurazione di tipo a diodo, abbia di nuovo il percorso di corrente attraverso di esso riferito (nel source) a massa GND attraverso un resistore R1 con un condensatore C1 che ha un valore di capacità accoppiato tra un suo terminale di controllo (il gate) e la massa GND.
In un dispositivo come rappresentato a titolo di esempio nella Figura 4 (dove si può considerare che M1 corrisponda sostanzialmente a M1 nella Figura 2), la funzione di trasferimento Iin-Iout diventa:
Ci sono uno zero un polo e un altro polo che ad alta frequenza e non è di interesse per la compensazione.
Secondo il dimensionamento di Ri e di Ci, sono possibili due scenari:
a) doppietto polo-zero
b) doppietto zero-polo
Si può considerare che un’altra possibile forma di attuazione semplificata, come rappresentata a titolo di esempio nella Figura 5, sia stata ottenuta dalla forma di attuazione rappresentata a titolo di esempio nella Figura 4 “spostando” semplicemente C1 dal terminale di controllo (il gate) al percorso di corrente (il source) di M1.
In una forma di attuazione come rappresentata a titolo di esempio nella Figura 5 (dove si può considerare di nuovo che M1 corrisponda sostanzialmente a M1 nella Figura 2), la <funzione di trasferimento Iin-Iout diventa:>
Ci sono uno zero un polo e una coppia di un polo e uno zero che sono ad alta frequenza e non sono di interesse per la compensazione.
Secondo il dimensionamento di Ri e Ci, sono possibili due scenari:
a) doppietto polo-zero
b) doppietto zero-polo
In sintesi, forme di attuazione come rappresentate qui a titolo di esempio semplificano l’implementazione di dispositivi (compensati in frequenza), come dispositivi LDO compensati in frequenza che forniscono una corrente di uscita regolata Iout, con una funzione di trasferimento che può comprendere:
- 2 zeri e 1 polo (come rappresentato a titolo di esempio nella Figura 3),
- 1 zero e 1 polo (come rappresentato a titolo di esempio nella Figura 4 e nella Figura 5).
Una o più forme di attuazione possono presentare un grado elevato di flessibilità nella misura in cui le posizioni degli zeri e del polo possono essere selezionate secondo le specifiche della compensazione, per esempio: soltanto uno zero semplice, prima lo zero e quindi un doppietto zero-polo, prima lo zero e quindi un doppietto polo-zero, prima il doppietto polo-zero e quindi lo zero.
Una o più forme di attuazione, come rappresentate qui a titolo di esempio, non comportano un apprezzabile assorbimento di potenza supplementare, con solo un possibile leggero incremento nei termini di area supplementare.
Un circuito come rappresentato qui a titolo di esempio con riferimento alla Figura 3 può comprendere:
- una prima unità a transistore (per esempio, M1) e una seconda unità a transistore (per esempio, M1’) – eventualmente con M1 e M1’ uguale a α e (1-α) volte M1 nella Figura 2 – aventi percorsi di corrente attraverso di loro accoppiati a una linea di corrente di ingresso configurata per essere attraversata da una corrente di ingresso (per esempio, Iin), i percorsi di corrente attraverso la prima unità a transistore e la seconda unità a transistore riferiti a massa (per esempio, GND) attraverso rispettivi primi resistori (di degenerazione) (per esempio, 2R1, eventualmente con valori resistivi uguali a R1/α e R1/(1-α)), detta prima unità a transistore in una configurazione a diodo con un suo terminale di controllo accoppiato al percorso di corrente attraverso di essa sul lato della prima unità a transistore opposto al rispettivo primo resistore,
- un secondo transistore (per esempio, M3) comprendente un terminale di controllo accoppiato al terminale di controllo della prima unità a transistore e un percorso di corrente attraverso il secondo transistore accoppiato a una linea di corrente di uscita configurata per essere attraversata da una corrente di uscita (per esempio, Iout), la corrente di uscita specchiando la corrente di ingresso attraverso un fattore di specchio di corrente (per esempio, k), il percorso di corrente attraverso il secondo transistore (per esempio, M3) riferito a massa attraverso un secondo resistore (per esempio, R3),
- un primo condensatore (per esempio, C2) accoppiato a massa e ai terminali di controllo della prima unità a transistore e della seconda unità a transistore con un resistore di accoppiamento (per esempio, R2) disposto intermedio tra il primo condensatore e il terminale di controllo della prima unità a transistore, e
- un secondo condensatore (per esempio, C3) accoppiato a massa e al percorso di corrente attraverso il secondo transistore in un nodo intermedio tra il secondo transistore e il secondo resistore.
In un circuito come rappresentato qui a titolo di esempio con riferimento alla Figura 3, la prima unità a transistore e la seconda unità a transistore possono avere una stessa larghezza e una stessa lunghezza (per esempio, come risultato del fatto che α = 0,5).
In un circuito come rappresentato qui a titolo di esempio con riferimento alla Figura 3:
- detti rispettivi primi resistori (per esempio, 2R1) possono avere rispettivi valori di resistenza che sono il doppio di un primo valore di resistenza (per esempio, doppio di R1 come risultato del fatto che α = 0,5),
- il secondo resistore può avere un secondo valore di resistenza (per esempio, R3) uguale al primo valore di resistenza (per esempio, R1) diviso per detto fattore di specchio di corrente (per esempio, k).
Un circuito come rappresentato qui a titolo di esempio con riferimento alla Figura 4 o alla Figura 5 può comprendere:
- un primo transistore (per esempio, M1) avente un percorso di corrente attraverso di esso accoppiato a una linea di corrente di ingresso configurata per essere attraversata da una corrente di ingresso (per esempio, Iin), il percorso di corrente attraverso il primo transistore riferito a massa attraverso un primo resistore (per esempio, R1), il primo transistore in una configurazione a diodo con un terminale di controllo del primo transistore accoppiato al percorso di corrente attraverso il primo transistore sul lato del primo transistore opposto al primo resistore,
- un secondo transistore (per esempio, M3) comprendente un terminale di controllo accoppiato al terminale di controllo del primo transistore e un percorso di corrente attraverso il secondo transistore accoppiato a una linea di corrente di uscita configurata per essere attraversata da una corrente di uscita (per esempio, Iout), la corrente di uscita specchiando la corrente di ingresso attraverso un fattore di specchio di corrente (per esempio, k), il percorso di corrente attraverso il secondo transistore riferito a massa attraverso un secondo resistore (per esempio, R3),
- un primo condensatore (per esempio, C1) accoppiato a massa e al primo transistore nel terminale di controllo del primo transistore o nel percorso di corrente attraverso il primo transistore in un nodo intermedio tra il primo transistore e il primo resistore,
- un secondo condensatore (per esempio, C3) accoppiato a massa e al percorso di corrente attraverso il secondo transistore in un nodo intermedio tra il secondo transistore e il secondo resistore.
In un circuito come rappresentato qui a titolo di esempio con riferimento alla Figura 4 o alla Figura 5:
- il primo resistore può avere un primo valore di resistenza (R1),
- il secondo resistore può avere un secondo valore di resistenza (R3) uguale al primo valore di resistenza diviso per detto fattore di specchio di corrente (vale a dire, R1/k).
In un circuito come rappresentato qui a titolo di esempio, detto fattore di specchio di corrente può essere un intero, opzionalmente maggiore di uno.
In un circuito come rappresentato qui a titolo di esempio detti transistori (per esempio, M1, M3; M1, M1’, M3) possono comprendere transistori a effetto di campo comprendenti un terminale di gate come detto terminale di controllo e un canale di source-drain come detto percorso di flusso di corrente attraverso di loro.
Un dispositivo (per esempio, 10) come rappresentato qui a titolo di esempio può comprendere:
- un circuito come rappresentato qui a titolo di esempio , e
- una porta di uscita (per esempio, 100) accoppiata a detta linea di corrente di uscita e configurata per fornire un segnale regolato in detta porta di uscita.
Un dispositivo come rappresentato qui a titolo di esempio può comprendere un regolatore LDO (Low DropOut).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.
Claims (9)
- RIVENDICAZIONI 1. Circuito, comprendente: - una prima unità a transistore (M1) e una seconda unità a transistore (M1’) aventi percorsi di corrente attraverso di loro accoppiati a una linea di corrente di ingresso configurata per essere attraversata da una corrente di ingresso (Iin), i percorsi di corrente attraverso la prima unità a transistore (M1) e la seconda unità a transistore (M1’) riferiti a massa (GND) attraverso rispettivi primi resistori (2R1), detta prima unità a transistore (M1) in una configurazione a diodo con un suo terminale di controllo accoppiato al percorso di corrente attraverso di essa sul lato della prima unità a transistore (M1) opposto al rispettivo primo resistore (2R1), - un secondo transistore (M3) comprendente un terminale di controllo accoppiato al terminale di controllo della prima unità a transistore (M1) e un percorso di corrente attraverso il secondo transistore (M3) accoppiato a una linea di corrente di uscita configurata per essere attraversata da una corrente di uscita (Iout), la corrente di uscita (Iout) specchiando la corrente di ingresso (Iin) attraverso un fattore di specchio di corrente (k), il percorso di corrente attraverso il secondo transistore (M3) riferito a massa attraverso un secondo resistore (R3), - un primo condensatore (C2) accoppiato a massa (GND) e ai terminali di controllo della prima unità a transistore (M1) e della seconda unità a transistore (M1’) con un resistore di accoppiamento (R2) disposto intermedio tra il primo condensatore (C2) e il terminale di controllo della prima unità a transistore (M1), e - un secondo condensatore (C3) accoppiato a massa (GND) e al percorso di corrente attraverso il secondo transistore (M3) in un nodo intermedio tra il secondo transistore (M3) e il secondo resistore (R3).
- 2. Circuito secondo la rivendicazione 1, in cui la prima unità a transistore (M1) e la seconda unità a transistore (M1’) hanno una stessa larghezza e una stessa lunghezza.
- 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, in cui: - detti rispettivi primi resistori (2R1) hanno rispettivi valori di resistenza che sono il doppio di un primo valore di resistenza (R1), - il secondo resistore ha un secondo valore di resistenza (R3) uguale al primo valore di resistenza (R1) diviso per detto fattore di specchio di corrente (k).
- 4. Circuito, comprendente: - un primo transistore (M1) avente un percorso di corrente attraverso di esso accoppiato a una linea di corrente di ingresso configurata per essere attraversata da una corrente di ingresso (Iin), il percorso di corrente attraverso il primo transistore (M1) riferito a massa (GND) attraverso un primo resistore (R1), il primo transistore (M1) in una configurazione a diodo con un terminale di controllo del primo transistore (M1) accoppiato al percorso di corrente attraverso il primo transistore (M1) sul lato del primo transistore (M1) opposto al primo resistore, - un secondo transistore (M3) comprendente un terminale di controllo accoppiato al terminale di controllo del primo transistore (M1) e un percorso di corrente attraverso il secondo transistore (M3) accoppiato a una linea di corrente di uscita configurata per essere attraversata da una corrente di uscita (Iout), la corrente di uscita (Iout) specchiando la corrente di ingresso (Iin) attraverso un fattore di specchio di corrente (k), il percorso di corrente attraverso il secondo transistore (M3) riferito a massa attraverso un secondo resistore (R3), - un primo condensatore (C1) accoppiato a massa (GND) e al primo transistore (M1) nel terminale di controllo del primo transistore (M1) o nel percorso di corrente attraverso il primo transistore (M1) in un nodo intermedio tra il primo transistore (M1) e il primo resistore (R1), - un secondo condensatore (C3) accoppiato a massa (GND) e al percorso di corrente attraverso il secondo transistore (M3) in un nodo intermedio tra il secondo transistore (M3) e il secondo resistore (R3).
- 5. Circuito secondo la rivendicazione 4, in cui: - il primo resistore (R1) ha un primo valore di resistenza, - il secondo resistore (R3) ha un secondo valore di resistenza uguale al primo valore di resistenza (R1) diviso per detto fattore di specchio di corrente (k).
- 6. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui detto fattore di specchio di corrente (k) è un intero, preferibilmente maggiore di uno.
- 7. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui detti transistori (M1, M3; M1, M1’, M3) comprendono transistori a effetto di campo comprendenti un terminale di gate come detto terminale di controllo e un canale di source-drain come detto percorso di flusso di corrente attraverso di loro.
- 8. Dispositivo (10), comprendente: - un circuito secondo una qualsiasi delle rivendicazioni da 1 a 7, e - una porta di uscita (100) accoppiata a detta linea di corrente di uscita (Iout) e configurata per fornire un segnale regolato in detta porta di uscita (100).
- 9. Dispositivo (10) secondo la rivendicazione 8, il dispositivo comprendendo un regolatore LDO (Low DropOut).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000006715A IT201900006715A1 (it) | 2019-05-10 | 2019-05-10 | Circuito di compensazione in frequenza e dispositivo corrispondente |
| US16/869,084 US11150678B2 (en) | 2019-05-10 | 2020-05-07 | Frequency compensation circuit and corresponding device |
| CN202020755187.7U CN212723773U (zh) | 2019-05-10 | 2020-05-09 | 频率补偿电路 |
| CN202010387200.2A CN111913520B (zh) | 2019-05-10 | 2020-05-09 | 频率补偿电路及对应设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000006715A IT201900006715A1 (it) | 2019-05-10 | 2019-05-10 | Circuito di compensazione in frequenza e dispositivo corrispondente |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201900006715A1 true IT201900006715A1 (it) | 2020-11-10 |
Family
ID=67513673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102019000006715A IT201900006715A1 (it) | 2019-05-10 | 2019-05-10 | Circuito di compensazione in frequenza e dispositivo corrispondente |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11150678B2 (it) |
| CN (2) | CN212723773U (it) |
| IT (1) | IT201900006715A1 (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT201900006715A1 (it) * | 2019-05-10 | 2020-11-10 | St Microelectronics Srl | Circuito di compensazione in frequenza e dispositivo corrispondente |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408174A (en) * | 1993-06-25 | 1995-04-18 | At&T Corp. | Switched capacitor current reference |
| US6348835B1 (en) * | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| US9312747B1 (en) * | 2014-11-20 | 2016-04-12 | Dialog Semiconductor (Uk) Limited | Fast start-up circuit for low power current mirror |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769619A (en) * | 1986-08-21 | 1988-09-06 | Tektronix, Inc. | Compensated current mirror |
| US5672962A (en) * | 1994-12-05 | 1997-09-30 | Texas Instruments Incorporated | Frequency compensated current output circuit with increased gain |
| US5945873A (en) * | 1997-12-15 | 1999-08-31 | Caterpillar Inc. | Current mirror circuit with improved correction circuitry |
| US6700360B2 (en) * | 2002-03-25 | 2004-03-02 | Texas Instruments Incorporated | Output stage compensation circuit |
| US6690147B2 (en) * | 2002-05-23 | 2004-02-10 | Texas Instruments Incorporated | LDO voltage regulator having efficient current frequency compensation |
| TW573398B (en) * | 2002-06-28 | 2004-01-21 | Winbond Electronics Corp | Stable current source circuit with compensation circuit |
| DE60318702D1 (de) * | 2003-08-22 | 2008-03-06 | Dialog Semiconductor Gmbh | Frequenzkompensationsanordnung für Spannungsregler mit niedriger Abfallspannung (LDO) und mit anpassbarem Arbeitspunkt |
| JP4263068B2 (ja) * | 2003-08-29 | 2009-05-13 | 株式会社リコー | 定電圧回路 |
| EP1844381A4 (en) * | 2005-01-28 | 2009-02-25 | Atmel Corp | RAW CHARGER STANDARD CMOS CONTROLLER WITH LOW WASTE VOLTAGE, HIGH PSRR AND NEW DYNAMIC COMPENSATION |
| TWI300170B (en) * | 2005-09-13 | 2008-08-21 | Ind Tech Res Inst | Low-dropout voltage regulator |
| US7589507B2 (en) * | 2005-12-30 | 2009-09-15 | St-Ericsson Sa | Low dropout regulator with stability compensation |
| TWI331266B (en) * | 2006-09-18 | 2010-10-01 | Analog Integrations Corp | Current generating apparatus and feedback-controlled system utilizing the current generating apparatus |
| US7764059B2 (en) * | 2006-12-20 | 2010-07-27 | Semiconductor Components Industries L.L.C. | Voltage reference circuit and method therefor |
| TW200903988A (en) * | 2007-07-03 | 2009-01-16 | Holtek Semiconductor Inc | Low drop-out voltage regulator with high-performance linear and load regulation |
| JP2011151637A (ja) * | 2010-01-22 | 2011-08-04 | New Japan Radio Co Ltd | エラーアンプの位相補償回路 |
| US8169255B2 (en) * | 2010-08-31 | 2012-05-01 | National Tsing Hua University | Offset cancellation current mirror and operating method thereof |
| US8169203B1 (en) * | 2010-11-19 | 2012-05-01 | Nxp B.V. | Low dropout regulator |
| US8754621B2 (en) * | 2012-04-16 | 2014-06-17 | Vidatronic, Inc. | High power supply rejection linear low-dropout regulator for a wide range of capacitance loads |
| TWI548964B (zh) * | 2015-08-24 | 2016-09-11 | 敦泰電子股份有限公司 | 電壓翻轉式零點補償電路 |
| CN106557106B (zh) * | 2015-09-30 | 2018-06-26 | 意法半导体(中国)投资有限公司 | 用于调节器电路的补偿网络 |
| US9846445B2 (en) * | 2016-04-21 | 2017-12-19 | Nxp Usa, Inc. | Voltage supply regulator with overshoot protection |
| US10534385B2 (en) * | 2016-12-19 | 2020-01-14 | Qorvo Us, Inc. | Voltage regulator with fast transient response |
| IT201900006715A1 (it) * | 2019-05-10 | 2020-11-10 | St Microelectronics Srl | Circuito di compensazione in frequenza e dispositivo corrispondente |
-
2019
- 2019-05-10 IT IT102019000006715A patent/IT201900006715A1/it unknown
-
2020
- 2020-05-07 US US16/869,084 patent/US11150678B2/en active Active
- 2020-05-09 CN CN202020755187.7U patent/CN212723773U/zh not_active Withdrawn - After Issue
- 2020-05-09 CN CN202010387200.2A patent/CN111913520B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408174A (en) * | 1993-06-25 | 1995-04-18 | At&T Corp. | Switched capacitor current reference |
| US6348835B1 (en) * | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| US9312747B1 (en) * | 2014-11-20 | 2016-04-12 | Dialog Semiconductor (Uk) Limited | Fast start-up circuit for low power current mirror |
Non-Patent Citations (4)
| Title |
|---|
| BALMFORD R A H ET AL: "NEW HIGH-COMPLIANCE CMOS CURRENT MIRROR WITH LOW HARMONIC DISTORTION FOR HIGH-FREQUENCY CIRCUITS", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 29, no. 20, 30 September 1993 (1993-09-30), XP000400412, ISSN: 0013-5194 * |
| J. FALIN: "ESR, stability and the LDO regulator", TEXAS INSTRUMENTS, DALLAS, TX, TEXAS INSTRUMENTS APPLICATION REPORT SLVA115, May 2002 (2002-05-01) |
| K.N. LEUNG ET AL.: "A capacitor-free cmos low-dropout regulator with damping-factor-control frequency compensation", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 38, no. 10, October 2003 (2003-10-01), pages 1691 - 1702, XP011101734, doi:10.1109/JSSC.2003.817256 |
| WIKI ANALOG DEVICES: "Chapter 11: The Current Mirror", 17 September 2018 (2018-09-17), XP002796821, Retrieved from the Internet <URL:https://wiki.analog.com/university/courses/electronics/text/chapter-11> [retrieved on 20200113] * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111913520A (zh) | 2020-11-10 |
| CN111913520B (zh) | 2023-01-06 |
| CN212723773U (zh) | 2021-03-16 |
| US20200356127A1 (en) | 2020-11-12 |
| US11150678B2 (en) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101939843B1 (ko) | 볼티지 레귤레이터 | |
| TW201339785A (zh) | 具可調適米勒補償的電壓調節器 | |
| CN113064464B (zh) | 一种高精度快速瞬态响应的低压差线性稳压器 | |
| US8368377B2 (en) | Voltage regulator architecture | |
| US20110193540A1 (en) | Enhancement of Power Supply Rejection for Operational Amplifiers and Voltage Regulators | |
| JP5334180B2 (ja) | 分圧回路 | |
| CN110100219A (zh) | 稳压器以及电源 | |
| US7633346B2 (en) | Transconductance compensating bias circuit and amplifier | |
| JP7292108B2 (ja) | ボルテージレギュレータ | |
| IT201900006715A1 (it) | Circuito di compensazione in frequenza e dispositivo corrispondente | |
| US20160218715A1 (en) | Differential output buffer | |
| US20150323952A1 (en) | Reference voltage circuit | |
| JP5543059B2 (ja) | 差動増幅回路 | |
| JP2013089038A (ja) | 基準電圧回路 | |
| JPWO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
| US7746164B2 (en) | Voltage generating circuit | |
| US8232832B2 (en) | Voltage adder circuit and D/A converter circuit | |
| JP5865815B2 (ja) | 演算増幅器 | |
| EP3826174A1 (en) | Transconductance amplifier and chip | |
| JP6045148B2 (ja) | 基準電流発生回路および基準電圧発生回路 | |
| JP6624979B2 (ja) | ボルテージレギュレータ | |
| TWI548964B (zh) | 電壓翻轉式零點補償電路 | |
| JP2017169092A (ja) | オフセット補正回路およびトランスコンダクタンス比例電流生成回路 | |
| JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
| IT201600088370A1 (it) | Circuito con compensazione miller, regolatore, sistema e procedimento corrispondenti |