CN100492246C

CN100492246C - 形成基准电压的方法及其结构

Info

Publication number: CN100492246C
Application number: CNB038141604A
Authority: CN
Inventors: 保罗·米格里尔瓦卡
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2003-04-18
Filing date: 2003-04-18
Publication date: 2009-05-27
Anticipated expiration: 2023-04-18
Also published as: TWI333602B; AU2003234137A1; CN1662863A; HK1081283A1; TW200510986A; WO2004099892A1

Abstract

以小于百分之百的占空比操作电压发生器(10)的可选择带隙基准(11)。可选择电压基准(11)在使能时具有大电流消耗，在禁止时具有低电流消耗。当使能可选择电压基准(11)时，使能可选择电压基准(11)的输出电压存储在存储元件(13)中。高输入阻抗放大器(16)接收存储的电压并产生基准电压。

Description

形成基准电压的方法及其结构

技术领域

本发明一般涉及电子设备，更具体地，涉及形成半导体器件和结构的方法。

背景技术

过去，半导体行业利用各种方法和结构形成带隙稳压器。通常，这些带隙稳压器利用两个不同尺寸的双极型晶体管作为带隙稳压器的基础。通常，电阻串联连接在较大晶体管的发射极与电源之间。加在电阻上并且被电阻比放大的电压作为稳定的带隙基准电压的一部分。在某些应用中，希望具有较低的功耗，因此，带隙稳压器工作在低电流状态，例如，电流小于两(2)微安。在低电流状态下，在放大器输入端产生的偏移电压用作放大电阻上的电压。这些偏移电压导致不精确的基准电压。通常，这些偏移导致至少正负百分之四(4％)的误差。

在这些低电流状态中，器件的漏电流相对于流过双极型晶体管的电流占有更大的百分比，并增加了基准电压的不精确性。这些漏电流通常造成大约百分之一或二(1％-2％)的额外的不精确性。

另外，低电流操作还降低了这些带隙稳压器的电源抑制比(PSRR)。在低电流状态下，带隙稳压器的PSRR的极点移动到更低的频率，导致噪声更大的输出电压。

另一个问题是形成这些现有的带隙稳压器所需的面积。为了最小化功耗，不得不增加电阻的尺寸，从而增加带隙稳压器的成本。

因此，希望提供一种在低电流下工作以便实现低功耗、精度大于正或负百分之四(4％)、最小化漏电流的影响、具有改善的电源抑制比并且不采用消耗大量面积的更大的电阻值的带隙稳压器。

发明内容

根据本发明的一方面，提供一种形成基准电压发生器的方法，包括：将带隙电路形成为在第一时间周期期间被使能以产生具有一个值的基准电压，并响应第一时间周期而将存储器件连接到带隙电路且将基准电压的值存储在存储器件上；将带隙电路形成为在第二时间周期期间被禁止；以及将基准电压发生器形成为响应第二时间周期而与存储器件断开以便不接收基准电压，包括将基准电压发生器形成为在第二时间周期期间内将所述值保持在存储器件上。

根据本发明的又一方面，提供一种产生基准电压的方法，包括：在带隙基准电路的工作周期的第一间隔期间使能带隙基准电路以接收工作电流并与之响应产生具有第一值的基准电压；响应第一间隔将带隙基准电路连接到存储元件并在存储元件上存储第一值；和在工作周期的第二间隔期间禁止带隙基准电路以便不接收工作电流并与之响应抑制产生基准电压，包括响应第二间隔将存储元件与带隙基准电路断开并且在存储元件上保持第一值。其中，工作周期的第一间隔小于百分之百。

根据本发明的又一方面，提供一种基准电压器件，包括：具有输出、第一输入和第二输入的可选择基准放大器；具有第一电流载流电极的第一基准晶体管，该第一基准晶体管的第一电流载流电极被连接成通过第一和第二串联连接的电阻从可选择基准放大器接收电流，其中第二串联连接的电阻被连接成为可选择基准放大器的第一输入提供电压；具有第一电流载流电极的第二基准晶体管，该第二基准晶体管的第一电流载流电极被连接成通过第三串联连接的电阻从可选择基准放大器接收电流，其中第三串联连接的电阻被连接成为可选择基准放大器的第二输入提供电压；以及被连接成提供定时信号以选择性地使能和禁止可选择基准放大器的定时电路。

附图说明

图1示意性地示出了根据本发明的带隙基准发生器的一部分的实施例；

图2示意性地示出了根据本发明的图1的带隙基准发生器的一部分的替代实施例的一部分；

图3示意性地示出了根据本发明的图1的带隙基准发生器的一部分的另一个替代实施例的一部分；

图4示意性地示出了根据本发明的图1的带隙基准发生器的一部分的实施例；以及

图5示意性地示出了根据本发明的半导体器件的放大的平面图。

为了简单和清楚地说明，在图中的元件没必要按比例，并且在不同图中相同的参考数字表示相同的元件。另外，省略了公知步骤和元件的介绍和细节，以简化说明。如在这里所用的，电流载流电极的意思是传送通过器件的电流的器件的元件，例如，MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极，控制电极的意思是控制流过器件的电流的器件的元件，例如，MOS晶体管的栅极或者双极型晶体管的基极。

具体实施方式

图1示意性地示出了低功耗并且在基准输出15产生精确的基准电压的基准电压发生器10的实施例的一部分。发生器10包括由发生器10以小于百分之百(100％)的占空比操作的可选择的带隙基准11。发生器10以发生器10的定时电路12确定的占空比选择性地使能和禁止基准11。形成基准11，当基准11被使能时在输出21产生带隙输出电压。基准11还包括使能输入19、基准单元33、可选择的基准放大器36、基准比较器37、禁止晶体管39、反相器38和电压有效输出22。当使能基准11时，所形成的基准11在大电流状态和高功耗状态下工作，而当禁止或未使能基准11时，基准11为低电流消耗。当使能时基准11在大电流状态下工作消除了低电流偏置的影响并有助于在输出15上提供精确的基准电压，而在低占空比下操作基准11降低了发生器10的功耗。通常，当基准11使能时，基准11具有至少30微安的电流消耗。放大器36在放大器36的使能输入35上从输入19接收定时信号或使能信号。当使能输入35为低时，禁止放大器36，而当输入35为高时，使能放大器36。正如本领域所公知的，放大器具有为放大器内部偏置晶体管的电流源。通过分别禁止或使能放大器36内部的电流源来禁止或使能可选择的放大器36。禁止电流源防止放大器36操作和为连接到放大器36的输出的任何负载提供除漏电流之外的电流。

发生器10还包括存储元件13、存储开关或晶体管14和放大器16。存储晶体管14用来选择性地将输出21连接到元件13，以便在使能基准11时将带隙输出电压的值存储在元件13中。当禁止基准11时，存储在元件13上的电压用来保持输出15上的基准电压。放大器16接收存储在元件13上的电压，并用基准电压的值驱动输出15，以便在输出15上产生基准电压值。放大器16最好具有高输入阻抗，以便保持存储在元件13上的电压。输入阻抗通常至少为大约100GΩ。在优选实施例中，放大器16为用MOS晶体管形成的增益大致为一的电压跟随器，从而在输出15上的基准电压的值基本等于元件13上的电压的值。

在优选实施例中，所形成的基准单元33包括第一基准晶体管32和第二基准晶体管34。晶体管32通过串联连接的电阻27和28连接到输出21。在电阻27和28的连接点形成节点29。晶体管34通过串联连接的电阻31连接到输出21。在电阻31与晶体管34之间的连接形成节点30。正如本领域所公知的，所形成的晶体管32和34具有不同的尺寸，晶体管32大于晶体管34，如用晶体管符号所表示的。本领域的技术人员应当理解，单元33是带隙单元的简化表示，并且单元33包括带隙基准的其它公知元件。

形成定时电路12以产生加到使能输入19的定时信号或使能信号。定时电路12通常形成周期性产生的具有对称波形的脉冲形式的使能信号。占空比小于百分之百(100％)，并且通常小于百分之五十(50％)。在优选实施例中，占空比小于大约百分之三(3％)。

当在输入19上的使能信号变高时，放大器36允许为晶体管32和34以及相应的电阻27、28和31提供电流。在输入19上的高使能信号还禁止晶体管39，以利于电流从放大器36的输出流出。当来自放大器36的电流流过晶体管32和24，并且流过电阻27、28和31时，在电阻28上形成大致等于晶体管32和34的基极-发射极电压差的电压。该电压通常称作ΔVbe电压。基准放大器36补偿节点29和30的电压，允许放大器36放大ΔVbe电压，以便在输出21上形成带隙输出电压。在节点30上形成的电压是称作Vbe电压的内部电压。基准比较器37比较带隙输出电压的值与在节点30上的Vbe电压或内部电压的值，以便在输出22形成控制信号或电压有效信号。电压有效信号表示输出电压与内部电压之间的差。所形成的比较器37的反相输入具有偏移电压，以便当禁止放大器36时能够正确操作。因此，输出电压的值必须大于内部电压加上偏移电压的值，以便使电压有效信号为高。当在输入19上的使能信号为高时，在输出21上的带隙输出电压的值大于在节点30上的内部电压加上比较器37的内部偏移电压的值，因此，比较器37驱动电压有效信号为高。高电压有效信号允许晶体管14将带隙输出电压的值耦合到元件13，用来存储。

当使能信号变低时，禁止基准11和放大器36，只有漏电流从放大器36流过电阻27、28和31，并且流过晶体管32和34。在输入19上的低使能信号还通过反相器38使能晶体管39，将放大器36的输出拉到返回路径18的电平或较低的值。比较器37的非反相输入端从放大器36的输出接收电平。由于来自放大器36的漏电流，在节点30上有非常小的电压。该小电压施加到比较器37的反相输入。由于在比较器37的反相输入端上的偏移电压，在节点30上的该小电压不会触发比较器37。选择偏移电压的值以保证漏电流不能触发比较器37。在优选实施例中，偏移电压大约为100mV。因此，比较器37驱动电压有效信号为低，表示在输出21上的输出电压无效，并且不应当使用。低电平的电压有效信号禁止晶体管14，并且元件13与输出21断开，从而保持存储在元件13中的电压值。应当注意，当比较器37接收到的输入电压接近返回路径18的值时，比较器37不得不工作，如上面的说明中所看到的。以这种电压工作的设计对于本领域的技术人员是公知的。

为了利于该操作，放大器36的输出连接到电阻27的第一端和电阻31的第一端。电阻27的第二端连接到节点29和电阻28的第一端。晶体管32的发射极连接到电阻28的第二端。晶体管32的集电极和基极连接到电压返回路径18。电阻31的第二端连接到节点30和晶体管34的发射极。晶体管34的基极和集电极连接到返回路径18。放大器36的非反相输入端连接到节点30，反相输入端连接到节点29，同时输出连接到输出21和比较器37的非反相输入端。放大器36的使能输入35连接到输入19。比较器37的反相输入连接到节点30，同时比较器37的输出连接到输出22。晶体管39的源极连接到返回路径18，漏极连接到比较器37的非反相输入端，栅极连接到反相器38的输出。反相器38的输入连接到输入19。晶体管14的漏极连接到输出21，源极连接到放大器16的非反相输入端和元件13的第一端。晶体管14的栅极连接到输出22和定时电路12。元件13的第二端连接到返回路径18。放大器16的非反相输入端连接到放大器16的输出并连接到15。定时电路12的输出连接到输入19。本领域的技术人员应当理解，放大器36、比较器37和反相器38从输入17和返回路径18接收工作电源。

在基准11中使用的特定带隙单元可以是许多不同的公知带隙设计中的任何一个。在图2和图3中示出了两个这种设计。

图2示意性地示出了在图1的介绍中说明的基准11的替代实施例的带隙基准80的一部分。基准80包括在图1的介绍中说明的单元33的替代实施例的带隙单元81。当禁止放大器36时，用禁止晶体管82将放大器36的输出连接到输入17。单元81及其操作对于本领域的技术人员是公知的。在某些实施例中，单元81用作图1的发生器10中的单元33。

图3示意性地示出了是在图1的介绍中说明的基准11的替代实施例的带隙基准85的一部分。基准85包括在图1的介绍中说明的单元33的替代实施例的带隙单元86。当禁止放大器36时，用禁止晶体管87将放大器36的输出连接到输入17。单元86及其操作对于本领域的技术人员是公知的。在某些实施例中，单元86用作图1的发生器10中的单元33。

图4示意性地示出了在图1的介绍中说明的定时电路12的优选实施例的定时电路70的一部分。电路12包括模拟张弛振荡器41和用来形成加到输入19的低占空比使能信号的模拟脉冲整形器42。形成电路70以提供低功耗和低电流消耗，以便最小化发生器10(参看图1)消耗的功率。本领域的技术人员应当理解，可以采用数字实现或其它实现方式，只要能为发生器10提供低占空比的使能信号。但是，正如众所周知的，由于与数字实现的功耗成分有关的各种频率，所以电路70的模拟实现比数字实现提供更可控的功耗。电路70的基准电路68提供振荡器41和整形器42使用的阈值电压。电路68在输出71上提供第一阈值电压或低阈值电压，在输出72上提供第二阈值电压或高阈值电压。

振荡器41包括分别以完全受控的速度充电和放电电容51的电流源48和电流源49，形成振荡器41的振荡频率。整形器42包括由振荡器41的脉冲充电的电容59、以完全受控的速度充电电容59的电流源58以及分别用来充电和放电电容59的开关晶体管61和62。通常，振荡器41以预定的频率运行，并在每个振荡周期期间产生窄脉冲。每个脉冲增加在整形器42中的电容59上的电荷。当在电容59上存储的电压达到某个电压时，整形器42产生用来形成加到输入19的使能信号的脉冲。

假设RS触发器47置位，并且晶体管53禁止。电流源48以完全受控的速度充电电容51。当电容51上的电压达到高阈值时，比较器52的输出变高，驱动节点50变高。在节点50上的高电平允许晶体管61充电电容59。注意，节点64为低，反相器66的输出为高，因此，来自节点50的高电平加到触发器47。节点50上的高电平还通过门44和46复位触发器47，驱动触发器47的Q(Q bar)输出变高，允许晶体管53放电电容51。当电容51放电到高阈值时，节点50变低，禁止晶体管61，停止充电电容59。从节点50经过门44和46、经过触发器47和经过比较器52的延迟设置允许晶体管61充电电容59的时间量。该延迟通常与振荡器41的周期相比非常小，因此，在振荡器41的每个脉冲期间非常少量的电荷加到电容59上。振荡器41继续振荡，直到电容59充电到至少等于输出72上的高阈值的电压值。该电压值由比较器63接收，驱动比较器63的输出和节点64变高。注意，此时由于振荡器41处于将另一些电荷加到电容59的过程中，所以节点50也为高。节点64和50上的高电平允许AND门69产生使能信号到输入19。同时，在节点64上的高电平使反相器66的输出变低并禁止门44，从而防止节点50上的高电平复位触发器47。电路70保持在这种状态，直到从基准11收到电压有效信号。在输出22上的电压有效信号复位触发器65，使Q输出变低，允许晶体管62放电电容59。当电容59上的电压放电到低于高阈值时，比较器63的输出变低，从输入19去掉使能信号，还从门44去掉低电平，允许节点50上的高电平复位触发器47。当在电容59上的电压达到低阈值时，比较器74的输出变高，置位触发器65并禁止晶体管62，从而允许整形器42响应振荡器41的操作重新开始充电电容59。形成的振荡器41延迟直到收到电压有效信号保证基准11的输出达到有效工作值。在收到电压有效信号之后延迟一个时间周期提供在去掉使能信号之前为充电元件13的时间。

在一个例子中，形成发生器10在输出15上提供大约1.2V的基准电压，并以2.2％的占空比工作。使能脉冲具有大约40μs的脉冲宽度和大约2ms的周期。当使能基准11时，经过电阻28的电流大约为5μA，发生器10相应的消耗大约30μA的电流。当禁止基准11时，发生器10大约消耗10nA的电流。发生器10总体平均消耗的电流为大约0.6μA。因此，基准11使用大电流流过晶体管32和34，以便形成可靠的基准电压，并且当禁止时消耗少量电流，以便降低总体功耗。另外，在这些电流状态下，发生器10的极点频率大于1KHz，改善了发生器10的PSRR。

图5示意性地示出了在半导体管芯76上形成的半导体器件75的实施例的一部分的放大平面图。发生器10与利用发生器10产生的基准电压的负载77一起形成在管芯76上。

综上所述，显然公开了一种新颖的器件和方法。在其它特征中包括形成电压基准，以小于百分之百的占空比操作带隙基准单元。形成电压基准，当允许时，在大电流状态下操作，最小化基准电压的低电流影响。大电流消耗最小化漏电流的影响，还改善了电源抑制比。因此，低占空比操作减小了基准发生器的功耗并改善了基准电压的精度。

虽然用特定的优选实施例介绍了本发明，但是许多替代和变型对于半导体领域的技术人员是显然的。例如，通过各种脉冲发生器的实施可以形成使能信号。另外，带隙单元可以使用许多不同实现中的任一种，当使能带隙单元时形成基准电压。

Claims

1.一种形成基准电压发生器的方法，包括以下步骤：

将带隙电路形成为在第一时间周期期间被使能以产生具有一个值的基准电压，并响应第一时间周期而将存储器件连接到带隙电路且将基准电压的值存储在存储器件上；

将带隙电路形成为在第二时间周期期间被禁止；以及

将基准电压发生器形成为响应第二时间周期而与存储器件断开以便不接收基准电压，包括将基准电压发生器形成为在第二时间周期期间内将所述值保持在存储器件上。

2.根据权利要求1的方法，其中将带隙电路形成为在第一时间周期期间被使能以产生具有所述值的基准电压的步骤包括将带隙电路形成为以小于百分之百的占空比工作。

3.根据权利要求2的方法，其中将带隙电路形成为以小于百分之百的占空比工作包括将带隙电路形成为以小于百分之五十的占空比工作。

4.根据权利要求3的方法，其中将带隙电路形成为以小于百分之五十的占空比工作包括将带隙电路形成为以小于百分之三的占空比工作。

5.根据权利要求1的方法，其中将带隙电路形成为在第一时间周期期间被使能以产生基准电压的步骤包括将带隙电路形成在第二时间周期期间能够产生具有小于基准电压值的值的第二电压。

6.根据权利要求1的方法，其中将带隙电路形成为在第一时间周期期间被使能以产生有所述值的基准电压的带隙电路的步骤包括将带隙电路形成为在第一时间周期期间使能带隙电路的可选择基准放大器，而在第二时间周期期间禁止可选择基准放大器。

7.根据权利要求1的方法，还包括形成放大器，该放大器被连接成在第一时间周期期间和第二时间周期期间从存储器件接收所述值。

8.根据权利要求1的方法，其中将带隙电路形成为在第一时间周期期间被使能以产生有所述值的基准电压的步骤包括形成定时电路以产生具有占空比的脉冲。

9.一种产生基准电压的方法，包括以下步骤：

在带隙基准电路的工作周期的第一间隔期间使能带隙基准电路以接收工作电流并与之响应产生具有第一值的基准电压；

响应第一间隔将带隙基准电路连接到存储元件并在存储元件上存储第一值；和

在工作周期的第二间隔期间禁止带隙基准电路以便不接收工作电流并与之响应抑制产生基准电压，包括响应第二间隔将存储元件与带隙基准电路断开并且在存储元件上保持第一值，其中，工作周期的第一间隔小于百分之百。

10.根据权利要求9的方法，其中禁止带隙基准电路以便不接收工作电流并与之响应抑制产生第一值的步骤包括使能带隙基准电路以响应第二间隔产生小于第一值的第二值。

11.根据权利要求9的方法，还包括将存储元件连接到具有高输入阻抗的放大器的步骤。

12.根据权利要求9的方法，其中使能带隙基准电路以接收工作电流并与之响应产生基准电压的步骤包括在可选择基准放大器向带隙基准电路提供工作电流的第一间隔期间使能可选择基准放大器，而在第一间隔结束之后禁止可选择基准放大器。

13.根据权利要求9的方法，还包括配置定时电路，以产生具有不对称波形的定时信号，并使用定时信号来与带隙基准电路连接以接收工作电流。

14.一种基准电压器件，包括：

具有输出、第一输入和第二输入的可选择基准放大器；

具有第一电流载流电极的第一基准晶体管，该第一基准晶体管的第一电流载流电极被连接成通过第一和第二串联连接的电阻从可选择基准放大器接收电流，其中第二串联连接的电阻被连接成为可选择基准放大器的第一输入提供电压；

具有第一电流载流电极的第二基准晶体管，该第二基准晶体管的第一电流载流电极被连接成通过第三串联连接的电阻从可选择基准放大器接收电流，其中第三串联连接的电阻被连接成为可选择基准放大器的第二输入提供电压；以及

被连接成提供定时信号以选择性地使能和禁止可选择基准放大器的定时电路。

15.根据权利要求14的基准电压器件，还包括比较器，该比较器被连接成从可选择基准放大器的输出接收输出电压和从第二基准晶体管的第一电流载流电极接收内部电压，并相应地产生表示输出电压与内部电压之间的差的控制信号。

16.根据权利要求15的基准电压器件，还包括被连接成根据控制信号接收输出电压并将输出电压传送到存储元件的晶体管。

17.根据权利要求16的基准电压器件，其中第一基准晶体管和第二基准晶体管都是在带隙基准电路中的晶体管。