TWI406146B - 電路模組化設計方法 - Google Patents

Description

電路模組化設計方法

一種電路模組化設計方法，特別是涉及一種可將先前電路圖的電路元件設定或目前電路設計圖的電路元件設定進行複製的電路模組化設計方法。

先前技術中，廠商在製造電器設備之電路時，係應用一種或多種電路設計軟體(如Orcad、Allegro、Cadence)先規劃一電路圖，並利用電路設計軟體對此電路圖的規劃結果進行電路模擬運行，以決定是否對電路圖進行修正。

電路圖還分為如元件線路圖、功能示意圖等相關類型，根據電路設計軟體提供的種類與檢視介面而形成不同的態樣。但相同之處在於，電路圖之元件特性、接腳等資料皆是利用電路設計軟體提供的元件預設資料進行規劃、定位、佈線與屬性修正後，使得電路在進行電路模擬運行時，各元件係根據設計人員設定好的參數進行模擬。

然而，電路設計軟體提供的元件預設資料不見得符合所有設計人員所需，因此當前的電路設計軟體逐漸提供設計人員可自行設定元件的參數，並將參數儲存的能力。

然而，同一個電路中，極可能出現需要相似功能的元件(即不同元件設定參數)，廠商不可能為了每一個電路都預先設定所需的元件資料。而且，當廠商設計某些電路時，所需的元件可能在先前設計的電路圖中出現相同，或相類似的元件，但並不是由設計人員自行設定、並儲存的元件參數，設計人員需另費時間再進行相同的工作，重新設定其所需的元件資料，進而花費不少時間成本於電路圖的設計。故得知，如何縮短想要元件資料的建構時間，進而縮減設計電路圖的時間成本，乃各廠商應思考的課題。

本發明的目的係在於提供一種將硬體電路模組化，以迅速取得元件資料的電路設計方法。

本發明所提供之技術手段係揭露一種電路模組化設計方法，其包含：分析至少一備用電路圖以建立至少一元件模型，元件模型包含一元件線路圖、一設計文件與一子圖。由一電路圖設計系統產生一設計電路圖，並導入至少一元件模型於設計電路圖，以利用元件模型之元件線路圖建立一目標電路於設計電路圖。導入設計電路圖至一電路佈線系統，調整被導入之設計電路圖之元件模型之資料屬性。判斷被調整之設計電路圖是否需要之任一元件模型，當判斷為不需要，儲存設計電路圖，當判斷為需要，將設計電路圖導入電路圖設計系統並導入任一元件模型於設計電路圖，再重新導入設計電路圖至電路佈線系統。

本發明所揭露之電路模組化設計方法中，可從先前設計的電路中取出相關的元件資料，進行複製後再導入設計電路圖，與從其它的備用電路圖中取得所需的元件資料，以導入目前設計的電路設計圖中，以形成在同一電路設計圖，或不同電路設計圖中進行相似、相同或相異功能的電路、模組、元件之參數資料之複製行為，藉此縮短設計電路圖的時間成本。

為使對本發明之終點、構造特徵及其功能有進一步之了解，茲配合相關實施例及圖式詳細說明如下：

請同時參照圖1與圖2，圖1為本發明實施例之電路圖之元件模型複製示意圖，圖2為本發明實施例之元件模型之建立示意圖。本實施例中，係應用一電路圖設計系統與一電路佈線系統來進行元件模型建立與複製，此例中，電路圖設計系統係指Orcad Capture，電路佈線系統係指Allegro，但不以此為限。請同時參照圖3與圖4以利於了解，圖3係為本發明實施例之電路模組化設計方法流程圖，圖4係本發明實施例之元件模型建立與複製流程圖。

此電路模組化設計方法中，係分析至少一電路圖以建立至少一元件模型(步驟S110)。設計人員從想要設計的電路圖中，思考可能會用到電路功能(如：濾波、放大/縮小訊號功率、訊號變相…等)、元件類型(如：電阻、電感、電容、電晶體、二極體…等)、電路組件類型(如訊號放大電路、訊號衰減器、濾波器、切換器、截波器…等)、件名稱或電路組件類型、或輸入訊號與輸出訊號的變化關係等一種以上的電路特性。

如圖1與圖2，設計人員係輸入上述的電路功能、元件類型、電路組件類型、元件名稱或電路組件名稱、輸入訊號與輸出訊號的變化關係等一種以上的電路特性條件33於電路圖設計系統100，電路圖設計系統100讀取先前預儲一個以上的電路圖401(步驟S111)。

在此說明，電路圖設計系統100會從先前預儲的多個電路圖中，根據電路特性條件33逐一解析各電路圖包含的元件，以求尋得完全匹配或具有高度相關性(如功能相關、電路類型相近、元件配置形式相近)的電路圖401。

當任一電路圖401包含有符合上述電路特性條件33的元件時，電路圖設計系統100從電路圖401中選取至少一需求元件以形成一備用元件線路圖402(步驟S112)。於上述過程中，備用元件線路圖402之形成有兩種形式：

(1)電路圖設計系統100先選擇元件或電路組件符合上述電路特性條件33的電路圖401，根據電路特性條件33或設計人員預先設定的擷取條件(如元件或電路組件運作特性、元件或電路組件類型)，以從電路圖401中擷取出相關的元件資料與元件圖式，另存為備用元件線路圖402。

(2)設計人員對電路圖設計系統100選取的電路圖401進行修改，將需求元件的電路保留，並將其它不需要的元件、功能模組部分的電路刪除，所剩下來的電路圖形態即為上述的備用元件線路圖402。

請參照圖2、圖5與圖6，圖5為本發明實施例之備用元件線路圖擷取圖之一例，圖6為本發明實施例之備用元件線路圖完成圖之一例。在此假設，設計人員之設定的擷取條件為半加法器，所找到的電路圖401為全加法器。電路圖設計系統100會從電路圖401中，擷取出一個半加法器(虛線框內)作為備用元件線路圖402；或者，電路圖設計系統100顯示電路圖401的畫面，以設計人員逐一刪除不必要的電路組件或元件，僅保留半加法器的線路，並另存為備用元件線路圖402。

將備用元件線路圖402導入一電路佈線系統200(步驟S113)。此步驟中，因為電路圖設計系統100與電路佈線系統200可讀取得檔案類型極可能為不同或不相容的格式，因此需要利用一個共用的檔案格式來進行資料的輸出與導入。故在此步驟中，電路圖設計系統100係將上述的備用元件線路圖402經確認後自動轉換成電路佈線系統200可讀取的檔案格式。一般而言，多數的電路設計軟體多使用一網表文件(netlist file)的資料格式。因此，本實施例中，由電路圖設計系統100建立一網表文件2b，此網表文件2b係含有上述的備用元件線路圖402，再由電路佈線系統200接收此網表文件2b以取得其中包含的備用元件線路圖402，即可完成將備用元件線路圖402導入電路佈線系統200(步驟S113)的動作。

由電路佈線系統200分析備用元件線路圖402以建立至少一元件線路圖11、至少一設計文件12與至少一子圖13(步驟S114)。電路佈線系統200在取得上述備用元件線路圖402，係讀取其內包含的元件類別(如電阻、電感、電容、二極體、電晶體…等，但不以此為限)、元件設定(如電阻：6K歐姆、電感：4.3亨利、電容：3.7微法拉，但不以此等數值為限)、功能代表圖示、佈線設定(如線寬：0.35um～0.5um，但不以此等數值為限)與各元件接線圖等資料，以建立對應各元件(功能、電路模組)之一個以上的元件線路圖(circuit layout)11、設計文件(placement file)12與子圖(subdrawing)13。電路佈線系統200會將分析出來的各元件類型，將元件線路圖11、設計文件12與子圖13整合成對應各元件之至少一元件模型1(步驟S115)。

請參照圖7，其為本發明實施例中之元件模型資料之畫面示意圖，其中元件線路圖11係指其所屬元件或電路組件在被應用於電路設計時，應呈現元件或電路組件的圖式型態，如半加器具有兩輸入端x與y，具有兩輸出端各代表和(sum)與溢位(carry)，設計文件12係指此元件模型1所包含之元件或電路組件的配置設定數值。以半加器而言，其包含一個互斥或閘(xor gate)、一個及閘(and gate)，兩元件之輸入端同為x與y，其中互斥或閘之輸出端為和(sum)，及閘之輸出端為溢位(carry)，及半加法器輸入與輸出的數值變化(真值表)。子圖13係顯示半加器的元件結構圖，其元件連接關係符合設計文件12。

此元件模型1可儲存於電路佈線系統200，或是轉換成其它檔案格式以儲存在其它可儲存資料的儲存設備，以形成資料庫400。在此說明，步驟S110中所指的電路圖設計系統100可為異於Orcad Capture的電路設計軟體、程式，以及電路佈線系統200可為異於Allegro的電路佈線軟體、程式。任一電路圖設計系統100與任一電路佈線系統200在相互搭配下，只要能達成步驟S111至步驟S115的動作即可。

由一電路圖設計系統100產生一設計電路圖3a，並導入一個以上的元件模型1於設計電路圖3a，以利用元件模型1之元件線路圖11建立一目標電路於設計電路圖3a(步驟S120)。

電路圖設計系統100根據設計人員之需求或輸入指令如開啟新檔案指令自動產生一個全新、空白或已有電路設計內容的設計電路圖3a。在此說明，所謂已有電路設計內容之設計電路圖包含兩種情形。其一，由電路圖設計系統100的研發人員在設計電路圖設計系統100時，預先儲存的元件資料或電路組件資料，供設計人員直接使用的範本資料。其二，設計人員早先完成的設計電路，或未完成設計的電路，經由儲存而成的舊檔。

設計人員再從先前建立好的多個元件模型1中，取出此次所設計之電路其需要的元件模型1，透過電路圖設計系統100將被選取的元件模型1導入設計電路圖3a中。電路圖設計系統100會從被選取的各元件模型1中取出相關的元件線路圖11以配置元件來形成上述的目標電路於此設計電路圖3a中。

導入設計電路圖3a至一電路佈線系統200，由電路佈線系統200調整被導入之設計電路圖3a之元件模型1之資料屬性(步驟S130)。由電路圖設計系統100再匯入上述之設計電路圖3a以建立一網表文件2a，此網表文件2a係將上述的設計電路圖3a包含其中，再由電路佈線系統200接收此網表文件2a以取得其中包含的設計電路圖3a，即可完成將設計電路圖3a導入電路佈線系統200的動作。本實施例中，設計電路圖3a被導入電路佈線系統200後，將其視為設計電路圖3b。

設計人員透過電路佈線系統200讀取設計電路圖3a以取得未被調整之任一元件模型1。在此步驟中，設計人員係將調整中的設計電路圖3b，其包含的任一元件模型1之設計文件12的複數個接點資料(Location List)經電路佈線系統200加入標記201，並根據所有接點資料建立一更名文件(Rename file)202。在此說明，所謂標記201可為將接點資料的名稱上，加入一個文字、或符號，以供設計人員辨認應作重編碼(Rename)動作的接點。

由電路佈線系統200將設計電路圖3b中，被選取之任一元件模型1之子圖13導入設計電路圖3b之目標電路並作接腳連接定位。在此係指，電路佈線系統200會將被標記完成的設計文件12其內容導入目標電路的接腳屬性中，並將相關的元件模型1之子圖13取出，供設計人員透過電路佈線系統200配置於目標電路中。

請同時參照圖8A與圖8B，圖8A為本發明實施例之目標電路示意圖之一例，圖8B為本發明實施例之目標電路配置元件示意圖之一例，在此藉由半加法器設計為全減法器為例。圖8A所示的目標電路31目前為一半加法器的電路圖，元件配置欄32顯示之元件包含有半加法器、反閘(not gate)或閘(or gate)。設計人員係點選半加法器，半加法器的子圖與半加法器的設定文件會顯示於目標電路31的畫面上，子圖可被點選並拖曳而位移。設計人員藉由電路佈線系統200的控制介面將被點選的半加法器移動，並將半加法器的接腳定位，對設計文件包含的元件屬性進行設定。同理，設計人員係點選反閘，反閘的子圖與半加法器的設定文件會顯示於目標電路上。設計人員藉由電路佈線系統200的控制介面將被點選的反閘移動，並將反閘的接腳定位，對設計文件包含的元件屬性進行設定。或閘與反閘的配置方式雷同，在此不贅述。最後，設計人員將各或閘、各反閘與各半加法器的輸入端與輸出端根據全減法器的電路接線規則進行接線，目標電路即形成如圖8b所示的全減法器。

最後判斷被導入之設計電路圖3b包含所有元件模型1是否調整完成。當判斷為未完成，再持續執行讀取被導入之該設計電路圖以得知未被調整之任一元件模型的動作。

當判斷為完成，電路佈線系統200會去除設計電路圖3b中，其包含元件模型1之設計文件12之標記201，並根據所有的更名文件202對接點資料進行接點更名行為。更名文件202的內容可為設計人員自行設定，或是根據先前標記的內容，直接將標記201的文字儲存於接點資料中。

設計人員可透過電路佈線系統200判斷被調整之設計電路圖3b是否需要之任一元件模型1(步驟S140)。當判斷為需要，由電路佈線系統200將設計電路圖3b重新導入電路圖設計系統100，即形成經電路佈線系統200可調整與修正的設計電路圖3a。設計人員再透過電路圖設計系統100導入想要複製的任一元件模型1於設計電路圖3a(步驟S141)。此步驟中，電路圖設計系統100可使用其內建的佈線複製模組(Layout Copy)進行元件模型1或電路模組複製的行為，之後，重新執行導入設計電路圖3a至電路佈線系統200的步驟。

當判斷為不需要，設計人員可透過電路佈線系統200將設計電路圖3b儲存於裝載電路佈線系統200之設備的儲存空間中(圖未示)，或匯出成不同檔案格式的設計電路圖3c圖檔，以備存在其它儲存設備的資料庫400中(步驟S142)。

請參照圖9，圖9為本發明實施例之設計電路圖分類儲存示意圖。於圖9中，各設計電路圖係依據一分類條件而被儲存於資料庫400(或電路佈線系統200)中，此分類條件為元件或電路組件的名稱或特性、或是由匹配的電路特性條件33作為檔名，並根據名稱、特性或電路特性條件33作為分類的依據(但不以此為限)。如圖9A所示，加法器包含全加法器、半加法器、多位元加法器、前視進位加法器...等，減法器包含全減法器、半減法器、多位元減法器、電壓減法器…等，微積分器包含：比例積分器、米勒積分器、線性微分器、非線性微分器，以此類推，但不以上述為限。設計人員將設計電路圖根據圖9方式進行分類，或是由電路佈線系統200在儲存設計電路圖時，根據設計人員設定的設計電路圖名稱、使用的電路組件，或者是由電路佈線系統200根據內建的分類標準(如電路功能、元件類型、電路組件類型、元件名稱或電路組件名稱…等，但不以此為限)進行分類。此有益於設計人員根據分類以查找所需的元件。

雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，所作更動與潤飾之等效替換，仍為本發明之專利保護範圍內。

1‧‧‧元件模型

11‧‧‧元件線路圖

12‧‧‧設計文件

13‧‧‧子圖

100‧‧‧電路圖設計系統

2a、2b‧‧‧網表文件

200‧‧‧電路佈線系統

201‧‧‧標記

202‧‧‧更名文件

3a、3b、3c‧‧‧設計電路圖

31‧‧‧目標電路

32‧‧‧元件配置欄

33‧‧‧電路特性條件

400‧‧‧資料庫

401‧‧‧電路圖

402．．．備用元件線路圖

圖1係本發明實施例之電路圖之元件模型複製示意圖；圖2係本發明實施例之元件模型之建立示意圖；圖3係本發明實施例之電路模組化設計方法流程圖；圖4係本發明實施例之元件模型建立與複製流程圖； 圖5係本發明實施例之備用元件線路圖擷取圖之一例；圖6係本發明實施例之備用元件線路圖完成圖之一例；圖7係本發明實施例中之元件模型資料之畫面示意圖；圖8A係本發明實施例之目標電路示意圖之一例；圖8B係本發明實施例之目標電路之元件配置圖之一例；以及圖9係本發明實施例之設計電路圖分類儲存示意圖。

1．．．元件模型

11．．．元件線路圖

12．．．設計文件

13．．．子圖

100．．．電路圖設計系統

2a．．．網表文件

200．．．電路佈線系統

201．．．標記

202．．．更名文件

3a、3b、3c．．．設計電路圖

400．．．資料庫

Claims (11)

1. 一種電路模組化設計方法，其包含：分析至少一電路圖以建立至少一元件模型，該元件模型包含一元件線路圖、一設計文件與一子圖；由一電路圖設計系統產生一設計電路圖，並導入該至少一元件模型於該設計電路圖，以利用該元件模型之該元件線路圖建立一目標電路於該設計電路圖；導入該設計電路圖至一電路佈線系統；調整被導入之該設計電路圖之該元件模型之資料屬性；判斷被調整之該設計電路圖是否需要之任一元件模型；以及當判斷為需要，將該設計電路圖導入該電路圖設計系統並導入該任一元件模型於該設計電路圖，並返回該導入該設計電路圖至一電路佈線系統步驟。
2. 如申請專利範圍第1項之電路模組化設計方法，其中該導入該設計電路圖至一電路佈線系統之該步驟包含：由該電路圖設計系統建立一網表文件，該網表文件包含該設計電路圖；以及由該電路佈線系統接收該網表文件以取得該網表文件包含之該設計電路圖。
3. 如申請專利範圍第1項之電路模組化設計方法，其中該調整被導入之該設計電路圖之該元件模型之資料屬性之該步驟包含：讀取被導入之該設計電路圖以得知未被調整之任一元件模型；將該任一元件模型之設計文件的複數個接點資料作標記，並根據該等接點資料建立一更名文件；將標記之該設計文件導入該設計電路圖之目標電路；將該任一元件模型之子圖導入該目標電路並作接腳連接定位；判斷被導入之該設計電路圖包含所有該等元件模型是否調整完成；當判斷為未完成，返回該讀取被導入之該設計電路圖以得知未被調整之任一元件模型之該步驟；以及當判斷為完成，去除該等元件模型之該等設計文件之標記，並根據該等更名文件對該等接點資料進行接點更名行為。
4. 如申請專利範圍第3項之電路模組化設計方法，其中該判斷被調整之該設計電路圖是否需要之任一元件模型之該步驟中，當判斷為不需要，係儲存該設計電路圖。
5. 如申請專利範圍第1項之電路模組化設計方法，其中該分析至少一電路圖以建立至少一元件模型之該步驟包含：利用該電路圖設計系統讀取該至少一電路圖； 從該至少一電路圖選取至少一需求元件以形成至少一備用元件線路圖；將該備用元件線路圖導入該電路佈線系統；由該電路佈線系統分析該備用元件線路圖以建立至少一元件線路圖、至少一設計文件與至少一子圖；以及根據該至少一元件線路圖、該至少一設計文件與該至少一子圖以建立該至少一元件模型。
6. 如申請專利範圍第5項之電路模組化設計方法，其中該利用一電路圖設計系統讀取該至少一電路圖之該步驟包含：取得至少一電路特性條件；以及從複數個電路圖中取出符合該至少一電路特性條件之該至少一電路圖。
7. 如申請專利範圍第6項之電路模組化設計方法，其中該至少一需求元件係符合該至少一電路特性條件。
8. 如申請專利範圍第6項之電路模組化設計方法，其中該電路特性條件係選自於由電路功能、元件類型、元件名稱與輸入訊號與輸出訊號的變化關係中至少一者所組成之群組。
9. 如申請專利範圍第5項之電路模組化設計方法，其中該將該備用元件線路圖導入一電路佈線系統之該步驟包含：由該電路圖設計系統建立一網表文件，該網表文件包含該備用元件線路圖；以及由該電路佈線系統接收該網表文件以取得該網表文件包含之該備用元件線路圖。
10. 如申請專利範圍第1項之電路模組化設計方法，其中該判斷被調整之該設計電路圖是否需要之任一元件模型之步驟中，當判斷為不需要，係儲存該設計電路圖。
11. 如申請專利範圍第10項之電路模組化設計方法，其中該設計電路圖係根據一分類條件而被分類並儲存，該分類條件係為該設計電路圖包含之元件的元件名稱或該設計電路圖所具有之電路特性。