TWI761750B - 類比電路效能自動化分析系統及其方法 - Google Patents

Abstract

一種類比電路效能自動化分析方法包含：提供一電腦輔助分析工具，並選擇輸入一目標類比電路；選擇輸入一電路拓撲，且該電路拓撲對應於該目標類比電路；選擇輸入一電路規格，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；若未達該原訂條件時，則返回重新輸入一新電路規格；若已達成該原訂條件時，則產生一已計算電路網表；將該已計算電路網表輸入至一模擬軟體進行模擬，並產生一模擬結果；判斷該模擬結果是否符合原訂規格；若未達該原訂規格時，則返回重新輸入一已調整電晶體規格至該電路網表；若已達成該原訂規格時，則產生一已模擬網表。

Description

類比電路效能自動化分析系統及其方法

本發明係關於一種類比電路〔analog circuit〕效能自動化分析〔automatic performance analysis〕系統及其方法；更特別是關於一種簡化〔simplified〕類比電路效能自動化分析系統及其方法。

舉例而言，習用電路設計模擬方法及其系統，如中華民國專利公開第TW-201610733號〝估計電路的自熱特徵之模擬系統以及其之設計方法〞之發明專利申請案，其揭示一種電路設計模擬方法及其系統，其為利用由電腦執行的一電路模擬工具設計一半導體電路之方法。

承上，前述第TW-201610733號之該模擬方法包含：藉由該電路模擬工具計算半導體電路之元件之功率消耗；利用該等功率消耗及該等元件中每一者之幾何形狀資訊，進行建置關於該半導體電路之一熱網路連線表；利用該電路模擬工具來以該熱網路連線表進行該半導體電路之模擬，以偵測該等元件中每一者之溫度；及該熱網路連線表包括該等元件中每一者之熱容資訊。

另一習用電路設計模擬方法及其系統，如中華民國專利公開第TW-201145061號〝Hspice相容等效電路模擬系統及方法〞之發明專利申請案，其亦揭示一種電路設計模擬方法及其系統。該模擬系統包含一資料獲取模組、一電腦資料儲存單元、一參數檢查模組、一函數產生 模組及一等效電路產生模組。

承上，前述第TW-201145061號之該模擬方法包含：該資料獲取模組用於自該電腦資料儲存單元內讀取一Touchstone格式之N埠電路系統資料檔案，及自該N埠電路系統資料檔案內獲取一S參數矩陣；該參數檢查模組用於檢查該S參數矩陣內的所有S參數是否滿足電路被動特性；該函數產生模組用於設定產生S參數之有理數函數所需之極值-殘值數量與系統誤差；該等效電路產生模組用於基於極值-殘值數量執行向量擬合演算法產生S參數之有理數函數矩陣；及根據該有理數函數矩陣模擬合成一Hspice相容等效電路。

另一習用電路設計模擬方法及其系統，如中華民國專利公告第TW-I620082號〝具數位輸出之溫度感測電路設計之行為模擬方法及其系統〞之發明專利，其亦揭示一種溫度感測電路設計之行為模擬方法。

承上，前述第TW-I620082號之該溫度感測電路設計之行為模擬方法包含：建構一溫度感測電路數學架構，而該溫度感測電路數學架構適用於一行為模擬軟體〔例如：Simulink〕之執行，且該溫度感測電路數學架構包含數個元件數學架構；於該溫度感測電路數學架構中選擇至少一指定元件數學架構；再選擇利用一進階模擬軟體〔例如：Hspice〕或一實測資料執行模擬計算該溫度感測電路數學架構之指定元件數學架構，以獲得一指定元件溫度模型；及該行為模擬軟體利用該指定元件溫度模型結合於該溫度感測電路數學架構執行行為模擬計算，以便快速獲得一初步模擬資料及其數位輸出。

然而，前述中華民國專利公開第TW-201610733號、公開第TW-201145061號及公告第TW-I620082號之電路設計模擬方法未揭示如何進一步簡 化其模擬作業及減少其模擬時間，因此其必然存在簡化半導體電路設計模擬作業及減少模擬時間之需求。前述專利申請案僅為本發明技術背景之參考及說明目前技術發展狀態而已，其並非用以限制本發明之範圍。

有鑑於此，本發明為了滿足上述技術問題及需求，其提供一種類比電路效能自動化分析系統及其方法，其提供至少一電腦輔助分析工具，並選擇輸入至少一目標類比電路；選擇輸入至少一電路拓撲，且該電路拓撲對應於該目標類比電路；選擇輸入至少一電路規格，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；若未達該原訂條件時，則返回重新輸入至少一新電路規格；若達成該原訂條件時，則產生至少一已計算電路網表；將該已計算電路網表輸入至一模擬軟體進行模擬，並產生至少一模擬結果；判斷該模擬結果是否符合原訂規格；若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；若未達該原訂規格時，則產生至少一已模擬網表，因此相對於習用電路設計模擬方法及其系統可達成類比電路效能自動化分析、簡化半導體電路設計模擬作業及減少模擬作業時間之目的。

本發明之主要目的係提供一種類比電路效能自動化分析系統及其方法，其提供至少一電腦輔助分析工具，並選擇輸入至少一目標類比電路；選擇輸入至少一電路拓撲，且該電路拓撲對應於該目標類比電路；選擇輸入至少一電路規格，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；若未達該原訂條件時，則返回重新輸入至少一新電路規格；若達成該原訂條件時，則產生至少一已計算電路網表；將 該已計算電路網表輸入至一模擬軟體進行模擬，並產生至少一模擬結果；判斷該模擬結果是否符合原訂規格；若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；若未達該原訂規格時，則產生至少一已模擬網表，以便達成類比電路效能自動化分析、簡化半導體電路設計模擬作業及減少模擬作業時間之功效。

為了達成上述目的，本發明較佳實施例之類比電路效能自動化分析方法包含：

提供至少一電腦輔助分析工具，並選擇輸入至少一目標類比電路；

選擇輸入至少一電路拓撲，且該電路拓撲對應於該目標類比電路；

選擇輸入至少一電路規格，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；

若未達該原訂條件時，則返回重新輸入至少一新電路規格；或

若已達成該原訂條件時，則產生至少一已計算電路網表；

將該已計算電路網表輸入至一模擬軟體進行模擬，並產生至少一模擬結果；

判斷該模擬結果是否符合原訂規格；及

若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；或

若已達成該原訂規格時，則產生至少一已模擬網表。

為了達成上述目的，本發明較佳實施例之類比電路效能自動化分析系統包含：

一電腦輔助分析工具，其用以選擇輸入至少一 目標類比電路；

至少一電路拓撲，其選擇輸入至該電腦輔助分析工具，且該電路拓撲對應於該目標類比電路；

至少一電路規格，其選擇輸入至該電腦輔助分析工具，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；及

一模擬軟體，其用以將至少一已計算電路網表輸入及進行模擬，並產生至少一模擬結果；

其中判斷該目標類比電路之電路規格是否符合原訂條件時，若未達該原訂條件時，則返回重新輸入至少一新電路規格；或，若已達成該原訂條件時，則產生該已計算電路網表；及

其中若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；或，若已達成該原訂規格時，則產生至少一已模擬網表。

本發明較佳實施例之該類比電路可選自low-dropout regulator類比電路、folded-cascode amplifier類比電路、buck-converter類比電路、boost-converter類比電路或其它類比電路。

本發明較佳實施例之該已計算電路網表由C程式語言或其它具類似模擬功能之程式語言進行計算。

本發明較佳實施例之該模擬軟體選自Hspice或其它具類似模擬功能之軟體。

本發明較佳實施例採用至少一工具命令語言〔TCL〕。

S1‧‧‧第一步驟

S2‧‧‧第二步驟

S3‧‧‧第三步驟

S4‧‧‧第四步驟

S5‧‧‧第五步驟

S6‧‧‧第六步驟

S7‧‧‧第七步驟

第1圖：本發明較佳實施例之類比電路效能自動化分析方法之流程方塊示意圖。

第2圖：本發明較佳實施例採用類比電路效能自動化分析方法之流程示意圖。

第3圖：本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第一電路之電路示意圖。

第4圖：本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第二電路之電路示意圖。

第5圖：本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第三電路之電路示意圖。

為了充分瞭解本發明，於下文將舉例較佳實施例並配合所附圖式作詳細說明，且其並非用以限定本發明。

本發明較佳實施例之類比電路效能自動化分析系統及其方法適合應用於各種類比電路效能自動化分析，例如：低壓降穩壓器之類比電路效能分析，類比低通濾波器之類比電路效能分析，放大器之類比電路效能分析或其它類比電路效能分析，但其並非用以限制本發明之應用範圍。

第1圖揭示本發明較佳實施例之類比電路效能自動化分析方法之流程方塊示意圖；第2圖揭示本發明較佳實施例採用類比電路效能自動化分析方法之流程示意圖。請參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S1：舉例而言，首先，在開始模擬作業時，以適當技術手段提供至少一電腦輔助分析工具〔computer-aided analysis tool〕，並以適當技術手段選擇輸入至少一目標類比電路〔target circuit〕。

請再參照第1及2圖所示，該類比電路可選自low-dropout regulator類比電路、folded-cascode amplifier類比電路、buck-converter類比電路、boost-converter類比電路或其它類比電路。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S2：舉例而言，接著，以適當技術手段選擇輸入〔loading〕至少一電路拓撲〔topology of selected circuit〕，且該電路拓撲對應於該目標類比電路。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S3：舉例而言，接著，以適當技術手段選擇輸入至少一電路規格〔specification〕，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合〔reachable〕原訂條件。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S4：舉例而言，接著，若未達該原訂條件時，則返回重新輸入至少一新電路規格，如第2圖之上虛線框體右側標示No；或，若已達成該原訂條件時，則產生至少一已計算電路網表，如第2圖之上虛線框體中間標示Yes。

請再參照第1及2圖所示，舉例而言，本發明較佳實施例之該已計算電路網表或其相關電路網表〔circuit netlist〕由C程式語言或其它具類似模擬功能之程式語言進行適當計算。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S5：舉例而言，接著，以適當技術手段將該已計算電路網表輸入至一模擬軟體進行模擬，並產生至少一模擬結果，如第2圖之下虛線框體所示。

請再參照第1及2圖所示，舉例而言，本發明較佳實施例之該模擬軟體選自Hspice或其它具類似模擬功能之軟體。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S6：舉例而言，接著，判斷該模擬結果是否符合原訂規格，即所需規格〔required specification〕。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析方法包含步驟S7：舉例而言，接著，若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表，如第2圖之下虛線框體左側標示No；或，若已達成該原訂規格時，則產生至少一已模擬網表，如第2圖之下虛線框體中間標示Yes；最後，可選擇結束模擬作業。

請再參照第1及2圖所示，本發明較佳實施例之類比電路效能自動化分析系統及其方法可採用至少一工具命令語言〔Tool Command Language，TCL〕，其用以呼叫C程式語言或其它具類似模擬功能之程式語言，或其用以呼叫Hspice或其它具類似模擬功能之軟體。

第3圖揭示本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第一電路之電路示意圖。請參照第3圖所示，本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬boost-converter類比電路。

第4圖揭示本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第二電路之電路示意圖。請參照第4圖所示，本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬buck-converter類比電路。

第5圖揭示本發明較佳實施例之類比電路效能自動化分析系統及其方法適用於模擬第三電路之電路示意圖。請參照第5圖所示，本發明較佳實施例之類比電路效 能自動化分析系統及其方法適用於模擬low dropout類比電路。

前述較佳實施例僅舉例說明本發明及其技術特徵，該實施例之技術仍可適當進行各種實質等效修飾及/或替換方式予以實施；因此，本發明之權利範圍須視後附申請專利範圍所界定之範圍為準。本案著作權限制使用於中華民國專利申請用途。

S1‧‧‧第一步驟

S2‧‧‧第二步驟

S3‧‧‧第三步驟

S4‧‧‧第四步驟

S5‧‧‧第五步驟

S6‧‧‧第六步驟

S7‧‧‧第七步驟

Claims (10)

1. 一種類比電路效能自動化分析方法，其包含：提供至少一電腦輔助分析工具，並選擇輸入至少一目標類比電路；選擇輸入至少一電路拓撲，且該電路拓撲對應於該目標類比電路；選擇輸入至少一電路規格，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；若未達該原訂條件時，則返回重新輸入至少一新電路規格；若已達成該原訂條件時，則產生至少一已計算電路網表；將該已計算電路網表輸入至一模擬軟體進行模擬，並產生至少一模擬結果；判斷該模擬結果是否符合原訂規格；若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；及若已達成該原訂規格時，則產生至少一已模擬網表。
2. 依申請專利範圍第1項所述之類比電路效能自動化分析方法，其中該目標類比電路選自low-dropout regulator類比電路、folded-cascode amplifier類比電路、buck-converter類比電路或boost-converter類比電路。
3. 依申請專利範圍第1項所述之類比電路效能自動化分析方法，其中該已計算電路網表由C程式語言或其它具類似模擬功能之程式語言進行計算。
4. 依申請專利範圍第1項所述之類比電路效能自動化分析方法，其中該模擬軟體選自Hspice或其它具類似模擬功能之軟體。
5. 依申請專利範圍第1項所述之類比電路效能自動化分 析方法，其中採用至少一工具命令語言。
6. 一種類比電路效能自動化分析系統，其包含：一電腦輔助分析工具，其用以選擇輸入至少一目標類比電路；至少一電路拓撲，其選擇輸入至該電腦輔助分析工具，且該電路拓撲對應於該目標類比電路；至少一電路規格，其選擇輸入至該電腦輔助分析工具，而該電路規格對應於該目標類比電路，且判斷該目標類比電路之電路規格是否符合原訂條件；及一模擬軟體，其用以將至少一已計算電路網表輸入及進行模擬，並產生至少一模擬結果；其中判斷該目標類比電路之電路規格是否符合原訂條件時，若未達該原訂條件時，則返回重新輸入至少一新電路規格；或，若已達成該原訂條件時，則產生該已計算電路網表；及其中若未達該原訂規格時，則返回重新輸入至少一已調整電晶體規格至該電路網表；或，若已達成該原訂規格時，則產生至少一已模擬網表。
7. 依申請專利範圍第6項所述之類比電路效能自動化分析系統，其中該目標類比電路選自low-dropout regulator類比電路、folded-cascode amplifier類比電路、buck-converter類比電路或boost-converter類比電路。
8. 依申請專利範圍第6項所述之類比電路效能自動化分析系統，其中該已計算電路網表由C程式語言或其它具類似模擬功能之程式語言進行計算。
9. 依申請專利範圍第6項所述之類比電路效能自動化分析系統，其中該模擬軟體選自Hspice或其它具類似模擬功能之軟體。
10. 依申請專利範圍第6項所述之類比電路效能自動化分析系統，其中採用至少一工具命令語言〔TCL〕。

Images