CN101872368A - 电路模块化设计方法 - Google Patents

Abstract

本发明是有关于一种电路模块化设计方法，其包括以下步骤：分析至少一电路图以建立至少一元件模型，该元件模型包含一元件线路图、一设计文件与一子图；由一电路图设计***产生一设计电路图，并导入该至少一元件模型于该设计电路图，以利用该元件模型的该元件线路图建立一目标电路于该设计电路图；导入该设计电路图至一电路布线***；调整被导入的该设计电路图的该元件模型的资料属性；判断被调整的该设计电路图是否需要任一元件模型；以及当判断为需要时，将该设计电路图导入该电路图设计***并导入该任一元件模型于该设计电路图，并返回该导入该设计电路图至一电路布线***步骤。藉此本发明可以缩短设计电路图的时间成本。

Description

电路模块化设计方法

技术领域

本发明涉及一种电路模块化设计方法，特别是涉及一种可将先前电路图的电路元件设定或目前电路设计图的电路元件设定进行复制的电路模块化设计方法。

背景技术

先前技术中，厂商在制造电器设备的电路时，是应用一种或多种电路设计软件(如Orcad、Allegro、Cadence)先规划一电路图，并利用电路设计软件对此电路图的规划结果进行电路模拟运行，以决定是否对电路图进行修正。

电路图还分为如元件线路图、功能示意图等相关类型，根据电路设计软件提供的种类与检视介面而形成不同的状态。但相同之处在于，电路图的元件特性、接脚等资料皆是利用电路设计软件提供的元件预设资料进行规划、定位、布线与属性修正后，使得电路在进行电路模拟运行时，各元件是根据设计人员设定好的参数进行模拟。

然而，电路设计软件提供的元件预设资料不见得符合所有设计人员所需，因此当前的电路设计软件逐渐提供设计人员可自行设定元件的参数，并将参数储存的能力。

然而，同一个电路中，极可能出现需要相似功能的元件(即不同元件设定参数)，厂商不可能为了每一个电路都预先设定所需的元件资料。而且，当厂商设计某些电路时，所需的元件可能在先前设计的电路图中出现相同，或相类似的元件，但并不是由设计人员自行设定、并储存的元件参数，设计人员需另费时间再进行相同的工作，重新设定其所需的元件资料，进而花费不少时间成本于电路图的设计。故得知，如何缩短想要元件资料的建构时间，进而缩减设计电路图的时间成本，是各厂商应思考的课题。

由此可见，上述现有的电路设计方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的电路模块化设计方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的电路设计方法存在的缺陷，而提供一种新的电路模块化设计方法，所要解决的技术问题是使其将硬件电路模块化，以迅速取得元件资料进行电路设计，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电路模块化设计方法，其包括以下步骤：分析至少一电路图以建立至少一元件模型，该元件模型包含一元件线路图、一设计文件与一子图；由一电路图设计***产生一设计电路图，并导入该至少一元件模型于该设计电路图，以利用该元件模型的该元件线路图建立一目标电路于该设计电路图；导入该设计电路图至一电路布线***；调整被导入的该设计电路图的该元件模型的资料属性；判断被调整的该设计电路图是否需要任一元件模型；以及当判断为需要时，将该设计电路图导入该电路图设计***并导入该任一元件模型于该设计电路图，并返回该导入该设计电路图至一电路布线***步骤。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电路模块化设计方法，其中所述的导入该设计电路图至一电路布线***的步骤包含：由该电路图设计***建立一网表文件，该网表文件包含该设计电路图；以及由该电路布线***接收该网表文件以取得该网表文件包含的该设计电路图。

前述的电路模块化设计方法，其中所述的调整被导入的该设计电路图的该元件模型的资料属性的步骤包含：读取被导入的该设计电路图以得知未被调整的任一元件模型；将该任一元件模型的设计文件的多数个接点资料作标记，并根据该些接点资料建立一更名文件；将标记的该设计文件导入该设计电路图的目标电路；将该任一元件模型的子图导入该目标电路并作接脚连接定位；判断被导入的该设计电路图包含的所有该些元件模型是否调整完成；当判断为未完成，返回该读取被导入的该设计电路图以得知未被调整的任一元件模型的步骤；以及当判断为完成，去除该些元件模型的该些设计文件的标记，并根据该些更名文件对该些接点资料进行接点更名行为。

前述的电路模块化设计方法，其中所述的判断被调整的该设计电路图是否需要任一元件模型的步骤中，当判断为不需要时，储存该设计电路图。

前述的电路模块化设计方法，其中所述的分析至少一电路图以建立至少一元件模块型的步骤包含：利用一电路图设计***读取该至少一电路图；从该至少一电路图选取至少一需求元件以形成至少一备用元件线路图；将该备用元件线路图导入一电路布线***；由该电路布线***分析该备用元件线路图以建立至少一元件线路图、至少一设计文件与至少一子图；以及根据该至少一元件线路图、该至少一设计文件与该至少一子图以建立该至少一元件模型。

前述的电路模块化设计方法，其中所述的利用一电路图设计***读取该至少一电路图的步骤包含：取得至少一电路特性条件；以及从多数个电路图中取出符合该至少一电路特性条件的该至少一电路图。

前述的电路模块化设计方法，其中所述的至少一需求元件是符合该至少一电路特性条件。

前述的电路模块化设计方法，其中所述的电路特性条件是选自于由电路功能、元件类型、元件名称与输入信号与输出信号的变化关系中至少一者所组成的群组。

前述的电路模块化设计方法，其中所述的将该备用元件线路图导入一电路布线***的步骤包含：由该电路图设计***建立一网表文件，该网表文件包含该备用元件线路图；以及由该电路布线***接收该网表文件以取得该网表文件包含的该备用元件线路图。

前述的电路模块化设计方法，其中所述的判断被调整的该设计电路图是否需要任一元件模型的步骤中，当判断为不需要时，是储存该设计电路图。

前述的电路模块化设计方法，其中所述的设计电路图是根据一分类条件而被分类并储存，该分类条件为该设计电路图包含的元件的元件名称或该设计电路图所具有的电路特性。

本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种电路模块化设计方法，其包含：分析至少一备用电路图以建立至少一元件模型，元件模型包含一元件线路图、一设计文件与一子图。由一电路图设计***产生一设计电路图，并导入至少一元件模型于设计电路图，以利用元件模型的元件线路图建立一目标电路于设计电路图。导入设计电路图至一电路布线***，调整被导入的设计电路图的元件模型的资料属性。判断被调整的设计电路图是否需要任一元件模型，当判断为不需要，储存设计电路图，当判断为需要，将设计电路图导入电路图设计***并导入任一元件模型于设计电路图，再重新导入设计电路图至电路布线***。

借由上述技术方案，本发明电路模块化设计方法至少具有下列优点及有益效果：本发明所揭露的电路模块化设计方法中，可以从先前设计的电路中取出相关的元件资料，进行复制后再导入设计电路图，与从其它的备用电路图中取得所需的元件资料，以导入目前设计的电路设计图中，以形成在同一电路设计图，或不同电路设计图中进行相似、相同或相异功能的电路、模块、元件的参数资料的复制行为，藉此缩短设计电路图的时间成本。

综上所述，本发明是有关于一种电路模块化设计方法，是利用一电路图设计***与一电路布线***从备用电路图中取得所需元件以建立一个以上的元件模型。由电路图设计***产生设计电路图，并导入所需的元件模型于其中，以建立一目标电路。设计电路图是被导入电路布线***中，由电路布线***调整元件模型的资料属性。最后，设计电路图被判断是否需要将其包含的任一元件模型进行复制，以决定是否再利用电路图设计***重新导入任一元件模型于电路设计图中。本发明在技术上有显着的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明较佳实施例的电路图的元件模块复制示意图。

图2是本发明较佳实施例的元件模型的建立示意图。

图3是本发明较佳实施例的电路模块化设计方法流程图。

图4是本发明较佳实施例的元件模块建立与复制流程图。

图5是本发明较佳实施例的备用元件线路图撷取图的一例图。

图6是本发明较佳实施例的备用元件线路图完成图的一例图。

图7是本发明较佳实施例中的元件模型资料的画面示意图。

图8A是本发明较佳实施例的目标电路示意图的一例图。

图8B是本发明较佳实施例的目标电路的元件配置图的一例图。

图9是本发明较佳实施例的设计电路图分类储存示意图。

1：元件模型            11：元件线路图

12：设计文件           13：子图

100：电路图设计***    2a、2b：网表文件

200：电路布线***      201：标记

202：更名文件          3a、3b、3c：设计电路图

31：目标电路           32：元件配置栏

33：电路特性条件       40：资料库

401：电路图            402：备用元件线路图

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电路模块化设计方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

请同时参阅图1与图2所示，图1是本发明较佳实施例的电路图的元件模块复制示意图，图2是本发明较佳实施例的元件模型的建立示意图。本实施例中，是应用一电路图设计***与一电路布线***来进行元件模块建立与复制，其中，电路图设计***可为Orcad Capture，电路布线***可以是指Allegro，但不以此为限。请同时参阅图3与图4所示以利于了解，图3是本发明较佳实施例的电路模块化设计方法流程图，图4是本发明较佳实施例的元件模块建立与复制流程图。

本发明较佳实施例的电路模块化设计方法，包括以下步骤：

分析至少一电路图以建立至少一元件模型(步骤S110)。先从想要设计的电路图中，思考可能会用到电路功能(如：滤波、放大/缩小信号功率、信号变相...等)、元件类型(如：电阻、电感、电容、晶体管、二极管...等)、电路组件类型(如信号放大电路、信号衰减器、滤波器、切换器、截波器...等)、元件名称或电路组件名称、或输入信号与输出信号的变化关系等一种以上的电路特性。

如图1与图2所示，在输入上述的电路功能、元件类型、电路组件类型、元件名称或电路组件名称、输入信号与输出信号的变化关系等一种以上的电路特性条件33于电路图设计***100，电路图设计***100读取先前预储的一个以上的电路图401(步骤S111)。

在此说明，电路图设计***100会从先前预储的多个电路图中，根据电路特性条件33逐一解析各电路图包含的元件，以寻求得到完全匹配或具有高度相关性(如功能相关、电路类型相近、元件配置形式相近)的电路图401。

当任一电路图401包含有符合上述电路特性条件33的元件时，电路图设计***100从电路图401中选取至少一需求元件以形成一备用元件线路图402(步骤S112)。在上述过程中，备用元件线路图402的形成有两种：

(1)电路图设计***100先选择元件或电路组件符合上述电路特性条件33的电路图401，根据电路特性条件33或预先设定的撷取条件(如元件或电路组件运作特性、元件或电路组件类型)，以从电路图401中撷取出相关的元件资料与元件图式，另存为备用元件线路图402。

(2)对电路图设计***100选取的电路图401进行修改，将需求元件的电路保留，并将其它不需要的元件、功能模块部分的电路删除，所剩下来的电路图形态即为上述的备用元件线路图402。

请参阅图2、图5与图6所示，图5是本发明较佳实施例的备用元件线路图撷取图的一例图，图6是本发明较佳实施例的备用元件线路图完成图的一例图。在此假设，实施例中所设定的撷取条件为半加法器，所找到的电路图401为全加法器。电路图设计***100会从电路图401中，撷取出一个半加法器(虚线框内)作为备用元件线路图402；或者，电路图设计***100显示电路图401的画面，并可逐一删除不必要的电路组件或元件，仅保留半加法器的线路，并另存为备用元件线路图402。

将备用元件线路图402导入一电路布线***200(步骤S113)。此步骤中，因为电路图设计***100与电路布线***200可读取得到的档案类型极可能为不同或不相容的格式，因此需要利用一个共用的档案格式来进行资料的输出与导入。故在此步骤中，电路图设计***100将上述的备用元件线路图402经确认后自动转换成电路布线***200可读取的档案格式。一般而言，多数的电路设计软件多使用一网表文件(netlist file)的资料格式。因此，本实施例中，由电路图设计***100建立一网表文件2b，此网表文件2b是含有上述的备用元件线路图402，再由电路布线***200接收此网表文件2b以取得其中包含的备用元件线路图402，即可完成将备用元件线路图402导入电路布线***200(步骤S113)的动作。

由电路布线***200分析备用元件线路图402以建立至少一元件线路图11、至少一设计文件12与至少一子图13(步骤S114)。电路布线***200在取得上述备用元件线路图402后，读取其内包含的元件类别(如电阻、电感、电容、二极管、晶体管...等，但不以此为限)、元件设定(如电阻：6K欧姆、电感：4.3亨利、电容：3.7微法拉，但不以此些数值为限)、功能代表图示、布线设定(如线宽：0.35um～0.5um，但不以此些数值为限)与各元件接线图等资料，以建立对应各元件(功能、电路模块)的一个以上的元件线路图(circuit layout)11、设计文件(placement file)12与子图(subdrawing)13。电路布线***200会将分析出来的各元件类型，将元件线路图11、设计文件12与子图13整合成对应各元件的至少一元件模型1(步骤S115)。

请参阅图7所示，是本发明较佳实施例中的元件模型资料的画面示意图，其中元件线路图11是指其所属元件或电路组件在被应用于电路设计时，应呈现元件或电路组件的图式型态，如半加法器具有两输入端x与y，具有两输出端各代表和(sum)与溢位(carry)，设计文件12是指此元件模型1所包含的元件或电路组件的配置设定数值。以半加法器而言，其包含一个异或门(xor gate)、一个与门(and gate)，两元件的输入端同为x与y，其中异或门的输出端为和(sum)，与门的输出端为溢位(carry)，及半加法器输入与输出的数值变化(真值表)。子图13是显示半加器的元件结构图，其元件连接关系符合设计文件12所需的元件类别、布线设定与元件设定等相关配置设定数值。

此元件模型1可储存于电路布线***200，或是转换成其它档案格式以储存在其它可储存资料的储存设备，以形成资料库400。在此说明，步骤S110中所指的电路图设计***100可为异于Orcad Capture的电路设计软件、程序，以及电路布线***200可为异于All egro的电路布线软件、程序。任一电路图设计***100与任一电路布线***200在相互搭配下，只要能达成步骤S111至步骤S115的动作即可。

由一电路图设计***100产生一设计电路图3a，并导入一个以上的元件模型1于设计电路图3a，以利用元件模型1的元件线路图11建立一目标电路于设计电路图3a(步骤S120)。

电路图设计***100根据设计人员的需求或输入指令如开启新档案指令自动产生一个全新、空白或已有电路设计内容的设计电路图3a。在此说明，所谓已有电路设计内容的设计电路图包含两种情形。其一，由电路图设计***100的研发人员在设计电路图设计***100时，预先储存的元件资料或电路组件资料，供设计人员直接使用的范本资料。其二，从早先完成的设计电路，或未完成设计的电路，经由储存而成的旧档。

接着从先前建立好的多个元件模型1中，取出此次所设计的电路其需要的元件模型1，通过电路图设计***100将被选取的元件模型1导入设计电路图3a中。电路图设计***100会从被选取的各元件模型1中取出相关的元件线路图11以配置元件来形成上述的目标电路于此设计电路图3a中。

导入设计电路图3a至一电路布线***200，由电路布线***200调整被导入的设计电路图3a的元件模型1的资料属性(步骤S130)。由电路图设计***100再汇入上述的设计电路图3a以建立一网表文件2a，此网表文件2a是将上述的设计电路图3a包含其中，再由电路布线***200接收此网表文件2a以取得其中包含的设计电路图3a，即可完成将设计电路图3a导入电路布线***200的动作。本实施例中，设计电路图3a被导入电路布线***200后，将其视为设计电路图3b。

通过电路布线***200读取设计电路图3a以取得未被调整的任一元件模型1。在此步骤中，将调整中的设计电路图3b，其包含的任一元件模型1的设计文件12的多数个接点资料(Location List)经电路布线***200加入标记201，并根据所有接点资料建立一更名文件(Rename file)202。在此说明，所谓标记201可为将接点资料的名称上，加入一个文字、或符号，以供设计人员辨认应作重编码(Rename)动作的接点。

由电路布线***200将设计电路图3b中，被选取的任一元件模型1的子图13导入设计电路图3b的目标电路并作接脚连接定位。在此是指，电路布线***200会将被标记完成的设计文件12其内容导入目标电路的接脚属性中，并将相关的元件模型1的子图13取出，通过电路布线***200配置于目标电路中。

请同时参阅图8A与图8B所示，图8A是本发明较佳实施例的目标电路示意图的一例图，图8B是本发明较佳实施例的目标电路的元件配置图的一例图，在此藉由半加法器设计为全减法器为例。图8A所示的目标电路31目前为一半加法器的电路图，元件配置栏32显示的元件包含有半加法器、非门(not gate)或门(or gate)。设计人员是点选半加法器，半加法器的子图与半加法器的设定文件会显示于目标电路31的画面上，子图可被点选并拖曳而位移。藉由电路布线***200的控制介面将被点选的半加法器移动，并将半加法器的接脚定位，对设计文件包含的元件属性进行设定。同理，经由点选非门，非门的子图与半加法器的设定文件会显示于目标电路上。设计人员可藉电路布线***200的控制介面将被点选的非门移动，并将非门的接脚定位，对设计文件包含的元件属性进行设定。或门与非门的配置方式雷同，在此不赘述。最后，将各或门、各非门与各半加法器的输入端与输出端根据全减法器的电路接线规则进行接线，目标电路即形成如图8B所示的全减法器。

最后判断被导入的设计电路图3b包含所有元件模型1是否调整完成。当判断为未完成，再持续执行读取被导入的该设计电路图以得知未被调整的任一元件模型的动作。

当判断为完成，电路布线***200会去除设计电路图3b中，其包含元件模型1的设计文件12的标记201，并根据所有的更名文件202对接点资料进行接点更名行为。更名文件202的内容可为设计人员自行设定，或是根据先前标记的内容，直接将标记201的文字储存于接点资料中。

设计人员可通过电路布线***200判断被调整的设计电路图3b是否需要任一元件模型1(步骤S140)。当判断为需要，由电路布线***200将设计电路图3b重新导入电路图设计***100，即形成经电路布线***200可调整与修正的设计电路图3a。设计人员再通过电路图设计***100导入想要复制的任一元件模型1于设计电路图3a(步骤S141)。此步骤中，电路图设计***100可使用其内建的布线复制模块(Layout Copy)进行元件模型1或电路模块复制的行为，之后，重新执行导入设计电路图3a至电路布线***200的步骤。

当判断为不需要，设计人员可通过电路布线***200将设计电路图3b储存于装载电路布线***200的设备的储存空间中(图未示)，或汇出成不同档案格式的设计电路图3c图档，以备存在其它储存设备的资料库400中(步骤S142)。

请参阅图9所示，是本发明较佳实施例的设计电路图分类储存示意图。各设计电路图是依据一分类条件而被储存于资料库400(或电路布线***200)中，此分类条件为元件或电路组件的名称或特性、或是由匹配的电路特性条件33作为档名，并根据名称、特性或电路特性条件33作为分类的依据(但不以此为限)。如图9所示，加法器包含全加法器、半加法器、多位加法器、前视进位加法器...等，减法器包含全减法器、半减法器、多位减法器、电压减法器...等，微积分器包含：比例积分器、米勒积分器、线性微分器、非线性微分器，以此类推，但不以上述为限。将设计电路图根据图9方式进行分类，或是由电路布线***200在储存设计电路图时，根据设计人员设定的设计电路图名称、使用的电路组件，或者是由电路布线***200根据内建的分类标准(如电路功能、元件类型、电路组件类型、元件名称或电路组件名称...等，但不以此为限)进行分类。此有益于设计人员根据分类以查找所需的元件。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种电路模块化设计方法，其特征在于其包括以下步骤：

分析至少一电路图以建立至少一元件模型，该元件模型包含一元件线路图、一设计文件与一子图；

由一电路图设计***产生一设计电路图，并导入该至少一元件模型于该设计电路图，以利用该元件模型的该元件线路图建立一目标电路于该设计电路图；

导入该设计电路图至一电路布线***；

调整被导入的该设计电路图的该元件模型的资料属性；

判断被调整的该设计电路图是否需要任一元件模型；以及

当判断结果为需要时，将该设计电路图导入该电路图设计***并导入该任一元件模型于该设计电路图，并返回该导入该设计电路图至一电路布线***步骤。

2.根据权利要求1所述的电路模块化设计方法，其特征在于其中所述的导入该设计电路图至一电路布线***的步骤包含：

由该电路图设计***建立一网表文件，该网表文件包含该设计电路图；以及

由该电路布线***接收该网表文件以取得该网表文件包含的该设计电路图。

3.根据权利要求1所述的电路模块化设计方法，其特征在于其中所述的调整被导入的该设计电路图的该元件模型的资料属性的步骤包含：

读取被导入的该设计电路图以得知未被调整的任一元件模型；

将该任一元件模型的设计文件的多数个接点资料作标记，并根据该些接点资料建立一更名文件；

将标记的该设计文件导入该设计电路图的目标电路；

将该任一元件模型的子图导入该目标电路并作接脚连接定位；

判断被导入的该设计电路图包含的所有该些元件模型是否调整完成；

当判断结果为未完成，返回该读取被导入的该设计电路图以得知未被调整的任一元件模型的步骤；以及

当判断结果为完成，去除该些元件模型的该些设计文件的标记，并根据该些更名文件对该些接点资料进行接点更名行为。

4.根据权利要求3所述的电路模块化设计方法，其特征在于其中所述的判断被调整的该设计电路图是否需要任一元件模型的步骤中，当判断结果为不需要时，储存该设计电路图。

5.根据权利要求1所述的电路模块化设计方法，其特征在于其中所述的分析至少一电路图以建立至少一元件模型的步骤包含：

利用一电路图设计***读取该至少一电路图；

从该至少一电路图选取至少一需求元件以形成至少一备用元件线路图；

将该备用元件线路图导入一电路布线***；

由该电路布线***分析该备用元件线路图以建立至少一元件线路图、至少一设计文件与至少一子图；以及

根据该至少一元件线路图、该至少一设计文件与该至少一子图以建立该至少一元件模型。

6.根据权利要求5所述的电路模块化设计方法，其特征在于其中所述的利用一电路图设计***读取该至少一电路图的步骤包含：

取得至少一电路特性条件；以及

从多数个电路图中取出符合该至少一电路特性条件的该至少一电路图。

7.根据权利要求6所述的电路模块化设计方法，其特征在于其中所述的该至少一需求元件是符合该至少一电路特性条件]。

8.根据权利要求6所述的电路模块化设计方法，其特征在于其中所述的电路特性条件是选自于由电路功能、元件类型、元件名称与输入信号与输出信号的变化关系中至少一个所组成的群组。

9.根据权利要求5所述的电路模块化设计方法，其特征在于其中所述的将该备用元件线路图导入一电路布线***的步骤包含：

由该电路图设计***建立一网表文件，该网表文件包含该备用元件线路图；以及

由该电路布线***接收该网表文件以取得该网表文件包含的该备用元件线路图。

10.根据权利要求1所述的电路模块化设计方法，其特征在于其中所述的判断被调整的该设计电路图是否需要任一元件模型的步骤中，当判断结果为不需要时，储存该设计电路图。

11.根据权利要求10所述的电路模块化设计方法，其特征在于其中所述的设计电路图是根据一分类条件而被分类并储存，该分类条件为该设计电路图包含的元件的元件名称或该设计电路图所具有的电路特性。

Images