TWI404196B - 固體攝像元件模組之製造方法 - Google Patents

固體攝像元件模組之製造方法 Download PDF

Info

Publication number
TWI404196B
TWI404196B TW095148631A TW95148631A TWI404196B TW I404196 B TWI404196 B TW I404196B TW 095148631 A TW095148631 A TW 095148631A TW 95148631 A TW95148631 A TW 95148631A TW I404196 B TWI404196 B TW I404196B
Authority
TW
Taiwan
Prior art keywords
solid
transparent substrate
substrate
state imaging
imaging device
Prior art date
Application number
TW095148631A
Other languages
English (en)
Other versions
TW200739893A (en
Inventor
Takayuki Ohmoto
Toshihiro Fujii
Aiji Suetake
Hajime Oda
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200739893A publication Critical patent/TW200739893A/zh
Application granted granted Critical
Publication of TWI404196B publication Critical patent/TWI404196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固體攝像元件模組之製造方法
本發明係關於一種固體攝像元件模組之製造方法，其將透明基板等其他構件安裝於基板上所形成之固體攝像元件上，使其模組化。
先前以來之固體攝像元件模組之製造步驟中包含透明基板配置步驟。所謂透明基板配置步驟，係指將密封材配置於固體攝像元件之半導體區域周圍，並於該密封材上配置透明基板(例如玻璃)，以使其與固體攝像元件對向之步驟。針對該透明基板配置步驟，提出有以下三種方法：第1方法係預先切割具有複數個固體攝像元件之晶圓，以使之分別成為單片之各個固體攝像元件晶片。與其相隨，切斷透明基板，形成單片透明基板，使其配置於固體攝像元件上時尺寸合適。並且，將密封材塗佈於固體攝像元件之半導體區域周圍之後，使固體攝像元件與單片透明基板以1比1之狀態對向配置；第2方法係切斷透明基板，使其配置於固體攝像元件上時尺寸合適，另一方面固體攝像元件保持為晶圓狀態而不切割。其次，將密封材塗佈於固體攝像元件之半導體區域周圍之後，使晶圓之各固體攝像元件和與其對應之單片透明基板分別對向配置並貼合，最後切割晶圓；第3方法係準備形成有複數個固體攝像元件之晶圓與晶圓狀透明基板。其次，將密封材配置於晶圓上所形成之各固體攝像元件之半導體區域周圍，將固體攝像元件與透明基板分別保持晶圓狀進行貼合，最後，同時切割固體攝像元件與透明基板而實現單片化。第3方法例如揭示於專利文獻1中。
比較各方法，於第1方法及第2方法中，並未一併貼合透明基板(玻璃)(未使用晶圓狀透明基板)，故生產節拍時間必然延長。因此使用第1方法及第2方法之製造效率差。然而，第3方法中貼合透明基板(使用晶圓狀透明基板)，故生產節拍時間縮短，使製造效率佳，故而其較為優越。
[專利文獻1]日本公開專利公報「日本專利特開2004-296738號公報(2004年10月21日公開)」
然而，實際上為了實現第3方法，必須進行下述步驟，即，將形成有複數個固體攝像元件之晶圓與晶圓狀透明基板一併切斷(切斷步驟)。但可明確，該切斷步驟不易進行，於實際操作時無法適當切斷。
因此，本發明之課題在於提供一種固體攝像元件模組之製造方法，其將形成有複數個固體攝像元件之基板與透明基板一併貼合，藉此可改善製造效率，並且可容易且適當實現貼合後之切斷。
為解決上述課題，本發明之固體攝像元件模組之製造方法包含下述步驟：加工透明基板，俾於使上述透明基板與具有複數個固體攝像元件之基板對向時，各個單片透明基板與各固體攝像元件對向而保持；及使利用該步驟所加工 之透明基板與具有上述固體攝像元件之基板對向，將各單片透明基板對向於各固體攝像元件而配置。
或者，為了解決上述課題，本發明之固體攝像元件模組之製造方法包含下述步驟：切斷透明基板，使其成為對向於各固體攝像元件而配置時之單片透明基板之透明基板切斷步驟；於具有複數個固體攝像之基板的各固體攝像元件之周圍配置密封劑之密封劑配置步驟；使具有配置有密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，並將單片透明基板對向於各固體攝像元件而配置之步驟；使密封劑硬化之步驟；及使密封劑硬化後，將具有上述固體攝像元件之基板分割之步驟。
根據該等製造方法，由於分別切斷透明基板與具有固體攝像元件之基板，故無須具有如專利文獻1所述之將透明基板與具有固體攝像元件之基板同時切斷之步驟，因而切斷步驟並不困難。又，由於以基板為單位將單片透明基板與具有固體攝像元件之基板一併貼合，因而貼合之製造效率亦不會惡化。
又，本發明之固體攝像元件模組之製造方法亦可包含下述步驟：將具有複數個固體攝像元件之基板分割為各固體攝像元件晶片；將上述固體攝像元件晶片排列並保持於仿真基板上之固體攝像元件晶片排列保持步驟；於排列並保持有固體攝像元件晶片之仿真基板之各固體攝像元件的周圍配置密封劑之密封劑配置步驟；切斷透明基板，使其成 為對向於各固體攝像元件而配置時之單片透明基板之透明基板切斷步驟；及使具有排列保持且配置有密封劑之固體攝像元件晶片之基板與保持有各單片透明基板之基板對向，並將各單片透明基板對向於各固體攝像元件而配置之步驟。
根據該方法，由於預先切斷透明基板，故無須具有如專利文獻1所述之對透明基板與具有固體攝像元件之基板同時切斷之步驟，因而切斷步驟並不困難。又，由於以基板為單位將單片透明基板與具有固體攝像元件之基板一併貼合，因而貼合之製造效率亦不會惡化。又，由於能夠設置不必於透明基板與具有固體攝像元件之基板貼合後進行之切斷步驟，故由於切斷步驟而產生之灰塵等難以混入固體攝像元件模組內，由此能夠使良品率提高。
又，此時，若在將透明基板與具有固體攝像元件之基板進行貼合之步驟前，將具有固體攝像元件之基板分割為固體攝像元件晶片，且僅使良品排列，則對於透明基板貼合後之晶片而言，可防止因貼合前之步驟而導致產生不良品，故可使貼合步驟之良品率提高。
進而，本發明較好的是於透明基板切斷步驟之前，包含將支撐構件暫時固定於上述透明基板上之步驟，並且支撐構件與上述透明基板利用因施加外力而黏著性減少之黏著劑而得以保持。因此，可易於剝離支撐基板與固體攝像元件晶片，故難以產生伴隨貼合之不良情形。
又，當具有固體攝像元件晶片排列保持步驟時，若上述 仿真基板與上述固體攝像元件晶片利用因施加外力而黏著性減少之黏著劑暫時固定，則可易於剝離仿真基板與固體攝像元件晶片，故難以隨黏貼而產生不良情形。
尤其本發明中，作為因施加上述外力而黏著性減少之黏著劑，可適當使用由於施加紫外線或熱量而發泡之發泡劑，或者由於施加紫外線或熱量而硬化而黏著性降低之材料。
又，本發明至少於下述步驟中可保持透明基板及具有固體攝像元件之基板之任一方之周緣部：使經上述加工之透明基板與具有上述固體攝像元件之基板對向，並將各單片透明基板對向於各固體攝像元件而配置之步驟，或者使具有配置有密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，並將單片透明基板對向於各固體攝像元件而配置之步驟。
根據上述方法，可直接保持透明基板或具有固體攝像元件之基板之周緣部。即，並非間接保持透明基板或具有固體攝像元件之基板。因此，與間接保持之情形相比，因步驟數削減而可縮短製造時間、以及削減材料費等。
再者，作為透明基板或具有固體攝像元件之基板之保持方法，可列舉例如夾持(夾入)各基板之方法、由環狀構件或鉤吸附之方法等。
又，本發明至少於下述步驟中將透明基板或具有固體攝像元件之基板經黏著而保持：使經上述加工之透明基板與具有上述固體攝像元件之基板對向，並將各單片透明基板 對向於各固體攝像元件而配置之步驟，或者使具有配置有密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，並將單片透明基板對向於各固體攝像元件而配置之步驟。
根據上述方法，可使透明基板或具有固體攝像元件之基板黏著保持。即，可間接保持透明基板或具有固體攝像元件之基板。因此，可將透明基板與具有固體攝像元件之基板設定為相同尺寸。藉此可進行使用有通用夾盤或搬送裝置之處理。亦即，能夠利用相同製造線進行處理。
又，本發明較好的是，上述支撐構件以使透明基板之彎曲減少之方式保持透明基板。
根據上述方法，與未使用支撐構件之情形相比，支撐構件可保持透明基板，以減少透明基板之彎曲。藉此可維持具有固體攝像元件之基板與透明基板之平行度。因而，可高精度進行使具有固體攝像元件之基板與透明基板對向時之定位。換言之，在使具有固體攝像元件之基板與透明基板對向時，可使各基板之間隔高精度符合設定值。
又，本發明亦可包含下述步驟：於透明基板加工步驟前，或者於透明基板切斷步驟前，將與透明基板形狀相同之IR截止塗層形成於透明基板上。
根據上述方法，於透明基板加工步驟或者透明基板切斷步驟之前，IR截止塗層形成於透明基板上。並且，將形成有IR截止塗層之透明基板切斷，藉此形成單片透明基板，該單片透明基板上形成有IR截止塗層。因此，與將IR截止塗層形成於各個單片透明基板上之情形相比，可更易於形成IR截止塗層。即，上述方法中，將IR截止塗層一併形成於透明基板上，而可實現處理速度之提高、以及良率之提高。
再者，作為於透明基板上形成IR截止塗層之方法，可列舉例如蒸鍍法及濺鍍法等。
如上所述，根據本發明，由於一併貼合透明基板與具有固體攝像元件之基板，故製造效率優良，且由於並非同時切斷透明基板與具有固體攝像元件之基板，因而可易於切斷。
本發明之進而其他目的、特徵以及優點可由下述揭示而充分明確。又，本發明之益處可由參照隨附圖式之以下說明而明確。
 [實施形態1] (具有固體攝像元件之基板之加工步驟)
圖1係表示本發明實施形態1之固體攝像元件模組之製造方法的流程圖。首先，自圖1中對具有固體攝像元件之基板進行加工之步驟開始說明。本實施形態中，具有固體攝像元件之基板之具體例以晶圓為例，對晶圓加工步驟進行說明。因此，圖1中虛線內之晶圓加工步驟相當於具有固體攝像元件之基板加工步驟。圖2係詳細表示晶圓加工步驟之圖。圖2(a)係圖1之晶圓加工步驟之流程圖，圖2(b)係表示與圖2(a)之各步驟中之主要步驟對應之晶圓等之剖面圖。
首先，於固體攝像元件等形成步驟中，例如於包含矽材料之晶圓10上，根據CCD(Charge Coupled Device，電荷耦合器)或CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)等所謂影像感應器之既有技術而形成固體攝像元件11及端子12(S1)。該處理可使用眾所周知之技術，故省略詳細說明。
此處，固體攝像元件11並非指光電二極體單體。下述透明基板可配置於排列有複數個光電二極體之區域，故稱為固體攝像元件11時，可至少包含排列有光電二極體之區域，而與是否包含其他控制部分無關。
其次，以實現固體攝像元件模組之薄型化為目的，對晶圓10背面進行研磨(S2)。由於此可使用眾所周知之研磨技術，故並不特別說明。研磨後，700 μm左右之晶圓10之厚度薄型化為100~300 μm左右。
其次，為了去除背面研磨步驟(S2)所產生之灰塵，而進行清洗步驟(S3)。其後，配置密封劑13，以覆蓋晶圓10之固體攝像元件11形成面中至少形成有固體攝像元件11之區域全體(S4：密封劑黏貼步驟)。該密封劑黏貼步驟係塗佈密封劑13，或者貼合包含薄膜狀材料之密封劑13。作為密封劑13，例如可使用密著性佳之丙烯酸、環氧樹脂、聚醯亞胺系感光性熱硬化性樹脂等。
並且，為了使密封劑13於晶圓10上圖案化，而在使用眾所周知之光微影蝕刻技術進行曝光步驟(S5：密封劑曝光步驟)之後，進行薄膜剝離步驟以及顯影步驟(S6：薄膜剝離顯影步驟)。此結果為，可使其後貼合單片透明基板時與單片透明基板接合之凸狀密封劑13於各固體攝像元件11之周圍圖案化而配置。該密封劑13之形狀更準確而言，於固體攝像元件11之外側且外部連接用端子12之內側形成為具有防止透明基板20內表面模糊的迷宮狀通氣孔，且形成大致均勻之高度，以密閉該通氣孔以外之部分。以此方式結束具有固體攝像元件之基板加工側之步驟。
(透明基板加工步驟)
其次，就透明基板加工步驟進行說明。圖3表示更詳細之透明基板加工步驟。圖3(a)係圖1之透明基板加工步驟之流程圖，圖3(b)表示與圖3(a)之各步驟中之主要步驟對應之透明基板20等之剖面圖。
首先，為了使透明基板20與晶圓10對向時易於配置，而將其切斷成外周與晶圓大致相同之圓形(S11：形狀調整切割步驟)。圖3(c)係圖3(a)及圖3(b)中形狀調整切割步驟(S11)前後之透明基板20形態之立體圖。圖3(c)中，實線之內側係實際剩餘之透明基板20，虛線部為切斷部分。即，利用該步驟而切斷方形透明基板20，形成圓形透明基板20。以此，於該步驟中，只要將透明基板20切斷成與晶圓10之形狀大致相同，則可使用通用之夾盤或搬送裝置等來加工，故較佳。再者，作為透明基板20而言，可例示玻璃、石英或透明樹脂。
其次，為了調整已切斷之透明基板20之周緣部狀態而進行端面平坦化處理(S12：端面處理步驟)。並且，將用以減少紅外線對固體攝像元件11之穿透率之IR截止塗層21形成於透明基板20上(S13：IR截止塗層步驟)。該IR截止塗層步驟可使用例如濺鍍蒸鍍等眾所周知之技術。又，以下揭示之透明基板20亦包含具有IR截止塗層者。又，本實施形態之IR截止塗層步驟係將與透明基板20形狀相同之IR截止塗層21於透明基板20之整個面上蒸鍍而形成。
其次，將支撐構件22黏貼於IR截止塗層21上(S14：支撐構件黏貼步驟)。此處，IR截止塗層21與支撐構件22之黏貼係藉由形成於支撐構件22上之黏著構件27而進行。因此形成支撐構件22(黏著構件27)與透明基板20夾持IR截止塗層21之狀態。該支撐構件22及黏著構件27之目的在於，使利用切斷裝置23進行切斷時成為單片狀之透明基板20及IR截止塗層21成為暫時固定之狀態。
又，作為支撐構件22而言，例如可使用將厚度300~1000 μm左右之板材製成與晶圓10形狀相同者，並使用於該支撐構件22上具有黏著構件27者。黏著構件27中所使用之黏著劑，可使用照射UV光(紫外線光)時所含有之發泡材料發泡且黏著性降低者。再者，該板材中可使用玻璃、石英或透明樹脂、或者該等複合材之透明材料，若黏著構件27中使用透明材料，則可藉由透明基板20來確認晶圓10之對準標記，故可使位置對準容易而較佳。再者，此處所謂位置對準，係指水平方向(面方向；XY方向)之位置對準。
又，黏著構件27中所使用之黏著劑例示有照射UV光時所含有之發泡材料發泡且黏著面之黏著性降低者，但並非限於此，只要係因施加任何外力而黏著性降低者，均可同樣使用。其他例可例示由於加熱而使發泡劑發泡且黏著性降低之材料，或者由於加熱或UV照射而硬化致使黏著力降低之材料。例如，由於對該對黏著構件27加熱而硬化致使黏著力降低之熱硬化型黏著材料可例示如日東電工公司製REVALPHA(註冊商標)。其中，當使用由於該熱量而致使黏著力降低之材料時，必須將如下所示之UV照射步驟變更為加熱步驟。再者，以下將以因UV光而使黏著性降低之情形為例進行說明。
其次，利用切斷裝置23將透明基板20與IR截止塗層21切斷成特定形狀，形成單片透明基板25(S15：透明基板切斷步驟)。此處，作為切斷裝置23而言，可使用切塊機、切片機、鋼絲鋸、雷射等。又，此時切入深度設定為完全切斷透明基板之深度，且並不完全切斷黏著構件27之深度。其結果為，支撐構件22之板材未被切斷而可再利用。又，所謂該切斷之特定形狀，係指與經圖案化之密封劑13之外周具有相同大小者。
如上所述，本實施形態中，於IR截止塗層步驟(S13)中，將與透明基板20形狀相同之IR截止塗層形成於透明基板20上。因此，透明基板切斷步驟(S15)中，可將形成IR截止塗層21之透明基板20切斷，藉此而形成具有IR截止塗層21之單片透明基板25。因此，相比於將IR截止塗層21形成於單片透明基板25之各自上而言，可易於形成具有IR截止塗層21之單片透明基板25。並且，由於將IR截止塗層21一併形成於透明基板20上，故可實現處理速度之提高及良率之提昇。
其次，為了去除透明基板切斷步驟(S15)所產生之玻璃屑或微粒，而清洗透明基板20(S16：透明基板清洗步驟)。並且，將支撐膠帶24黏貼在與支撐構件22之IR截止塗層21配置面相反側之面上(S17：支撐膠帶黏貼步驟)。以此方式結束透明基板之加工步驟。再者，與由支撐膠帶24所黏貼之透明基板20相同之面上，設置有金屬製框體即支撐環26。經加工之透明基板20配置於支撐環26之內部。
再者，由於其後之貼合步驟係於60~120℃左右之環境中進行，故該支撐膠帶24使用可耐受該環境溫度之材料。該材料可例示PE(Poly Ethylene，聚乙烯)、PP(Poly Propylene，聚丙烯)、PET(Poly Ethylene Terephthalate，聚對苯二甲酸乙二酯)，若考慮溫度或外部因素，則最好為PET。又，上述支撐膠帶24形成固定於金屬製框體即支撐環26內側之狀態。為了將支撐構件22與透明基板20黏接，支撐膠帶24之表面亦可使用與已說明之材料相同之材料。以下，以由UV照射而使黏著力降低之材料為例進行說明。
(具有固體攝像元件之基板與透明基板之貼合步驟)
其次，轉向說明模組化步驟，該步驟包含晶圓10(具有固體攝像元件之基板)與透明基板20之貼合步驟(晶圓－透明基板貼合步驟)等。圖4係詳細表示模組化步驟之圖。圖4(a)係圖1之模組化步驟之流程圖，圖4(b)係圖4(a)各步驟之主要部分剖面圖。
首先，使晶圓10與透明基板20位置對準而對向。此時，使透明基板20之IR截止塗層21之配置面與晶圓10之固體攝像元件11之配置面對向，並且使各單片透明基板25於圖案化之各密封劑13上位置對準，以進行適當配置(S21：晶圓－透明基板貼合步驟)。較理想的是，該步驟中高精度地進行此位置對準。因此，例如使用顯微鏡來調節位置，以使透明基板20之標記與晶圓10之標記吻合。藉此，能夠將晶圓10與透明基板20進行高精度位置對準而黏貼。該步驟之條件(環境條件)係於100~300 Pa之大致真空狀態，且溫度為60~120℃之基礎上，以0.05~0.5 Mpa之壓力按壓1~600秒，以此將晶圓10與透明基板20進行黏貼(包含於S21)。
此處，晶圓－透明基板貼合步驟中，藉由支撐膠帶24而保持支撐環26與支撐構件22。因此，支撐環26與支撐構件22之間的支撐膠帶24會產生拉伸、彎曲。其結果於透明基板20上亦產生彎曲，故無法保持平行。因此，為減少透明基板20之彎曲，較好的是保持透明基板20。尤其於S21中，在使晶圓10(具有固體攝像元件之基板)與透明基板20對向時，藉由支撐構件22而將透明基板20保持為鉛直向下。此時，支撐構件22較好的是保持透明基板20，以使透明基板20不彎曲(以減少彎曲)。此處之「彎曲」實際上只要透明基板20上不產生彎曲之程度即可，例如，遍及使晶圓10與透明基板20對向之區域整個面之彎曲量較好的是0.1 mm以下。以此，若使透明基板20實際上不彎曲地加以保持，則可維持透明基板20之平行度。因此，利用支撐構件22可穩定保持透明基板20(透明基板20及IR截止塗層21)。進而，若平行度得到維持，則可遍及晶圓10之整個區域高精度地進行透明基板20與晶圓10之位置對準。
其後，進行UV照射，以使黏著構件27之黏著力減弱之後，將支撐膠帶24與支撐環26一同剝離(S22－1：支撐膠帶剝離步驟)，並且將黏著構件27與支撐構件22一同自透明基板20之IR截止塗層21剝離(S22－2：透明基板、黏著構件剝離步驟)。
其次，以大致120~170℃溫度加熱保持40~80分鐘以使密封劑13硬化(S23：密封劑硬化步驟)。因此除通氣孔之外，固體攝像元件11之周圍形成由密封劑13包圍之狀態，且對向之面形成配置有單片透明基板25之狀態。
其次，將切割薄膜31黏貼於晶圓10之背面(與固體攝像元件11等之形成面相反之面)。並且，利用切斷裝置32，沿著晶圓10之晶片分離區域而進行切割處理，分別分離成各個晶片(S25：晶圓切割步驟)。該切斷裝置32係使用切塊機。圖4(c)係模式性表示晶圓10切割後之狀態之俯視圖。
繼而，將各晶片焊接而固定於印刷基板33上，該印刷基板33已預先安裝有配線及與晶片之端子12連接之端子(S26：黏晶步驟)。其後，利用導線34而連接印刷基板33側之端子與晶片側之端子12(S27：引線接合步驟)，使晶片與印刷基板33以適當之動作而導通。
進而，其後，將模組框體35安裝於印刷基板33側之端子外側。該模組框體35具有支持保持透鏡36之透鏡框體37之功能，將透鏡36與透明基板20之IR截止塗層21之配置面保持為具有特定距離而對向之狀態(S28：模組組裝步驟)。繼而，將印刷基板33分割為各固體攝像元件模組之每一個，由此獲得各個固體攝像元件模組。
(作用、效果)
如上所述，本實施形態中，於透明基板20與晶圓10之貼合步驟之前，使透明基板20成為單片狀(單片透明基板25)。即，由於並非同時切斷透明基板20與晶圓10，故易於切斷。又，由於以晶圓為單位而將透明基板20一併黏貼於晶圓10上，故可使製造效率良好。
又，透明基板20及晶圓10暫時貼合後所剝離之構件的黏著劑係使用UV照射或溫度達特定值以上時黏著力降低之材料，因此透明基板20與支撐構件22之黏貼等一系列步驟中可易於剝離，故難以隨黏貼而產生不良情形。
又，本實施形態中，透明基板20藉由支撐膠帶24而黏著保持。因此，可將透明基板20與晶圓10設定為相同尺寸。再者，較好的是，支撐膠帶24將透明基板20及晶圓10中之對向面鉛直向下地黏著保持。
[實施形態2]
以下對本發明之實施形態2進行說明。實施形態1係在將晶圓與透明基板貼合後對晶圓進行切斷，相對於此，實施形態2係在晶圓加工步驟中對晶圓進行切斷。係與實施形態1之主要不同點。
(具有固體攝像元件之基板之加工步驟)
圖5係表示實施形態2之固體攝像元件模組之製造方法的流程圖。首先，自圖5中對具有固體攝像元件之基板進行加工之步驟開始說明。實施形態2亦與實施形態1相同，以晶圓作為具有固體攝像元件之基板之具體例，來說明晶圓加工步驟。因此，圖5中虛線內之晶圓加工步驟相當於具有固體攝像元件之基板之加工步驟。圖6係詳細表示晶圓加工步驟之圖。圖6(a)係圖5之晶圓加工步驟之流程圖，圖6(b)表示與圖6(a)各步驟中之主要步驟對應之晶圓等之剖面圖。
首先，於固體攝像元件等形成步驟中，例如於包含矽材料之晶圓10上，根據CCD(Charge Coupled Device)或CMOS(Complementary Metal Oxide Semiconductor)等所謂影像感應器之既有技術而形成固體攝像元件11及端子12(S1)。該處理可使用眾所周知之技術，故省略詳細說明。
並且，以實現固體攝像元件模組之薄型化為目的對晶圓10之背面進行研磨(S2)。此方法可使用眾所周知之研磨技術，故並不特別說明。研磨後，使700 μm左右之晶圓10之厚度薄型化為100~300 μm左右。
其次，沿著經研磨之晶圓10之晶片分離區域進行切割處理，分別分離為各個固體攝像元件晶片38(S33：切割步驟)。該切斷裝置32使用切塊機。繼而，為了去除隨切割所產生之粉塵等而進行清洗(未圖示)。
其次，檢查各個已分割之固體攝像元件晶片38，僅提取良品，並僅將良品再次排序而配置成晶圓狀(S34：晶片排序步驟)。該晶片排序步驟S34係利用分類器僅將由檢查而判斷為良品之固體攝像元件晶片38於仿真基板51上排序，使固體攝像元件晶片38排列而配置成晶圓狀。
圖6(c)係模式性表示自該切割步驟直至晶片排序步驟為止之狀況。如圖6(c)所示，將晶圓10切斷成晶片狀作為固體攝像元件晶片38，並僅將良品固體攝像元件晶片38再次重新排列成晶圓狀。
若如上所述僅提取良品並將其排序，則對於透明基板20貼合後之固體攝像元件晶片38而言，原則上不會產生由於貼合步驟以前之步驟不良而導致之不良情形。因此，可使貼合步驟(S21)後之良品之產量提高。
再者，當省略僅提取良品之步驟時，亦會由於在貼合步驟(S21)前切斷晶圓10而產生優點。於此情形時，僅提取良品而產生之優點消失。本說明書中無論是否提取良品，於排列保持固體攝像元件晶片38之步驟中，使用固體攝像元件晶片排列保持步驟之用語進行說明。又，上述說明表示排列成晶圓狀之例，但其形狀並非限於圓盤狀。即，只要係可使晶圓10(具有固體攝像元件之基板)及透明基板20易於對向之形狀，則可為任意形狀，例如可為長方形狀，亦可為其他多邊形。
繼而，經晶片清洗步驟(S35)將異物自晶圓10去除之後，將密封劑13黏貼於晶圓10上(S4：密封劑黏貼步驟)。該密封劑黏貼步驟係配置密封劑13，以使其覆蓋晶圓10之固體攝像元件形成面中至少形成有固體攝像元件11之區域全體。該密封劑黏貼步驟係以塗佈密封劑13，或黏貼包含薄膜狀材料之密封劑13而進行。作為密封劑13而言，例如可使用密著性佳之丙烯酸、環氧樹脂、聚醯亞胺系感光性熱硬化性樹脂等。
繼之，為了使密封劑13於晶圓10上圖案化而使用眾所周知之光微影蝕刻技術進行曝光步驟(S5：密封劑曝光步驟)，其後進行薄膜剝離步驟及顯影步驟(S6：薄膜剝離顯影步驟)。因此，於其後黏貼單片透明基板時，可將與單片透明基板接合之凸狀密封劑13於各固體攝像元件11周圍圖案化而配置。該密封劑13之形狀更準確而言，於固體攝像元件11之外側且外部連接用之端子12之內側形成為具有防止透明基板20內表面模糊之迷宮狀通氣孔，且形成大致均勻之高度，以密閉該通氣孔以外之部分。以此方式結束具有固體攝像元件之基板加工側之步驟。
(透明基板加工步驟)
透明基板加工步驟與實施形態1中揭示之步驟相同，故省略其說明(參照圖3)。
(具有固體攝像元件之基板與透明基板之貼合步驟)
其次，轉向說明模組化步驟，該步驟包含晶圓10(具有固體攝像元件之基板)與透明基板20之貼合步驟(晶圓－透明基板貼合步驟)等。圖7係詳細表示模組化步驟之圖。圖7(a)係圖5之模組化步驟之流程圖，圖7(b)表示圖7(a)各步驟之晶圓10或透明基板20等之剖面圖。
首先，使晶圓10與透明基板20位置對準而對向。此時，使透明基板20之IR截止塗層21之配置面、與晶圓10之固體攝像元件11之配置面對向，並且將各單片透明基板25於圖案化之各密封劑13上位置對準，以進行適當配置(S21：晶圓－透明基板貼合步驟)。較理想的是，該步驟中高精度進行此位置對準。因此，例如使用顯微鏡來調節位置，以使透明基板20之標記與晶圓10之標記吻合。藉此，能夠將晶圓10與透明基板20進行高精度位置對準而黏貼。該步驟之條件(環境條件)係於100~300 Pa之大致真空狀態，且溫度為60~120℃之基礎上，以0.05~0.5 Mpa之壓力按壓1~600秒，以此黏貼兩基板(包含於S21)。
其後，進行UV照射以使黏著構件27之黏著力變弱，之後使支撐膠帶24與支撐環26一同剝離(S22－1：支撐膠帶剝離步驟)，使黏著構件27與支撐構件22一同自透明基板20之IR截止塗層21剝離(S22－2：透明基板、黏著構件剝離步驟)。
其次，以大致120~170℃溫度加熱保持40~80分鐘以使密封劑13硬化(S23：密封劑硬化步驟)。因此除通氣孔之外，固體攝像元件11之周圍形成由密封劑13包圍之狀態，且於對向之面形成配置有單片透明基板25之狀態。其後，將仿真基板51自晶圓10上去除。藉此，作為晶片之狀態相當於自與圖7之S26對應之剖面圖上去除印刷基板33後之部分(印刷基板33之上部)。
其次，將各晶片焊接而固定於印刷基板33上，該印刷基板33已預先安裝有配線及與晶片12之端子連接之端子(S26：黏晶步驟)。其後，利用導線34而連接印刷基板33側之端子與晶片側之端子12(S27：引線接合步驟)，使晶片與印刷基板33以適當之動作而導通。
進而，其後，將模組框體35安裝於印刷基板33側之端子外側。該模組框體35具有支持預先保持透鏡36之透鏡框體37之功能，將透鏡36與透明基板20之IR截止塗層21之配置面保持為具有特定距離而對向之狀態(S28：模組組裝步驟)。繼而，將印刷基板33分割為各固體攝像元件模組之每一個，由此獲得各個固體攝像元件模組。
(作用、效果)
於本實施形態中，亦於透明基板20與晶圓10之貼合步驟之前，使透明基板20成為單片狀(單片透明基板25)。即，由於並非同時切斷透明基板20與晶圓10，故易於切斷。又，由於以晶圓為單位而一併黏貼透明基板20，故可使製造效率良好。
又，本實施形態中，晶圓－透明基板貼合步驟之後無須切斷步驟(例如實施形態1之晶圓切割步驟S25)。因此，若於晶圓－透明基板貼合步驟後設置切斷步驟，則由於切斷步驟而產生之灰塵等難以混入固體攝像元件模組內。因此，可使良品率提高。
又，若於晶圓－透明基板貼合步驟之前僅使良品排列(晶片排序步驟S34)，則對於透明基板20貼合後之晶片而言，原則上不會產生由於晶圓－透明基板貼合步驟前之步驟不良而導致之不良情形。因此，可使晶圓－透明基板貼合步驟後之良品之產量提高。
[實施形態3]
實施形態1及實施形態2中，當暫時固定透明基板20時，使用支撐膠帶24。然而，例如當支撐構件22之強度充分時，則無須支撐膠帶24。
因此，實施形態3中，將對不使用支撐膠帶24而暫時固定透明基板20之方法進行說明。根據本實施形態，由於不使用支撐膠帶24，故與上述各實施形態相比可減少步驟數，又，隨之亦可縮減製造成本。
本實施形態中，當支撐構件22強度充分時，不使用支撐膠帶24來保持支撐構件22，作為不使用支撐膠帶24之一例。
圖9係實施形態3之模組化步驟之說明圖，圖9(a)係實施形態3之模組化步驟之流程圖，圖9(b)係與圖9(a)各步驟中之主要步驟對應之晶圓等之剖面圖，圖9(c)係模式性表示切割時晶圓上表面之狀態之俯視圖。再者，由於實施形態3與實施形態1除特徵部分以外為相同，故除特徵部分以外，附以相同符號，並省略說明。
如與圖9(a)之S21對應之圖9(b)之剖面圖所示，本實施形態中，於晶圓－透明基板貼合步驟中，藉由保持具70而保持透明基板20之周緣部。保持具70可構成為包含透明基板20上之IR截止塗層21等，且於多處保持透明基板20全體，亦可構成為僅保持支撐構件22。
此處，若藉由保持具70而保持透明基板20，則有時會於透明基板20上產生彎曲(翹曲)。因此，本實施形態中，形成為藉由支撐構件22來減少該彎曲之結構。即，使用可大致減少由保持具70保持時所產生之彎曲(翹曲)之強度充分之材料，作為構成支撐構件22之板材。藉此，如實施形態1及2所述，相比於使用支撐膠帶24之情形，能夠可靠維持透明基板20之平行度。
於晶圓－透明基板貼合步驟(S21)中，利用保持具70而保持該板材之端部後，對晶圓10與透明基板20進行定位。
根據該步驟，由於不使用支撐膠帶24而保持透明基板20，故可防止由於具有支撐膠帶24之黏貼步驟而產生之問題，即，對準調整所需之步驟增加而導致之良率下降、生產節拍時間之增加、以及材料費之增加等。
作為該板材之材質而言，較好地使用具有可大致減少透明基板20彎曲之充分強度者，若考慮到對透明基板20與晶圓10進行對準調整時使用相機來匹配對準標記將會易於調整之方面，則較好的是利用透明材料(例如玻璃或石英)。
圖8係實施形態3之透明基板加工步驟之說明圖，圖8(a)係實施形態3之透明基板加工步驟之流程圖，圖8(b)係圖8(a)各步驟中之主要步驟的透明基板等之剖面圖。圖8(c)係模式性表示形狀調整切割步驟(S11)前後之透明基板20之狀態的立體圖。將圖8(a)、圖8(b)與圖3(a)、圖3(b)加以比較發現，圖8(a)及圖8(b)中無支撐膠帶黏貼步驟(S17)，而圖3(a)及圖3(b)中有支撐膠帶黏貼步驟(S17)。再者，圖8(c)中，實線之內側為實際剩餘之透明基板20，虛線部為切斷之部分。
並且，於晶圓－透明基板貼合步驟中(S21)之不同之處在於，於圖4(b)中保持支撐膠帶24之外周所具備之支撐環26，而相對於此，於圖9(b)中僅保持支撐構件22。再者，支撐構件22之保持可列舉例如夾持(夾入)支撐構件22之保持部位之方法、由環狀構件或鉤吸附之方法等。
如此，本實施形態3中更易於保持支撐構件22，故透明基板20之外周較晶圓10之外周而配置於更外側。即，透明基板20之外周直徑長於晶圓10之外周直徑。即，透明基板20之尺寸大於晶圓10之尺寸。
如此，對於透明基板20與晶圓10之外周中至少於貼合步驟中所保持之部分而言，較理想的是使任一方突出。若形成如此結構，則易於保持透明基板20，故難以產生生產節拍時間之降低、或夾盤不良等情形
再者，上述說明中，對利用保持具70來保持透明基板20之情形(透明基板20大於晶圓10之情形)進行說明。然而，利用保持具70來保持晶圓10時，亦起到相同之作用、效果。圖10(a)係利用保持具70來保持晶圓10之結構。如圖10(a)所示，當晶圓10之外周大於透明基板20時，可利用保持具70而保持晶圓10之外緣部。
又，如圖10(b)~圖10(d)所述，亦可替代保持具70，將晶圓10、透明基板20或支撐構件22載置於鉤狀構件或環狀構件70a上加以保持。此處，鉤狀構件部分性(多處)保持晶圓10、透明基板20、或支撐構件22之外周部，環狀構件全體性保持該等外周部。
又，圖9(b)及圖10(a)之保持具70與圖10(b)~圖10(d)之鉤狀構件或環狀構件70a中，透明基板20或晶圓10保持部分不同。亦即，圖9(b)及圖10(a)中，保持具70夾持透明基板20或晶圓10而保持。相對於此，圖10(b)~圖10(d)中，晶圓10(圖10(b))、透明基板20(圖10(c))、或支撐構件22(圖10(d))藉由載置於鉤狀構件或環狀構件70a上，而得到保持。換言之，圖9(b)及圖10(a)中，保持具70夾持透明基板20或晶圓10之兩面進行保持，而相對於此，圖10(b)~圖10(d)中，將晶圓10、透明基板20、或支撐構件22以該等對向之面進行保持。再者，圖10(d)中，支撐構件22稍大於透明基板20或晶圓10。圖10(b)~圖10(d)中之保持例如可藉由吸附而進行。以此，根據表示圖9(b)及圖10(a)結構與圖10(b)~圖10(d)結構之各剖面圖，可同樣易於理解下述結構，即，利用保持具70而保持晶圓10之兩面，以及利用鉤狀構件或環狀構件70a而保持晶圓10、透明基板20、或支撐構件22之一方之面。再者，保持具70、鉤狀構件、或環狀構件70a之保持可至少於使透明基板20與晶圓10對向配置之步驟(S21)中進行。
(作用效果)
如此，本實施形態中，透明基板20及晶圓10之任一方之周緣部藉由保持具70而直接保持。即，本實施形成與如實施形態1及2所述之利用支撐膠帶24及支撐環26進行間接保持之情形不同。因此，無需支撐膠帶24之黏貼步驟(S17)及支撐膠帶剝離步驟(S22)，亦無需支撐環26。因此，削減步驟數可實現製造時間之縮短，以及材料費之削減。
又，本實施形態中，支撐構件22以使晶圓10或透明基板20實際上不彎曲之方式進行保持。藉此，可維持各基板之平行度。因此，可高精度進行使晶圓10與透明基板20對向時之定位。換言之，使晶圓10與透明基板20對向時，可使各基板之間隔與設定值高精度吻合。
再者，實施形態3中，透明基板20之尺寸大於晶圓10之尺寸。然而，晶圓10與透明基板20之尺寸可為相同尺寸，或者可為透明基板20小於晶圓10之結構。
本發明並非限定於上述實施形態中，可於請求項所示之範圍內進行各種變更。即，將請求項所示之範圍內進行適當變更之技術方法加以組合所得之實施形態，亦包含於本發明之技術範圍內。
[產業上之可利用性]
本發明將透明基板與具有固體攝像元件之基板一併貼合，故製造效率優良，同時，由於並非同時切斷透明基板與具有固體攝像元件之基板，故可易於切斷。
S1．．．固體攝像元件等形成步驟
S2．．．背面研磨步驟
S3．．．清洗步驟
S4．．．密封劑黏貼步驟
S5．．．密封劑曝光步驟
S6．．．薄膜剝離顯影步驟
S11．．．形狀調整切割步驟
S12．．．端面處理步驟
S13．．．IR截止塗層步驟
S14．．．支撐構件黏貼步驟
S15．．．透明基板切斷步驟
S16．．．透明基板清洗步驟
S17．．．支撐膠帶黏貼步驟
S21．．．晶圓－透明基板貼合步驟
S22－1．．．支撐膠帶剝離步驟
S22－2．．．透明基板、黏著構件剝離步驟
S23．．．密封劑硬化步驟
S24．．．切割薄膜黏貼步驟
S25．．．晶圓切割步驟
S26．．．黏晶步驟
S27．．．引線接合步驟
S28．．．模組組裝步驟
S33．．．切割步驟步驟
S34．．．晶片排序步驟
S35．．．晶片清洗步驟
10．．．晶圓(具有固體攝像元件之基板
11．．．固體攝像元件
12．．．端子
13．．．密封劑
20．．．透明基板
21．．．IR截止塗層
22．．．支撐構件
23．．．切斷裝置
24．．．支撐膠帶
25．．．單片透明基板
26．．．支撐環
27．．．黏著構件
31．．．切割薄膜
32．．．切塊機
33．．．印刷基板
34．．．導線
35．．．模組框體
36．．．透鏡
37．．．透鏡框體
38．．．固體攝像元件晶片
51．．．仿真基板
70．．．保持具
70a．．．鉤狀構件或環狀構件
圖1係表示本發明實施形態1之固體攝像元件模組之製造方法的流程圖。
圖2(a)、圖2(b)係圖1之固體攝像元件模組之製造方法之晶圓加工步驟的說明圖。
圖3(a)~圖3(c)係圖1之固體攝像元件模組之製造方法之透明基板加工步驟的說明圖。
圖4(a)~圖4(c)係表示圖1之固體攝像元件之製造方法之模組化步驟圖。
圖5係表示本發明實施形態2之固體攝像元件模組之製造方法的流程圖。
圖6(a)~圖6(c)係圖5之固體攝像元件模組之製造方法之晶圓加工步驟的說明圖。
圖7(a)、圖7(b)係表示圖5之固體攝像元件模組之製造方法之模組化步驟圖。
圖8(a)~圖8(c)係本發明實施形態3之固體攝像元件模組之製造方法之透明基板加工步驟的說明圖。
圖9(a)~圖9(c)係本發明實施形態3之固體攝像元件模組之製造方法之模組化步驟的說明圖。
圖10(a)係表示將與圖9不同之透明基板或固體攝像元件加以保持之結構的剖面圖。
圖10(b)係表示將與圖9及圖10(a)不同之透明基板或固體攝像元件加以保持之結構的剖面圖。
圖10(c)係表示將與圖9及圖10(a)~圖10(b)不同之透明基板或固體攝像元件加以保持之結構的剖面圖。
圖10(d)係表示將與圖9及圖10(a)~圖10(c)不同之透明基板或固體攝像元件加以保持之結構的剖面圖。
S1．．．固體攝像元件等形成步驟
S2．．．背面研磨步驟
S3．．．清洗步驟
S4．．．密封劑黏貼步驟
S5．．．密封劑曝光步驟
S6．．．薄膜剝離顯影步驟
S11．．．形狀調整切割步驟
S12．．．端面處理步驟
S13．．．IR截止塗層步驟
S14．．．支撐構件黏貼步驟
S15．．．透明基板切斷步驟
S16．．．透明基板清洗步驟
S17．．．支撐膠帶黏貼步驟
S21．．．晶圓－透明基板貼合步驟
S22－1．．．支撐膠帶剝離步驟
S22－2．．．透明基板、黏著構件剝離步驟
S23．．．密封劑硬化步驟
S24．．．切割薄膜黏貼步驟
S25．．．晶圓切割步驟
S26．．．黏晶步驟
S27．．．引線接合步驟
S28．．．模組組裝步驟

Claims (12)

  1. 一種固體攝像元件模組之製造方法，其特徵在於包含下述步驟：加工透明基板，俾於使上述透明基板與具有複數個固體攝像元件之基板對向時，各個單片透明基板與各固體攝像元件對向而保持；及使利用該步驟所加工後之透明基板與具有上述固體攝像元件之基板對向，將各單片透明基板對向於各固體攝像元件而配置；上述加工透明基板之步驟中，係將上述透明基板保持於形成有黏著構件之支撐構件，並將切入深度設為完全切斷透明基板且不完全切斷黏著構件之深度，將上述透明基板切斷而形成單片透明基板，並進而清洗單片透明基板。
  2. 一種固體攝像元件模組之製造方法，其特徵在於包含下述步驟：切斷透明基板，使其成為對向於各固體攝像元件而配置時之單片透明基板之透明基板切斷步驟；清洗單片透明基板之透明基板清洗步驟；於具有複數個固體攝像元件之基板的各固體攝像元件之周圍配置密封劑之密封劑配置步驟；使具有經配置密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，將單片透明基板對向於各固體攝像元件而配置之步驟； 使密封劑硬化之步驟；及使密封劑硬化後，將具有上述固體攝像元件之基板分割之步驟。
  3. 一種固體攝像元件模組之製造方法，其特徵在於包含下述步驟：將具有複數個固體攝像元件之基板分割為各固體攝像元件晶片之步驟；將上述固體攝像元件晶片排列並保持於仿真(dummy)基板上之固體攝像元件晶片排列保持步驟；於排列並保持有固體攝像元件晶片之仿真基板之各固體攝像元件的周圍配置密封劑之密封劑配置步驟；切斷透明基板，使其成為對向於各固體攝像元件而配置時之單片透明基板之透明基板切斷步驟；清洗單片透明基板之透明基板清洗步驟；及使具有經排列保持且配置有密封劑之固體攝像元件晶片之基板與保持有各單片透明基板之基板對向，將各單片透明基板對向於各固體攝像元件而配置之步驟。
  4. 如請求項2或3之固體攝像元件模組之製造方法，其中，上述密封劑係在固體攝像元件之外側且於外部連接用端子之內側形成為具有防止透明基板內表面模糊之迷宮狀通氣孔，該通氣孔以外之部分形成均勻之高度俾加以密閉
  5. 如請求項3之固體攝像元件模組之製造方法，其包含下述步驟：於固體攝像元件晶片排列保持步驟之前，自固 體攝像元件晶片中選擇良品。
  6. 如請求項2或3之固體攝像元件模組之製造方法，其中包含下述步驟：於透明基板切斷步驟之前，將支撐構件暫時固定於上述透明基板上之步驟；上述支撐構件與上述透明基板利用因施加外力而黏著性減少之黏著劑暫時固定。
  7. 如請求項3之固體攝像元件模組之製造方法，其中上述仿真基板與上述固體攝像元件晶片利用因施加外力而黏著性減少之黏著劑暫時固定。
  8. 如請求項6之固體攝像元件模組之製造方法，其中上述因施加外力而黏著性減少之黏著劑包含：因施加紫外線或熱而發泡之發泡劑、或藉由施加紫外線或熱而硬化而黏著性降低之材料。
  9. 如請求項1至3中任一項之固體攝像元件模組之製造方法，其中至少於下述步驟中保持透明基板及具有固體攝像元件之基板中之任一方之周緣部：使上述加工後之透明基板與具有上述固體攝像元件之基板對向，將各單片透明基板對向於各固體攝像元件而配置之步驟；或者使具有經配置密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，將單片透明基板對向於各固體攝像元件而配置之步驟。
  10. 如請求項6之固體攝像元件模組之製造方法，其中至少於下述步驟中藉由黏著而保持透明基板或具有固體攝像 元件之基板：使上述加工後之透明基板與具有上述固體攝像元件之基板對向，將各單片透明基板對向於各固體攝像元件而配置之步驟；或者使具有經配置密封劑之上述固體攝像元件之基板與保持有各單片透明基板之基板對向，將單片透明基板對向於各固體攝像元件而配置之步驟。
  11. 如請求項6之固體攝像元件模組之製造方法，其中上述支撐構件以透明基板之彎曲減少之方式保持透明基板。
  12. 如請求項1至3中任一項之固體攝像元件模組之製造方法，其中於加工透明基板之步驟前，或者於透明基板切斷步驟前，包含將與透明基板相同形狀之紅外線截止(IR CUT)塗層形成於透明基板上之步驟。
TW095148631A 2005-12-26 2006-12-22 固體攝像元件模組之製造方法 TWI404196B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005373484 2005-12-26

Publications (2)

Publication Number Publication Date
TW200739893A TW200739893A (en) 2007-10-16
TWI404196B true TWI404196B (zh) 2013-08-01

Family

ID=38217872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095148631A TWI404196B (zh) 2005-12-26 2006-12-22 固體攝像元件模組之製造方法

Country Status (6)

Country Link
US (1) US20090298219A1 (zh)
JP (1) JP4510095B2 (zh)
KR (1) KR100996842B1 (zh)
CN (1) CN101346817B (zh)
TW (1) TWI404196B (zh)
WO (1) WO2007074651A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214458A1 (en) * 2007-08-02 2010-08-26 Masashi Saito Method for Manufacturing Imaging Device, Imaging Device and Portable Terminal
KR100866619B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
TWI480935B (zh) * 2008-12-24 2015-04-11 Nanchang O Film Optoelectronics Technology Ltd 將玻璃黏著在影像感測器封裝體中之技術
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
CN109844937B (zh) 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247486A (ja) * 2003-02-13 2004-09-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
US20050264677A1 (en) * 2004-06-01 2005-12-01 Sharp Kabushiki Kaisha Solid-state imaging device, semiconductor wafer and camera module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065306A1 (fr) * 2000-02-29 2001-09-07 Daishinku Corporation Dispositif optique
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US7241642B2 (en) * 2004-01-30 2007-07-10 Intel Corporation Mounting and dicing process for wafers
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
KR100536531B1 (ko) * 2004-05-31 2005-12-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247486A (ja) * 2003-02-13 2004-09-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
US20050264677A1 (en) * 2004-06-01 2005-12-01 Sharp Kabushiki Kaisha Solid-state imaging device, semiconductor wafer and camera module

Also Published As

Publication number Publication date
KR20080085883A (ko) 2008-09-24
CN101346817A (zh) 2009-01-14
WO2007074651A1 (ja) 2007-07-05
TW200739893A (en) 2007-10-16
US20090298219A1 (en) 2009-12-03
JPWO2007074651A1 (ja) 2009-06-04
CN101346817B (zh) 2010-09-01
KR100996842B1 (ko) 2010-11-26
JP4510095B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
TWI404196B (zh) 固體攝像元件模組之製造方法
US7112864B2 (en) Module for optical device, and manufacturing method therefor
JP4151164B2 (ja) 半導体装置の製造方法
TWI403779B (zh) 鏡頭組及其形成方法
EP2014086B1 (en) Method for mounting protective covers on image capture devices
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2004296453A (ja) 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
KR20050050562A (ko) 고체촬상장치 및 그 제조 방법
KR102654506B1 (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
JP4618639B2 (ja) 半導体装置の製造方法
KR20070082836A (ko) 반도체 장치의 제조 방법
CN105489620A (zh) 固体摄像装置的制造方法以及摄像机模块的制造方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP7072266B2 (ja) イメージセンサモジュール及びその製造方法
JPH09330940A (ja) 半導体装置の製造方法
US20200098807A1 (en) Image sensor module and method for forming the same
JP4636096B2 (ja) 半導体装置およびその製造方法
JP2006196823A (ja) 半導体素子の製造方法
JP4926630B2 (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
JP5574699B2 (ja) イメージセンサパッケージのガラス取付けのための技術
JP2007329352A (ja) 固体撮像素子モジュールの製造方法
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
JP2008277454A (ja) 固体撮像素子モジュールの製造方法
JP2016219454A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees