TWI404091B - 積層電容器 - Google Patents

Description

積層電容器

本發明係關於一種積層電容器。

眾所周知，作為該種積層電容器，具備將多個介電體層與多個內部電極交替積層之積層體；以及形成於該積層體上之多個端子電極(例如，參照專利文獻1)。專利文獻1之積層電容器具備多個端子電極，藉由調節連接該等端子電極與內部電極之引出電極於寬度方向之尺寸，而謀求等效串聯電感之降低。

[專利文獻1]日本專利特開2000－208361號公報近年來，隨著用於電子機器之電源電路之高頻化，要求進一步降低應用於電源電路之積層電容器之等效串聯電感(ESL)。然而，專利文獻1之積層電容器，僅係於長方體狀積層體所對向之2個側面，配置有端子電極，並不能充分降低等效串聯電感。

另一方面，要求為去除雜訊而連接於電子機器之電源電路等的積層電容器，發揮於寬頻帶去除雜訊之效果。因此，為於寬頻帶有效去除雜訊，要求該種積層電容器遍及寬頻帶具有低阻抗。然而，專利文獻1之積層電容器並沒有為遍及寬頻帶而降低阻抗進行研討。因此，專利文獻1所揭示之積層電容器無法於寬頻帶中降低阻抗，故可能難以於寬頻帶中有效去除雜訊。

本發明係為解決上述問題而研製者，其目的在於提供一種可謀求降低等效串聯電感，並且遍及寬頻帶具有低阻抗之積層電容器。

本發明者等對能夠滿足遍及寬頻帶低阻抗化要求與降低等效串聯電感要求之積層電容器有作專心研究。其結果，本發明者等發現新的事實，即因具有2個靜電電容不同之電容器部而能夠實現寬頻化，其後以交替配置極性不同之端子電極方式，於積層體上形成端子電極，藉此能夠減小等效串聯電感。

根據上述研究結果，本發明之積層電容器係具備將多個介電體層與多個內部電極交替積層之積層體；以及形成於該積層體側面上之多個端子電極群，其特徵在於：積層體具有第1電容器部與第2電容器部，該第1電容器部包含多個第1及第2內部電極，作為多個內部電極，而該第2電容器部包含第3及第4內部電極，作為多個內部電極；多個端子電極群具有第1端子電極群與第2端子電極群，該第1端子電極群包含多個第1端子電極與第3端子電極，而該第2端子電極群包含多個第2端子電極與第4端子電極；多個第1及第2端子電極相互電性絕緣，第3及第4端子電極相互電性絕緣；多個第1內部電極分別經由引出導體，電性連接於多個第1端子電極之任一個，並且多個第1端子電極分別電性連接於多個第1內部電極之至少1個；多個第2內部電極分別經由引出導體，電性連接於多個第2端子電極之任一個，並且多個第2端子電極分別電性連接於多個第2內部電極之至少1個；第3內部電極經由引出導體，電性連接於第3端子電極；第4內部電極經由引出導體，電性連接於第4端子電極；第1端子電極群所包含之第1及第3端子電極之任一個，與第2端子電極群所包含之第2及第4端子電極之任一個，沿著積層體側面環繞之方向，交替配置於積層體側面上；並且第1電容器部之靜電電容與第2電容器部之靜電電容不同。

又，本發明之積層電容器係具備將多個介電體層與多個內部電極交替積層所成之大致長方體狀積層體；以及形成於該積層體側面上之多個端子電極，其特徵在於：多個端子電極包含：相互電性絕緣之第1及第2端子電極各4個；以及相互電性絕緣之第3及第4端子電極；上述大致長方體狀積層體具有：與積層體之積層方向平行且相互對向之第1及第2側面；以及與積層體之積層方向平行且相互對向之第3及第4側面；於第1側面上，從第4側面朝向第3側面之方向上，依次交替配置有4個第1及第2端子電極中各2個第1及第2端子電極；於第2側面上，從第4側面朝向第3側面之方向上，依次交替配置有4個第1及第2端子電極中，除配置於第1側面之2個第1及第2端子電極以外之剩餘第1及第2端子電極各2個；於第3側面上配置有第3端子電極；於第4側面上配置有第4端子電極；積層體具有第1電容器部與第2電容器部，該第1電容器部包含多個第1及第2內部電極，作為多個內部電極，而該第2電容器部包含第3及第4內部電極，作為多個內部電極；多個第1內部電極分別經由引出導體，電性連接於4個第1端子電極之任一個，並且4個第1端子電極分別電性連接於多個第1內部電極之至少1個；多個第2內部電極分別經由引出導體，電性連接於4個第2端子電極之任一個，並且4個第2端子電極分別電性連接於多個第2內部電極之至少1個；第3內部電極經由引出導體電性連接於第3端子電極；第4內部電極經由引出導體電性連接於第4端子電極；第1電容器部之靜電電容與第2電容器部之靜電電容不同。

該等積層電容器由於具有靜電電容不同之第1及第2電容器部，故具有2個共振頻率。其結果，於該積層電容器中，可能實現遍及寬頻帶之低阻抗化。又，根據該等積層電容器端子電極之配置，例如，當將第1及第3端子電極連接於正電極，將第2及第4端子電極連接於負電極時，於沿著積層體側面環繞之方向觀察，連接於不同極性之端子電極交替配置。因此，與沿著積層體側面環繞之方向相鄰接之引出導體中，流通有互為反向之電流。其結果因該等電流而產生之磁場相互抵消，於該積層電容器中使等效串聯電感降低。

又，較好的是，第2電容器部之靜電電容小於第1電容器部之靜電電容。此時，可藉由第2電容器部實現於高頻帶之低阻抗化。

根據本發明，可提供一種謀求降低等效串聯電感、並且遍及寬頻帶具有低阻抗之積層電容器。

從以下詳細說明與僅由示例提供之附圖，可更全面地理解本發明，且因此並非視作限制本發明。

本發明之進一步適用範圍，在以下詳細說明中將變得顯而易見。然而，應瞭解雖然詳細說明與特定實例表示本發明之較佳實施例，但其僅由示例方式提供，因為對於熟習此項技術者而言根據此詳細說明於本發明之宗旨及範圍內作出各種變更及潤飾將變得顯而易見。

以下，參照隨附圖示，詳細說明本發明之較佳實施形態。再者，說明中對相同要素或具有相同功能之要素，使用相同符號，省略重複說明。

(第1實施形態)

參照圖1及圖2，說明第1實施形態之積層電容器C1之結構。圖1係第1實施形態之積層電容器之立體圖。圖2係第1實施形態之積層電容器所含有的積層體之分解立體圖。

積層電容器C1如圖1所示，具備設為大致長方體狀之積層體1；以及形成於積層體1之第1及第2端子電極群。第1端子電極群包含多個第1端子電極3A~3D與第3端子電極5。第2端子電極群包含多個第2端子電極5A~5D與第4端子電極9。

第1及第2端子電極3A~3D、5A~5D形成於與下述積層體1之積層方向平行且相互對向之積層體1的第1及第2側面1a、1b上。第3及第4端子電極7、9形成於與積層體1之積層方向平行且相互對向之積層體1的第3及第4側面1c、1d上。

第1端子電極3A、3B形成於積層體1之第1側面1a上。第1端子電極3C、3D形成於與第1側面1a對向之積層體1的第2側面1b上。第2端子電極5A、5B形成於積層體1之第1側面1a上。第2端子電極5C、5D形成於與第1側面1a對向之積層體1的第2側面1b上。

於第1及第2側面1a、1b上，交替配置有第1及第2端子電極3A~3D、5A~5D。即，於第1側面1a上，從第4側面1d朝向第3側面1c之方向上，以第1端子電極、第2端子電極之順序配置有4個第1及第2端子電極3A~3D、5A~5D之各2個第1及第2端子電極3A、3B、5A、5B。更具體而言，於第1側面1a上，從第4側面1d朝向第3側面1c之方向上，依次配置有第1端子電極3A、第2端子電極5A、第1端子電極3B、第2端子電極5B。

又，於第2側面1b上，從第4側面1d朝向第3側面1c之方向上，以第1內部電極、第2內部電極之順序配置有4個第1及第2端子電極3A~3D、5A~5D中，除配置於第1側面1a之2個第1及第2端子電極3A、3B、5A、5B以外之剩餘各2個第1及第2端子電極3C、3D、5C、5D。更具體而言，於第2側面1b上，從第4側面1d朝向第3側面1c之方向，依次配置有第1端子電極3C、第2端子電極5C、第1端子電極3D、第2端子電極5D。

第1端子電極3A~3D與第2端子電極5A~5D相互電性絕緣。

第3端子電極7形成於積層體1之第3側面1c上。第4端子電極9形成於與第3側面1c對向之積層體1之第4側面1d上。第3端子電極7與第4端子電極9相互電性絕緣。

以此，於積層體1之第1~第4側面1a~1d上，沿著平行於積層體1之積層方向的積層體1之側面(第1~第4側面1a~1d)，與積層方向交叉環繞之方向上，交替配置有第1端子電極群所包含之第1及第3端子電極3A~3D、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A~5D、9之任一個。即，於積層體1之第1~第4側面1a~1d上，沿著與積層方向交叉之積層體1之底面周緣，環繞該周緣以與積層方向交叉之方向上，交替配置有第1端子電極群所包含之第1及第3端子電極3A~3D、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A~5D、9之任一個。

積層體1如圖2所示，具有第1電容器部11與第2電容器部13。積層體1係使第1電容器部11與第2電容器部13一體而形成。

首先，說明第1電容器部11之結構。第1電容器部11包含多層(本實施形態中為9層)介電體層10；以及多層(本實施形態中各為4層)第1及第2內部電極21、23。第1及第2內部電極21、23隔以介電體層10而積層。於實際積層電容器C1中，使介電體層10之間之邊界一體化為無法看出之程度。

各第1內部電極21如圖2所示，呈矩形狀。各第1內部電極21位於與平行於第1及第2內部電極21、23之積層方向(以下僅稱為"積層方向")的積層體1之第1~第4側面1a~1d分別具有特定間隔之位置。又，各介電體層10亦如圖2所示，呈矩形狀。

於多個第1內部電極21上，分別逐一形成有引出導體31A~31D之任一個。引出導體31A、31B從第1內部電極21延伸，以被引出至積層體1之第1側面1a。引出導體31C、31D從第1內部電極21延伸，以被引出至積層體1之第2側面1b。

各第1內部電極21經由引出導體31A~31D，電性連接於4個第1端子電極3A~3D之任一個。又，4個第1端子電極3A~3D分別電性連接於多個第1內部電極21之至少1個。

具體而言，形成有引出導體31A之第1內部電極21經由該引出導體31A，電性連接於第1端子電極3A。形成有引出導體31B之第1內部電極21經由該引出導體31B，電性連接於第1端子電極3B。形成有引出導體31C之第1內部電極21經由該引出導體31C，電性連接於第1端子電極3C。形成有引出導體31D之第1內部電極21經由該引出導體31D，電性連接於第1端子電極3D。

各第2內部電極23如圖2所示，呈矩形狀。各第2內部電極23位於與平行於積層方向之積層體1的第1~第4側面1a~1d分別具有特定間隔之位置。

於多個第2內部電極23上，分別逐一形成有引出導體33A~33D之任一個。引出導體33A、33B從第2內部電極23延伸，以被引出至積層體1之第1側面1a。引出導體33C、33D從第2內部電極23延伸，以被引出至積層體1之第2側面1b。

各第2內部電極23經由引出導體33A~33D，電性連接於4個第2端子電極5A~5D之任一個。又，4個第2端子電極5A~5D分別電性連接於多個第2內部電極23之至少1個。

具體而言，形成有引出導體33A之第2內部電極23，經由該引出導體33A電性連接於第2端子電極5A。形成有引出導體33B之第2內部電極23，經由該引出導體33B電性連接於第2端子電極5B。形成有引出導體33C之第2內部電極23，經由該引出導體33C電性連接於第2端子電極5C。形成有引出導體33D之第2內部電極23，經由該引出導體33D電性連接於第2端子電極5D。

其次，說明第2電容器部13之結構。第2電容器部13包含多層(本實施形態中為2層)介電體層10；以及本實施形態中各1層第3及第4內部電極25、27。於實際積層電容器C1中，將介電體層10之間之邊界一體化為無法看出之程度。

第3及第4內部電極25、27之積層數，與第1及第2內部電極21、23之積層數不同。本實施形態中，第3及第4內部電極25、27之積層數各為1層，少於第1及第2內部電極21、23之積層數(各為4層)。

第3內部電極25如圖2所示，呈矩形狀。第3內部電極25位於與平行於積層方向之積層體1的第1~第4側面1a~1d分別具有特定間隔之位置。

於第3內部電極25上，形成有一個引出導體35。引出導體35從第3內部電極25延伸，以被引出至積層體1之第3側面1c。第3內部電極25經由引出導體35電性連接於第3端子電極7。

第4內部電極27如圖2所示，呈矩形狀。第4內部電極27位於與平行於積層方向之積層體1的第1~第4側面1a~1d分別具有特定間隔之位置。

於第4內部電極27上，形成有一個引出導體37。引出導體37從第4內部電極27延伸，以被引出至積層體1之第4側面1d。各第4內部電極27經由引出導體37電性連接於第4端子電極9。

又，積層體1如圖2所示，表示第1或第3內部電極21、25與第2或第4內部電極23、27沿著積層方向交替配置之例。即，第3內部電極25配置於將第1及第2內部電極21、23交替配置時的第1內部電極21之位置。第4內部電極27配置於將第1及第2內部電極21、23交替配置時的第2內部電極23之位置。

第1電容器部11所包含之第1及第2內部電極21、23，分別電性連接於第1及第2端子電極3A~3D、5A~5D。另一方面，第2電容器部13所包含之第3及第4內部電極25、27分別電性連接於第3及第4端子電極7、9。因此，第1電容器部11與第2電容器部13成為並聯連接之關係。

將積層電容器C1之等效電路圖於圖3所示。積層電容器C1之等效電路包含第1電容器部11與第2電容器部13之並聯電路。一般而言，電容器中存在殘留電感與殘留阻抗。因此，如圖3所示，於第1電容器部11之等效電路中，除靜電電容C11以外，亦存在電感L11及阻抗R11。於第2電容器部13之等效電路中，除靜電電容C13以外，亦存在電感L13及阻抗R13。

第1及第2電容器部11、13之內部電極之積層數分別不同，電容亦分別不同。即，積層電容器C1中，第1電容器部11所含有之第1及第2內部電極21、23之積層數，大於第2電容器部13所含有之第3及第4內部電極25、27之積層數。因此，第1電容器部11之靜電電容C11大於第2電容器部13之靜電電容C13。

設電容器之電感為L，靜電電容為C時，電容器之共振頻率f可由式(1)表示。由式(1)可知，第1電容器部11之共振頻率f1之值與第2電容器部13之共振頻率f2之值不同。

f＝1/2π．sqrt(L．C)………(1)

特別是，當第2電容器部13所含有之第3及第4內部電極25、27之積層數，小於第1電容器部11所含有之第1及第2內部電極21、23之積層數時，共振頻率f2大於共振頻率f1。

圖4表示與積層電容器C1之頻率有關的阻抗特性圖。圖4所示之橫軸表示頻率(Hz)，縱軸表示阻抗(Ω)。靜電電容較大之第1電容器部11單個之阻抗特性，由圖形G11、G12表示，僅於共振頻率f1處具有阻抗極小點。靜電電容小於第1電容器部11之第2電容器部13單個之阻抗特性，由圖形G13、G14表示，僅於共振頻率f2處具有阻抗極小點。另一方面，將靜電電容不同之第1及第2電容器部11、13並聯連接的積層電容器C1之阻抗特性，由圖形G11、G14表示，於共振頻率f1、f2兩處具有阻抗極小點。以此，由於積層電容器C1具有靜電電容不同之第1及第2電容器部11、13，故與具有1個靜電電容之情況相比，能夠遍及寬頻帶而降低阻抗。

特別是，積層電容器C1中，第2電容器部13之靜電電容C13小於第1電容器部11之靜電電容C11。因此，第2電容器部13之共振頻率f2大於第1電容器部11之共振頻率f1。故而，第2電容器部13可於僅由第1電容器部11而無法改善阻抗特性之高頻帶中，使之低阻抗化。其結果，積層電容器C1即使於高頻帶中，亦能夠降低阻抗。

第1~第4內部電極21、23、25、27分別經由引出導線31A~31D、33A~33D、35、37，連接於第1~第4端子電極3A~3D、5A~5D、7、9。又，於第1及第2側面1a、1b上，從第4側面1d朝向第3側面1c之方向，分別以第1端子電極、第2端子電極之順序交替配置有第1及第2端子電極3A~3D、5A~5D，進而於第3側面1c上配置有第3端子電極7，於第4側面1d上配置有第4端子電極9。即，於積層體1之第1~第4側面1a~1d上，沿著與積層體1之積層方向平行之側面環繞以與積層方向交叉之方向，交替配置有第1端子電極群所包含之第1及第3端子電極3A~3D、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A~5D、9之任一個。因此，將第1端子電極群(第1及第3端子電極3A~3D、7)與第2端子電極群(第2及第4端子電極5A~5D、9)連接以不同極性時，於沿著積層體1之側面圍繞之方向上觀察，交替配置有連接於不同極性之端子電極。藉此，與沿著積層體1之側面環繞之方向相鄰接的引出導體中，流通有互為反向之電流。其結果因該等電流而產生之磁場相互抵消，於該積層電容器C1中使等效串聯電感降低。

以此，積層電容器C1能夠謀求降低等效串聯電感，並且謀求遍及寬頻帶之低阻抗化。又，本實施形態中，第3內部電極25與第4內部電極27配置為於積層體1之積層方向上互不相鄰。即，第3內部電極25與第4內部電極27配置為，第1及第2內部電極21、23之雙方或者任一方位於其之間。

(第2實施形態)

參照圖5及圖6，說明第2實施形態之積層電容器C2之結構。第2實施形態之積層電容器C2在第1及第2端子電極的個數方面，與第1實施形態之積層電容器C1不同。圖5係第2實施形態之積層電容器的立體圖。圖6係第2實施形態之積層電容器所含有的積層體之分解立體圖。

積層電容器C2如圖5所示，包括設為大致長方體形狀之積層體1；以及形成於積層體1上之第1及第2端子電極群。第1端子電極群包含多個第1端子電極3A、3B與第3端子電極5。第2端子電極群包含多個第2端子電極5A、5B與第4端子電極9。

第1及第2端子電極3A、3B、5A、5B形成於與積層體1之積層方向平行且相互對向的積層體1之第1及第2側面1a、1b上。第3及第4端子電極7、9形成於與積層體1之積層方向平行且相互對向的積層體1之第3及第4側面1c、1d上。

第1端子電極3A形成於積層體1之第1側面1a上。第1端子電極3B形成於與第1側面1a對向的積層體1之第2側面1b上。第2端子電極5A形成於積層體1之第1側面1a上。第2端子電極5B形成於與第1側面1a對向之積層體1之第2側面1b上。

於第1側面1a上，從第4側面1d朝向第3側面1c之方向上，依次配置有第1及第2端子電極3A、5A。於第2側面1b上，從第4側面1d朝向第3側面1c之方向上，依次配置有第1及第2端子電極3B、5B。第1端子電極3A、3B與第2端子電極5A、5B相互電性絕緣。

第3端子電極7形成於積層體1之第3側面1c上。第4端子電極9形成於與第3側面1c對向之積層體1之第4側面1d上。第3端子電極7與第4端子電極9相互電性絕緣。

以此，於積層體1之第1~第4側面1a~1d上，沿著與積層體1之積層方向平行的積層體1之側面(第1~第4側面1a~1d)環繞以與積層方向交叉之方向上，交替配置有第1端子電極群所包含之第1及第3端子電極3A、3B、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A、5B、9之任一個。即，積層體1之第1~第4側面1a~1d上，沿著與積層方向交叉之積層體1之底面周緣，環繞該周緣以與積層方向交叉之方向上，交替配置有第1端子電極群所包含之第1及第3端子電極3A、3B、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A、5B、9之任一個。

積層體1如圖6所示，具有第1電容器部11與第2電容器部13。積層體1使第1電容器部11與第2電容器部13一體而形成。

首先，說明第1電容器部11之結構。第1電容器部11包含多層(本實施形態中為9層)介電體層10；以多層(本實施形態中各為4層)第1及第2內部電極21、23。第1及第2內部電極21、23隔以介電體層10而積層。於實際積層電容器C2中，使介電體層10之間之邊界一體化為無法看出之程度。

於多個第1內部電極21上，分別逐一形成有引出導體31A、31B之任一個。引出導體31A從第1內部電極21延伸，以被引出至積層體1之第1側面1a。引出導體31B從第1內部電極21延伸，以被引出至積層體1之第2側面1b。

各第1內部電極21經由引出導體31A、31B，電性連接於2個第1端子電極3A、3B之任一個。又，2個第1端子電極3A、3B分別電性連接於多個第1內部電極21之至少一個。

於多個第2內部電極23上，分別逐一形成有引出導體33A、33B之任一個。引出導體33A從第2內部電極23延伸，以被引出至積層體1之第1側面1a。引出導體33B從第2內部電極23延伸，以被引出至積層體1之第2側面1b。

各第2內部電極23經由引出導體33A、33B，電性連接於2個第2端子電極5A、5B之任一個。又，2個第2端子電極5A、5B分別電性連接於多個第2內部電極23之至少1個。

繼而，說明第2電容器部13之結構。第2電容器部13包含多層(本實施形態中為4層)介電體層10；以及多層(本實施形態中各為2層)第3及第4內部電極25、27。於實際積層電容器C2中，使介電體層10之間之邊界一體化為無法看出之程度。

第3及第4內部電極25、27之積層數，與第1及第2內部電極21、23的積層數不同。本實施形態中，第3及第4內部電極25、27的積層數各為2層，少於第1及第2內部電極21、23之積層數(各為4層)。

又，積層體1如圖6所示，表示第1或第3內部電極21、25與第2或第4內部電極23、27沿著積層方向交替配置之例。即，第3內部電極25配置於將第1及第2內部電極21、23交替配置時的第1內部電極21之位置。第4內部電極27配置於將第1及第2內部電極21、23交替配置時的第2內部電極23之位置。

於積層電容器C2中，第1電容器部11與第2電容器部13成為並聯連接之關係。由於第1及第2內部電極21、23之積層數，與第3及第4內部電極25、27之積層數不同，故第1電容器部11之靜電電容C11與第2電容器部13之靜電電容C13不同。因此，於第2實施形態之積層電容器C2中，與第1實施形態之積層電容器C1同樣地，能夠實現遍及寬頻帶之低阻抗化。

特別是，於積層電容器C2中，相比於第1及第2內部電極21、23之積層數，第3及第4內部電極25、27之積層數較少。因此，第2電容器部13之靜電電容C13小於第1電容器部11之靜電電容C11。故而，第2電容器部13可於僅由第1電容器部11而無法改善阻抗特性之高頻帶中，使之低阻抗化。其結果，在積層電容器C2中，即使在高頻帶中亦可以降低阻抗。

又，第1~第4內部電極21、23、25、27分別經由引出導體31A、31B、33A、33B、35、37，連接於第1~第4端子電極3A、3B、5A、5B、7、9。而進而，於積層體1之第1~第4側面1a~1d上，沿著與積層體1之積層方向平行之側面環繞，以與積層方向交叉之方向上，交替配置有第1端子電極群所包含之第1及第3端子電極3A、3B、7之任一個、與第2端子電極群所包含之第2及第4端子電極5A、5B、9之任一個。因此，將第1端子電極群(第1及第3端子電極3A、3B、7)與第2端子電極群(第2及第4端子電極5A、5B、9)連接於不同極性時，於沿著積層體1之側面環繞之方向上觀察，交替配置有連接於不同極性之端子電極。藉此，與沿著積層體1之側面環繞之方向相鄰接之引出導體中，流通有互為反向之電流。其結果因該等電流而產生之磁場相互抵消，於該積層電容器C2中使等效串聯電感降低。

以此，積層電容器C2能夠謀求降低等效串聯電感，並且謀求遍及寬頻帶之低阻抗化。又，本實施形態中，第3內部電極25與第4內部電極27配置為於積層體1之積層方向上互不相鄰。即，第3內部電極25與第4內部電極27配置為，第1及第2內部電極21、23之雙方或者任一方位於其之間。

以上，詳細說明本發明之較佳實施形態，本發明並非限於上述實施形態。例如，介電體層10之積層數、第1與第2內部電極21、23之積層數、以及第3與第4內部電極25、27之積層數，並非限於上述實施形態所揭示之數目。又，端子電極3A~3D、5A~5D、7、9的數目亦不限於上述實施形態之數目。第1及第2端子電極為2個以上即可，而第3及第4端子電極為1個以上即可。而且第1電容器部11及第2電容器部13於積層方向之位置，並非限於上述實施形態之位置。又，第1電容器部11所含有之第1內部電極21的數目與第2內部電極23之數目，亦可不必相等。而且第2電容器部13所含有之第3內部電極25之數目與第4內部電極27之數目，亦可不必相等。又，積層體1之形狀不限於長方體。

從本發明之上述揭示可知，顯然可以各種方式對其進行改變。該等改變並未認為脫離本發明之宗旨與範圍，並且顯然對於熟悉此項技術者而言，所有該等改變均應包含於以下請求項之範圍內。

1．．．積層體

1a．．．第1側面

1b．．．第2側面

1c．．．第3側面

1d．．．第4側面

3A、3B、3C、3D．．．第1端子電極

5A、5B、5C、5D．．．第2端子電極

7．．．第3端子電極

9．．．第4端子電極

10．．．介電體層

11．．．第1電容器部

13．．．第2電容器部

21．．．第1內部電極

23．．．第2內部電極

25．．．第3內部電極

27．．．第4內部電極

31A、31B、31C、31D、33A、33B、33C、33D、35、37．．．引出導體

C1、C2．．．積層電容器

圖1係第1實施形態之積層電容器之立體圖。

圖2係第1實施形態之積層電容器所含有的積層體之分解立體圖。

圖3係第1實施形態之積層電容器之等效電路圖。

圖4係表示與第1實施形態之積層電容器頻率相關之阻抗特性圖。

圖5係第2實施形態之積層電容器之立體圖。

圖6係第2實施形態之積層電容器所含有的積層體之分解立體圖。

1．．．積層體

10．．．介電體層

11．．．第1電容器部

13．．．第2電容器部

21．．．第1內部電極

23．．．第2內部電極

25．．．第3內部電極

27．．．第4內部電極

31A．．．引出導體

31B．．．引出導體

31C．．．引出導體

31D．．．引出導體

33A．．．引出導體

33B．．．引出導體

33C．．．引出導體

33D．．．引出導體

35．．．引出導體

37．．．引出導體

Claims (3)

1. 一種積層電容器，具備將多個介電體層與多個內部電極交替積層之積層體，以及形成於該積層體側面上之多個端子電極群，其特徵在於，上述積層體具有第1電容器部與第2電容器部，該第1電容器部包含多個第1及第2內部電極，作為上述多個內部電極，而該第2電容器部包含第3及第4內部電極，作為上述多個內部電極；上述多個端子電極群具有第1端子電極群與第2端子電極群，該第1端子電極群包含多個第1端子電極與第3端子電極，而該第2端子電極群包含多個第2端子電極與第4端子電極；上述多個第1及第2端子電極相互電性絕緣，上述第3及第4端子電極相互電性絕緣；上述多個第1內部電極分別經由引出導體，電性連接於上述多個第1端子電極之任一個，並且上述多個第1端子電極分別電性連接於上述多個第1內部電極之至少1個；上述多個第2內部電極分別經由引出導體，電性連接於上述多個第2端子電極之任一個，並且上述多個第2端子電極分別電性連接於上述多個第2內部電極之至少1個；上述第3內部電極經由引出導體，電性連接於上述第3端子電極；上述第4內部電極經由引出導體，電性連接於上述第4端子電極；上述第1端子電極群所包含之上述第1及第3端子電極之任一個，與上述第2端子電極群所包含之第2及第4端子電極之任一個，沿著上述積層體側面環繞之方向，交替配置於上述積層體側面上；並且上述第1電容器部之靜電電容與上述第2電容器部之靜電電容不同。
2. 一種積層電容器，具備將多個介電體層與多個內部電極交替積層所成之大致長方體狀積層體；以及形成於該積層體側面上之多個端子電極，其特徵在於，上述多個端子電極包含：相互電性絕緣之第1及第2端子電極各4個；以及相互電性絕緣之第3及第4端子電極；上述大致長方體狀積層體具有：與上述積層體之積層方向平行且相互對向之第1及第2側面；以及與上述積層體之積層方向平行且相互對向之第3及第4側面；於上述第1側面上，從上述第4側面朝向上述第3側面之方向上，依次交替配置有上述4個第1及第2端子電極中各2個第1及第2端子電極；於上述第2側面上，從上述第4側面朝向上述第3側面之方向上，依次交替配置有上述4個第1及第2端子電極中，除配置於上述第1側面之上述2個第1及第2端子電極以外之剩餘第1及第2端子電極各2個；於上述第3側面上，配置有上述第3端子電極；於上述第4側面上，配置有上述第4端子電極；上述積層體具有第1電容器部與第2電容器部，該第1電容器部包含上述多個第1及第2內部電極，作為上述多個內部電極，而該第2電容器部包含第3及第4內部電極，作為上述多個內部電極；上述多個第1內部電極分別經由引出導體，電性連接於上述4個第1端子電極之任一個，並且上述4個第1端子電極分別電性連接於上述多個第1內部電極之至少1個；上述多個第2內部電極分別經由引出導體，電性連接於上述4個第2端子電極之任一個，並且上述4個第2端子電極分別電性連接於上述多個第2內部電極之至少1個；上述第3內部電極經由引出導體，電性連接於上述第3端子電極；上述第4內部電極經由引出導體，電性連接於上述第4端子電極；上述第1電容器部之靜電電容與上述第2電容器部之靜電電容不同。
3. 如請求項1或2之積層電容器，其中上述第2電容器部之靜電電容小於上述第1電容器部之靜電電容。