WO2018198600A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2018198600A1
WO2018198600A1 PCT/JP2018/010973 JP2018010973W WO2018198600A1 WO 2018198600 A1 WO2018198600 A1 WO 2018198600A1 JP 2018010973 W JP2018010973 W JP 2018010973W WO 2018198600 A1 WO2018198600 A1 WO 2018198600A1
Authority
WO
WIPO (PCT)
Prior art keywords
outer peripheral
peripheral surface
terminals
electronic component
disposed
Prior art date
Application number
PCT/JP2018/010973
Other languages
English (en)
French (fr)
Inventor
智史 浅田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to TW107113730A priority Critical patent/TWI675386B/zh
Publication of WO2018198600A1 publication Critical patent/WO2018198600A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • This disclosure relates to a rectangular parallelepiped electronic component.
  • Patent document 1 discloses a rectangular parallelepiped electronic component.
  • This electronic component includes first and second external electrodes disposed on first and second outer peripheral surfaces facing each other.
  • the first and second external electrodes are respectively disposed in regions facing each other on the first and second outer peripheral surfaces.
  • the opposing area between the electrodes increases, so the first and second external electrodes They may be capacitively coupled to each other, leading to isolation degradation (increase in signal leakage).
  • the degree of capacitive coupling between the electrodes is proportional to the opposing area between the electrodes and inversely proportional to the distance between the electrodes.
  • the present disclosure has been made in view of the above problems, and an object of the present disclosure is to provide isolation in an electronic component including first and second external electrodes disposed on first and second outer peripheral surfaces facing each other. It is to suppress the deterioration.
  • An electronic component is a rectangular parallelepiped electronic component having a first outer peripheral surface and a second outer peripheral surface facing each other, and each includes a first portion disposed on the first outer peripheral surface. And a plurality of first external electrodes that do not have a second portion disposed on the second outer peripheral surface, and at least one second external electrode that has the second portion and does not have the first portion. At least a part of the first portion of each first external electrode is disposed in a region outside the region facing the second portion of the second external electrode on the first outer peripheral surface. At least a part of the second portion of the second external electrode is disposed in a region on the second outer peripheral surface that is out of any of the plurality of regions that respectively face the first portions of the plurality of first external electrodes.
  • each of the plurality of first external electrodes and the second external electrode are compared with the case where all of the first portions of the first external electrodes and all of the second portions of the second external electrodes are disposed in regions facing each other. Since the area facing the electrode is reduced, the degree of capacitive coupling between the first and second external electrodes can be reduced. As a result, it is possible to suppress deterioration of isolation in the electronic component including the first and second external electrodes disposed on the first and second outer peripheral surfaces facing each other.
  • the electronic component includes a plurality of second external electrodes. At least a part of the first portion of each first external electrode is arranged in a region on the first outer peripheral surface that is out of any of the plurality of regions that respectively face the second portions of the plurality of second external electrodes. At least a part of the second portion of each second external electrode is arranged in a region on the second outer peripheral surface that is out of any of the plurality of regions that respectively face the first portions of the plurality of first external electrodes.
  • the electronic component includes a plurality of first external electrodes and a plurality of second external electrodes, capacitive coupling between each of the plurality of first external electrodes and each of the plurality of second external electrodes is performed. Can be suppressed.
  • each first external electrode is from any of the plurality of regions respectively facing the second portions of the plurality of second external electrodes on the first outer peripheral surface. Arranged in the deviated area. All of the second portions of the respective second external electrodes are arranged in a region outside the plurality of regions respectively opposed to the first portions of the plurality of first external electrodes on the second outer peripheral surface.
  • each of the plurality of first external electrodes is compared with a case in which a part of the first part of each first external electrode and a part of the second part of each second external electrode are arranged in regions that do not face each other. Since the facing area with each of the plurality of second external electrodes is further reduced (becomes 0), the degree of capacitive coupling between the first and second external electrodes can be further reduced.
  • the electronic component is connected to a third outer peripheral surface connected to the first outer peripheral surface and the second outer peripheral surface, to the first outer peripheral surface and the second outer peripheral surface, and And a third outer peripheral surface opposite to the third outer peripheral surface.
  • the distance between the first outer peripheral surface and the second outer peripheral surface is shorter than the distance between the third outer peripheral surface and the fourth outer peripheral surface.
  • the distance between the first and second outer peripheral surfaces is shorter than the distance between the third and fourth outer peripheral surfaces, and the degree of capacitive coupling between the first and second external electrodes increases accordingly.
  • at least a part of the first part of each first external electrode and at least a part of the second part of the second external electrode are arranged in regions that do not face each other.
  • the electronic component includes a third external electrode having a third portion arranged on the third outer peripheral surface and a fourth external electrode having a fourth portion arranged on the fourth outer peripheral surface.
  • a third external electrode having a third portion arranged on the third outer peripheral surface and a fourth external electrode having a fourth portion arranged on the fourth outer peripheral surface.
  • At least a portion of the third portion of the third external electrode is disposed in a region outside the region facing the fourth portion of the fourth external electrode on the third outer peripheral surface.
  • At least a portion of the fourth portion of the fourth external electrode is disposed in a region outside the region facing the third portion of the third external electrode on the fourth outer peripheral surface.
  • At least a part of the third part of the third external electrode and at least a part of the fourth part of the fourth external electrode are also arranged in regions that do not face each other. Therefore, in addition to capacitive coupling between the first and second external electrodes, capacitive coupling between the third and fourth external electrodes can be suppressed.
  • the electronic component includes a third external electrode having a third portion disposed on the third outer peripheral surface, and a fourth external electrode having a fourth portion disposed on the fourth outer peripheral surface.
  • the third portion of the third external electrode is disposed in a region closer to the electrode having the greater distance from the third outer peripheral surface of the first external electrode and the second external electrode than the center of the third outer peripheral surface.
  • the fourth portion of the fourth external electrode is disposed in a region closer to the electrode having the greater distance from the fourth outer peripheral surface of the first external electrode and the second external electrode than the center of the fourth outer peripheral surface. .
  • the third portion of the third external electrode is closer to the electrode having the greater distance from the third outer peripheral surface of the first and second external electrodes than the center of the third outer peripheral surface. Placed in the area. Accordingly, the distance between the third external electrode and the electrode having the smaller distance between the third outer peripheral surface and the third external electrode is ensured as compared with the case where the third external electrode is arranged at the center of the third outer peripheral surface. Therefore, it is possible to suppress the deterioration of isolation between the electrode having the smaller distance between the third external electrode and the third outer peripheral surface.
  • the fourth portion of the fourth external electrode is disposed in a region closer to the electrode having the greater distance from the fourth outer peripheral surface of the first and second external electrodes than the center of the fourth outer peripheral surface.
  • FIG. 1 is an external perspective view of an electronic component 1 according to the present embodiment.
  • the electronic component 1 is formed in a rectangular parallelepiped shape by stacking a plurality of rectangular dielectrics.
  • the stacking direction of the dielectric (the height direction of the electronic component 1) is the Z-axis direction.
  • the long side (width) direction of the electronic component 1 is defined as the X-axis direction.
  • the short side (depth) direction of the electronic component 1 is defined as the Y-axis direction.
  • the X axis, the Y axis, and the Z axis are orthogonal to each other.
  • the electronic component 1 has a rectangular parallelepiped shape, and has six outer peripheral surfaces, that is, a top surface UF and a bottom surface BF that are parallel to the XY plane and face each other, and a first that is parallel to the ZX plane and faces each other. It has a side surface SA and a second side surface SB, and a third side surface SC and a fourth side surface SD that are parallel to the YZ plane and face each other.
  • the electronic component 1 includes terminals (external electrodes) P1 to P8 configured to be connectable to external devices.
  • Terminals P1 to P8 are an input port for inputting a high-frequency signal from an external device, an output port for outputting a high-frequency signal to an external device, a ground port terminated with a predetermined resistance value, and a ground port connected to a ground potential Used as such.
  • Each of the terminals P1 to P3 (first external electrode) is provided across the top surface UF, the first side surface SA, and the bottom surface BF.
  • Each of the terminals P4 to P6 (second external electrode) is provided across the top surface UF, the second side surface SB, and the bottom surface BF.
  • the terminal P7 (third external electrode) is provided across the top surface UF, the third side surface SC, and the bottom surface BF.
  • the terminal P8 (fourth external electrode) is provided across the top surface UF, the fourth side surface SD, and the bottom surface BF.
  • the shapes of the terminals P1 to P8 are substantially the same will be described, but the shapes of the terminals P1 to P8 are not necessarily the same.
  • some of the terminals P1 to P8 may have different X-axis widths than the remaining X-axis widths.
  • each of the terminals P1 to P8 may not have a portion arranged on at least one of the upper surface UF and the bottom surface BF. That is, each of the terminals P1 to P3 (first external electrode) has at least a portion disposed on the first side surface SA (more specifically, a portion extending from the upper side to the lower side of the first side surface SA). What is necessary is just to have no part arrange
  • the terminal P7 has at least a portion (more specifically, a portion extending from the upper side to the lower side in the third side surface SC) disposed on the third side surface SC, and is provided on the fourth side surface SD. What is necessary is just to have no part to be arranged.
  • the terminal P8 has at least a portion (more specifically, a portion extending from the upper side to the lower side in the fourth side surface SD) arranged on the fourth side surface SD, and is on the third side surface SC. What is necessary is just to have no part to be arranged.
  • a portion disposed on the first side surface SA of the terminal P1 “a portion disposed on the first side surface SA of the terminal P2”, and “a first side surface SA of the terminal P3”
  • the “placed portion” is also simply referred to as “terminal P1”, “terminal P2”, and “terminal P3”, respectively.
  • “Parts disposed on the second side surface SB of the terminal P4”, “parts disposed on the second side surface SB of the terminal P5”, and “portions disposed on the second side surface SB of the terminal P6” are simply referred to as “terminals”. Also referred to as “P4”, “terminal P5”, and “terminal P6”.
  • the “portion disposed on the third side surface SC of the terminal P7” and the “portion disposed on the fourth side surface SD of the terminal P8” are also simply referred to as “terminal P7” and “terminal P8”, respectively.
  • FIG. 2 is a cross-sectional view of the electronic component 1 cut along a plane parallel to the XY plane.
  • the distance between the first side surface SA and the second side surface SB facing each other is a length LY in the short side direction (Y-axis direction) of the electronic component 1.
  • the distance between the third side surface SC and the fourth side surface SD facing each other is the length LX in the long side direction (X-axis direction) of the electronic component 1.
  • regions where the terminals P1 to P3 are respectively projected onto the second side surface SB along the Y-axis direction are shown as facing regions 11 to 13 facing the terminals P1 to P3 on the second side surface SB, respectively.
  • regions where the terminals P4 to P6 are respectively projected on the first side surface SA along the Y-axis direction are shown as regions 14 to 16 facing the terminals P4 to P6 on the first side surface SA.
  • a region where the terminal P8 is projected on the third side surface SC along the X-axis direction is shown as a region 18 facing the terminal P8 on the third side surface SC.
  • a region where the terminal P7 is projected on the fourth side surface SD along the X-axis direction is shown as a region 17 facing the terminal P7 on the fourth side surface SD.
  • the terminals P1 to P3 are arranged on the first side surface SA.
  • the terminals P4 to P6 are disposed on the second side surface SB that faces the first side surface SA.
  • the terminal P7 is disposed on the third side surface SC.
  • the terminal P8 is disposed on the fourth side surface SD facing the third side surface SC.
  • the terminals P1 to P3 are respectively disposed in the facing regions 14 to 16 facing the terminals P4 to P6 on the first side surface SA, the facing area between each of the terminals P1 to P3 and each of the terminals P4 to P6 increases. For this reason, capacitive coupling occurs between the terminals facing each other, which may lead to deterioration of isolation.
  • the terminal P7 is disposed in the region 18 facing the terminal P8 on the third side surface SC, the opposing terminals P7 and P8 are capacitively coupled to each other, which may lead to deterioration of isolation.
  • the degree of capacitive coupling between the opposing terminals is proportional to the opposing area between the terminals and inversely proportional to the distance between the terminals.
  • the distance between the terminals (the length LY in the short side direction, or Since the length LX) in the long side direction is shortened and the capacitive coupling between the terminals is further increased, there is a concern that the isolation is further deteriorated.
  • the distance LY between the first side surface SA and the second side surface SB is shorter than the distance LX between the third side surface SC and the fourth side surface SD, and accordingly, the degree of capacitive coupling between the terminals P1 to P3 and the terminals P4 to P6. There is a concern that it will become larger.
  • the terminals P1 to P3 are arranged in a region that is out of any of the regions 14 to 16 facing the terminals P4 to P6 on the first side surface SA.
  • the terminals P4 to P6 are arranged in a region outside any of the regions 11 to 13 facing the terminals P1 to P3 on the second side surface SB.
  • terminals P1 to P3 first external electrodes
  • terminals P4 to P6 second external electrodes
  • the facing area between the terminals P1 to P3 and the terminals P4 to P6 becomes 0, the degree of capacitive coupling between each of the terminals P1 to P3 and each of the terminals P4 to P6 can be suppressed to a very small value.
  • the terminal P7 is arranged in a region outside the region 18 facing the terminal P8 on the third side surface SC.
  • the terminal P8 is disposed in a region outside the region 17 facing the terminal P7 on the fourth side surface SD. Therefore, in addition to the capacitive coupling degree between each of the terminals P1 to P3 and each of the terminals P4 to P6, capacitive coupling between the terminals P7 and P8 can be suppressed.
  • the terminal P7 is disposed in a region closer to the terminal P1 than the center CL3 on the third side surface SC.
  • the terminals P1 to P3 (first external electrode) and the terminals P4 to P6 (second external electrode) are arranged in regions that do not face each other, so that the third side surface SC and the terminal P4 (second external electrode) are arranged.
  • the distance to the electrode) is smaller than the distance between the third side surface SC and the terminal P1 (first external electrode).
  • the terminal P7 is disposed at the center CL3 on the third side surface SC, the distance between the terminal P7 and the terminal P4 cannot be secured, and there is a concern that the isolation between the terminal P7 and the terminal P4 deteriorates. . Therefore, in the present embodiment, the terminal P7 is disposed in a region closer to the terminal P1 having a larger distance from the third side SC of the terminals P1 and P4 than the center CL3 of the third side SC. The Thereby, the distance between the terminal P7 and the terminal P4 is ensured as compared with the case where the terminal P7 is arranged at the center CL3 on the third side surface SC. Therefore, it is possible to suppress the deterioration of isolation between the terminal P7 and the terminal P4.
  • the terminal P8 is connected to the terminal P6 having a larger distance from the terminal P3 and the fourth side surface SD among the terminals P6 than the center CL4 in the fourth side surface SD. Arranged in the near area. Thereby, the distance between the terminal P8 and the terminal P3 is ensured as compared with the case where the terminal P8 is arranged at the center CL4 in the fourth side surface SD. Therefore, it is possible to suppress the deterioration of isolation between the terminal P8 and the terminal P3.
  • the terminals P1 to P3 disposed on the first side surface SA and the terminals P4 to P6 disposed on the second side surface SB facing the first side surface SA are both. These are arranged so as not to face each other (the facing area becomes 0). Thereby, the capacitive coupling degree between each of the terminals P1 to P3 and each of the terminals P4 to P6 can be suppressed to a very small value.
  • the terminal P7 disposed on the third side surface SC and the terminal P8 disposed on the fourth side surface SD do not face each other (the facing area becomes 0). Placed in. Thereby, the capacitive coupling degree of the terminal P7 and the terminal P8 can also be suppressed to a very small value.
  • the terminals P7 and P8 are disposed on the third side surface SC and the fourth side surface SD, respectively, but may not include at least one of the terminals P7 and P8.
  • FIG. 3 is an example of a cross-sectional view when the electronic component 1A according to the first modification is cut along a plane parallel to the XY plane.
  • An electronic component 1A according to Modification 1 is obtained by removing the terminals P7 and P8 from the electronic component 1 according to the above-described embodiment.
  • terminals P1 to P3 and the terminals P4 to P6 are arranged so as not to face each other as in the electronic component 1 according to the present embodiment described above, each of the terminals P1 to P3 and the terminal The degree of capacitive coupling with each of P4 to P6 can be suppressed to a very small value.
  • each of the terminals P1 to P3 is disposed in a region that is out of any of the opposing regions 14 to 16, and only a part of each of the terminals P4 to P6 is from any of the opposing regions 11 to 13. May be arranged in a region outside.
  • FIG. 4 is an example of a cross-sectional view when the electronic component 1B according to Modification 2 is cut along a plane parallel to the XY plane.
  • the electronic component 1B according to the second modification differs from the electronic component 1 according to the above-described embodiment only in the arrangement of the terminals P1 to P6.
  • the terminals P1 are arranged in areas outside the opposing areas 14 to 16, but the remaining part is included in the opposing area 14 and the terminals P4 Is facing. Most of the terminal P4 is disposed in a region outside the facing regions 11 to 13, but the remaining part is included in the facing region 11 and faces the terminal P1.
  • the arrangement relationship between the terminals P2 and P5 and the arrangement relationship between the terminals P3 and P6 are the same as the arrangement relationship between the terminals P1 and P4.
  • all of the terminals P1 to P3 are all included in any of the opposing regions 14 to 16, and all of the terminals P4 to P6 are all included in any of the opposing regions 11 to 13.
  • the capacity of the capacitive coupling between the terminals P1 to P3 and the terminals P4 to P6 can be reduced.
  • the example in which the three terminals P1 to P3 are arranged on the first side surface SA and the three terminals P4 to P6 are arranged on the second side surface SB has been described.
  • the number of terminals arranged on the first side surface SA and the number of terminals arranged on the second side surface SB are not limited to three, and may be one or two. There may be four or more.
  • the terminals P1 to P3 disposed on the first side surface SA and the terminals P4 to P6 disposed on the second side surface SB are merely disposed so as not to face each other.
  • the terminal P7 arranged on the third side surface SC and the terminal P8 arranged on the fourth side surface SD are arranged so as not to face each other.
  • the terminal P7 disposed on the third side surface SC and the terminal P8 disposed on the fourth side surface SD may be disposed to face each other.
  • FIG. 5 is an example of a cross-sectional view when the electronic component 1C according to the third modification is cut along a plane parallel to the XY plane.
  • the electronic component 1C according to the third modification is obtained by removing the terminals P3, P5, and P6 from the electronic component 1 according to the above-described embodiment, and further changing the arrangement of the terminals P1, P2, P4, P7, and P8. is there.
  • the distance LY between the first side surface SA and the second side surface SB is shorter than the distance LX between the third side surface SC and the fourth side surface SD, and accordingly, the degree of capacitive coupling between the terminals P1, P2 and the terminal P4 is increased. Is concerned. Therefore, in the electronic component 1C according to the third modification, as shown in FIG. 5, the terminals P1 and P2 arranged on the first side surface SA are arranged in a region away from the facing region 14 and arranged on the second side surface SB.
  • the terminal P4 to be connected is disposed in a region outside the opposing regions 11 and 12. Thereby, the capacitive coupling degree between the terminals P1, P2 and the terminal P4 can be suppressed to a very small value.
  • the distance LX between the third side surface SC and the fourth side surface SD is longer than the distance LY between the first side surface SA and the second side surface SB, and even if the terminal P7 and the terminal P8 face each other, It is assumed that the capacitive coupling degree is a small value. Further, the third side surface SC and the fourth side surface SD are smaller in width than the first side surface SA and the second side surface SB, and the area where the terminals can be arranged is narrow.
  • the terminal P7 disposed on the third side surface SC is disposed in the facing region 18, and the terminal P8 disposed on the fourth side surface SD is opposed.
  • region 17 Arranged in region 17.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

電子部品（１）は、第１側面（ＳＡ）に配置される複数の端子（Ｐ１～Ｐ３）と、第１側面（ＳＡ）と対向する第２側面（ＳＢ）に配置される複数の端子（Ｐ４～Ｐ６）とを備える。第１側面（ＳＡ）に配置される複数の端子（Ｐ１～Ｐ３）は、第１側面（ＳＡ）における、第２側面（ＳＢ）に配置される複数の端子（Ｐ４～Ｐ６）との対向領域（１４～１６）のいずれもから外れた領域に配置される。第２側面（ＳＢ）に配置される複数の端子（Ｐ４～Ｐ６）は、第２側面（ＳＢ）における、第１側面（ＳＡ）に配置される複数の端子（Ｐ１～Ｐ３）との対向領域（１１～１３）のいずれもから外れた領域に配置される。

Description

電子部品
　本開示は、直方体状の電子部品に関する。
　国際公開ＷＯ２０１２／１２４３７４号パンフレット（特許文献１）には、直方体状の電子部品が開示されている。この電子部品においては、互いに対向する第１、第２外周面にそれぞれ配置される第１、第２外部電極を備える。第１、第２外部電極は、第１、第２外周面における、互いに対向する領域にそれぞれ配置されている。
国際公開ＷＯ２０１２／１２４３７４号パンフレット
　しかしながら、特許文献１に開示された電子部品のように、第１、第２外部電極が互いに対向する領域に配置されていると、電極同士の対向面積が大きくなるため第１、第２外部電極同士で容量結合してしまい、アイソレーションの劣化（信号漏れの増加）につながる恐れがある。特に、電極同士の容量結合度は電極同士の対向面積に比例し電極間の距離に反比例するところ、電子部品の小型化が進むと、電極間の距離（第１、第２外周面間の距離）が短くなり電極同士の容量結合度がさらに大きくなるため、アイソレーションがさらに劣化することが懸念される。
　本開示は上記の問題に鑑みてなされたものであって、その目的は、互いに対向する第１、第２外周面にそれぞれ配置される第１、第２外部電極を備える電子部品において、アイソレーションの劣化を抑制することである。
　（１）　本開示による電子部品は、互いに対向する第１外周面および第２外周面を有する直方体状の電子部品であって、各々が第１外周面上に配置される第１部分を有しかつ第２外周面上に配置される第２部分を有さない複数の第１外部電極と、第２部分を有しかつ第１部分を有さない少なくとも１つの第２外部電極とを備える。各第１外部電極の第１部分の少なくとも一部は、第１外周面における、第２外部電極の第２部分と対向する領域から外れた領域に配置される。第２外部電極の第２部分の少なくとも一部は、第２外周面における、複数の第１外部電極の第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される。
　上記構成によれば、各第１外部電極の第１部分の少なくとも一部および第２外部電極の第２部分の少なくとも一部は、互いに対向しない領域に配置される。そのため、各第１外部電極の第１部分の全部および第２外部電極の第２部分の全部が互いに対向する領域に配置される場合に比べて、複数の第１外部電極の各々と第２外部電極との対向面積が小さくなるため、第１、第２外部電極同士の容量結合度を小さくすることができる。その結果、互いに対向する第１、第２外周面にそれぞれ配置される第１、第２外部電極を備える電子部品において、アイソレーションの劣化を抑制することができる。
　（２）　ある実施の形態においては、電子部品は、複数の第２外部電極を備える。各第１外部電極の第１部分の少なくとも一部は、第１外周面における、複数の第２外部電極の第２部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される。各第２外部電極の第２部分の少なくとも一部は、第２外周面における、複数の第１外部電極の第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される。
　上記構成によれば、電子部品が複数の第１外部電極および複数の第２外部電極を備える場合においても、複数の第１外部電極の各々と複数の第２外部電極の各々との容量結合を抑制することができる。
　（３）　ある実施の形態においては、各第１外部電極の第１部分の全部が、第１外周面における、複数の第２外部電極の第２部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される。各第２外部電極の第２部分の全部が、第２外周面における、複数の第１外部電極の第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される。
　上記構成によれば、各第１外部電極の第１部分の全部および各第２外部電極の第２部分の全部が、互いに対向しない領域に配置される。そのため、各第１外部電極の第１部分の一部および各第２外部電極の第２部分の一部が互いに対向しない領域に配置される場合に比べて、複数の第１外部電極の各々と複数の第２外部電極の各々との対向面積がさらに小さくなる（０になる）ため、第１、第２外部電極同士の容量結合度をより小さくすることができる。
　（４）　ある実施の形態においては、電子部品は、第１外周面と第２外周面とに接続される第３外周面と、第１外周面と第２外周面とに接続され、かつ第３外周面と対向する第４外周面とをさらに有する。第１外周面と第２外周面との距離は、第３外周面と第４外周面との距離よりも短い。
　上記構成によれば、第１、第２外周面間の距離は第３、第４外周面間の距離よりも短く、その分、第１、第２外部電極間の容量結合度が大きくなることが懸念される。しかしながら、上記構成によれば、各第１外部電極の第１部分の少なくとも一部および第２外部電極の第２部分の少なくとも一部は互いに対向しない領域に配置される。これにより、複数の第１外部電極の各々と第２外部電極との対向面積が小さくなるため、第１、第２外部電極同士の容量結合度が大きくなることを抑制することができる。
　（５）　ある実施の形態においては、電子部品は、第３外周面に配置される第３部分を有する第３外部電極と、第４外周面に配置される第４部分を有する第４外部電極とを備える。第３外部電極の第３部分の少なくとも一部分は、第３外周面における、第４外部電極の第４部分と対向する領域から外れた領域に配置される。第４外部電極の第４部分の少なくとも一部分は、第４外周面における、第３外部電極の第３部分と対向する領域から外れた領域に配置される。
　上記構成によれば、第３外部電極の第３部分の少なくとも一部および第４外部電極の第４部分の少なくとも一部も、互いに対向しない領域に配置される。そのため、第１、第２外部電極同士の容量結合に加えて、第３、第４外部電極同士の容量結合をも抑制することができる。
　（６）　ある実施の形態においては、電子部品は、第３外周面に配置される第３部分を有する第３外部電極と、第４外周面に配置される第４部分を有する第４外部電極とを備える。第３外部電極の第３部分は、第３外周面における中央よりも、第１外部電極および第２外部電極のうちの第３外周面との距離が大きい方の電極に近い領域に配置される。第４外部電極の第４部分は、第４外周面における中央よりも、第１外部電極および第２外部電極のうちの第４外周面との距離が大きい方の電極に近い領域に配置される。
　上記構成によれば、第１、第２外部電極を互いに対向しない領域に配置したことによって、第３外周面と第１外部電極との距離と、第３外周面と第２外部電極と距離とが不均衡になることが想定される。そのため、仮に、第３外部電極を第３外周面における中央に配置すると、第３外部電極と、第１、第２外部電極のうちの第３外周面との距離が小さい方の電極との距離が確保されず、第３外部電極と上記第３外周面との距離が小さい方の電極との間でアイソレーションが劣化することが懸念される。
　そこで、上記構成においては、第３外部電極の第３部分が、第３外周面における中央よりも、第１、第２外部電極のうちの第３外周面との距離が大きい方の電極に近い領域に配置される。これにより、第３外部電極を第３外周面における中央に配置する場合に比べて、第３外部電極と上記第３外周面との距離が小さい方の電極との距離が確保される。そのため、第３外部電極と上記第３外周面との距離が小さい方の電極との間でアイソレーションが劣化することを抑制することができる。
　同様に、第４外部電極の第４部分が、第４外周面における中央よりも、第１、第２外部電極のうちの第４外周面との距離が大きい方の電極に近い領域に配置される。これにより、第４外部電極を第４外周面における中央に配置する場合に比べて、第４外部電極と、第１、第２外部電極のうちの第４外周面との距離が小さい方の電極との距離が確保される。そのため、第４外部電極と上記第４外周面との距離が小さい方の電極との間でアイソレーションが劣化することを抑制することができる。
　本開示によれば、互いに対向する第１、第２外周面にそれぞれ配置される第１、第２外部電極を備える電子部品において、アイソレーションの劣化を抑制することができる。
電子部品の外観斜視図である。 電子部品の断面図（その１）である。 電子部品の断面図（その２）である。 電子部品の断面図（その３）である。 電子部品の断面図（その４）である。
　以下、図面を参照しつつ、実施の形態について説明する。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。
　図１は、本実施の形態による電子部品１の外観斜視図である。電子部品１は、複数の長方形状の誘電体を積層することによって直方体状に形成される。以下では、誘電体の積層方向（電子部品１の高さ方向）をＺ軸方向とする。電子部品１の長辺（幅）方向をＸ軸方向とする。電子部品１の短辺（奥行）方向をＹ軸方向とする。Ｘ軸、Ｙ軸、およびＺ軸は互いに直交している。
　図１に示されるように、電子部品１は、直方体状であり、６つの外周面、すなわち、ＸＹ平面と平行で互いに対向する上面ＵＦおよび底面ＢＦと、ＺＸ平面と平行で互いに対向する第１側面ＳＡおよび第２側面ＳＢと、ＹＺ平面と平行で互いに対向する第３側面ＳＣおよび第４側面ＳＤとを有する。
　電子部品１は、外部の機器と接続可能に構成される端子（外部電極）Ｐ１～Ｐ８を備える。端子Ｐ１～Ｐ８は、外部の機器から高周波信号が入力される入力ポート、外部の機器に高周波信号を出力する出力ポート、所定の抵抗値で終端される接地ポート、接地電位に接続される接地ポートなどとして用いられる。
　端子Ｐ１～Ｐ３の各々（第１外部電極）は、上面ＵＦ、第１側面ＳＡ、および底面ＢＦに亘って設けられている。端子Ｐ４～Ｐ６の各々（第２外部電極）は、上面ＵＦ、第２側面ＳＢ、および底面ＢＦに亘って設けられている。端子Ｐ７（第３外部電極）は、上面ＵＦ、第３側面ＳＣ、および底面ＢＦに亘って設けられている。端子Ｐ８（第４外部電極）は、上面ＵＦ、第４側面ＳＤ、および底面ＢＦに亘って設けられている。
　なお、本実施の形態においては、端子Ｐ１～Ｐ８の形状がほぼ同じである例について説明するが、端子Ｐ１～Ｐ８の形状は必ずしも同じでなくてもよい。たとえば、端子Ｐ１～Ｐ８のうちの一部のＸ軸方向の幅が残部のＸ軸方向の幅と異なるものであってもよい。
　また、各端子Ｐ１～Ｐ８は、上面ＵＦおよび底面ＢＦの少なくとも一方に配置される部分を有しないものであってもよい。すなわち、端子Ｐ１～Ｐ３の各々（第１外部電極）は、少なくとも第１側面ＳＡに配置される部分（より詳しくは、第１側面ＳＡにおける上辺から下辺に亘って延在する部分）を有し、第２側面ＳＢに配置される部分を有しないものであればよい。端子Ｐ４～Ｐ６の各々（第２外部電極）は、少なくとも第２側面ＳＢに配置される部分（より詳しくは、第２側面ＳＢにおける上辺から下辺に亘って延在する部分）を有し、第１側面ＳＡに配置される部分を有しないものであればよい。端子Ｐ７（第３外部電極）は、少なくとも第３側面ＳＣに配置される部分（より詳しくは、第３側面ＳＣにおける上辺から下辺に亘って延在する部分）を有し、第４側面ＳＤに配置される部分を有しないものであればよい。端子Ｐ８（第４外部電極）は、少なくとも第４側面ＳＤに配置される部分（より詳しくは、第４側面ＳＤにおける上辺から下辺に亘って延在する部分）を有し、第３側面ＳＣに配置される部分を有しないものであればよい。
　以下では、説明を簡略化するために、「端子Ｐ１の第１側面ＳＡに配置される部分」、「端子Ｐ２の第１側面ＳＡに配置される部分」、「端子Ｐ３の第１側面ＳＡに配置される部分」を、それぞれ単に「端子Ｐ１」、「端子Ｐ２」、「端子Ｐ３」とも記載する。「端子Ｐ４の第２側面ＳＢに配置される部分」、「端子Ｐ５の第２側面ＳＢに配置される部分」、「端子Ｐ６の第２側面ＳＢに配置される部分」を、それぞれ単に「端子Ｐ４」、「端子Ｐ５」、「端子Ｐ６」とも記載する。「端子Ｐ７の第３側面ＳＣに配置される部分」、「端子Ｐ８の第４側面ＳＤに配置される部分」を、それぞれ単に「端子Ｐ７」、「端子Ｐ８」とも記載する。
　図２は、電子部品１をＸＹ平面と平行な面で切断した場合の断面図である。互いに対向する第１側面ＳＡと第２側面ＳＢとの距離は、電子部品１の短辺方向（Ｙ軸方向）の長さＬＹである。互いに対向する第３側面ＳＣと第４側面ＳＤとの距離は、電子部品１の長辺方向（Ｘ軸方向）の長さＬＸである。
　図２においては、端子Ｐ１～Ｐ３がＹ軸方向に沿って第２側面ＳＢにそれぞれ投影された領域が、第２側面ＳＢにおける端子Ｐ１～Ｐ３との対向領域１１～１３としてそれぞれ示されている。同様に、端子Ｐ４～Ｐ６がＹ軸方向に沿って第１側面ＳＡにそれぞれ投影された領域が、第１側面ＳＡにおける端子Ｐ４～Ｐ６との対向領域１４～１６として示されている。端子Ｐ８がＸ軸方向に沿って第３側面ＳＣに投影された領域が、第３側面ＳＣにおける端子Ｐ８との対向領域１８として示されている。端子Ｐ７がＸ軸方向に沿って第４側面ＳＤに投影された領域が、第４側面ＳＤにおける端子Ｐ７との対向領域１７として示されている。
　上述したように、端子Ｐ１～Ｐ３は、第１側面ＳＡ上に配置される。端子Ｐ４～Ｐ６は、第１側面ＳＡに対向する第２側面ＳＢ上に配置される。端子Ｐ７は、第３側面ＳＣに配置される。端子Ｐ８は、第３側面ＳＣに対向する第４側面ＳＤに配置される。
　仮に、端子Ｐ１～Ｐ３が第１側面ＳＡにおける端子Ｐ４～Ｐ６との対向領域１４～１６にそれぞれ配置されると、端子Ｐ１～Ｐ３の各々と端子Ｐ４～Ｐ６の各々との対向面積が大きくなるため、対向する端子同士で容量結合してしまい、アイソレーションの劣化につながる恐れがある。同様に、仮に、端子Ｐ７が第３側面ＳＣにおける端子Ｐ８との対向領域１８に配置されると、対向する端子Ｐ７，Ｐ８同士で容量結合してしまい、アイソレーションの劣化につながる恐れがある。
　対向する端子同士の容量結合度は端子同士の対向面積に比例し端子間の距離に反比例するところ、電子部品１の小型化が進むと、端子間の距離（短辺方向の長さＬＹ、あるいは長辺方向の長さＬＸ）が短くなり端子同士の容量結合度がより大きくなるため、アイソレーションがさらに劣化することが懸念される。特に、第１側面ＳＡと第２側面ＳＢとの距離ＬＹは第３側面ＳＣと第４側面ＳＤとの距離ＬＸよりも短く、その分、端子Ｐ１～Ｐ３と端子Ｐ４～Ｐ６との容量結合度もより大きくなることが懸念される。
　上記の点に鑑み、本実施の形態による電子部品１においては、端子Ｐ１～Ｐ３が、第１側面ＳＡにおける端子Ｐ４～Ｐ６との対向領域１４～１６のいずれからも外れた領域に配置される。端子Ｐ４～Ｐ６が、第２側面ＳＢにおける端子Ｐ１～Ｐ３との対向領域１１～１３のいずれからも外れた領域に配置される。
　そのため、第１側面ＳＡ上に配置される端子Ｐ１～Ｐ３（第１外部電極）と、第１側面ＳＡに対向する第２側面ＳＢ上に配置される端子Ｐ４～Ｐ６（第２外部電極）とは、互いに対向しない。そのため、端子Ｐ１～Ｐ３と端子Ｐ４～Ｐ６との対向面積が０になるため、端子Ｐ１～Ｐ３の各々と端子Ｐ４～Ｐ６の各々との容量結合度を非常に小さい値に抑制することができる。
　さらに、本実施の形態による電子部品１においては、端子Ｐ７が、第３側面ＳＣにおける端子Ｐ８との対向領域１８から外れた領域に配置される。端子Ｐ８が、第４側面ＳＤにおける端子Ｐ７との対向領域１７から外れた領域に配置される。そのため、端子Ｐ１～Ｐ３の各々と端子Ｐ４～Ｐ６の各々との容量結合度に加えて、端子Ｐ７，Ｐ８同士の容量結合をも抑制することができる。
　さらに、本実施の形態による電子部品１においては、端子Ｐ７が、第３側面ＳＣにおける中央ＣＬ３よりも、端子Ｐ１に近い領域に配置される。本実施の形態においては、端子Ｐ１～Ｐ３（第１外部電極）と端子Ｐ４～Ｐ６（第２外部電極）とを対向しない領域に配置したことによって、第３側面ＳＣと端子Ｐ４（第２外部電極）との距離が、第３側面ＳＣと端子Ｐ１（第１外部電極）との距離よりも小さくなっている。そのため、仮に、端子Ｐ７を第３側面ＳＣにおける中央ＣＬ３に配置すると、端子Ｐ７と端子Ｐ４との距離が確保できず、端子Ｐ７と端子Ｐ４との間でアイソレーションが劣化することが懸念される。そこで、本実施の形態においては、端子Ｐ７が、第３側面ＳＣにおける中央ＣＬ３よりも、端子Ｐ１および端子Ｐ４のうちの第３側面ＳＣとの距離が大きい方の端子Ｐ１に近い領域に配置される。これにより、端子Ｐ７を第３側面ＳＣにおける中央ＣＬ３に配置する場合に比べて、端子Ｐ７と端子Ｐ４との距離が確保される。そのため、端子Ｐ７と端子Ｐ４との間でアイソレーションが劣化することを抑制することができる。
　同様に、本実施の形態による電子部品１においては、端子Ｐ８が、第４側面ＳＤにおける中央ＣＬ４よりも、端子Ｐ３および端子Ｐ６のうちの第４側面ＳＤとの距離が大きい方の端子Ｐ６に近い領域に配置される。これにより、端子Ｐ８を第４側面ＳＤにおける中央ＣＬ４に配置する場合に比べて、端子Ｐ８と端子Ｐ３との距離が確保される。そのため、端子Ｐ８と端子Ｐ３との間でアイソレーションが劣化することを抑制することができる。
　以上のように、本実施の形態による電子部品１においては、第１側面ＳＡに配置される端子Ｐ１～Ｐ３と、第１側面ＳＡと対向する第２側面ＳＢに配置される端子Ｐ４～Ｐ６とも、互いに対向しない（対向面積が０になる）ように配置される。これにより、端子Ｐ１～Ｐ３の各々と端子Ｐ４～Ｐ６の各々との容量結合度を非常に小さい値に抑制することができる。
　さらに、本実施の形態による電子部品１においては、第３側面ＳＣに配置される端子Ｐ７と、第４側面ＳＤに配置される端子Ｐ８とが、互いに対向しない（対向面積が０になる）ように配置される。これにより、端子Ｐ７と端子Ｐ８との容量結合度をも非常に小さい値に抑制することができる。
　＜変形例１＞
　上述の実施の形態による電子部品１においては第３側面ＳＣおよび第４側面ＳＤにそれぞれ端子Ｐ７，Ｐ８が配置されていたが、端子Ｐ７，Ｐ８の少なくとも一方を有しないものであってもよい。
　図３は、本変形例１による電子部品１ＡをＸＹ平面と平行な面で切断した場合の断面図の一例である。本変形例１による電子部品１Ａは、上述の実施の形態による電子部品１から端子Ｐ７，Ｐ８を取り除いたものである。
　このような電子部品１Ａにおいても、上述の本実施の形態による電子部品１と同様、端子Ｐ１～Ｐ３と端子Ｐ４～Ｐ６とが対向しないように配置されるため、端子Ｐ１～Ｐ３の各々と端子Ｐ４～Ｐ６の各々との容量結合度を非常に小さい値に抑制することができる。
　＜変形例２＞
　上述の実施の形態による電子部品１においては、端子Ｐ１～Ｐ３の各々の全部が対向領域１４～１６のいずれからも外れた領域に配置され、端子Ｐ４～Ｐ６の各々の全部が対向領域１１～１３のいずれからも外れた領域に配置されていた。
　しかしながら、端子Ｐ１～Ｐ３の各々の一部のみが対向領域１４～１６のいずれからも外れた領域に配置され、かつ、端子Ｐ４～Ｐ６の各々の一部のみが対向領域１１～１３のいずれからも外れた領域に配置されるようにしてもよい。
　図４は、本変形例２による電子部品１ＢをＸＹ平面と平行な面で切断した場合の断面図の一例である。本変形例２による電子部品１Ｂは、上述の実施の形態による電子部品１に対して、端子Ｐ１～Ｐ６の配置のみが異なる。
　図４に示すように、本変形例２による電子部品１Ｂにおいては、端子Ｐ１の大部分は対向領域１４～１６から外れた領域に配置されるが、残部は対向領域１４に含まれ、端子Ｐ４と対向している。そして、端子Ｐ４の大部分は対向領域１１～１３から外れた領域に配置されるが、残部は対向領域１１に含まれ、端子Ｐ１と対向している。端子Ｐ２と端子Ｐ５との配置関係、端子Ｐ３と端子Ｐ６との配置関係も、端子Ｐ１と端子Ｐ４との配置関係と同様である。
　このような電子部品１Ｂにおいても、端子Ｐ１～Ｐ３の各々の全部が対向領域１４～１６のいずれかに含まれ、かつ端子Ｐ４～Ｐ６の各々の全部が対向領域１１～１３のいずれかに含まれる場合に比べて、端子Ｐ１～Ｐ３と端子Ｐ４～Ｐ６との対向面積が小さくなるため、端子Ｐ１～Ｐ３と端子Ｐ４～Ｐ６との容量結合度を小さくすることができる。
　＜変形例３＞
　上述の実施の形態による電子部品１においては、第１側面ＳＡに３つの端子Ｐ１～Ｐ３が配置され、第２側面ＳＢに３つの端子Ｐ４～Ｐ６が配置される例について説明した。しかしながら、第１側面ＳＡに配置される端子の数、および第２側面ＳＢに配置される端子の数は、３つに限定されるものではなく、１つであってもよいし、２つであってもよいし、４つ以上であってもよい。
　また、上述の実施の形態による電子部品１においては、第１側面ＳＡに配置される端子Ｐ１～Ｐ３と第２側面ＳＢに配置される端子Ｐ４～Ｐ６とが対向しないように配置されるだけでなく、第３側面ＳＣに配置される端子Ｐ７と第４側面ＳＤに配置される端子Ｐ８とも対向しないように配置されていた。しかしながら、第３側面ＳＣに配置される端子Ｐ７と第４側面ＳＤに配置される端子Ｐ８とが互いに対向するように配置されていてもよい。
　図５は、本変形例３による電子部品１ＣをＸＹ平面と平行な面で切断した場合の断面図の一例である。本変形例３による電子部品１Ｃは、上述の実施の形態による電子部品１に対して、端子Ｐ３，Ｐ５，Ｐ６を取り除き、さらに端子Ｐ１，Ｐ２，Ｐ４，Ｐ７，Ｐ８の配置を変更したものである。
　第１側面ＳＡと第２側面ＳＢとの距離ＬＹは第３側面ＳＣと第４側面ＳＤとの距離ＬＸよりも短く、その分、端子Ｐ１，Ｐ２と端子Ｐ４との容量結合度が大きくなることが懸念される。そのため、本変形例３による電子部品１Ｃにおいては、図５に示すように、第１側面ＳＡに配置される端子Ｐ１，Ｐ２は対向領域１４から外れた領域に配置され、第２側面ＳＢに配置される端子Ｐ４は対向領域１１，１２から外れた領域に配置される。これにより、端子Ｐ１，Ｐ２と端子Ｐ４との容量結合度を非常に小さい値に抑制することができる。
　一方、第３側面ＳＣと第４側面ＳＤとの距離ＬＸは第１側面ＳＡと第２側面ＳＢとの距離ＬＹよりも長く、その分、仮に端子Ｐ７と端子Ｐ８とが対向しても両者の容量結合度は小さい値であることが想定される。また、第３側面ＳＣおよび第４側面ＳＤは、第１側面ＳＡおよび第２側面ＳＢよりも幅が小さく、端子を配置可能な領域が狭い。
　そのため、本変形例３による電子部品１Ｃにおいては、図５に示すように、第３側面ＳＣに配置される端子Ｐ７が対向領域１８に配置され、第４側面ＳＤに配置される端子Ｐ８が対向領域１７に配置される。このように、対向距離が長くかつ端子を配置可能な領域が狭い第３側面ＳＣおよび第４側面ＳＤにそれぞれ配置される端子Ｐ７，Ｐ８については、互いに対向することが許容される。これにより、端子Ｐ７，Ｐ８の容量結合度を抑制しつつ、端子Ｐ７，Ｐ８の配置領域を自由に設定することができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，１Ａ，１Ｂ，１Ｃ　電子部品、１１～１８　対向領域、ＢＦ　底面、Ｐ１～Ｐ８　端子、ＳＡ　第１側面、ＳＢ　第２側面、ＳＣ　第３側面、ＳＤ　第４側面、ＵＦ　上面。

Claims (6)

  1. 　互いに対向する第１外周面および第２外周面を有する直方体状の電子部品であって、
    　各々が前記第１外周面上に配置される第１部分を有しかつ前記第２外周面上に配置される第２部分を有さない複数の第１外部電極と、
    　前記第２部分を有しかつ前記第１部分を有さない少なくとも１つの第２外部電極とを備え、
    　各前記第１外部電極の前記第１部分の少なくとも一部は、前記第１外周面における、前記第２外部電極の前記第２部分と対向する領域から外れた領域に配置され、
    　前記第２外部電極の前記第２部分の少なくとも一部は、前記第２外周面における、前記複数の第１外部電極の前記第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される、電子部品。
  2. 　前記電子部品は、複数の前記第２外部電極を備え、
    　各前記第１外部電極の前記第１部分の少なくとも一部は、前記第１外周面における、複数の前記第２外部電極の前記第２部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置され、
    　各前記第２外部電極の前記第２部分の少なくとも一部は、前記第２外周面における、複数の前記第１外部電極の前記第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される、請求項１に記載の電子部品。
  3. 　各前記第１外部電極の前記第１部分の全部が、前記第１外周面における、複数の前記第２外部電極の前記第２部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置され、
    　各前記第２外部電極の前記第２部分の全部が、前記第２外周面における、前記複数の第１外部電極の前記第１部分にそれぞれ対向する複数の領域のいずれからも外れた領域に配置される、請求項２に記載の電子部品。
  4. 　前記電子部品は、
    　前記第１外周面と前記第２外周面とに接続される第３外周面と、
    　前記第１外周面と前記第２外周面とに接続され、かつ前記第３外周面と対向する第４外周面とをさらに有し、
    　前記第１外周面と前記第２外周面との距離は、前記第３外周面と前記第４外周面との距離よりも短い、請求項１～３のいずれかに記載の電子部品。
  5. 　前記電子部品は、
    　前記第３外周面に配置される第３部分を有する第３外部電極と、
    　前記第４外周面に配置される第４部分を有する第４外部電極とを備え、
    　前記第３外部電極の前記第３部分の少なくとも一部は、前記第３外周面における、前記第４外部電極の前記第４部分と対向する領域から外れた領域に配置され、
    　前記第４外部電極の前記第４部分の少なくとも一部は、前記第４外周面における、前記第３外部電極の前記第３部分と対向する領域から外れた領域に配置される、請求項４に記載の電子部品。
  6. 　前記電子部品は、
    　前記第３外周面に配置される第３部分を有する第３外部電極と、
    　前記第４外周面に配置される第４部分を有する第４外部電極とを備え、
    　前記第３外部電極の前記第３部分は、前記第３外周面における中央よりも、前記第１外部電極および前記第２外部電極のうちの前記第３外周面との距離が大きい方の電極に近い領域に配置され、
    　前記第４外部電極の前記第４部分は、前記第４外周面における中央よりも、前記第１外部電極および前記第２外部電極のうちの前記第４外周面との距離が大きい方の電極に近い領域に配置される、請求項４に記載の電子部品。
PCT/JP2018/010973 2017-04-28 2018-03-20 電子部品 WO2018198600A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107113730A TWI675386B (zh) 2017-04-28 2018-04-23 電子零件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017090373 2017-04-28
JP2017-090373 2017-04-28

Publications (1)

Publication Number Publication Date
WO2018198600A1 true WO2018198600A1 (ja) 2018-11-01

Family

ID=63918916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010973 WO2018198600A1 (ja) 2017-04-28 2018-03-20 電子部品

Country Status (2)

Country Link
TW (1) TWI675386B (ja)
WO (1) WO2018198600A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117933U (ja) * 1989-03-13 1990-09-21
WO2008015899A1 (fr) * 2006-08-02 2008-02-07 Murata Manufacturing Co., Ltd. Élément de filtre et procédé de fabrication d'un élément de filtre
JP2008078664A (ja) * 2006-09-22 2008-04-03 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US20110090665A1 (en) * 2009-10-16 2011-04-21 Avx Corporation Thin film surface mount components

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286731A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層コンデンサ
CN103370832B (zh) * 2011-03-14 2015-04-01 株式会社村田制作所 方向性耦合器
TWM527148U (zh) * 2016-03-29 2016-08-11 Yageo Corp 具有多個端電極的積層電容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117933U (ja) * 1989-03-13 1990-09-21
WO2008015899A1 (fr) * 2006-08-02 2008-02-07 Murata Manufacturing Co., Ltd. Élément de filtre et procédé de fabrication d'un élément de filtre
JP2008078664A (ja) * 2006-09-22 2008-04-03 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US20110090665A1 (en) * 2009-10-16 2011-04-21 Avx Corporation Thin film surface mount components

Also Published As

Publication number Publication date
TWI675386B (zh) 2019-10-21
TW201905947A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US8629736B2 (en) Directional coupler
TWI404091B (zh) 積層電容器
KR102375879B1 (ko) 집적 회로에서의 커패시터 구조체
JP2008187036A (ja) 積層コンデンサ
US11601108B2 (en) Isolator and communication system
KR101968585B1 (ko) 차동 및 공통 모드 겸용 필터
JP6254071B2 (ja) コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置
JP2019009254A (ja) パルストランス
TW200923990A (en) Multilayer capacitor
TWI530017B (zh) Balanced - unbalanced converter
WO2018198600A1 (ja) 電子部品
JP2020155836A (ja) 積層型フィルタ装置
TWI653825B (zh) 積層型電子零件
JP6607173B2 (ja) 積層型電子部品
KR101823232B1 (ko) 공통 모드 필터
CN105977592B (zh) 电介质导波管输入输出结构及电介质导波管滤波器
KR102536171B1 (ko) 광대역 커패시터
US20220131522A1 (en) Resonator and filter
US10122060B2 (en) High-frequency electronic component
JP2012079443A (ja) 端子台
WO2015068493A1 (ja) 誘電体フィルタ及び誘電体フィルタの減衰特性調整方法
JP4822029B2 (ja) 積層電子部品及び電子デバイス
US20140197906A1 (en) Common mode filter
KR102052762B1 (ko) 공통모드필터 및 공통모드필터가 구비된 전자장치
WO2011136099A1 (ja) 回路モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18790521

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18790521

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP