TWI398909B - 具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法 - Google Patents

具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法 Download PDF

Info

Publication number
TWI398909B
TWI398909B TW098109104A TW98109104A TWI398909B TW I398909 B TWI398909 B TW I398909B TW 098109104 A TW098109104 A TW 098109104A TW 98109104 A TW98109104 A TW 98109104A TW I398909 B TWI398909 B TW I398909B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
germanium
substrate
deposited
Prior art date
Application number
TW098109104A
Other languages
English (en)
Other versions
TW200943393A (en
Inventor
Peter Storck
Martin Vorderwestner
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200943393A publication Critical patent/TW200943393A/zh
Application granted granted Critical
Publication of TWI398909B publication Critical patent/TWI398909B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

具有異質磊晶層(HETEROEPITAXIAL LAYER)之半導體晶圓及製造該晶圓之方法
一種具有異質磊晶層(heteroepitaxial layer)之半導體晶圓及製造該晶圓之方法。
藉由磊晶沉積而沉積在一單晶基材上的結晶狀異質磊晶層，通常在許多材料性質方面(包括晶體晶格尺寸和熱膨脹係數)係不同於該基材。在沉積的初期階段，異質磊晶層係相對於下方的基材晶格地產生應變(strained)。在超過一特定層厚度(臨界厚度)之後，藉由***所謂的錯配差排(misfit dislocation，MFD)，異質磊晶層的晶體開始鬆弛(relax)。儘管定向在垂直於生長方向的平面，但並不是所有的MFD均延伸至基材晶圓的邊緣，而是一定數量地彎曲並形成穿透差排(threading dislocation，TD)，其經由生長層傳播至表面。沿著線成串的TD稱作堆積(pile-up-s，Pu)且尤其有害於電子裝置。來自差排網路的應力場亦導致稱作交叉線(cross-hatch)的表面粗糙化。MFD、Pu、TD、及交叉線的形成和晶圓的彎曲(弓彎、翹曲)，是可消除由晶格錯配所引起之應變的機制。已發展出許多磊晶沉積技術以減少應變對異質磊晶層之晶體品質的負面效應。在矽上的矽鍺沉積是一眾所周知的系統，以使晶格常數從矽增加至純鍺，純鍺的晶格常數較矽的晶格常數大4.2%。矽鍺層中之鍺濃度的分級，已經是一種降低TD密度和Pu及降低矽鍺緩衝層之表面粗糙度的成功方法。已經發展了許多分級鍺濃度以使矽的晶體晶格符合在已分級之Si(1-x) Gex 緩衝層表面上之所欲晶體晶格常數的變化。目前矽鍺緩衝層之品質仍須進一步改良。尤其對於較高鍺濃度之交叉線(cross-hatch)的強度，係一主要挑戰。
目前很少有人注意到沉積結束之後的反應。沉積通常是藉由加熱基材(例如矽晶圓)至特定的溫度，且接著提供用於在氣相中(例如化學汽相沉積、物理汽相沉積及分子束磊晶沉積等)生長薄膜的成分而完成的。當薄膜生長結束時，相對於基材，薄膜是完全或部分鬆弛的。有時運用退火步驟使矽鍺緩衝層完全鬆弛。在沉積完成之後，開始冷卻經分層的晶圓。由於異質磊晶層與基材間之熱膨脹係數的差異，故產生應力，且晶圓彎曲至一定程度，導致晶圓的彎曲。晶圓的弓彎是薄膜應力、薄膜厚度和基材機械性質的函數。
已嘗試使所得到之矽鍺/矽結構的弓彎最小化，像是限制異質磊晶層的厚度以及在矽鍺緩衝層內使用中間層(intermediate layer)。
US 2008/0017952 A1描述了一種方法，其藉由將薄的應變矽過渡層***至生長的矽鍺層中以減少由鬆弛的矽鍺緩衝層所引起的弓彎，該專利案件之全文併於此處以供參考。這些層係被主張可降低弓彎至特定的程度，並降低TD之密度至小於104 /平方公分。儘管該方法對於弓彎具有部分正面效應，惟其無法降低交叉線和表面粗糙化。
利用具有抵銷應力元件(counteracting stress component)之正面層及背面層來控制晶圓的形狀，係一已知之方法(US 2003/033974 A1、US 4,830,984、US 5,562,770、GB 2,369,490、JP 05,144727)。一般而言，係將熱錯配層(thermally mismatched layer)沉積於晶圓之背面上，以抵銷由正面層所產生之薄膜應力。
本發明之目的在於提供一種適當的解決方法，以利用由背面層產生之應力來控制弓彎，且改善矽鍺磊晶層之品質，尤其是用於減少沉積於矽基材上之矽鍺層的交叉線和表面粗糙化。
本發明提供一種半導體晶圓，其包含一具有一第一面和一第二面的基材；一沉積在該基材之該第一面上的完全或部分鬆弛的矽鍺異質磊晶層；以及一沉積在該基材之該第二面上的應力補償層。
本發明較佳係包含：一包含一矽基材之半導體晶圓，該基材具有一第一面及一第二面；一沉積於該基材之該第一面上之完全或部分鬆弛之矽鍺異質磊晶層，其中於該晶圓之中心部分，在40微米x 40微米之測量面積內，該矽鍺異質磊晶層之均方根粗糙度不超過30奈米，且該晶圓之中心與邊緣的均方根粗糙度相差不超過50%；以及一沉積於該基材之該第二面上之應力補償層。
本發明更提供一種用於製造半導體晶圓的方法，其包含於一沉積溫度下在一基材之一第一面上沉積一完全或部分鬆弛的矽鍺異質磊晶層；以及在從該沉積溫度下冷卻晶圓之前，在該基材之一第二面上提供一應力補償層(stress compensating layer，SCL)。
應力補償層較佳係提供拉伸應力(tensile stress)，以使得在沉積正面層及背面層後，晶圓之最終弓彎為不小於-27微米且不大於+121微米。
本發明之方法包含在從一沉積溫度下冷卻一晶圓之前，及在該晶圓的正面上沉積一完全或部分鬆弛的緩衝層(下稱“異質磊晶層”)之後，在該基材晶圓的背面上提供一應力補償層。應力補償層係以一種有利的方式生長，以提供適量的應力以補償在從沉積溫度下冷卻晶圓時由異質磊晶層所產生的應力。根據本發明之一實施態樣達成適量的補償應力，條件為應力補償層的厚度和組成係與異質磊晶層的厚度和組成相同或近似。近似的組成意指異質磊晶層和應力補償層中成分的濃度相差不多於約20%。近似的厚度意指兩層的厚度相差不多於20%。根據本發明之另一實施態樣達成適量的補償應力，條件為應力補償層包含一恆定組成矽鍺層，且利用該恆定組成矽鍺層的厚度或組成或兩者來控制應力。原則上，該方法係與異質磊晶層的組成和厚度無關。增加恆定組成矽鍺層的厚度或者提高恆定組成矽鍺層中之鍺濃度或者兩者都增加，可提高應力以補償在冷卻期間由異質磊晶層引起的應力。恆定組成矽鍺層中的鍺濃度較佳係在10至80%的範圍內選擇。
出人意料的是，藉由依照本發明而提供一應力補償層，不僅可以適當地控制所得晶圓之弓彎，而且可以大幅降低異質磊晶層的交叉線和表面粗糙度。
本發明的發明人認為，提供應力補償層避免了在從沉積溫度冷卻晶圓之後的階段中之異質磊晶層的分解。在沉積之後，根據沉積過程中的條件，異質磊晶層係處於完全或部分鬆弛的狀態。當關閉形成薄膜的氣體時，晶圓通常以受控制的方式冷卻。由於基材與異質磊晶層的熱錯配，故產生新的應力。因為矽鍺之熱膨脹係數大於矽，故矽鍺層中之應力係拉伸的。此引起一系列二次鬆弛過程，包括二次差排的形成、表面的粗糙化以及晶圓的弓彎。通常觀察到TD之密度和表面粗糙度朝著晶圓邊緣的方向大幅增加。本發明提供一應力補償層之方法，使由於新應力之產生所造成之負面效應減到最小；消除異質磊晶層之中心至邊緣在均方根(RMS)粗糙度方面的不一致性；降低TD密度和由交叉線引起的異質磊晶層的粗糙度；以及控制晶圓的弓彎。
下文將參照圖式進一步闡述本發明。
第1圖所示為一包含基材1和沉積在其上之異質磊晶層2的晶圓。
第2圖所示為根據本發明之一晶圓。該晶圓包含基材10和沉積在基材10的正面上的異質磊晶層20。該晶圓更包含沉積在基材10的背面上的應力補償層30。應力補償層較佳係包含一恆定組成矽鍺層，其具有適當的厚度和組成以補償在從沉積溫度冷卻期間由異質磊晶層所引起的應力。
第3圖所示為根據本發明之一較佳晶圓。該晶圓包含基材10和一沉積在基材10的正面上的異質磊晶層，其中該異質磊晶層包含沉積在基材10的正面上的分級矽鍺層40以及沉積在分級矽鍺層40上的恆定組成矽鍺層50。該晶圓更包含一沉積在基材10之背面上的應力補償層，其中該應力補償層包含沉積在基材10的背面上的分級矽鍺層60，以及沉積在分級矽鍺層60上的恆定組成矽鍺層70。
在本發明之一較佳實施態樣中，應力補償層具有與異質磊晶層相同或近似的組成，以及與異質磊晶層相同或近似的厚度。
下文將藉由實施例例示本發明之正面效應。
一種晶圓，具有一由一分級矽鍺層和一位於該分級矽鍺層之上的恆定組成矽鍺層所組成的異質磊晶層，該晶圓係在單晶圓化學汽相沉積反應器中，藉由在一矽基材晶圓的正面上沉積該異質磊晶層而製得。該分級矽鍺層中的最大鍺濃度為70%。該分級矽鍺層的厚度為4.6微米。該恆定組成矽鍺層中的鍺濃度為70%。該恆定組成矽鍺層的厚度為1微米。在該基材的正面上沉積該異質磊晶層之前，在該基材的背面上已沉積一應力補償層。
以一恆定組成Si0.3 Ge0.7 層作為應力補償層而進行多次實驗，其中係改變該層的厚度以顯示對異質磊晶層的應力消除效應。隨著背面層厚度之增加，所產生之拉伸應力的量亦增加。在沉積正面層及背面層後，晶圓的最終弓彎隨著增加之背面應力而改變，由負的弓彎朝向正的弓彎。實施例顯示了運用背面層所獲得之矽鍺正面參數在最終弓彎之大範圍的改善。以一由一基材上之最大鍺濃度為70%的分級矽鍺層和一位於該分級矽鍺層之上的恆定組成矽鍺層所組成的應力補償層進行一次實驗(實施例4)。由此形式之背面所產生之應力，係介於實施例3與實施例5之背面的應力之間，如最終弓彎之值所示。實施例1至5顯示，藉由利用大到足夠使晶圓之最終弓彎為不小於-27微米且不大於+121微米之應力，證明了矽鍺正面層之改善。
為了比較的目的，在從沉積溫度冷卻晶圓之前，在不提供一應力補償層的情況下進行兩次實驗。根據比較例1，在一矽基材晶圓上沉積一與該些實施例之正面層相同之分級矽鍺層和恆定組成層。該分級層中鍺的最大濃度是70%。
依照比較例1進行比較例2，區別僅在於在分級矽鍺層中提供十一個矽應變過渡層(如US 2008/0017952 A1所教示)，以降低所得晶圓的弓彎。各過渡層的厚度為7奈米。
關於降低弓彎、翹曲、穿透差排密度(threading dislocation density，TDD)和均方根粗糙度更詳細的實驗和結果係列於下表中。用於沉積應力補償層和異質磊晶層的沉積氣體是於氫氣(作為載體氣體)中之二氯矽烷(SiCl2 H2 )和四氯化鍺(GeCl4 )的混合物。
TD密度是在經Secco蝕刻之後藉由顯微鏡檢查而測得。均方根粗糙度是利用原子力顯微鏡(40×40微米)測量的。翹曲分析是藉由利用來自美國ADE公司的AFS型裝置而完成。
1．．．基材
2．．．異質磊晶層
10．．．基材
20．．．異質磊晶層
30．．．應力補償層
40．．．分級矽鍺層
50．．．恆定組成矽鍺層
60．．．分級矽鍺層
70．．．恆定組成矽鍺層
第1圖所示為包含基材1和沉積在其上之異質磊晶層2的晶圓。
第2圖所示為根據本發明之一晶圓。
第3圖所示為根據本發明之一較佳晶圓。
10．．．基材
20．．．異質磊晶層
30．．．應力補償層

Claims (4)

  1. 一種半導體晶圓，包含：一具有一第一面和一第二面的矽基材晶圓；一沉積在該矽基材晶圓之該第一面上的完全或部分鬆弛(relaxed)的分級矽鍺異質磊晶(graded SiGe heteroepitaxial)層，及一在該分級矽鍺異質磊晶層上的恆定組成矽鍺層；及一沉積在該基材晶圓之該第二面上的恆定組成矽鍺層，其係作為應力補償層。
  2. 如請求項1所述之晶圓，其中沉積在該基材晶圓之該第二面上的該恆定組成矽鍺層中的鍺濃度為10至80%。
  3. 一種用於製造半導體晶圓的方法，包含：於一沉積溫度下在一矽基材晶圓之一第一面上沉積一完全或部分鬆弛的分級矽鍺異質磊晶層及一在該分級矽鍺異質磊晶層上的恆定組成矽鍺層；及在從該沉積溫度下冷卻該晶圓之前，在該矽基材晶圓之一第二面上提供一應力補償層，其中係在於該矽基材晶圓之該第一面上沉積該完全或部分鬆弛的分級矽鍺異質磊晶層之前或同時，藉由在該矽基材晶圓之該第二面上沉積一恆定組成矽鍺層來提供該應力補償層。
  4. 如請求項3所述之方法，其中沉積在該矽基材晶圓之該第二面上的該恆定組成矽鍺層中的鍺濃度為10至80%。
TW098109104A 2008-03-20 2009-03-20 具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法 TWI398909B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP08005334.1A EP2104135B1 (en) 2008-03-20 2008-03-20 A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer

Publications (2)

Publication Number Publication Date
TW200943393A TW200943393A (en) 2009-10-16
TWI398909B true TWI398909B (zh) 2013-06-11

Family

ID=39637658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109104A TWI398909B (zh) 2008-03-20 2009-03-20 具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法

Country Status (7)

Country Link
US (1) US20090236695A1 (zh)
EP (1) EP2104135B1 (zh)
JP (2) JP2009231836A (zh)
KR (1) KR101037636B1 (zh)
CN (1) CN101552271B (zh)
SG (1) SG155840A1 (zh)
TW (1) TWI398909B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2104135B1 (en) * 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
TWI470831B (zh) * 2011-06-30 2015-01-21 Siltronic Ag 分層半導體基材及其製造方法
EP2541589B1 (en) 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
CN103523738B (zh) 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电***薄片及其制备方法
JP6247181B2 (ja) 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
JP6317232B2 (ja) 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
JP6832776B2 (ja) 2017-03-30 2021-02-24 東京エレクトロン株式会社 選択成長方法
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
CN107845569A (zh) * 2017-11-02 2018-03-27 江苏华功半导体有限公司 一种复合衬底及其制备方法
CN113948391B (zh) * 2021-08-30 2023-11-21 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
CN114815130B (zh) * 2022-03-11 2023-12-01 中国科学院上海光学精密机械研究所 基于离子束的光学薄膜元件的面形控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830894A (en) * 1987-06-10 1989-05-16 Guy Roche Use of a paste containing precious metals for the production of browning dishes for microwave ovens
US20020064359A1 (en) * 2000-11-25 2002-05-30 Luc Ouellet Method of making a functional device with deposited layers subject to high temperature anneal
US20030033974A1 (en) * 2001-07-11 2003-02-20 Tetsuzo Ueda Layered substrates for epitaxial processing, and device
US6876010B1 (en) * 1997-06-24 2005-04-05 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
US20080017952A1 (en) * 2006-07-24 2008-01-24 Asm America, Inc. Strained layers within semiconductor buffer structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830984A (en) 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JPH05144727A (ja) 1991-11-19 1993-06-11 Nippon Steel Corp ヘテロエピタキシヤルウエーハの製造方法
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US5562770A (en) 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
WO2001022482A1 (en) * 1999-09-20 2001-03-29 Amberwave Systems Corporation Method of producing relaxed silicon germanium layers
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP2006173323A (ja) * 2004-12-15 2006-06-29 Toshiba Ceramics Co Ltd 歪みシリコンウェーハの製造方法
FR2921515B1 (fr) 2007-09-25 2010-07-30 Commissariat Energie Atomique Procede de fabrication de structures semiconductrices utiles pour la realisation de substrats semiconducteur- sur-isolant, et ses applications.
EP2104135B1 (en) * 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830894A (en) * 1987-06-10 1989-05-16 Guy Roche Use of a paste containing precious metals for the production of browning dishes for microwave ovens
US6876010B1 (en) * 1997-06-24 2005-04-05 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
US20020064359A1 (en) * 2000-11-25 2002-05-30 Luc Ouellet Method of making a functional device with deposited layers subject to high temperature anneal
US20030033974A1 (en) * 2001-07-11 2003-02-20 Tetsuzo Ueda Layered substrates for epitaxial processing, and device
US20080017952A1 (en) * 2006-07-24 2008-01-24 Asm America, Inc. Strained layers within semiconductor buffer structures

Also Published As

Publication number Publication date
US20090236695A1 (en) 2009-09-24
EP2104135A1 (en) 2009-09-23
EP2104135B1 (en) 2013-06-12
TW200943393A (en) 2009-10-16
JP2013012750A (ja) 2013-01-17
CN101552271A (zh) 2009-10-07
CN101552271B (zh) 2012-07-11
SG155840A1 (en) 2009-10-29
KR101037636B1 (ko) 2011-05-30
KR20090101103A (ko) 2009-09-24
JP5656936B2 (ja) 2015-01-21
JP2009231836A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI398909B (zh) 具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法
TWI411032B (zh) 包含具有前側與背側之矽單晶基材及沉積在前側上之ＳｉＧｅ層之晶圓之製造方法
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
Shah et al. High quality relaxed Ge layers grown directly on a Si (0 0 1) substrate
Shah et al. Effect of layer thickness on structural quality of Ge epilayers grown directly on Si (001)
WO2008112097A2 (en) Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JPWO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
JP2006319310A (ja) 積層層構造およびその形成方法
Sokolov et al. Study of the structural properties of silicon-on-sapphire layers in hydride-chloride vapor-phase epitaxy
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4158607B2 (ja) 半導体基板の製造方法
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
US8115195B2 (en) Semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
CN101540317A (zh) 具有异质外延层的半导体晶片以及制造该晶片的方法
JP2006173323A (ja) 歪みシリコンウェーハの製造方法
TWI289881B (en) Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2005012196A (ja) 歪みシリコン基板ウエハの製造方法