TWI470831B - 分層半導體基材及其製造方法 - Google Patents

分層半導體基材及其製造方法 Download PDF

Info

Publication number
TWI470831B
TWI470831B TW101123205A TW101123205A TWI470831B TW I470831 B TWI470831 B TW I470831B TW 101123205 A TW101123205 A TW 101123205A TW 101123205 A TW101123205 A TW 101123205A TW I470831 B TWI470831 B TW I470831B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
doping
lattice constant
layered semiconductor
Prior art date
Application number
TW101123205A
Other languages
English (en)
Other versions
TW201301560A (zh
Inventor
Peter Storck
Ute Rothammer
Sarad Bahadur Thapa
Helmut Schwenk
Peter Dreier
Rudolf Mayrhuber
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP11191535.1A external-priority patent/EP2541589B1/en
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201301560A publication Critical patent/TW201301560A/zh
Application granted granted Critical
Publication of TWI470831B publication Critical patent/TWI470831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

分層半導體基材及其製造方法
本發明係關於基於矽的分層半導體，其可用作用於沉積第III族氮化物層的基材；以及用於製造該基材的方法。
對於磊晶沉積在矽(Si)基材(氮化鎵上矽(GaN-on-Si)層結構)的氮化鎵(GaN)層，由於GaN和Si(111)之間的材料不匹配，從而引起若干基本問題。例如，GaN的熱膨脹係數(TEC)大於矽的熱膨脹係數。對於週期表中第III族的其它元素的氮化物而言同樣如此。熱膨脹係數的這一差異造成在從第III族氮化物層的沉積溫度至室溫的冷卻期間晶圓的極大的凹入彎曲。彎曲量隨著第III族氮化物層的厚度的增加而增加。如果晶圓的彎曲度太高，將無法進行進一步的處理。因此，必須保持較低的彎曲度。
已提出若干解決方案。最新技術是在GaN層的堆疊內沉積產生壓應力的中間層，例如，在低溫下沉積的氮化鋁(AlN)中間層。例如，US2003/0136333A1公開了在矽基材上的GaN層的堆疊內沉積若干AlN中間層。AlN的晶格常數小於GaN的晶格常數，因此，在AlN上生長的GaN層在生長期間處於壓縮中。該壓縮補償了冷卻期間發生的拉伸應力。這實現了要生長在矽基材上的厚且無裂縫的GaN層。
AlN層必須在低溫下沉積，這導致低生長率。因此，AlN層的沉積非常耗時。而且不得不中斷在大約1100℃的相對高溫下發生的GaN層沉積。在GaN和AlN的沉積步驟之間的溫度降低和增加花費了額外的時間。另一缺點在於，在GaN層中因AlN中間層 而產生了額外的應力，這造成GaN層中缺陷密度的增加。
或者，可在晶圓的背面沉積產生與晶圓正面由GaN層造成的彎曲相反的彎曲的一或多層。US4830984教示了在矽基材晶圓的背面沉積金屬(例如鎢)矽化物層並且對其退火，以便形成具有一凸起前表面的翹起結構。此後，將砷化鎵(GaAs)層沉積在矽基材晶圓的正面。當將該結構冷卻至室溫時，在正面的GaAs層和在背面的金屬矽化物層的這兩層將張力施加到它們各自的矽基材晶圓側，從而導致GaAs層的大致平坦的表面。應力背面層的沉積需要增加若干處理步驟(背面層的沉積(潛在地翻轉晶圓)，對邊緣和正面蝕刻以去除沉積物，對正面額外的拋光)，這增加了製造的成本以及複雜性。此外，非Si的背面是對於所有進一步處理步驟的污染源。
因此，本發明所要解決的問題是提高具有小彎曲度的高品質的第III族氮化物層，該第III族氮化物層的生產消耗的時間少於已知結構生產消耗的時間。
該問題由分層半導體基材解決，該分層半導體基材包括：- 一單晶第一層1，包含至少80%的矽並且具有一第一厚度和一第一晶格常數a1，該第一晶格常數a1是由一第一掺雜元素和一第一掺雜濃度確定；以及- 一單晶第二層2，包含至少80%的矽並且具有一第二厚度和一第二晶格常數a2，該第二晶格常數a2是由一第二掺雜元素和一第二掺雜濃度確定，該第二層2與該第一層1直接接觸；以及 - 一包含第III族氮化物之單晶第三層4，以使得該第二層2位於該第一層1與該第三層4之間；其中該第二晶格常數a2 大於該第一晶格常數a1 ，第一層1和第二層2的晶格係晶格匹配，並且該分層半導體基材的彎曲度範圍為-50微米至50微米。
相對於先前技術，本發明使用全矽基的堆疊層來產生應力，以便補償由將沉積在基材上的第III族氮化物層所施加的應力。
根據本發明，藉由將至少一個元素增加到在第一和第二層之間產生晶格不匹配的至少一層中，以相對於第一層來更改基材的第二層的組成。掺雜元素及其濃度的選擇方式為第二層的晶格常數大於第一層的晶格常數。在本說明書中，術語「晶格常數」應理解為在材料的晶格鬆弛時該材料的晶格常數。如果在第二層2沉積在第一層1上的情況下，該材料形成應變異質磊晶層，則其實際的面內晶格常數偏離鬆弛狀態下材料的晶格常數。藉由調整掺雜元素、掺雜元素的濃度(以下稱為「掺雜濃度」)以及第一和第二層的厚度，產生導致晶圓凸起彎曲的特定應力量。在基材中產生的應力量足以抗衡由沉積在基材第二層上或上方的第III族氮化物層生成的應力。
本發明還可以與其它技術結合以減少彎曲度，例如，上面描述的先前技術，或者使用基材上的在先彎曲(preferential bow)。
本發明的優點在於：因為消除了對於將應力補償層放入GaN的磊晶沉積的需要，並且簡化了(Al)GaN緩衝層的生長，所以提高了沉積在第二層上的第III族氮化物層的品質，並且減少了處理時間(即，降低了成本)。
由於第III族氮化物層內缺少應力產生層，從而帶來了更高的品質。這減少了第III族氮化物層中的缺陷密度。採用導致這些層的高晶體品質的標準Si磊晶處理方法，能夠容易地將第一層或第二層磊晶沉積在其它層上。
與在(Al)GaN緩衝層中沉積應力補償層相比較，經摻雜的Si層的沉積具有更高的產量(更低的成本)。因此，簡化了整個過程，並且降低了製造成本。
將參照三個附圖來詳細描述本發明。
根據本發明的分層半導體基材由至少三層構成：單晶第一層1含有至少80%且較佳至少90%的矽。(在本說明書中，所有層的成分係以原子百分比表示。)該第一層1具有一第一厚度和一第一晶格常數a1 。由該第一掺雜元素和該第一掺雜元素的濃度(在本說明書中稱作「第一掺雜濃度」)來確定第一晶格常數a1 。晶格取向較佳為(111)。
單晶第二層2也含有至少80%並較佳至少90%的矽。其具有一第二厚度和一第二晶格常數a2 。由該第二掺雜元素和該第二掺雜元素的濃度(在本說明書中稱作「第二掺雜濃度」)來確定第二晶格常數a1 。
第二層2與第一層1直接接觸。在第一層1和第二層2之間沒有其它層。第二層2被沉積為形成具有與第一層1的面內晶格常數相匹配的第二層2的實際面內晶格常數的應變異質磊晶層。因為第二晶格常數a2 大於第一晶格常數a1 ，因此第二層2相對第一層1存在壓縮應變。在沉積第三層4之前，這造成(關於與第一 層1相對的第二層2表面的)凸起彎曲，在第2圖中示出了該狀態。
單晶第三層4(第3圖)由週期表的第III族的元素氮化物構成(在本說明書中稱為「第III族氮化物」)。這些第III族氮化物中，氮化鋁(AlN)、氮化鎵(GaN)以及氮化銦(InN)及其混合物尤為重要。通常，分層半導體基材包括多於一個的第III族氮化物層(稱為「第三層4」)。較佳地，第III族氮化物層的堆疊開始於AlN層，以便化學隔離矽基基材，準備二維的層的生長以及將晶格常數從第二層2的晶格常數a2 調整為最上面的第III族氮化物層的晶格常數。尤佳地，最上面的第III族氮化物由GaN構成。
在根據本發明的分層半導體基材中，第二層2位於第一層1和第三層4之間。第三層4可以與第二層2直接接觸。然而，也能夠在第二層2和第三層4之間放置一個或多個中間層3。
根據本發明的分層半導體結構較佳係具有圓形晶圓的形狀。
由於第一、第二和第三層的應變的相互補償，分層半導體基材的彎曲度之範圍係如由ASTM F534 3.1.2和SEMI MF534定義的-50微米至50微米。如上面所解釋的，第III族氮化物的熱膨脹係數(TEC)大於矽。因此，當第III族氮化物層4(第1圖)在高溫下磊晶沉積在矽基材5上，並在此後冷卻至室溫時，GaN層4比矽基材5收縮得更多。這導致如第1圖中所示的具有相當大的凹入彎曲的結構。根據本發明，(由冷卻的GaN層的拉伸應變產生的)該彎曲由矽基基材中的反向應變來補償。在第2圖中示出了矽基基材的結構。矽基基材包括一具有一第一晶格常數的第一層1和一與該第一層1直接接觸的第二層2，並且該第二層2的晶 格常數大於該第一層1。
在本發明的第一實施態樣中，第一和第二掺雜元素是相同的，並且僅第一和第二掺雜濃度不同。
在第一實施態樣中，如果掺雜元素的共價原子半徑小於矽，則選擇高於第二掺雜濃度的第一掺雜濃度。因此，第一晶格常數a1 變得小於第二晶格常數a2 。硼(B)是共價原子半徑小於矽的典型掺雜元素，並且較佳在該情況下使用。第二掺雜濃度可以低至零，但是在該情況下，第一掺雜濃度必須大於零。
在第一實施態樣中，如果掺雜元素具有較大的共價原子半徑，則選擇高於第一掺雜濃度的第二掺雜濃度。因此，第一晶格常數a1 再一次變得小於第二晶格常數a2 。鍺(Ge)或銻(Sb)是共價原子半徑大於矽的典型掺雜元素，並且較佳在該情況下使用。該第一掺雜濃度可以低至零，但是在該情況下，第二掺雜濃度必須大於零。
在本發明的第二實施態樣中，第一和第二掺雜元素是不同的元素。在該情況下，第一掺雜元素的共價原子半徑小於矽，且第二掺雜元素的共價原子半徑大於矽。較佳地，第一掺雜元素是硼，且第二掺雜元素是鍺或銻。
藉由中間層3(如果有的話)和第三層4造成的(導致凹入彎曲)的應變量來確定所需的(導致矽基基材，即第一層1和第二層2的堆疊的凸起彎曲)應變量。依序藉由層3和層4的厚度、晶格常數以及TEC(並因此藉由其組成)來確定該凹入彎曲量。類似地，第一層1和第二層2的堆疊的凸起彎曲量取決於層1和層2的厚度和晶格常數(並因此取決於組成)。因此，選擇第一層1 和第二層2的厚度和晶格常數(並因此及其組成)，以使得在第一和第二層的堆疊中引起所需的應變數。可以藉由簡單的實驗來確定這些參數的合適組合。藉由這些參數的合適選擇，能夠獲得具有-50微米至50微米、較佳-10微米至10微米的非常小的彎曲度的分層半導體基材。
如由Frank和van der Merve(F.C.Frank和J.H.van der Merve,Proc.Roy.Soc.，A198,216(1949))首先預測的，在一給定的晶格常數差異下，當厚度超過臨界厚度時，將達到構造第一層1和第二層2的應力層堆疊的上限。對於Si(111)層結構，無法良好地建立臨界厚度，並且必須以實驗測試上限，例如，藉由測量層堆疊的彎曲度。在臨界厚度以下，彎曲度的改變可以調整到斯托尼(Stoney)和弗羅因德(Freund)等式(參見1987(1999)年弗羅因德(Freund)等人的Appl.Phys.Lett.74)，以促進最終層結構的最佳化。
可以藉由包括以下步驟的方法來製造根據本發明的分層半導體基材：- 生長一包含至少80%的矽以及具有第一掺雜濃度的第一掺雜元素的單晶體，該單晶體具有第一晶格常數；- 從單晶體上切下至少一個晶圓；- 將該晶圓的厚度減小到第一厚度，該晶圓構成第一層1；- 在該晶圓的一個表面上磊晶沉積第二層2；以及- 磊晶沉積由第III族氮化物構成的第三層4。
在該方法的第一步驟中，生長含有至少80%的矽且較佳至少90%的矽的單晶體。較佳地，使用公知的柴可斯基(Czochralski)法來生長晶體。如果第一掺雜濃度大於零，則以適於將第一掺雜濃 度併入生長的矽單晶體的濃度，對矽熔體摻雜第一掺雜元素。所生長的單晶體具有取決於第一摻雜元素和第一摻雜濃度的第一晶格常數。採用柴可斯基法，目前能夠生長直徑高達450毫米的矽單晶體。
在第二步驟中，從單晶體上切下至少一個晶圓。根據本發明，切片方法沒有特別限制。出於經濟原因，較佳使用多線鋸(MWS)，以便同時將單晶體切成多個晶圓。
在第三步驟中，去除由切片步驟損壞的單晶晶圓的表面層，並且將晶圓的厚度減小到等於所期望的第一厚度的值。這由機械、化學以及化學-機械處理步驟的組合來完成。機械處理步驟例如是研磨(lapping)或磨削(grinding)。化學處理可以是液相蝕刻或氣相蝕刻。拋光是廣泛使用的化學-機械處理。所得到的晶圓構成待形成的分層半導體基材的第一層1。
在第四步驟中，由至少80%的矽且較佳至少90%的矽構成的第二層2磊晶沉積在第一層1的一個表面上。較佳地，使用化學氣相沉積(CVD)來沉積磊晶的第二層。矽源氣體較佳為三氯矽烷。如果第二掺雜濃度大於零，必須在適合將第二掺雜濃度併入生長的磊晶層的濃度下，提供供給掺雜元素的附加源氣體。在第二掺雜元素是鍺的情況下，較佳使用四氯化鍺(GeCl4 )或鍺烷(GeH4 )作為附加源氣體。
如果需要，可以將一或多個中間層3磊晶沉積在第二層2的表面上。
在該方法的最後一步中，由諸如AlN、GaN或InN或其混合物的第III族氮化物構成的第三層4磊晶沉積在第二層2的表面上(或 者如果存在附加之層3，則在附加之層3的表面上)。也能夠(並係較佳地)繼續生長多於一層的第III族氮化物層。較佳地，首先使用三甲基鋁(Al(CH3 )3 )和氨(NH3 )作為前驅體來生長AlN晶種層。此後，在生長GaN層之前，具有增加的Ga濃度的AlGaN層可以用作一轉變層。通常，將三甲基鎵(Ga(CH3 )3 )用作前驅體，並且使用標準的MOCVD反應器在700℃和1200℃的生長溫度下進行沉積。
通過第一和第二掺雜元素、第一和第二掺雜濃度以及第一和第二厚度的適當選擇，能夠產生包括第III族氮化物的分層半導體基材，該分層半導體基材的彎曲度絕對值為50微米或以下或者甚至10微米或以下。
在所描述的製造方法中可包括其他步驟，例如，用於使晶圓的邊緣成形的一或多個步驟(邊緣修整、邊緣拋光)、清洗步驟、檢查步驟以及封裝步驟。
可以將根據本發明的分層半導體基材用作用於製造電子器件(例如，電源元件)或類似發光二極體(LEDs)的光電元件的基材。
1‧‧‧第一層
2‧‧‧第二層
3‧‧‧中間層
4‧‧‧第三層
5‧‧‧矽基材
第1圖圖解地示出沉積在矽基材上的第III族氮化物層(非根據本發明)；第2圖圖解地示出在沉積第III族氮化物層之前之根據本發明的分層半導體基材的中間產物；第3圖圖解地示出根據本發明的分層半導體基材，該分層半導體基材包括第一和第二基於矽的層、中間層以及第III族氮化物層。
1‧‧‧第一層
2‧‧‧第二層
3‧‧‧中間層
4‧‧‧第三層

Claims (11)

  1. 一種分層半導體基材，包括：- 一晶圓，構成一單晶第一層(1)，該單晶第一層(1)包含至少80%的矽並且具有一(111)晶格取向、一第一厚度和一第一晶格常數(a1 )，該第一晶格常數(a1 )是由一第一摻雜元素和一第一摻雜濃度來確定；以及- 一單晶第二層(2)，包含至少80%的矽並且具有一第二厚度和一第二晶格常數(a2 )，該第二晶格常數(a2 )是由一第二摻雜元素和一第二摻雜濃度來確定，該第二層(2)係與該第一層(1)直接接觸；以及- 一由第III族氮化物構成之單晶第三層(4)，以使得該第二層(2)位於該第一層(1)與該第三層(4)之間；其中在鬆弛狀態之該第二晶格常數(a2 )大於該第一晶格常數(a1 )，其中該第一層(1)和該第二層(2)的晶格係晶格匹配，以使得該第二層(2)係應變的(strained)，且其中該第一厚度、該第一晶格常數(a1 )、該第二厚度以及該第二晶格常數(a2 )係基於該單晶第三層而選擇，以使得該分層半導體基材的彎曲度(bow)範圍為-50微米至50微米。
  2. 根據請求項1所述的分層半導體基材，其中該第一和第二摻雜元素是相同的。
  3. 根據請求項2所述的分層半導體基材，其中該第一和第二摻雜元素係共價原子半徑小於矽的元素，且該第一摻雜濃度係高於該第二摻雜濃度。
  4. 根據請求項3所述的分層半導體基材，其中該第一和第二摻 雜元素是硼。
  5. 根據請求項3或4所述的分層半導體基材，其中該第二摻雜濃度是零。
  6. 根據請求項2所述的分層半導體基材，其中該第一和第二摻雜元素係共價原子半徑大於矽的元素，且該第二摻雜濃度係高於該第一摻雜濃度。
  7. 根據請求項6所述的分層半導體基材，其中該第一和第二摻雜元素是鍺或銻。
  8. 根據請求項6或7所述的分層半導體基材，其中該第一摻雜濃度是零。
  9. 根據請求項1所述的分層半導體基材，其中該第一摻雜元素的共價原子半徑小於矽，且該第二摻雜元素的共價原子半徑大於矽。
  10. 根據請求項9所述的分層半導體基材，其中該第一摻雜元素是硼，且該第二摻雜元素是鍺或銻。
  11. 一種用於製造根據請求項1所述的分層半導體基材的方法，包括以下步驟：- 生長一包含至少80%的矽及具該第一摻雜濃度的第一摻雜元素的單晶體，該單晶體具有第一晶格常數；- 從該單晶體上切下至少一個晶圓；- 將該晶圓的厚度減小到該第一厚度，該晶圓構成該第一層(1)；- 在該晶圓的一個表面上磊晶沉積該第二層(2)；以及 - 磊晶沉積由第III族氮化物構成的該第三層(4)。
TW101123205A 2011-06-30 2012-06-28 分層半導體基材及其製造方法 TWI470831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11172250 2011-06-30
EP11191535.1A EP2541589B1 (en) 2011-06-30 2011-12-01 Layered semiconductor substrate and method for manufacturing it

Publications (2)

Publication Number Publication Date
TW201301560A TW201301560A (zh) 2013-01-01
TWI470831B true TWI470831B (zh) 2015-01-21

Family

ID=46197244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123205A TWI470831B (zh) 2011-06-30 2012-06-28 分層半導體基材及其製造方法

Country Status (1)

Country Link
TW (1) TWI470831B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437404B2 (ja) 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
CN101552271A (zh) * 2008-03-20 2009-10-07 硅电子股份公司 具有异质外延层的半导体晶片以及制造该晶片的方法
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
CN101552271A (zh) * 2008-03-20 2009-10-07 硅电子股份公司 具有异质外延层的半导体晶片以及制造该晶片的方法
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same

Also Published As

Publication number Publication date
TW201301560A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
US9054017B2 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
EP2064730B1 (en) Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US10192739B2 (en) Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it
TWI470831B (zh) 分層半導體基材及其製造方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
JP6224424B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
CN103650108B (zh) 层状半导体基板及其制造方法
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
CN108110108A (zh) Si基LED外延片及制造方法