WO2013038980A1 - 窒化物半導体層を成長させるためのバッファ層構造を有する基板 - Google Patents

窒化物半導体層を成長させるためのバッファ層構造を有する基板 Download PDF

Info

Publication number
WO2013038980A1
WO2013038980A1 PCT/JP2012/072704 JP2012072704W WO2013038980A1 WO 2013038980 A1 WO2013038980 A1 WO 2013038980A1 JP 2012072704 W JP2012072704 W JP 2012072704W WO 2013038980 A1 WO2013038980 A1 WO 2013038980A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
buffer layer
nitride semiconductor
flow rate
Prior art date
Application number
PCT/JP2012/072704
Other languages
English (en)
French (fr)
Inventor
暢行 布袋田
信明 寺口
大輔 本田
伸之 伊藤
雅和 松林
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013038980A1 publication Critical patent/WO2013038980A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to improvement of a substrate having a buffer layer structure for growing a nitride semiconductor layer, and more particularly to improvement of a buffer layer structure of the substrate.
  • An epitaxial wafer including a plurality of nitride semiconductor layers stacked on such an improved substrate can be preferably used for manufacturing a nitride semiconductor device such as a heterojunction field effect transistor.
  • a GaN substrate is expensive, so that it is on a substrate of a different material such as sapphire, SiC, or Si Conventionally, these nitride semiconductor layers have been crystal-grown.
  • a nitride semiconductor layer is grown by MOCVD (Metal Organic Vapor Deposition) on a substrate of a different material, strain based on the difference in crystal structure, lattice mismatch, thermal expansion coefficient, etc. between the substrate and the semiconductor layer Various buffer layer structures are used for relaxation.
  • MOCVD Metal Organic Vapor Deposition
  • Japanese Patent Laid-Open No. 2-229476 of Patent Document 1 teaches that an AlN layer is deposited as a buffer layer on a sapphire substrate at a relatively low substrate temperature of 400 ° C. or higher and 900 ° C. or lower.
  • Such a buffer layer deposited at a relatively low temperature is also called a low-temperature buffer layer.
  • the low-temperature buffer layer contains microcrystals and polycrystals in the amorphous matrix. Therefore, when the substrate temperature is increased to about 1000 ° C. or higher in order to grow a nitride semiconductor layer for a semiconductor device on the low-temperature buffer layer, the amorphous parent phase in the buffer layer is polycrystallized. It will contain a relatively large amount of dislocations inside. In the nitride semiconductor multilayer structure for devices grown on the buffer layer, a large amount of dislocations are introduced, the crystal quality varies, and cracks tend to occur.
  • Japanese Patent Application Laid-Open No. 2002-367917 of Patent Document 2 teaches that an AlN crystal layer is deposited on a sapphire substrate as a buffer layer at a relatively high substrate temperature of 1100 ° C. or more and 1250 ° C. or less.
  • a buffer layer deposited at a relatively high temperature is also referred to as a high temperature buffer layer.
  • Patent Document 3 also states that if the thickness of the buffer layer is increased, the substrate is likely to warp due to the difference in lattice constant between the substrate and the buffer layer, and the deposition temperature of the AlN buffer layer is further increased. It also states that if the height is increased, the surface of the buffer layer is more likely to become cloudy.
  • Patent Document 3 discloses that the temperature, pressure, and source gas during the deposition of the high-temperature AlN buffer layer are controlled in order to suppress the occurrence of white turbidity even when the high-temperature AlN buffer layer is formed thin. It teaches changing at least one of MOCVD conditions such as flow rate.
  • JP-A-2-229476 Japanese Patent Laid-Open No. 2002-367917 JP 2007-59850 A
  • An AlN crystal having a hexagonal wurtzite structure is a polar crystal in which Al atoms and N atoms are arranged asymmetrically along the c-axis.
  • the thickness of the AlN crystal layer is grown on the non-polar substrate in the c-axis direction, either the Al polarity where Al atoms exist stably on the surface or the N polarity where N atoms exist stably exists on the surface. grow up. This difference in polarity appears characteristically in the morphology of the crystal growth surface, while the Al polar surface is a highly flat surface, whereas the N polar surface is a remarkably uneven surface having hexagonal facets. Tend to be.
  • the AlN crystal layer is grown as a buffer layer without considering the polar face as in Patent Document 3, the surface of the AlN crystal layer in which the Al polar face and the N polar face are mixed is generated, and high surface flatness is obtained. I can't get it.
  • the mixture of the Al polar face and the N polar face is inherited into the nitride semiconductor multilayer structure for devices grown on the AlN buffer layer, and further deteriorates the surface flatness of the semiconductor multilayer structure.
  • the main object of the present invention is to provide a substrate having an improved buffer layer structure for growing a semiconductor laminated structure for a nitride semiconductor device.
  • the present inventors have not formed a high-temperature AlN buffer layer directly on the silicon substrate, but have a surface flatness compared to a conventional high-temperature AlN buffer layer by interposing an Al layer. As a result, it has been found that a novel buffer layer structure with significantly improved can be obtained.
  • a substrate having a buffer layer structure for growing a nitride semiconductor layer has an Al layer and an AlN crystal layer sequentially stacked on a (111) main surface of a Si single crystal substrate,
  • the Al layer has a thickness of 2 atomic layers or more and 10 atomic layers or less, and the surface of the AlN crystal layer has a (0001) plane orientation and an Al polar surface.
  • the Al layer preferably has a thickness of 2 atomic layers or more and 4 atomic layers or less.
  • the substrate according to the present invention may further have an AlGaN crystal layer on the AlN crystal layer.
  • the AlGaN crystal layer can also include a plurality of sub-layers in which the Al composition ratio is sequentially reduced.
  • a good Al polar surface can be obtained on the surface of the AlN crystal buffer layer by uniformly forming the Al layer on the Si substrate surface before growing the AlN crystal buffer layer. That is, since the surface of the AlN crystal buffer layer substantially includes only the Al polar face, it has high flatness.
  • FIG. 1 It is typical sectional drawing which shows an example of the laminated structure of the heterojunction field effect transistor which can be produced using the board
  • FIG. 1 is a schematic cross-sectional view showing an example of a laminated structure of heterojunction field effect transistors that can be manufactured using a substrate according to the present invention.
  • a Si substrate having a (111) main surface is used as the substrate 1.
  • the substrate is set in a chamber of an MOCVD (metal organic chemical vapor deposition) apparatus.
  • MOCVD metal organic chemical vapor deposition
  • the Si substrate 1 is heated to 1050 ° C., and the substrate surface is cleaned for 300 seconds in a hydrogen atmosphere with a chamber internal pressure of 13.3 kPa. Thereafter, an Al layer 2a and an AlN crystal buffer layer 2b are laminated on the Si substrate 1 under the conditions detailed in Examples described later.
  • TMA trimethylaluminum
  • TMG trimethylgallium
  • NH 3 flow rate 12.5 slm.
  • a Ga 0.3 N layer 3 is deposited to a thickness of 400 nm.
  • the superlattice multilayer buffer layer structure 6 may be omitted from the viewpoint of the manufacturing cost and manufacturing time of the heterojunction field effect transistor.
  • the GaN layer 8 is deposited to a thickness of 0.5 ⁇ m under a pressure of 90 kPa.
  • the deposition pressure is low, carbon contained in TMG is easily doped into the GaN layer, and when the deposition pressure is high, carbon tends to be hardly doped from TMG into the GaN layer.
  • an AlN characteristic improving layer 9 (1 nm thickness), an Al 0.2 Ga 0.8 N barrier layer 10 (20 nm thickness), and a GaN cap layer 11 (1 nm) under a pressure of 13.3 kPa.
  • An electron supply layer is deposited, including (thickness).
  • the Al composition ratio of the AlGaN layers 3, 4 and 5 was changed in the order of 0.7, 0.4 and 0.1.
  • the combination of composition ratios is not limited to this combination.
  • the number of AlGaN layers included in the composition gradient buffer layer structure and having different Al composition ratios is not limited to three, and can be any number. What is important is that the Al composition ratio gradually decreases from the lower surface to the upper surface of the composition gradient buffer layer structure.
  • the super lattice multi-layer buffer layer structure 6 is not limited to the repetition of the AlN layer / the Al 0.1 Ga 0.9 N layer,, for example the Al 0.1 Ga 0.9 N layer, has another composition ratio AlGaN It is also possible to replace it with a layer.
  • Comparative Example 1 In order to investigate the improvement effect of the substrate of the present invention, a substrate as Comparative Example 1 was produced using conventional technology.
  • the substrate of Comparative Example 1 has the Si substrate 1, the AlN crystal buffer layer 2b, and the composition gradient buffer layer structure 3-5 in FIG. 1, but does not have the Al layer 2a.
  • the AlN crystal buffer layer 2b is formed on the Si substrate 1 that has been surface-cleaned in the same manner as in the above-described embodiment.
  • the substrate temperature is 1050 ° C.
  • the pressure is 13.3 kPa
  • the TMA is 108.5 sccm.
  • the film was grown to a thickness of 200 nm under MOCVD conditions with a flow rate and NH 3 flow rate of 12.5 slm.
  • a composition gradient buffer layer structure 3-5 was formed on the AlN crystal buffer layer 2b in the same manner as in the above-described embodiment.
  • FIG. 2 shows an optical dark field photomicrograph of the surface of the Al 0.1 Ga 0.9 N layer 5 on the substrate of Comparative Example 1 obtained in this way.
  • the white line segment in this micrograph has shown the scale of 50 micrometers.
  • the surface of the substrate of Comparative Example 1 contained many fine convex defects, and the defect density was measured to be 4.4 ⁇ 10 7 pieces / cm 2 .
  • Comparative Example 2 In order to more reliably investigate the improvement effect of the substrate of the present invention, a substrate as Comparative Example 2 was further fabricated using the conventional technique.
  • the substrate of Comparative Example 2 has the Si substrate 1, the AlN crystal buffer layer 2b, and the composition gradient buffer layer structure 3-5 in FIG. 1, but has a silicon nitride layer instead of the Al layer 2a. .
  • the surface of the Si substrate 1 subjected to the surface cleaning process in the same manner as in the above-described embodiment is performed under the conditions of the substrate temperature of 1050 ° C., the pressure of 13.3 kPa, and the NH 3 flow rate of 12.5 slm. Nitrided for 40 seconds.
  • the AlN crystal buffer layer 2b has a substrate temperature of 1050 ° C., a pressure of 13.3 kPa, a TMA flow rate of 108.5 sccm, and 12.5 slm.
  • the film was grown to a thickness of 200 nm under MOCVD conditions with NH 3 flow rate, after which a compositionally graded buffer layer structure 3-5 was formed.
  • FIG. 3 shows an optical dark field photomicrograph of the surface of the Al 0.1 Ga 0.9 N layer 5 on the substrate of Comparative Example 2 obtained in this way.
  • the white line segment in this micrograph also shows the scale of 50 micrometers.
  • the surface of the substrate of Comparative Example 2 also contains many fine convex defects, and the defect density was measured to be 2.4 ⁇ 10 7 pieces / cm 2 . That is, in the substrate of Comparative Example 2, it can be seen that the defect density is reduced to about 1 ⁇ 2 compared to Comparative Example 1 due to the effect of nitriding the surface of the Si substrate 1.
  • Reference Example 1 In order to investigate the effective range of the present invention, a substrate as Reference Example 1 closely related to the present invention was also produced.
  • the substrate of Reference Example 1 includes the Si substrate 1, the Al layer 2a, the AlN crystal buffer layer 2b, and the composition gradient buffer layer structure 3-5 shown in FIG.
  • the Al layer 2a was deposited for 6 seconds under the conditions of a substrate temperature of 1050 ° C., a pressure of 13.3 kPa, and a TMA flow rate of 27 sccm.
  • This deposition condition corresponds to the condition for depositing the Al layer 2a having an average thickness of one atomic layer on the surface of the Si substrate 1.
  • the AlN crystal buffer layer 2b has a substrate temperature of 1050 ° C., a pressure of 13.3 kPa, a TMA flow rate of 108.5 sccm, and NH 3 of 12.5 slm.
  • the film was grown to a thickness of 200 nm under flow rate MOCVD conditions, after which a compositionally graded buffer layer structure 3-5 was formed.
  • FIG. 4 shows an optical dark field photomicrograph of the surface of the Al 0.1 Ga 0.9 N layer 5 on the substrate of Reference Example 1 thus obtained.
  • the white line segment in this micrograph also shows a scale of 50 ⁇ m.
  • the surface of the substrate of Reference Example 1 also contains many fine convex defects, and the defect density measured was 1.2 ⁇ 10 8 / cm 2 . That is, in the substrate of Reference Example 1, the Al layer 2a corresponding to the average thickness of one atomic layer was deposited, but it can be seen that the defect density is increased rather than reduced as compared with Comparative Example 1. This is because, on average, the Al layer 2a corresponding to the thickness of one atomic layer is non-uniform, and the surface of the Si substrate is partially exposed. This non-uniformity rather increases the defect density. It is thought that I let you.
  • Example 1 A substrate according to Example 1 according to the present invention was prepared in a manner similar to Reference Example 1.
  • the substrate of Example 1 is different from that of Reference Example 1 only in that the deposition conditions for the Al layer 2a are changed.
  • the flow rate of TMA is increased from 27 sccm in Reference Example 1 to 54 sccm. That is, the TMA flow rate of 54 sccm corresponds to the condition for depositing the Al layer 2 a having an average thickness of two atomic layers on the surface of the Si substrate 1.
  • the AlN crystal buffer layer 2b has a substrate temperature of 1050 ° C., a pressure of 13.3 kPa, a TMA flow rate of 108.5 sccm, and NH 3 of 12.5 slm.
  • the film was grown to a thickness of 200 nm under flow rate MOCVD conditions, after which a compositionally graded buffer layer structure 3-5 was formed.
  • FIG. 5 shows an optical dark field photomicrograph of the surface of the Al 0.1 Ga 0.9 N layer 5 on the substrate of Example 1 obtained in this way.
  • the white line segment in this micrograph also shows a scale of 50 ⁇ m.
  • the fine convex defects were remarkably reduced on the surface of the substrate of Example 1, and the defect density measured was 1.1 ⁇ 10 5 / cm 2. It was. That is, in the substrate of Example 1, the defect density is drastically reduced to about 1/400 compared with Comparative Example 1 as an effect of depositing the Al layer 2a corresponding to the average thickness of the two atomic layers. .
  • the surface of the Si substrate 1 is covered with the Al layer 2a corresponding to the thickness of the two atomic layers on the average without being exposed, and the AlN crystal has a smooth surface of Al polarity on the Al layer 2a.
  • the buffer layer 2b has grown. That is, since the AlN crystal buffer layer 2b has an Al-polar smooth surface, it is considered that the defect density is drastically reduced also on the surface of the composition gradient buffer layer structure 3-5 grown thereon.
  • Example 2 A substrate according to Example 2 according to the present invention was further fabricated similar to Example 1.
  • the substrate of Example 2 is different from that of Example only in that the average deposition thickness of the Al layer 2a is changed.
  • the flow rate of TMA is further increased from 54 sccm in the first embodiment to 108 sccm. That is, the TMA flow rate of 108 sccm corresponds to the condition for depositing the Al layer 2 a having an average thickness of four atomic layers on the surface of the Si substrate 1.
  • the AlN crystal buffer layer 2b has a substrate temperature of 1050 ° C., a pressure of 13.3 kPa, a TMA flow rate of 108.5 sccm, and NH 3 of 12.5 slm.
  • the film was grown to a thickness of 200 nm under flow rate MOCVD conditions, after which a compositionally graded buffer layer structure 3-5 was formed.
  • FIG. 6 shows an optical dark field photomicrograph of the surface of the Al 0.1 Ga 0.9 N layer 5 on the substrate of Example 2 obtained in this way.
  • the white line segment in this micrograph also shows a scale of 50 ⁇ m.
  • fine convex defects were significantly reduced on the surface of the substrate of Example 2 as compared with Comparative Example 1, and the defect density was measured to find 1.9 ⁇ 10 5.
  • Pieces / cm 2 it can be seen that the defect density in the substrate of Example 2 does not change significantly as compared to Example 1, but rather increases slightly.
  • the thickness of the Al layer 2a is preferably a thickness of 10 atomic layers or less in order to avoid the adverse effects of the fine protrusions generated on the surface.
  • FIGS. 9 and 10 show graphs showing the cross-sectional shape of the surface irregularities along one scanning line in the AFM images of FIGS. 7 and 8, respectively. That is, the horizontal axis of these graphs represents the distance ( ⁇ m) parallel to the surface, and the vertical axis represents the distance (nm) in the direction perpendicular to the plane parallel to the surface.
  • the surface roughness can be measured from such a surface cross-sectional shape.
  • the RMS roughness average square root roughness
  • Ra arithmetic average roughness
  • a nitride semiconductor device in which the Al layer 2a, the composition gradient buffer layer 3-5, and the superlattice multilayer buffer layer structure 6 are omitted from the stacked structure shown in FIG. It was made. That is, in this nitride semiconductor device, the AlN crystal buffer layer 2b was deposited on the Si substrate 1 under the conditions described in Comparative Example 1. On the AlN crystal buffer layer 2b, the carbon-doped GaN layer 7, the undoped GaN channel layer 8, the AlN characteristic improving layer 9, the Al 0.2 Ga 0.8 N barrier layer 10, and the GaN cap layer 11 are described above. Deposited sequentially under the conditions described in the embodiment.
  • the electronic characteristics of the GaN channel layer 8 in the nitride semiconductor device according to the related art obtained in this way were obtained by using well-known hole measurement.
  • the sheet resistance Rs was 1240 ⁇ / ⁇
  • the sheet carrier concentration Ns was 4.6 ⁇ 10 12 cm ⁇ 2
  • the carrier mobility ⁇ was 1090 cm 2 / Vs.
  • nitride semiconductor device using the present invention was fabricated in a manner similar to the above-described conventional nitride semiconductor device.
  • This nitride semiconductor device utilizing the present invention is nitrided according to the above-described prior art only in that the diatomic Al layer 2a according to the first embodiment is interposed between the Si substrate 1 and the AlN crystal buffer layer 2b. It was different from physical semiconductor devices.
  • the electronic properties of the GaN channel layer 8 in this nitride semiconductor device using the present invention were also determined using well-known hole measurements.
  • the sheet resistance Rs was 748 ⁇ / ⁇
  • the sheet carrier concentration Ns was 5.03 ⁇ 10 12 cm ⁇ 2
  • the carrier mobility ⁇ was 1660 cm 2 / Vs.
  • the sheet resistance Rs is reduced, the carrier concentration Ns is increased, and the carrier concentration is increased in the channel layer in the nitride semiconductor device using the present invention as compared with the nitride semiconductor device according to the prior art.
  • the mobility ⁇ is increased and all the electronic characteristics are improved.
  • it is preferable that the carrier mobility ⁇ is remarkably improved.
  • the AlN crystal buffer layer surface is smoothened by uniformly forming an Al layer having a predetermined thickness on the substrate surface before the AlN crystal buffer layer is grown.
  • the smoothness of the surface of the nitride semiconductor layer grown on the AlN crystal buffer layer can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

　窒化物半導体層を成長させるためのバッファ層構造を有する基板であって、Ｓｉ単結晶基板の（１１１）主面上に順次積層されたＡｌ層およびＡｌＮ結晶層を有し、そのＡｌ層は２原子層以上で１０原子層以下の厚さを有し、ＡｌＮ結晶層の表面は（０００１）の面方位とＡｌ極性の表面を有している。

Description

窒化物半導体層を成長させるためのバッファ層構造を有する基板
　本発明は、窒化物半導体層を成長させるためのバッファ層構造を有する基板の改善に関し、特にその基板が有するバッファ層構造の改善に関する。そのように改善された基板上に積層された複数の窒化物半導体層を含むエピタキシャルウエハは、例えばヘテロ接合電界効果トランジスタのような窒化物半導体デバイスの作製に好ましく利用され得るものである。
　ヘテロ接合電界効果トランジスタに必要な例えばＧａＮチャネル層とＡｌＧａＮ障壁層との積層構造を含むエピタキシャルウエハを作製する場合、ＧａＮ基板が高価であることから、サファイア、ＳｉＣ、Ｓｉなどの異種材料の基板上にそれらの窒化物半導体層を結晶成長させることが従来から行なわれている。
　異種材料の基板上に窒化物半導体層をＭＯＣＶＤ（有機金属気相堆積）で成長させる場合、基板と半導体層との間における結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪を緩和するために、種々のバッファ層構造が用いられている。
　例えば特許文献１の特開平２－２２９４７６号公報は、サファイア基材上に４００℃以上９００℃以下の比較的低い基板温度でＡｌＮ層をバッファ層として堆積させることを教示している。このように比較的低温で堆積されたバッファ層は、低温バッファ層とも呼ばれる。
　しかし、低温バッファ層は、非晶質の母相中に微結晶や多結晶を含んでいる。したがって、半導体デバイス用の窒化物半導体層を低温バッファ層上に結晶成長させるために基板温度を１０００℃程度以上まで上昇させたとき、そのバッファ層内の非晶質の母相が多結晶化して内部に比較的多量の転位を含むことになる。そして、そのバッファ層上に成長させたデバイス用の窒化物半導体積層構造において、多量の転位が導入されると共に、結晶品質がばらついて、クラックが入りやすくなる傾向がある。
　他方、例えば特許文献２の特開２００２－３６７９１７号公報は、サファイア基板上に１１００℃以上１２５０℃以下の比較的高い基板温度でＡｌＮ結晶層をバッファ層として堆積させることを教示している。このように比較的高温で堆積されたバッファ層は、高温バッファ層とも呼ばれる。
　しかし、特許文献３の特開２００７－５９８５０号公報は、高温バッファ層上に成長させた窒化物半導体積層構造においてはクラックが発生しにくくなるが、そのバッファ層の表面において原子レベルでの平坦性を確保するためには、バッファ層の厚さを大きくしなければならないと述べている。実際に、特許文献２は、その発明の実施例において高温ＡｌＮバッファ層をかなり大きな２μｍの厚さに堆積することを教示している。特許文献３はまた、バッファ層の厚さを大きくすれば基板とバッファ層との格子定数差に起因して基板に反りが発生しやすくなることも述べており、さらにＡｌＮバッファ層の堆積温度を高くすればそのバッファ層の表面に白濁が発生しやすくなることも述べている。
　このような問題に鑑み、特許文献３は、高温ＡｌＮバッファ層を薄く形成してもその表面に白濁が生じることを抑制するために、高温ＡｌＮバッファ層の堆積の途中で温度、圧力、原料ガス流量などのＭＯＣＶＤ条件の少なくともいずれかを変化させることを教示している。
特開平２－２２９４７６号公報 特開２００２－３６７９１７号公報 特開２００７－５９８５０号公報
　六方晶系のウルツ鉱型構造を有するＡｌＮ結晶は、ｃ軸に沿ってＡｌ原子とＮ原子が非対称に配列した極性結晶である。無極性の基板上にＡｌＮ結晶層の厚さをｃ軸方向に成長させる場合、表面にＡｌ原子が安定して存在するＡｌ極性とＮ原子が安定して存在するＮ極性のいずれかの方位で成長する。このような極性の相違は結晶成長表面のモフォロジーに特徴的に表れ、Ａｌ極性面は平坦性の高い表面であるのに対して、Ｎ極性面は六角形状のファセットを有する凹凸の顕著な表面になる傾向にある。
　したがって、特許文献３におけるように極性面を考慮せずにＡｌＮ結晶層をバッファ層として成長させれば、Ａｌ極性面とＮ極性面が混在したＡｌＮ結晶層の表面を生じ、高い表面平坦性が得られない。そして、そのＡｌ極性面とＮ極性面の混在は、ＡｌＮバッファ層上に成長させられるデバイス用窒化物半導体積層構造内まで引き継がれ、半導体積層構造のさらなる表面平坦性の悪化を招く。
　上述のような課題に鑑み、本願発明は、窒化物半導体デバイス用の半導体積層構造を成長させるために改善されたバッファ層構造を有する基板を提供することを主要な目的としている。
　本発明者達は、鋭意検討を重ねた結果、シリコン基板上に直接に高温ＡｌＮバッファ層を形成するのではなくて、Ａｌ層を介在させることによって従来の高温ＡｌＮバッファ層に比べて表面平坦性が顕著に改善された新規なバッファ層構造が得られることを見出すに至った。
　本発明によれば、窒化物半導体層を成長させるためのバッファ層構造を有する基板は、Ｓｉ単結晶基板の（１１１）主面上に順次積層されたＡｌ層およびＡｌＮ結晶層を有し、そのＡｌ層は２原子層以上で１０原子層以下の厚さを有し、ＡｌＮ結晶層の表面は（０００１）の面方位とＡｌ極性の表面を有していることを特徴としている。
　なお、Ａｌ層は、２原子層以上で４原子層以下の厚さを有することが好ましい。本発明による基板は、ＡｌＮ結晶層上に、ＡｌＧａＮ結晶層をさらに有していてもよい。また、そのＡｌＧａＮ結晶層は、Ａｌ組成比が順次低減された複数のサブ層を含むこともできる。
　上記のような本発明によれば、ＡｌＮ結晶バッファ層を成長させる前にＳｉ基板表面にＡｌ層を均一に形成することによって、ＡｌＮ結晶バッファ層の表面に良質なＡｌ極性面が得られる。すなわち、そのＡｌＮ結晶バッファ層の表面は、実質的にＡｌ極性面のみを含んでいるので、高い平坦性を有している。
本発明による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を示す模式的断面図である。 従来技術を利用して比較例１として作製された基板の表面の光学暗視野顕微鏡写真である。 従来技術を利用して比較例２として作製された基板の表面の光学暗視野顕微鏡写真である。 本発明に密接に関連する参考例１として作製された基板の光学暗視野顕微鏡写真である。 本発明の実施例１として作製された基板の光学暗視野顕微鏡写真である。 本発明の実施例２として作製された基板の光学暗視野顕微鏡写真である。 従来技術による比較例２における基板の表面のＡＦＭ（原子間力顕微鏡）像である。 本発明による実施例１における基板の表面のＡＦＭ像である。 図７の比較例２におけるＡＦＭ像に関する一走査線上の表面凹凸形状を示すグラフである。 図８の実施例１におけるＡＦＭ像に関する一走査線上の表面凹凸形状を示すグラフである。
　（実施形態）
　図１は、本発明による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を模式的断面図で示している。このようなヘテロ接合電界効果トランジスタの積層構造の作製方法の一例が、以下において説明される。基板１としては、（１１１）主面を有するＳｉ基板が用いられる。まず、フッ酸系のエッチャントでＳｉ基板１の表面酸化膜を除去した後に、ＭＯＣＶＤ（有機金属気相堆積）装置のチャンバ内にその基板がセットされる。
　ＭＯＣＶＤ装置内ではＳｉ基板１が１０５０℃に加熱され、チャンバ内圧力１３．３ｋＰａの水素雰囲気にて基板表面のクリーニングが３００秒間行なわれる。その後、Ｓｉ基板１上に、Ａｌ層２ａとＡｌＮ結晶バッファ層２ｂが後述の実施例で詳述される条件下で積層される。
　その後、基板温度を１１５０℃に上昇させ、ＴＭＡ（トリメチルアルミニウム）流量＝９０．０ｓｃｃｍ、ＴＭＧ（トリメチルガリウム）流量＝１２．７ｓｃｃｍ、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．７Ｇａ０．３Ｎ層３が４００ｎｍの厚さに堆積される。続いて、ＴＭＡ流量＝５０．９ｓｃｃｍ、ＴＭＧ流量＝２２．１ｓｃｃｍ、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．４Ｇａ０．６Ｎ層４が４００ｎｍの厚さに堆積され、さらにＴＭＡ流量＝１６．４ｓｃｃｍ、ＴＭＧ流量＝３０．４、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．１Ｇａ０．９Ｎ層５が４００ｎｍの厚さに堆積される。これによって、組成傾斜バッファ層構造３－５が形成される。
　Ａｌ０．１Ｇａ０．９Ｎ層５上には、同じ基板温度の下で、ＡｌＮ層（５ｎｍ厚）／Ａｌ０．１Ｇａ０．９Ｎ（２０ｎｍ厚）層の５０周期の繰返しを含む超格子多層バッファ層構造６が堆積される。このとき、ＡｌＮ層はＴＭＡ流量＝１０２μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、Ａｌ０．１Ｇａ０．９Ｎ層はＴＭＧ流量＝７２０μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝８０μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され得る。なお、超格子多層バッファ層構造６は、ヘテロ接合電界効果トランジスタの製造コストや製造時間などの観点から省略されてもよい。
　その後に基板温度が１１００℃に下げられ、ＴＭＧ流量＝２２４μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で、ＧａＮ層７が１３．３ｋＰａの圧力下で１．０μｍの厚さに堆積され、ＧａＮ層８が９０ｋＰａの圧力下で０．５μｍの厚さに堆積される。ここで、堆積圧力が低い場合にＴＭＧに含まれるカーボンがＧａＮ層内にドープされやすく、堆積圧力が高い場合にＴＭＧからＧａＮ層内にカーボンがドープされにくい傾向にある。
　そして、ＧａＮ層８上には、１３．３ｋＰａの圧力下で、ＡｌＮ特性改善層９（１ｎｍ厚）、Ａｌ０．２Ｇａ０．８Ｎ障壁層１０（２０ｎｍ厚）およびＧａＮキャップ層１１（１ｎｍ厚）を含む電子供給層が堆積される。このとき、ＡｌＮ層９はＴＭＡ流量＝５１μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、ＡｌＧａＮ層１０はＴＭＧ流量＝４６μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝７μｍｏｌ／ｍｉｎおよび、ＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、そしてＧａＮ層１１はＴＭＧ流量＝５８μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され得る。
　なお、以上の実施形態ではＡｌＧａＮ層３、４および５のＡｌ組成比が０．７、０．４および０．１の順に変化させられたが、組成傾斜バッファ層構造に含まれるＡｌＧａＮ層におけるＡｌ組成比の組合せはこの組合せに限定されるものではない。また、組成傾斜バッファ層構造に含まれて異なるＡｌ組成比を有するＡｌＧａＮ層の数も３層に限定されず、任意の数とすることができる。重要なことは、組成傾斜バッファ層構造の下面から上面に向かうにしたがってＡｌ組成比が徐々に減少していくことである。さらに、超格子多層バッファ層構造６は、ＡｌＮ層／Ａｌ０．１Ｇａ０．９Ｎ層の繰返しに限定されず、例えばＡｌ０．１Ｇａ０．９Ｎ層は他の組成比を有するＡｌＧａＮ層に置き換えることも可能である。
　（比較例１）
　本発明の基板の改善効果を調べるために、従来技術を利用して比較例１としての基板が作製された。この比較例１の基板は、図１におけるＳｉ基板１、ＡｌＮ結晶バッファ層２ｂおよび組成傾斜バッファ層構造３－５を有しているが、Ａｌ層２ａを有していない。
　すなわち、比較例１においては、上述の実施形態と同様に表面クリーニング処理されたＳｉ基板１上に、ＡｌＮ結晶バッファ層２ｂが、１０５０℃の基板温度、１３．３ｋＰａの圧力、１０８．５ｓｃｃｍのＴＭＡ流量、および１２．５ｓｌｍのＮＨ３流量のＭＯＣＶＤ条件下で２００ｎｍの厚さに成長させられた。その後、ＡｌＮ結晶バッファ層２ｂ上に上述の実施形態と同様に組成傾斜バッファ層構造３－５が形成された。
　図２は、こうして得られた比較例１の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面の光学暗視野顕微鏡写真を示している。なお、この顕微鏡写真中の白い線分は、５０μｍのスケールを示している。図２の写真から分かるように、比較例１の基板の表面は多くの微細な凸状欠陥を含んでおり、その欠陥密度を測定したところ４．４×１０７個／ｃｍ２であった。
　（比較例２）
　本発明の基板の改善効果をより確実に調べるために、従来技術を利用して比較例２としての基板がさらに作製された。この比較例２の基板は、図１におけるＳｉ基板１、ＡｌＮ結晶バッファ層２ｂおよび組成傾斜バッファ層構造３－５を有しているが、Ａｌ層２ａの代わりに窒化ケイ素層を有している。
　すなわち、比較例２においては、上述の実施形態と同様に表面クリーニング処理されたＳｉ基板１の表面が、１０５０℃の基板温度、１３．３ｋＰａの圧力、１２．５ｓｌｍのＮＨ３流量の条件下で４０秒間だけ窒化処理された。
　この窒化処理された表面上には、比較例１の場合と同様に、ＡｌＮ結晶バッファ層２ｂが、１０５０℃の基板温度、１３．３ｋＰａの圧力、１０８．５ｓｃｃｍのＴＭＡ流量、および１２．５ｓｌｍのＮＨ３流量のＭＯＣＶＤ条件下で２００ｎｍの厚さに成長させられ、その後に組成傾斜バッファ層構造３－５が形成された。
　図３は、こうして得られた比較例２の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面の光学暗視野顕微鏡写真を示している。なお、この顕微鏡写真中の白い線分も、５０μｍのスケールを示している。図３の写真から分かるように、比較例２の基板の表面も多くの微細な凸状欠陥を含んでおり、その欠陥密度を測定したところ２．４×１０７個／ｃｍ２であった。すなわち、比較例２の基板においては、Ｓｉ基板１の表面を窒化処理した効果により、比較例１に比べて欠陥密度が約１／２に減少していることが分かる。
　（参考例１）
　本発明の有効な範囲を調べるために、本発明に密接に関連する参考例１としての基板も作製された。この参考例１の基板は、図１におけるＳｉ基板１、Ａｌ層２ａ、ＡｌＮ結晶バッファ層２ｂ、および組成傾斜バッファ層構造３－５を有している。
　このＡｌ層２ａは、１０５０℃の基板温度、１３．３ｋＰａの圧力、および２７ｓｃｃｍのＴＭＡ流量の条件下で６秒間だけ堆積された。この堆積条件は、Ｓｉ基板１の表面上に１原子層の平均厚さのＡｌ層２ａを堆積する条件に対応している。
　このＡｌ層２ａ上には、比較例１の場合と同様に、ＡｌＮ結晶バッファ層２ｂが、１０５０℃の基板温度、１３．３ｋＰａの圧力、１０８．５ｓｃｃｍのＴＭＡ流量、および１２．５ｓｌｍのＮＨ３流量のＭＯＣＶＤ条件下で２００ｎｍの厚さに成長させられ、その後に組成傾斜バッファ層構造３－５が形成された。
　図４は、こうして得られた参考例１の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面の光学暗視野顕微鏡写真を示している。この顕微鏡写真中の白い線分も、５０μｍのスケールを示している。図４の写真から分かるように、参考例１の基板の表面も多くの微細な凸状欠陥を含んでおり、その欠陥密度を測定したところ１．２×１０８個／ｃｍ２であった。すなわち、参考例１の基板においては、１原子層の平均厚さに対応するＡｌ層２ａを堆積したが、比較例１に比べて欠陥密度が低減されずにむしろ増大していることが分かる。この理由としては、平均すれば１原子層の厚さに対応するＡｌ層２ａが不均一であって、部分的にＳｉ基板の表面が露出しており、この不均一性がむしろ欠陥密度を増大させたと考えられる。
　（実施例１）
　本発明による実施例１による基板が参考例１に類似して作製された。この実施例１の基板は、参考例１に比べて、Ａｌ層２ａの堆積条件が変更されたことのみにおいてことなっている。
　すなわち、実施例１におけるＡｌ層２ａの堆積条件においては、ＴＭＡの流量が参考例１における２７ｓｃｃｍから倍の５４ｓｃｃｍに増大されている。すなわち、この５４ｓｃｃｍのＴＭＡ流量は、Ｓｉ基板１の表面上に２原子層の平均厚さのＡｌ層２ａを堆積する条件に対応している。
　このＡｌ層２ａ上には、参考例１の場合と同様に、ＡｌＮ結晶バッファ層２ｂが、１０５０℃の基板温度、１３．３ｋＰａの圧力、１０８．５ｓｃｃｍのＴＭＡ流量、および１２．５ｓｌｍのＮＨ３流量のＭＯＣＶＤ条件下で２００ｎｍの厚さに成長させられ、その後に組成傾斜バッファ層構造３－５が形成された。
　図５は、こうして得られた実施例１の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面の光学暗視野顕微鏡写真を示している。この顕微鏡写真中の白い線分も、５０μｍのスケールを示している。図５の写真から分かるように、実施例１の基板の表面においては微細な凸状欠陥が顕著に減少しており、その欠陥密度を測定したところ１．１×１０５個／ｃｍ２であった。すなわち、実施例１の基板においては、２原子層の平均厚さに対応するＡｌ層２ａを堆積した効果として、比較例１に比べて欠陥密度が約１／４００に激減していることが分かる。
　この理由としては、Ｓｉ基板１の表面が露出されることなく平均して２原子層厚さに対応するＡｌ層２ａよって覆われ、そのＡｌ層２ａ上にＡｌ極性の平滑な表面を有するＡｌＮ結晶バッファ層２ｂが成長したからであると考えられる。すなわち、ＡｌＮ結晶バッファ層２ｂがＡｌ極性の平滑な表面を有するので、その上に成長させられた組成傾斜バッファ層構造３－５の表面においても欠陥密度が激減したと考えられる。
　（実施例２）
　本発明による実施例２による基板が実施例１に類似してさらに作製された。この実施例２の基板は、実施例に比べて、Ａｌ層２ａの平均堆積厚さが変更されたことのみにおいてことなっている。
　すなわち、実施例２におけるＡｌ層２ａの堆積条件においては、ＴＭＡの流量が実施例１の５４ｓｃｃｍから１０８ｓｃｃｍへさらに増大されている。すなわち、この１０８ｓｃｃｍのＴＭＡ流量は、Ｓｉ基板１の表面上に４原子層の平均厚さのＡｌ層２ａを堆積する条件に対応している。
　このＡｌ層２ａ上には、実施例１の場合と同様に、ＡｌＮ結晶バッファ層２ｂが、１０５０℃の基板温度、１３．３ｋＰａの圧力、１０８．５ｓｃｃｍのＴＭＡ流量、および１２．５ｓｌｍのＮＨ３流量のＭＯＣＶＤ条件下で２００ｎｍの厚さに成長させられ、その後に組成傾斜バッファ層構造３－５が形成された。
　図６は、こうして得られた実施例２の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面の光学暗視野顕微鏡写真を示している。この顕微鏡写真中の白い線分も、５０μｍのスケールを示している。図６の写真から分かるように、実施例２の基板の表面においても微細な凸状欠陥が比較例１に比べて顕著に減少しており、その欠陥密度を測定したところ１．９×１０５個／ｃｍ２であった。しかし、実施例２の基板における欠陥密度は、実施例１に比べて顕著な変化がなく、むしろ僅かに増大していることが分かる。
　この理由としては、平均して４原子層の厚さに対応するＡｌ層２ａは完全にＳｉ基板１の表面を覆って被覆漏れを生じることはないが、Ａｌ層の厚さが増大するにつれてその表面にＡｌの微小突起が生じ始めて、これが悪影響を及ぼし得ると考えられる。したがって、Ａｌ層２ａの厚さは、その表面に生じる微小突起の悪影響を回避するために１０原子層以下の厚さであることが好ましい。
　（比較例２と実施例１との比較）
　図７と図８は、それぞれ比較例２と実施例１の基板におけるＡｌ０．１Ｇａ０．９Ｎ層５の表面のＡＦＭ（原子間力顕微鏡）像を示している。これら図７と図８のＡＦＭ像においても、実施例１の基板の表面において微細な凸状欠陥が比較例２に比べて顕著に減少していることを確認することができる。
　図９と図１０は、それぞれ図７と図８のＡＦＭ像中の一走査線に沿った表面凹凸の断面形状を表すグラフを示している。すなわち、これらのグラフの横軸は表面に平行な距離（μｍ）を表し、縦軸は表面に平行な面に直交する方向の距離（ｎｍ）を表している。このような表面断面形状から、表面粗さを測定することができる。図７と図８のＡＦＭ像に関して表面粗さを測定したところ、それぞれに関してＲＭＳ粗さ（平均二乗根粗さ）が６．９３ｎｍと３．８９ｎｍであり、Ｒａ（算術平均粗さ）が５．３２ｎｍと３．０６ｎｍであった。すなわち、実施例１の基板の表面粗さは比較例２に比べて顕著に改善されていることが分かる。
　（Ａｌ層がデバイスの電子特性に及ぼす影響）
　Ｓｉ基板１とＡｌＮバッファ層２ｂとの間に介在するＡｌ層２ａがそのＡｌＮバッファ層２ｂ上に形成される窒化物半導体デバイスの電子特性に及ぼす影響が調べられた。
　まず、従来技術による窒化物半導体デバイスとして、図１に示された積層構造のうちでＡｌ層２ａ、組成傾斜バッファ層３－５および超格子多層バッファ層構造６が省略された窒化物半導体デバイスが作製された。すなわち、この窒化物半導体デバイスにおいては、比較例１に述べられた条件下で、Ｓｉ基板１上にＡｌＮ結晶バッファ層２ｂが堆積された。そして、このＡｌＮ結晶バッファ層２ｂ上に、カーボンドープＧａＮ層７、アンドープＧａＮチャネル層８、ＡｌＮ特性改善層９、Ａｌ０．２Ｇａ０．８Ｎ障壁層１０、およびＧａＮキャップ層１１が、前述の実施形態で説明された条件下で順次堆積された。
　こうして得られた従来技術による窒化物半導体デバイス中のＧａＮチャネル層８の電子特性が、周知のホール測定を利用して求められた。その結果、このチャネル層８において、シート抵抗Ｒｓが１２４０Ω／□、シートキャリア濃度Ｎｓが４．６×１０１２ｃｍ－２、そしてキャリア移動度μが１０９０ｃｍ２／Ｖｓであった。
　次に、本発明を利用した窒化物半導体デバイスが、上記の従来技術による窒化物半導体デバイスに類似して作製された。本発明を利用したこの窒化物半導体デバイスは、Ｓｉ基板１とＡｌＮ結晶バッファ層２ｂとの間に、実施例１による２原子層のＡｌ層２ａが介在させられたことのみにおいて上記従来技術による窒化物半導体デバイスと異なっていた。
　本発明を利用したこの窒化物半導体デバイス中のＧａＮチャネル層８の電子特性も、周知のホール測定を利用して求められた。その結果、このチャネル層８において、シート抵抗Ｒｓが７４８Ω／□、シートキャリア濃度Ｎｓが５．０３×１０１２ｃｍ－２、そしてキャリア移動度μが１６６０ｃｍ２／Ｖｓであった。
　以上から明らかなように、従来技術による窒化物半導体デバイスに比べて、本発明を利用した窒化物半導体デバイス中のチャネル層においては、シート抵抗Ｒｓが低減され、キャリア濃度Ｎｓが高められ、そしてキャリア移動度μが高められており、何れの電子特性も改善されていることが分かる。特に、キャリア移動度μが顕著に改善されていることが好ましい。
　以上から明らかなように、本発明によれば、ＡｌＮ結晶バッファ層を成長させる前に基板表面に所定厚さのＡｌ層を均一に形成することによって、そのＡｌＮ結晶バッファ層の表面の平滑性を顕著に改善することができ、その結果としてＡｌＮ結晶バッファ層上に成長する窒化物半導体層の表面の平滑性をも改善することができる。
　そして、そのように改善された表面平滑性を有する基板を利用することによって、その基板上に電子特性の改善された種々の窒化物半導体デバイスを作製することができる。
　１　Ｓｉ基板、２ａ　Ａｌ層、２ｂ　ＡｌＮ結晶層、３　Ａｌ０．７Ｇａ０．３Ｎ層、４　Ａｌ０．４Ｇａ０．６Ｎ層、５　Ａｌ０．１Ｇａ０．９Ｎ層、６　ＡｌＮ／Ａｌ０．１Ｇａ０．９Ｎ多層バッファ構造、７　カーボンドープＧａＮ層、８　アンドープＧａＮチャネル層、９　ＡｌＮ特性改善層、１０　Ａｌ０．２Ｇａ０．８Ｎ障壁層、１１　ＧａＮキャップ層。

Claims (4)

  1. 　窒化物半導体層を成長させるためのバッファ層構造を有する基板であって、
    　Ｓｉ単結晶基板の（１１１）主面上に順次積層されたＡｌ層およびＡｌＮ結晶層を有し、
    　前記Ａｌ層は２原子層以上で１０原子層以下の厚さを有し、
    　前記ＡｌＮ結晶層の表面は（０００１）の面方位とＡｌ極性の表面を有していることを特徴とする基板。
  2. 　前記Ａｌ層は２原子層以上で４原子層以下の厚さを有することを特徴とする請求項１に記載の基板。
  3. 　前記ＡｌＮ結晶層上に積層されたＡｌＧａＮ結晶層をさらに有することを特徴とする請求項１に記載の基板。
  4. 　前記ＡｌＧａＮ結晶層はＡｌ組成比が順次低減された複数のサブ層を含むことを特徴とする請求項３に記載の基板。
PCT/JP2012/072704 2011-09-15 2012-09-06 窒化物半導体層を成長させるためのバッファ層構造を有する基板 WO2013038980A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-201619 2011-09-15
JP2011201619 2011-09-15

Publications (1)

Publication Number Publication Date
WO2013038980A1 true WO2013038980A1 (ja) 2013-03-21

Family

ID=47883211

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072704 WO2013038980A1 (ja) 2011-09-15 2012-09-06 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Country Status (1)

Country Link
WO (1) WO2013038980A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093753A (zh) * 2021-11-12 2022-02-25 松山湖材料实验室 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003033781A1 (en) * 2001-10-16 2003-04-24 Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Low temperature epitaxial growth of quaternary wide bandgap semiconductors
WO2006014472A1 (en) * 2004-07-07 2006-02-09 Nitronex Corporation Iii-nitride materials including low dislocation densities and methods associated with the same
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
WO2008123213A1 (ja) * 2007-03-26 2008-10-16 Kyoto University 半導体装置及び半導体製造方法
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003033781A1 (en) * 2001-10-16 2003-04-24 Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Low temperature epitaxial growth of quaternary wide bandgap semiconductors
WO2006014472A1 (en) * 2004-07-07 2006-02-09 Nitronex Corporation Iii-nitride materials including low dislocation densities and methods associated with the same
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
WO2008123213A1 (ja) * 2007-03-26 2008-10-16 Kyoto University 半導体装置及び半導体製造方法
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093753A (zh) * 2021-11-12 2022-02-25 松山湖材料实验室 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法
CN114093753B (zh) * 2021-11-12 2022-10-25 松山湖材料实验室 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法

Similar Documents

Publication Publication Date Title
JP5842057B2 (ja) 半導体装置の製造方法
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US8268646B2 (en) Group III-nitrides on SI substrates using a nanostructured interlayer
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
KR20130103293A (ko) 질화물 반도체층의 제조 방법
US20180090316A1 (en) Gaas thin film grown on si substrate, and preparation method for gaas thin film grown on si substrate
US9705031B2 (en) Semiconductor material
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US20160168752A1 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
JP7260089B2 (ja) 窒化物半導体
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
WO2017164036A1 (ja) Ｉｉｉ族窒化物積層体の製造方法
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR101890750B1 (ko) 질화물 반도체층 성장 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12831037

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12831037

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP