JP6724851B2 - 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法 - Google Patents

基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法 Download PDF

Info

Publication number
JP6724851B2
JP6724851B2 JP2017080679A JP2017080679A JP6724851B2 JP 6724851 B2 JP6724851 B2 JP 6724851B2 JP 2017080679 A JP2017080679 A JP 2017080679A JP 2017080679 A JP2017080679 A JP 2017080679A JP 6724851 B2 JP6724851 B2 JP 6724851B2
Authority
JP
Japan
Prior art keywords
region
concavo
convex
metal particles
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017080679A
Other languages
English (en)
Other versions
JP2018182101A (ja
JP2018182101A5 (ja
Inventor
匠 野村
匠 野村
小林　渉
渉 小林
和輝 神田
和輝 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017080679A priority Critical patent/JP6724851B2/ja
Priority to CN201880024454.9A priority patent/CN110520979B/zh
Priority to DE112018001998.5T priority patent/DE112018001998B4/de
Priority to PCT/JP2018/009056 priority patent/WO2018190046A1/ja
Publication of JP2018182101A publication Critical patent/JP2018182101A/ja
Publication of JP2018182101A5 publication Critical patent/JP2018182101A5/ja
Priority to US16/596,897 priority patent/US11114368B2/en
Application granted granted Critical
Publication of JP6724851B2 publication Critical patent/JP6724851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、凹凸形状とされた凹凸領域を有する基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法に関するものである。
従来より、基材の一面に半導体チップ等を搭載した半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、基材の一面のうちの半導体チップが搭載される領域と異なる領域に凹凸形状とされた凹凸領域が構成されている。そして、基材の一面には、半導体チップを覆うように、モールド樹脂が配置されている。
このような半導体装置では、基材は、一面に凹凸領域が構成されている。このため、基材の一面とモールド樹脂との密着性を向上でき、基材の一面からモールド樹脂が剥離してしまうことを抑制できる。
特開２０１６−２０００１号公報
ところで、上記のような基材をモールド樹脂で封止する場合、当該モールド樹脂にて基材の側面を封止することも想定される。この場合、基材は、側面が凹凸領域とされていないため、当該側面からモールド樹脂が剥離してしまう可能性がある。
本発明は上記点に鑑み、側面からもモールド樹脂が剥離することを抑制できる基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法を提供することを目的とする。
上記目的を達成するための請求項１および２では、一面（１０ａ、２０ａ）、および一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、一面および側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材において、一面のうちの封止領域を構成する領域には、凹凸形状とされた一面凹凸領域（１５、２５）が構成され、側面のうちの封止領域を構成する領域には、凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、一面凹凸領域および側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されている。
そして、請求項１では、さらに、一面は、封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、一面凹凸領域は、接続領域と異なる領域に構成されており、接続領域側に構成された第１凹凸領域（２５ａ）と、第１凹凸領域を挟んで接続領域と反対側に構成された第２凹凸領域（２５ｂ）と、を有し、第１凹凸領域は、複数の金属粒子が積層されることで構成され、第２凹凸領域は、溝部（７３）が形成されていると共に、溝部を含む領域に複数の金属粒子が積層されることで構成され、第１凹凸領域よりも凹凸の高低差が大きくされている。
また、請求項２では、さらに、一面は、封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、一面凹凸領域は、接続領域を含む領域に構成された第１凹凸領域（２５ａ）と、第１凹凸領域と異なる領域に構成された第２凹凸領域（２５ｂ）と、を有し、第１凹凸領域は、複数の金属粒子が積層されることで構成され、第２凹凸領域は、溝部（７３）が形成されていると共に、溝部を含む領域に複数の金属粒子が積層されることで構成され、第１凹凸領域よりも凹凸の高低差が大きくされている。
これによれば、一面に一面凹凸領域が構成されていると共に、側面に側面凹凸領域が構成されているため、モールド樹脂で封止された際、一面および側面からモールド樹脂が剥離することを抑制できる。
この場合、請求項３のように、複数の金属粒子は、隣接する金属粒子の間に空隙（７２）が構成される状態で積層され、空隙は、互いに繋がっていると共に金属粒子が積層されている領域よりも外側の空間と繋がっているようにできる。
これによれば、モールド樹脂で封止された際、モールド樹脂が空隙内に入り込むことができる。このため、モールド樹脂との密着性を向上でき、さらにモールド樹脂が剥離することを抑制できる。
そして、請求項６および７では、搭載部（１０）および端子部（２０）がモールド樹脂（６０）で封止されたモールドパッケージにおいて、一面（１０ａ）および一面と連なる側面（１０ｃ〜１０ｆ）を有する搭載部と、一面（２０ａ）および一面と連なる側面（２０ｃ、２０ｄ、２０ｆ）を有する端子部と、搭載部の一面に搭載される半導体チップ（４０）と、半導体チップと端子部とを電気的に接続する接続部材（５０）と、半導体チップおよび接続部材を封止しつつ、搭載部の一面および側面、端子部の一面および側面を封止するモールド樹脂と、を備え、搭載部および端子部は、モールド樹脂で封止される封止領域（１３、２３）において、一面に凹凸形状とされた一面凹凸領域（１５、２５）が構成され、側面に凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、一面凹凸領域および側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されている。
そして、請求項６では、さらに、一面は、封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、一面凹凸領域は、接続領域と異なる領域に構成されており、接続領域側に構成された第１凹凸領域（２５ａ）と、第１凹凸領域を挟んで接続領域と反対側に構成された第２凹凸領域（２５ｂ）と、を有し、第１凹凸領域は、複数の金属粒子が積層されることで構成され、第２凹凸領域は、溝部（７３）が形成されていると共に、溝部を含む領域に複数の金属粒子が積層されることで構成され、第１凹凸領域よりも凹凸の高低差が大きくされている。
また、請求項７では、さらに、一面は、封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、一面凹凸領域は、接続領域を含む領域に構成された第１凹凸領域（２５ａ）と、第１凹凸領域と異なる領域に構成された第２凹凸領域（２５ｂ）と、を有し、第１凹凸領域は、複数の金属粒子が積層されることで構成され、第２凹凸領域は、溝部（７３）が形成されていると共に、溝部を含む領域に複数の金属粒子が積層されることで構成され、第１凹凸領域よりも凹凸の高低差が大きくされている。
これによれば、搭載部および端子部は、それぞれ一面に一面凹凸領域が構成されていると共に側面に側面凹凸領域が構成されているため、各一面および各側面からモールド樹脂が剥離することを抑制したモールドパッケージとできる。
また、請求項９は、一面（１０ａ、２０ａ）、および一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、一面および側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材の製造方法において、一面および側面を有し、金属材料で構成された基礎部材（８０）を用意することと、一面のうちの封止領域を構成する領域に、凹凸形状とされた一面凹凸領域（１５、２５）を形成することと、側面のうちの封止領域を構成する領域に、凹凸形状とされた側面凹凸領域（１６、２６、２７）を形成することと、を行い、一面凹凸領域を形成すること、および側面凹凸領域を形成することでは、一面に、溝部（７３）を形成することで金属粒子（７０）を浮遊させ、浮遊した金属粒子を、一面のうちの溝部、および溝部の周囲に蒸着して当該金属粒子を積層すると共に、側面に蒸着して当該金属粒子を積層することにより、一面凹凸領域および側面凹凸領域を形成するようにしている。
これによれば、一面に溝部を形成することで側面に側面凹凸領域を構成するため、側面に特別な処理を行う必要がない。このため、製造工程の簡略化を図りつつ、側面に側面凹凸領域を形成できる。
また、請求項１２は、一面（１０ａ、２０ａ）、および一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、一面および側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材の製造方法において、一面および側面を有する基礎部材（８０）を用意することと、一面のうちの封止領域を構成する領域に、凹凸形状とされた一面凹凸領域（１５、２５）を形成することと、側面のうちの封止領域を構成する領域に、凹凸形状とされた側面凹凸領域（１６、２６、２７）を形成することと、を行い、一面凹凸領域を形成すること、および側面凹凸領域を形成することでは、金属材料で構成されるターゲット部材（９０）を用意することと、ターゲット部材から金属粒子（７０）を浮遊させ、浮遊した金属粒子を一面および側面に蒸着して積層することにより、一面凹凸領域および側面凹凸領域を形成することと、を行うようにしている。
これによれば、ターゲット部材を用意し、ターゲット部材から浮遊させた金属粒子を蒸着させることで各凹凸領域を形成している。このため、ターゲット部材を構成する材料を変更することにより、各凹凸領域を構成する金属粒子を変更できる。このため、使用用途に応じた金属粒子を用いて各凹凸領域を構成でき、設計の自由度を向上できる。
そして、請求項１５では、請求項１４に記載の製造方法にて製造された基材（１０、２０）を用意することと、基材の一面および側面が封止されるように、モールド樹脂を形成することと、を行い、モールド樹脂を形成することでは、当該モールド樹脂が空隙内に入り込んだ状態とするようにしている。
これによれば、金属粒子が積層されることで構成される空隙内にモールド樹脂が入り込んだ状態とするため、基材とモールド樹脂との密着性を向上したモールドパッケージを製造できる。
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
第１実施形態におけるモールドパッケージの断面図である。 図１に示す端子部における一面の各領域を説明するための図である。 図２中のIII−III線に沿った断面図である。 図３中の領域Ａの拡大図である。 図２中の矢印Ｂ方向から視た平面図である。 図２中の矢印Ｃ方向から視た平面図である。 図１に示す搭載部における一面の各領域を説明するための図である。 図７中の矢印Ｄ方向から視た平面図である。 端子部にレーザ光を照射する領域を示す図である。 端子部にレーザ光を照射した際の状態を示す模式図である。 第２実施形態における端子部の一面の各領域を説明するための図である。 第３実施形態における端子部の一面の各領域を説明するための図である。 図１２に示す端子部を形成する製造工程を示す図である。 第３実施形態の変形例における端子部の一面の各領域を説明するための図である。 第４実施形態における金属粒子の積層状態を示す模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について図面を参照しつつ説明する。まず、本実施形態のモールドパッケージの構成について説明する。図１に示されるように、モールドパッケージ１は、搭載部１０と、搭載部１０に周囲に配置された複数の端子部２０とを有している。なお、図１では、複数の端子部２０のうちの１本の端子部２０のみを図示している。
搭載部１０および端子部２０は、本実施形態では、これら搭載部１０および端子部２０がタイバーや外周フレーム等で一体化された図示しないリードフレームを用意し、タイバーや外周フレーム等が適宜除去されて分離されることで構成される。つまり、搭載部１０および端子部２０は、共通のリードフレームを用いて構成されている。
本実施形態では、搭載部１０は、金属材料から構成される主金属部１１と、当該主金属部１１を覆うように形成された金属薄膜１２とを有する構成とされている。同様に、端子部２０は、金属材料から構成される主金属部２１と、当該主金属部２１を覆うように形成された金属薄膜２２とを有する構成とされている。
主金属部１１、２１は、例えば、Ｃｕ、Ａｌ、Ａｌ合金、Ｆｅ、またはＦｅ系合金等の金属材料で構成されている。金属薄膜１２、２２は、めっき膜であり、例えば、Ｎｉ、Ｐｄ、Ａｇ、またはＡｕ等の金属材料で構成される。なお、本実施形態では、金属薄膜１２、２２は、Ｎｉめっき膜で構成されている。
搭載部１０は、板状とされており、一面１０ａ、一面１０ａと反対側の他面１０ｂ、および一面１０ａと他面１０ｂとを繋ぐ４つの側面１０ｃ〜１０ｆを有している。図１中では、側面１０ｃ〜１０ｆのうちの側面１０ｃ、１０ｅが示されている。なお、側面１０ｄ、１０ｆは、後述する図７に示されるように、それぞれ側面１０ｃと１０ｅとを繋ぐ側面である。また、上記のように、搭載部１０は、主金属部１１が金属薄膜１２に覆われた構成とされている。このため、搭載部１０の各面１０ａ〜１０ｆは、金属薄膜１２のうちの主金属部１１側と反対側の面にて構成されている。
搭載部１０の一面１０ａには、接合部材３０を介して半導体チップ４０が搭載されている。半導体チップ４０は、例えば、シリコン基板にダイオード素子やＭＯＳＦＥＴ（すなわち、Metal Oxide Semiconductor Field Effect Transistor）素子等が形成されたものが用いられる。接合部材３０は、例えば、Ａｇペーストやはんだ等が用いられる。
端子部２０は、板状とされており、一面２０ａ、一面２０ａと反対側の他面２０ｂ、および一面２０ａと他面２０ｂとを繋ぐ４つの側面２０ｃ〜２０ｆを有している。そして、複数の端子部２０は、一面２０ａが搭載部１０の一面１０ａと略平行となるように、それぞれ搭載部１０の周囲に配置されている。図１中では、側面２０ｃ〜２０ｆのうちの搭載部１０側の前側面２０ｃ、搭載部１０側と反対側の後側面２０ｅが示されている。なお、側面２０ｄ、２０ｆは、後述する図２に示されるように、それぞれ側面２０ｃと２０ｅとを繋ぐ横側面２０ｄ、２０ｆである。また、上記のように、端子部２０は、主金属部２１が金属薄膜２２に覆われた構成とされている。このため、端子部２０の各面２０ａ〜２０ｆは、金属薄膜２２のうちの主金属部２１側と反対側の面にて構成されている。
また、端子部２０は、一面２０ａにおける搭載部１０側において、半導体チップ４０とボンディングワイヤ５０を介して電気的に接続されている。ボンディングワイヤ５０は、例えば、Ａｌワイヤ、Ａｕワイヤ、またはＣｕワイヤ等で構成される。なお、本実施形態では、ボンディングワイヤ５０が接続部材に相当している。
そして、半導体チップ４０およびボンディングワイヤ５０を封止しつつ、搭載部１０の一面１０ａ、各側面１０ｃ〜１０ｆ、および端子部２０における搭載部１０側の各面２０ａ〜２０ｄ、２０ｆが封止されるように、モールド樹脂６０が配置されている。
なお、本実施形態では、モールド樹脂６０は、エポキシ樹脂で構成されている。また、図１では、搭載部１０の他面１０ｂがモールド樹脂６０から露出したものを図示しているが、搭載部１０の他面１０ｂもモールド樹脂６０で封止されていてもよい。
以上が本実施形態におけるモールドパッケージ１の基本的な構成である。そして、本実施形態では、搭載部１０および端子部２０は、モールド樹脂６０で封止される封止領域に、それぞれ凹凸形状とされた凹凸領域が構成されている。まず、端子部２０の凹凸領域について、図２〜図６を参照しつつ説明する。なお、以下では、端子部２０のうちのモールド樹脂６０にて封止される領域を封止領域２３として説明する。
端子部２０は、図１および図２に示されるように、搭載部１０側の領域が封止領域２３となる。そして、端子部２０は、図２に示されるように、一面２０ａのうちの封止領域２３に、ボンディングワイヤ５０と接続されるワイヤ領域２４を有している。また、端子部２０は、一面２０ａのうちの封止領域２３において、ワイヤ領域２４と異なる領域に凹凸形状とされた一面凹凸領域２５を有している。なお、本実施形態では、ワイヤ領域２４が接続領域に相当している。
具体的には、端子部２０は、前側面２０ｃ側から後側面２０ｅ側に向かう方向を長手方向とする板状とされている。なお、図２中では、紙面左右方向が長手方向に相当する。そして、一面２０ａのうちの封止領域２３では、長手方向に沿って、前側面２０ｃ側から一面凹凸領域２５、ワイヤ領域２４、一面凹凸領域２５が順に位置している。つまり、一面２０ａのうちの封止領域２３では、ワイヤ領域２４を挟むように２つの一面凹凸領域２５が位置している。
一面凹凸領域２５は、ワイヤ領域２４側が第１凹凸領域２５ａとされ、第１凹凸領域２５ａを挟んでワイヤ領域２４と反対側が第２凹凸領域２５ｂとされている。なお、２つの一面凹凸領域２５のうちの前側面２０ｃ側と反対側に位置する一面凹凸領域２５は、第２凹凸領域２５ｂを挟んでワイヤ領域２４側と反対側にも第１凹凸領域２５ａを有している。そして、本実施形態では、一面２０ａのうちの封止領域２３は、前側面２０ｃ側から、前側面２０ｃ側と反対側に位置する一面凹凸領域２５のうちの第２凹凸領域２５ｂまでとされている。つまり、前側面２０ｃ側から最も離れた第１凹凸領域２５ａは、封止領域２３外に位置している。但し、封止領域２３は、前側面２０ｃ側と反対側に位置する一面凹凸領域２５が全て含まれていてもよい。
第１凹凸領域２５ａは、図３および図４に示されるように、金属薄膜２２上に複数の金属粒子７０が積層されて構成される微小凹凸部７１を有する凹凸形状とされている。具体的には、本実施形態では、図４に示されるように、微小凹凸部７１は、金属薄膜２２側から当該金属薄膜２２と反対側に向かって先細り形状となるように複数の金属粒子７０が積層されることで構成されている。つまり、本実施形態では、微小凹凸部７１は、複数の金属粒子７０が凸状に積層されることで構成されている。そして、微小凹凸部７１は、隣接する金属粒子７０の間に空隙７２が形成された状態となっている。
空隙７２は、隣接する金属粒子７０の間の空間が互いに繋がる状態で構成されていると共に、金属粒子７０が積層されている領域よりも外側の空間と繋がる状態で構成されている。本実施形態では、金属粒子７０が凸状に積層されるため、空隙７２は、例えば、隣接する凸部の間に構成される凹部と繋がっているともいえる。そして、空隙７２は、一面２０ａと直交する方向の断面の大きさが数ｎｍ〜１００ｎｍ程度とされている。ここで、本実施形態では、モールド樹脂６０は、エポキシ樹脂で構成されており、溶融状態で分子の末端間距離が３〜１０ｎｍ程度となる。このため、金属粒子７０は、モールド樹脂６０を構成する溶融樹脂が侵入可能な空隙７２が形成されるように積層されているともいえる。そして、特に図示しないが、空隙７２内には、モールド樹脂６０が入り込んだ状態となっている。また、本実施形態では、微小凹凸部７１は、最大高さが３００ｎｍ以下とされている。言い換えると、金属薄膜２２から最も離れている部分と当該金属薄膜２２との間の最大長さが３００ｎｍ以下とされている。
なお、金属粒子７０は、本実施形態では、金属薄膜２２と同じ材料の酸化物で構成されている。つまり、本実施形態では、めっき膜がＮｉで構成されているため、Ｎｉの酸化物で構成される金属粒子７０が積層されることで微小凹凸部７１が構成されている。
第２凹凸領域２５ｂは、図３に示されるように、金属薄膜２２に数μｍ程度の溝部７３が複数形成されていると共に、溝部７３上を含む金属薄膜２２上に上記微小凹凸部７１が形成された凹凸形状とされている。つまり、第２凹凸領域２５ｂは、第１凹凸領域２５ａには形成されていない溝部７３が形成されており、第１凹凸領域２５ａよりも大きな高低差を有する凹凸形状とされている。
以上が端子部２０の一面２０ａにおける構成である。なお、微小凹凸部７１が形成されている領域は、上記のように、微小凹凸部７１内に空隙７２が形成されているため、多孔質領域となっているともいえる。
端子部２０の前側面２０ｃは、図１に示されるように、全面が封止領域２３となる。そして、図５に示されるように、前側面２０ｃは、一面２０ａ側の領域が前側面凹凸領域２６とされている。つまり、前側面２０ｃは、第２凹凸領域２５ｂと連なる領域が前側面凹凸領域２６とされている。なお、前側面凹凸領域２６は、横側面２０ｄと横側面２０ｆとの間において、一面２０ａから最も離れた部分までの長さがほぼ等しくなっている。また、前側面凹凸領域２６は、第１凹凸領域２５ａと同様の構成とされており、複数の金属粒子７０が積層されることで構成される凹凸形状とされている。
端子部２０の横側面２０ｄ、２０ｆは、図１に示されるように、搭載部１０側の領域が封止領域２３となる。そして、図６に示されるように、横側面２０ｄは、封止領域２３において、一面２０ａ側に横側面凹凸領域２７を有している。具体的には、横側面凹凸領域２７は、横側面２０ｄのうちの一面２０ａ側の領域において、第１凹凸領域２５ａおよび第２凹凸領域２５ｂと連なる領域に構成されている。また、横側面凹凸領域２７は、第２凹凸領域２５ｂと繋がる領域から当該第２凹凸領域２５ｂから離れるほど、一面２０ａから最も離れた部分までの長さが短くなっている。すなわち、横側面凹凸領域２７は、第１凹凸領域２５ａと繋がる領域では、当該第２凹凸領域２５ｂから離れるほど、一面２０ａから最も離れた部分までの長さが短くなっている。
なお、横側面凹凸領域２７は、第１凹凸領域２５ａと同様の構成とされており、複数の金属粒子７０が積層されることで構成される凹凸形状とされている。また、横側面２０ｄのうちの第１凹凸領域２５ａと繋がる領域とは、言い換えると、横側面２０ｄのうちの第１凹凸領域２５ａの直下に位置する領域のことである。同様に、横側面２０ｄのうちの第２凹凸領域２５ｂと繋がる領域とは、言い換えると、横側面２０ｄのうちの第２凹凸領域２５ｂの直下に位置する領域のことである。また、特に図示しないが、横側面２０ｆは、横側面２０ｄと同様に、一面２０ａ側に横側面凹凸領域２７が構成されている。
以上が本実施形態における端子部２０の構成である。なお、図２中の一面凹凸領域２５、図５中の前側面凹凸領域２６、図６中の横側面凹凸領域２７には、理解をし易くするために、凹凸形状を示す複数の点を示してある。次に、搭載部１０の構成について説明する。なお、以下では、搭載部１０のうちのモールド樹脂６０にて封止される領域を封止領域１３として説明する。
搭載部１０の一面１０ａは、図７に示されるように、略中央部が搭載領域１４とされ、搭載領域１４を囲む領域が凹凸形状とされた一面凹凸領域１５とされている。なお、搭載領域１４は、接合部材３０を介して半導体チップ４０が配置される領域のことである。そして、搭載部１０の一面１０ａでは、図１に示されるように、一面凹凸領域１５がモールド樹脂６０で封止される封止領域１３となる。
一面凹凸領域１５は、搭載領域１４側が第１凹凸領域１５ａとされ、第１凹凸領域１５ａを挟んで搭載領域１４と反対側が第２凹凸領域１５ｂとされている。第１凹凸領域１５ａは、端子部２０の第１凹凸領域２５ａと同様に、複数の金属粒子７０が積層されて微小凹凸部７１が構成された凹凸形状とされている。また、第２凹凸領域１５ｂは、端子部２０の第２凹凸領域２５ｂと同様に、溝部７３が複数形成されていると共に、溝部７３上を含む金属薄膜１２上に上記微小凹凸部７１が構成された凹凸形状とされている。
搭載部１０の側面１０ｃ〜１０ｆは、図１に示されるように、それぞれ全面が封止領域１３となる。そして、側面１０ｃは、図８に示されるように、一面２０ａ側の領域が側面凹凸領域１６とされている。側面凹凸領域１６は、第１凹凸領域１５ａと同様に、複数の金属粒子７０が積層されて微小凹凸部７１が構成された凹凸形状とされている。また、側面凹凸領域１６は、側面１０ｄと側面１０ｆとの間において、一面１０ａから最も離れた部分までの長さがほぼ等しくなっている。なお、特に図示しないが、他の側面１０ｄ、１０ｅ、１０ｆにおいても、側面１０ｃと同様に、一面１０ａ側の領域が側面凹凸領域１６とされている。また、図７中の一面凹凸領域１５、および図８中の側面凹凸領域１６には、理解をし易くするために、凹凸形状を示す複数の点を示してある。
以上が本実施形態におけるモールドパッケージ１の構成である。次に、本実施形態のモールドパッケージ１の製造方法について、図９および図１０を参照しつつ説明する。
まず、図９および図１０に示されるように、搭載部１０と端子部２０とがタイバーや外周フレーム等で一体化されたリードフレーム８０を用意する。なお、図９および図１０では、リードフレーム８０における１つの端子部２０のみを図示している。また、本実施形態では、リードフレーム８０が基礎部材に相当する。
そして、搭載部１０に、一面凹凸領域１５および側面凹凸領域１６を形成する。また、端子部２０に、一面凹凸領域２５、前側面凹凸領域２６、および横側面凹凸領域２７を形成する。以下に、端子部２０に一面凹凸領域２５、前側面凹凸領域２６、および横側面凹凸領域２７を形成する工程について具体的に説明する。なお、搭載部１０に一面凹凸領域１５および側面凹凸領域１６を形成する工程は、端子部２０に一面凹凸領域２５、前側面凹凸領域２６、および横側面凹凸領域２７を形成する工程と同様である。
すなわち、本実施形態では、レーザ光Ｌを発振する光源および集光レンズ等を適宜配置し、端子部２０の第２凹凸領域２５ｂとなる領域にレーザ光Ｌを照射する。本実施形態では、例えば、第２凹凸領域２５ｂにレーザ光Ｌを照射する場合、図９中の矢印Ａで示されるように、端子部２０の長手方向と直交する方向に沿った複数個所にレーザ光Ｌを照射する。この際、例えば、端子部２０を搭載したテーブルを走査すること、または光源を走査することにより、光源を第２凹凸領域２５ｂに対して相対移動させ、矢印Ａに沿った複数の位置にレーザ光Ｌを照射する。なお、光源側にミラーを配置し、当該ミラーを回転動作さることでレーザ光Ｌを走査させる、いわゆるガルバノスキャナを用いてレーザ光Ｌを照射するようにしてもよい。
この場合、図１０に示されるように、レーザ光Ｌが照射された領域では、金属粒子７０が浮遊して数μｍ程度の溝部７３が形成される。そして、浮遊した金属粒子７０は、レーザ光Ｌが照射された領域の周囲に蒸着する。これにより、浮遊した金属粒子７０が積層されて微小凹凸部７１が構成される。この際、浮遊した金属粒子７０は、レーザ光Ｌが照射された領域の周囲の領域にも蒸着する。このため、一面２０ａでは、第２凹凸領域２５ｂと隣接する位置に複数の金属粒子７０が積層されて第１凹凸領域２５ａが構成される。また、前側面２０ｃ、横側面２０ｄ、および横側面２０ｆでは、第２凹凸領域２５ｂと隣接する一面２０ａ側に複数の金属粒子７０が積層され、前側面凹凸領域２６、横側面凹凸領域２７が構成される。このように前側面２０ｃおよび横側面２０ｄ、２０ｆに凹凸形状を構成することにより、各側面２０ｃ、２０ｄ、２０ｆに対して特別な処理を行う必要もなく、製造工程の簡略化を図ることもできる。
なお、金属粒子７０は、上記のように、空隙７２が構成されるように積層される。また、横側面２０ｄ、２０ｆでは、第２凹凸領域２５ｂから離れるほど金属粒子７０が付着し難くなる。このため、図６に示されるように、横側面凹凸領域２７は、第２凹凸領域２５ｂから離れるほど、一面２０ａから最も離れた部分までの長さが短くなる。
また、レーザ光Ｌを照射する場合は、金属粒子７０が飛散して製造装置に付着する等し、当該製造装置が汚染されないような条件で行われることが好ましい。例えば、本実施形態のようにＮｉめっき膜で金属薄膜２２を構成する場合は、エネルギー密度が３００Ｊ／ｃｍ２以下であって、パルス幅が１μｍ秒以下であり、金属薄膜２２の表面温度が１５００℃程度となるようにレーザ光Ｌを照射すればよい。
また、本実施形態では、金属薄膜２２がＮｉめっき膜で構成されているため、上記条件でレーザ光Ｌを照射すると、金属粒子７０は、図４に示されるように、金属薄膜２２側から当該金属薄膜２２と反対側に向かって先細り形状となるように蒸着する。これについては、明確な原理が明らかではないが、浮遊した金属粒子７０が蒸着した際、当該金属粒子７０が有するエネルギーが小さいために再配列し難いためであると推測される。
以上のようにして端子部２０には、一面凹凸領域２５、前側面凹凸領域２６および横側面凹凸領域２７が形成される。
また、特に図示しないが、搭載部１０においても、第２凹凸領域１５ｂにレーザ光Ｌを照射する。これにより、第２凹凸領域１５ｂは、溝部７３が形成されると共に金属粒子７０が積層されて凹凸形状が構成される。また、一面１０ａにおける第２凹凸領域１５ｂの周囲は、金属粒子７０が積層されることで第１凹凸領域１５ａが構成される。また、側面１０ｃ〜１０ｆは、第２凹凸領域１５ｂと隣接する一面１０ａ側の領域に、金属粒子７０が積層されて側面凹凸領域１６が構成される。
次に、搭載部１０の搭載領域１４に接合部材３０を介して半導体チップ４０を搭載する。そして、ワイヤボンディングを行い、半導体チップ４０と端子部２０とを接合する。なお、端子部２０には、ワイヤ領域２４に対してワイヤボンディングを行う。
続いて、上記工程を行ったものを図示しない金型内に配置し、金型内にモールド樹脂６０を構成する溶融樹脂を流し込んで固化する。この際、溶融樹脂は、空隙７２が当該溶融樹脂が入り込める大きさとされているため、空隙７２にも入り込んだ状態で固化される。その後、適宜外周フレーム等を除去することにより、上記モールドパッケージが構成される。
以上説明したように、本実施形態では、搭載部１０は、一面１０ａに一面凹凸領域１５が構成されていると共に、側面１０ｃ〜１０ｆにも側面凹凸領域１６が構成されている。このため、搭載部１０の側面１０ｃ〜１０ｆからモールド樹脂６０が剥離することを抑制できる。同様に、端子部２０は、一面２０ａに一面凹凸領域２５が構成されていると共に、側面２０ｃ、２０ｄ、２０ｆにも側面凹凸領域２６、２７が構成されている。このため、端子部２０の側面２０ｃ、２０ｄ、２０ｆからモールド樹脂６０が剥離することを抑制できる。
また、隣接する金属粒子７０の間には、空隙７２が形成されている。そして、モールド樹脂６０は、空隙７２内にも入り込んだ状態となっている。このため、空隙７２が形成されていない場合と比較して、搭載部１０および端子部２０と、モールド樹脂６０との密着性を向上できる。このため、さらにモールド樹脂６０が剥離することを抑制でき、ひいては気密性を向上できる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して、端子部２０のワイヤ領域２４にも凹凸形状が構成されたものであり、その他に関しては上記第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１１に示されるように、端子部２０は、ワイヤ領域２４が第１凹凸領域２５ａとされ、当該ワイヤ領域２４が２つの第２凹凸領域２５ｂで挟まれた状態とされている。つまり、本実施形態では、端子部２０の一面２０ａは、封止領域２３において全て一面凹凸領域２５とされている。なお、図１１中の一面凹凸領域２５には、理解をし易くするために、凹凸形状を示す複数の点を示してある。
これによれば、ワイヤ領域２４は、実際にボンディングワイヤ５０が接続される領域の周囲も凹凸形状とされる。このため、ワイヤ領域２４とモールド樹脂６０との密着性を向上できる。
また、ワイヤ領域２４に対してワイヤボンディングを行う場合は、例えば、ワイヤ領域２４にワイヤを押し当てた状態で超音波振動を印加することによって行われる。ここで、本発明者らは、ワイヤボンディングを行う場合、凹凸の高低差が３００ｎｍ以下の場合には、ワイヤボンディングを行う際の接合性が低下しないことを見出している。そして、第１凹凸領域２５ａは、最大高さが３００ｎｍ以下とされた微小凹凸部７１で構成される。このため、本実施形態では、ボンディングワイヤ５０との接合性が低下することを抑制しつつ、さらにモールド樹脂６０との密着性を向上できる。
なお、このようにワイヤ領域２４を第１凹凸領域２５ａとする場合には、第２凹凸領域２５ｂから浮遊させた金属粒子７０がワイヤ領域２４に蒸着するようにすればよい。言い換えると、ワイヤ領域２４に金属粒子７０が蒸着するように、第２凹凸領域２５ｂから金属粒子７０を浮遊させればよい。
また、特に図示しないが、本実施形態では、第２凹凸領域２５ｂがワイヤ領域２４と隣接して位置している。このため、横側面２０ｄ、２０ｆは、一面２０ａ側の領域のうちのワイヤ領域２４と繋がる部分にも横側面凹凸領域２７が構成される。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対して、端子部２０に第２凹凸領域２５ｂが形成されていないものであり、その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１２に示されるように、端子部２０は、一面２０ａのうちの封止領域２３において、ワイヤ領域２４と異なる領域が第１凹凸領域２５ａとされており、第２凹凸領域２５ｂが形成されていない。また、特に図示しないが、前側面２０ｃは、全領域が前側面凹凸領域２６とされている。同様に、横側面２０ｄ、２０ｆは、封止領域２３となる全領域が横側面凹凸領域２７とされている。
さらに、特に図示しないが、搭載部１０は、一面１０ａのうちの封止領域２３において、搭載領域１４と異なる全領域が第１凹凸領域１５ａとされており、第２凹凸領域２５ｂが形成されていない。また、特に図示しないが、各側面１０ｃ〜１０ｆは、全領域が側面凹凸領域１６とされている。
次に、このような端子部２０の製造方法について説明する。なお、搭載部１０の製造方法についても同様である。
本実施形態では、図１３に示されるように、搭載部１０と端子部２０とがタイバーや外周フレーム等で一体化されたリードフレーム８０を用意する。そして、搭載部１０のうちのワイヤ領域２４上に図示しないマスクを配置する。次に、端子部２０のうちの金属粒子７０を積層させたい領域の近傍にターゲット部材９０を配置する。なお、本実施形態では、ターゲット部材９０として、Ｎｉで構成されたものを用いる。
そして、ターゲット部材９０にレーザ光Ｌを照射し、ターゲット部材９０から金属粒子７０を浮遊させて端子部２０に蒸着させて積層する。これにより、端子部２０に金属粒子７０が積層されて第１凹凸領域２５ａが構成される。その後、ワイヤ領域２４に形成されたマスクを除去する。これにより、端子部２０の一面２０ａでは、ワイヤ領域２４と異なる領域に第１凹凸領域２５ａが構成された状態となる。
また、端子部２０の側面２０ｃ、２０ｄ、２０ｆでは、横側面凹凸領域２６、２７がそれぞれ形成される。この際、ターゲット部材９０を移動させる等することにより、側面２０ｃ、２０ｄ、２０ｆの所望箇所に金属粒子７０を積層できる。つまり、本実施形態では、ターゲット部材９０を移動させる等することにより、側面２０ｃ、２０ｄ、２０ｆの全領域に金属粒子７０を積層して凹凸形状を構成する。
なお、ターゲット部材９０にレーザ光Ｌを照射した場合、例えば、エネルギー密度が１０Ｊ／ｃｍ２であり、パルス幅を１μｍ秒以下で照射すると、ターゲット部材９０から金属粒子７０が０．２５ｍｍ程度の高さまで浮遊する。このため、ターゲット部材９０と端子部２０との間隔を０．２５ｍｍ以下とすることにより、ターゲット部材９０から金属粒子７０を端子部２０に蒸着させて積層することができる。
また、ターゲット部材９０に照射するレーザ光Ｌのエネルギー密度等を大きくすれば、ターゲット部材９０から浮遊する金属粒子７０の浮遊距離は長くなる。このため、ターゲット部材９０から端子部２０に金属粒子７０が蒸着するのであれば、レーザ光Ｌのエネルギー密度や、ターゲット部材９０と端子部２０との間隔は適宜変更可能である。但し、上記のように、レーザ光Ｌのエネルギー密度を大きくし過ぎると、ターゲット部材９０から金属粒子が飛散する可能性があるため、レーザ光Ｌのエネルギー密度は、３００Ｊ／ｃｍ２以下とすることが好ましい。
また、特に図示しないが、搭載部１０においても、ターゲット部材９０から金属粒子７０を浮遊させて当該搭載部１０に金属粒子７０を蒸着させる。なお、搭載部１０は、例えば、搭載領域１４上にマスクを配置し、金属粒子７０を蒸着した後にマスクを除去することにより、搭載領域１４に金属粒子７０が蒸着していない構成とできる。
以上説明した本実施形態によれば、ターゲット部材９０から金属粒子７０を浮遊させて凹凸形状を構成するため、所望箇所に凹凸形状を構成できる。例えば、端子部２０の側面２０ｃ、２０ｄ、２０ｆにおける他面２０ｂ側にも凹凸形状を構成できる。したがって、モールド樹脂６０との密着性をさらに向上できる。
なお、上記では、端子部２０は、前側面２０ｃの全領域が前側面凹凸領域２６とされ、横側面２０ｄ、２０ｆの封止領域２３となる全領域が横側面凹凸領域２７とされている例について説明した。しかしながら、端子部２０は、例えば、前側面２０ｃの一面２０ａ側のみが前側面凹凸領域２６とされ、横側面２０ｄ、２０ｆの封止領域２３となる一面２０ａ側のみが横側面凹凸領域２７とされていてもよい。つまり、本実施形態では、ターゲット部材９０から金属粒子７０を浮遊させて凹凸形状を構成するため、所望箇所に凹凸形状を構成でき、凹凸形状が構成される範囲は適宜変更可能である。
（第３実施形態の変形例）
第３実施形態の変形例について説明する。第３実施形態において、端子部２０のワイヤ領域２４にマスクを形成せず、図１４に示されるように、ワイヤ領域２４も第１凹凸領域２５ａとされていてもよい。つまり、端子部２０は、封止領域２３における一面２０ａの全領域が第１凹凸領域２５ａとされていてもよい。このような構成としても、第１凹凸領域２５ａは、最大高さが３００ｎｍ以下とされた微小凹凸部７１で構成されるため、モールド樹脂６０との密着性を向上しつつ、ボンディングワイヤ５０との接合性が低下することを抑制できる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第３実施形態に対して、金属粒子７０の積層状態を変更したものであり、その他に関しては、第３実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、端子部２０は、Ａｌ、またはＡｌ合金で構成される主金属部２１で構成され、金属薄膜２２が備えられていない。そして、本実施形態では、第１凹凸領域２５ａは、Ａｌの酸化物で構成される金属粒子７０が積層された微小凹凸部７１を有する凹凸形状とされている。なお、本実施形態では、端子部２０は、金属薄膜２２が備えられていないため、各面２０ａ〜２０ｆは主金属部２１で構成されている。
本実施形態の微小凹凸部７１は、図１５に示されるように、複数の金属粒子７０が積層されることで構成されているが、複数の金属粒子７０が略層状に配列されている。つまり、本実施形態では、複数の金属粒子７０は、上記図４で説明した金属粒子７０より規則的に配列されている。なお、本実施形態の微小凹凸部７１は、金属薄膜２２側と反対側に位置する金属粒子７０の配列に起因した凹凸形状にて構成される。また、本実施形態においても、微小凹凸部７１は、最大高さが３００ｎｍ以下とされている。
そして、微小凹凸部７１には、内部に隣接する金属粒子７０の間に空隙７２が形成されている。なお、この空隙７２は、上記第１実施形態と同様に、モールド樹脂６０を構成する溶融樹脂が侵入可能な大きさとされている。そして、空隙７２には、モールド樹脂６０が入り込んだ状態となる。
また、第２凹凸領域２５ｂは、溝部７３上を含む金属薄膜２２上に、上記略層状の微小凹凸部７１が形成された凹凸形状とされている。そして、前側面凹凸領域２６、および横側面凹凸領域２７は、第１凹凸領域２５ａと同様に、上記略層状の微小凹凸部７１が形成された凹凸形状とされている。
同様に、搭載部１０は、Ａｌ、またはＡｌ合金で構成される主金属部１１で構成され、金属薄膜１２が備えられていない。そして、第１凹凸領域１５ａは、端子部２０の第１凹凸領域２５ａと同様の構成とされ、上記略層状の微小凹凸部７１が形成された凹凸形状とされている。また、第２凹凸領域１５ｂは、溝部７３上を含む金属薄膜１２上に、上記略層状の微小凹凸部７１が形成された凹凸形状とされている。そして、側面凹凸領域１６は、第１凹凸領域２５ａと同様に、上記略層状の微小凹凸部７１が形成された凹凸形状とされている。なお、本実施形態では、搭載部１０は、金属薄膜１２が備えられていないため、各面１０ａ〜１０ｆは主金属部１１で構成されている。
このような凹凸形状は、上記第１実施形態と同様の条件でレーザ光Ｌを照射することにより形成される。なお、これについても明確な原理が明らかではないが、次のように推測される。すなわち、主金属部１１、１２をＡｌまたはＡｌ合金で構成してレーザ光が照射されるようにすると、金属薄膜２２をＮｉめっき膜で構成してレーザ光が照射されるようにした場合より、ＡｌまたはＡｌ合金の融点がＮｉより低いため、浮遊した金属粒子７０がより大きなエネルギーを有することになる。このため、上記第１実施形態と同様の条件でレーザ光Ｌを照射すると、浮遊した金属粒子７０が蒸着した際に当該金属粒子７０が固定化するまでに失えるエネルギーが大きくなり、金属粒子７０が蒸着した後に規則正しく配列することが可能であるためと推測される。
以上説明したように、凹凸形状は、金属粒子７０が積層されて略層状とされていてもよい。また、このような凹凸形状は、上記第１実施形態の凹凸形状よりも空隙７２が占める割合が大きくなり、モールド樹脂６０の空隙７２内に入り込む量が多くなる。このため、さらに搭載部１０および端子部２０と、モールド樹脂６０との密着性を向上できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、モールド樹脂６０は、エポキシ樹脂中に、線膨張係数を調整するためのアルミナやシリカ等のフィラーが混入されていてもよい。
また、上記各実施形態において、ボンディングワイヤ５０としてＡｕワイヤやＣｕワイヤを用いる場合、ボンディングワイヤ５０との接合性を向上させるため、金属薄膜２２は、めっき膜上にＡｇめっき膜が積層されていてもよい。つまり、ボンディングワイヤ５０を構成する材料と接合性が高い接合用めっき膜が積層されていてもよい。この場合は、接合用めっき膜上に金属粒子７０が積層されて凹凸形状が構成される。
さらに、上記第３実施形態において、ターゲット部材９０は、金属薄膜２２と異なる金属材料を用いて構成してもよく、例えば、Ｆｅ、Ａｌ、またはＳｎ等で構成されていてもよい。このようなターゲット部材９０を用いたとしても、搭載部１０および端子部２０の所望箇所に金属粒子７０を積層して凹凸形状を構成できる。つまり、上記第３実施形態では、ターゲット部材９０として金属薄膜２２を構成する材料と異なる材料で構成されるものも用いることができ、設計の自由度を向上できる。言い換えると、上記第３実施形態では、使用用途に応じて積層する金属粒子７０を適宜変更でき、設計の自由度を向上できる。なお、例えば、上記第３実施形態において、ターゲット部材９０をＡｌまたはＡｌ合金で構成した場合には、上記第３実施形態と同様の条件でレーザ光Ｌを照射することにより、上記第４実施形態のように、複数の金属粒子７０が略層状に配列されて積層される。
また、上記第３実施形態において、基材として樹脂で構成されるフレキシブル基板を用い、当該フレキシブル基板の所望領域に金属粒子７０を積層して凹凸形状を構成するようにしてもよい。
また、上記第１、第２、第４実施形態において、溝部７３が形成されると共に金属粒子７０が浮遊し、浮遊した当該金属粒子７０が蒸着して積層されるのであれば、レーザ光Ｌ以外を照射するようにしてもよい。例えば、スパッタの原理を適用し、金属粒子を衝突させるようにしてもよい。同様に、上記第３実施形態においても、ターゲット部材９０に金属粒子を衝突させて当該ターゲット部材９０から金属粒子７０を浮遊させるようにしてもよい。
１０ 搭載部（基材）
１０ａ 一面
１０ｃ〜１０ｆ 側面
１３ 封止領域
１５ 一面凹凸領域
１６ 側面凹凸領域
２０ 接続部（基材）
２０ａ 一面
２０ｃ〜２０ｆ 側面
２３ 封止領域
２６、２７ 側面凹凸領域

Claims (15)

  1. 一面（１０ａ、２０ａ）、および前記一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、前記一面および前記側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材において、
    前記一面のうちの前記封止領域を構成する領域には、凹凸形状とされた一面凹凸領域（１５、２５）が構成され、
    前記側面のうちの前記封止領域を構成する領域には、凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、
    前記一面凹凸領域および前記側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されており、
    前記一面は、前記封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、
    前記一面凹凸領域は、前記接続領域と異なる領域に構成されており、前記接続領域側に構成された第１凹凸領域（２５ａ）と、前記第１凹凸領域を挟んで前記接続領域と反対側に構成された第２凹凸領域（２５ｂ）と、を有し、
    前記第１凹凸領域は、前記複数の金属粒子が積層されることで構成され、
    前記第２凹凸領域は、溝部（７３）が形成されていると共に、前記溝部を含む領域に前記複数の金属粒子が積層されることで構成され、前記第１凹凸領域よりも凹凸の高低差が大きくされている基材。
  2. 一面（１０ａ、２０ａ）、および前記一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、前記一面および前記側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材において、
    前記一面のうちの前記封止領域を構成する領域には、凹凸形状とされた一面凹凸領域（１５、２５）が構成され、
    前記側面のうちの前記封止領域を構成する領域には、凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、
    前記一面凹凸領域および前記側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されており、
    前記一面は、前記封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、
    前記一面凹凸領域は、前記接続領域を含む領域に構成された第１凹凸領域（２５ａ）と、前記第１凹凸領域と異なる領域に構成された第２凹凸領域（２５ｂ）と、を有し、
    前記第１凹凸領域は、前記複数の金属粒子が積層されることで構成され、
    前記第２凹凸領域は、溝部（７３）が形成されていると共に、前記溝部を含む領域に前記複数の金属粒子が積層されることで構成され、前記第１凹凸領域よりも凹凸の高低差が大きくされている基材。
  3. 前記複数の金属粒子は、隣接する前記金属粒子の間に空隙（７２）が構成される状態で積層され、
    前記空隙は、互いに繋がっていると共に前記金属粒子が積層されている領域よりも外側の空間と繋がっている請求項１または２に記載の基材。
  4. 前記複数の金属粒子は、最大高さが３００ｎｍ以下となる状態で積層されている請求項１ないし３のいずれか１つに記載の基材。
  5. 前記側面凹凸領域は、前記側面のうちの前記第２凹凸領域と連なる領域を含んで構成されている請求項１ないし４のいずれか１つに記載の基材。
  6. 搭載部（１０）および端子部（２０）がモールド樹脂（６０）で封止されたモールドパッケージにおいて、
    一面（１０ａ）および前記一面と連なる側面（１０ｃ〜１０ｆ）を有する前記搭載部と、
    一面（２０ａ）および前記一面と連なる側面（２０ｃ、２０ｄ、２０ｆ）を有する前記端子部と、
    前記搭載部の一面に搭載される半導体チップ（４０）と、
    前記半導体チップと前記端子部とを電気的に接続する接続部材（５０）と、
    前記半導体チップおよび前記接続部材を封止しつつ、前記搭載部の前記一面および前記側面、前記端子部の前記一面および前記側面を封止する前記モールド樹脂と、を備え、
    前記搭載部および前記端子部は、前記モールド樹脂で封止される封止領域（１３、２３）において、前記一面に凹凸形状とされた一面凹凸領域（１５、２５）が構成され、前記側面に凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、
    前記一面凹凸領域および前記側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されており、
    前記一面は、前記封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、
    前記一面凹凸領域は、前記接続領域と異なる領域に構成されており、前記接続領域側に構成された第１凹凸領域（２５ａ）と、前記第１凹凸領域を挟んで前記接続領域と反対側に構成された第２凹凸領域（２５ｂ）と、を有し、
    前記第１凹凸領域は、前記複数の金属粒子が積層されることで構成され、
    前記第２凹凸領域は、溝部（７３）が形成されていると共に、前記溝部を含む領域に前記複数の金属粒子が積層されることで構成され、前記第１凹凸領域よりも凹凸の高低差が大きくされているモールドパッケージ。
  7. 搭載部（１０）および端子部（２０）がモールド樹脂（６０）で封止されたモールドパッケージにおいて、
    一面（１０ａ）および前記一面と連なる側面（１０ｃ〜１０ｆ）を有する前記搭載部と、
    一面（２０ａ）および前記一面と連なる側面（２０ｃ、２０ｄ、２０ｆ）を有する前記端子部と、
    前記搭載部の一面に搭載される半導体チップ（４０）と、
    前記半導体チップと前記端子部とを電気的に接続する接続部材（５０）と、
    前記半導体チップおよび前記接続部材を封止しつつ、前記搭載部の前記一面および前記側面、前記端子部の前記一面および前記側面を封止する前記モールド樹脂と、を備え、
    前記搭載部および前記端子部は、前記モールド樹脂で封止される封止領域（１３、２３）において、前記一面に凹凸形状とされた一面凹凸領域（１５、２５）が構成され、前記側面に凹凸形状とされた側面凹凸領域（１６、２６、２７）が構成され、
    前記一面凹凸領域および前記側面凹凸領域は、複数の金属粒子（７０）が積層されることで構成されており、
    前記一面は、前記封止領域を構成する領域に接続部材（５０）と接続される接続領域（２４）を有し、
    前記一面凹凸領域は、前記接続領域を含む領域に構成された第１凹凸領域（２５ａ）と、前記第１凹凸領域と異なる領域に構成された第２凹凸領域（２５ｂ）と、を有し、
    前記第１凹凸領域は、前記複数の金属粒子が積層されることで構成され、
    前記第２凹凸領域は、溝部（７３）が形成されていると共に、前記溝部を含む領域に前記複数の金属粒子が積層されることで構成され、前記第１凹凸領域よりも凹凸の高低差が大きくされているモールドパッケージ。
  8. 前記複数の金属粒子は、隣接する前記金属粒子の間に空隙（７２）が構成される状態で積層され、
    前記モールド樹脂は、前記空隙内に入り込んでいる請求項６または７に記載のモールドパッケージ。
  9. 一面（１０ａ、２０ａ）、および前記一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、前記一面および前記側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材の製造方法において、
    前記一面および前記側面を有し、金属材料で構成された基礎部材（８０）を用意することと、
    前記一面のうちの前記封止領域を構成する領域に、凹凸形状とされた一面凹凸領域（１５、２５）を形成することと、
    前記側面のうちの前記封止領域を構成する領域に、凹凸形状とされた側面凹凸領域（１６、２６、２７）を形成することと、を行い、
    前記一面凹凸領域を形成すること、および前記側面凹凸領域を形成することでは、前記一面に、溝部（７３）を形成することで金属粒子（７０）を浮遊させ、浮遊した前記金属粒子を、前記一面のうちの前記溝部、および前記溝部の周囲に蒸着して当該金属粒子を積層すると共に、前記側面に蒸着して当該金属粒子を積層することにより、前記一面凹凸領域および前記側面凹凸領域を形成する基材の製造方法。
  10. 前記基礎部材を用意することでは、前記一面に接続部材（５０）と接続される接続領域（２４）を有するものを用意し、
    前記一面凹凸領域を形成することでは、前記一面のうちの前記接続領域と異なる領域に前記溝部を形成し、かつ、前記接続領域と異なる領域に前記金属粒子を蒸着して積層する請求項９に記載の基材の製造方法。
  11. 前記基礎部材を用意することでは、前記一面に接続部材（５０）と接続される接続領域を有するものを用意し、
    前記一面凹凸領域を形成することでは、前記一面のうちの前記接続領域と異なる領域に前記溝部を形成し、かつ、前記接続領域を含む領域に前記金属粒子を蒸着して積層する請求項９に記載の基材の製造方法。
  12. 一面（１０ａ、２０ａ）、および前記一面と連なる側面（１０ｃ〜１０ｆ、２０ｃ、２０ｄ、２０ｆ）を有し、前記一面および前記側面がモールド樹脂（６０）で封止された封止領域（１３、２３）となる基材の製造方法において、
    前記一面および前記側面を有する基礎部材（８０）を用意することと、
    前記一面のうちの前記封止領域を構成する領域に、凹凸形状とされた一面凹凸領域（１５、２５）を形成することと、
    前記側面のうちの前記封止領域を構成する領域に、凹凸形状とされた側面凹凸領域（１６、２６、２７）を形成することと、を行い、
    前記一面凹凸領域を形成すること、および前記側面凹凸領域を形成することでは、金属材料で構成されるターゲット部材（９０）を用意することと、前記ターゲット部材から金属粒子（７０）を浮遊させ、浮遊した前記金属粒子を前記一面および前記側面に蒸着して積層することにより、前記一面凹凸領域および前記側面凹凸領域を形成することと、を行う基材の製造方法。
  13. 前記基礎部材を用意することでは、前記一面に接続部材（５０）と接続される接続領域を有するものを用意し、
    前記一面凹凸領域を形成することでは、前記一面のうちの前記接続領域を含む領域に前記金属粒子を蒸着して積層する請求項１２に記載の基材の製造方法。
  14. 前記金属粒子を蒸着して積層することでは、隣接する前記金属粒子の間で構成される空隙（７２）が互いに繋がると共に、前記空隙と前記金属粒子が積層されている領域よりも外側の空間とが繋がるようにする請求項９ないし１３のいずれか１つに記載の基材の製造方法。
  15. 請求項１４に記載の製造方法にて製造された基材（１０、２０）を用意することと、
    前記基材の一面および側面が封止されるように、前記モールド樹脂を形成することと、を行い、
    前記モールド樹脂を形成することでは、当該モールド樹脂が前記空隙内に入り込んだ状態とするモールドパッケージの製造方法。
JP2017080679A 2017-04-14 2017-04-14 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法 Active JP6724851B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017080679A JP6724851B2 (ja) 2017-04-14 2017-04-14 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
CN201880024454.9A CN110520979B (zh) 2017-04-14 2018-03-08 基材、利用该基材的模塑封装、基材的制造方法以及模塑封装的制造方法
DE112018001998.5T DE112018001998B4 (de) 2017-04-14 2018-03-08 Basismaterial, formpackung, die dasselbe verwendet, basismaterialherstellungsverfahren und formpackungsherstellungsverfahren
PCT/JP2018/009056 WO2018190046A1 (ja) 2017-04-14 2018-03-08 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
US16/596,897 US11114368B2 (en) 2017-04-14 2019-10-09 Base material, mold package, base material manufacturing method, and mold package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017080679A JP6724851B2 (ja) 2017-04-14 2017-04-14 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2018182101A JP2018182101A (ja) 2018-11-15
JP2018182101A5 JP2018182101A5 (ja) 2019-07-18
JP6724851B2 true JP6724851B2 (ja) 2020-07-15

Family

ID=63792333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017080679A Active JP6724851B2 (ja) 2017-04-14 2017-04-14 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法

Country Status (5)

Country Link
US (1) US11114368B2 (ja)
JP (1) JP6724851B2 (ja)
CN (1) CN110520979B (ja)
DE (1) DE112018001998B4 (ja)
WO (1) WO2018190046A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777063B2 (ja) 2017-12-20 2020-10-28 株式会社デンソー 電子装置およびその製造方法
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
JP6784342B2 (ja) * 2018-05-01 2020-11-11 株式会社村田製作所 電子デバイスおよびそれを搭載した指紋認証装置
JP7255466B2 (ja) * 2019-12-03 2023-04-11 いすゞ自動車株式会社 樹脂組成物との接合用の金属部材、金属樹脂接合体の製造方法、および金属樹脂接合体
CN115244684A (zh) * 2020-03-11 2022-10-25 罗姆股份有限公司 半导体器件
US11784050B2 (en) * 2021-04-27 2023-10-10 Micron Technology, Inc. Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832006A (ja) 1994-07-18 1996-02-02 Daido Steel Co Ltd Ｉｃパッケージ用リードフレーム材
JP4641605B2 (ja) 2000-09-27 2011-03-02 イビデン株式会社 接着剤、セラミック構造体及びその製造方法
JP4378892B2 (ja) * 2001-03-19 2009-12-09 株式会社デンソー リードフレームの製造方法
JP4595505B2 (ja) 2004-11-24 2010-12-08 ソニー株式会社 モールド及びその製造方法、パターンの形成方法
KR100819800B1 (ko) 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
JP4609172B2 (ja) 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP2007258205A (ja) 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
JP5691831B2 (ja) * 2011-05-18 2015-04-01 株式会社デンソー 半導体装置およびその製造方法
JP2014093425A (ja) 2012-11-02 2014-05-19 Sumitomo Metal Mining Co Ltd Ｚｎを主成分とするはんだ合金との接合部を有する電子部品
JP5983700B2 (ja) 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
JP6362111B2 (ja) * 2014-12-01 2018-07-25 大口マテリアル株式会社 リードフレームの製造方法
JP6578900B2 (ja) 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6459656B2 (ja) 2015-03-10 2019-01-30 株式会社村田製作所 接合用部材およびそれを用いた電子部品の実装方法
JP6618328B2 (ja) 2015-10-28 2019-12-11 東亜建設工業株式会社 泥土の脱水処理方法
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device

Also Published As

Publication number Publication date
DE112018001998T5 (de) 2019-12-24
CN110520979B (zh) 2023-11-10
JP2018182101A (ja) 2018-11-15
WO2018190046A1 (ja) 2018-10-18
CN110520979A (zh) 2019-11-29
US20200043835A1 (en) 2020-02-06
US11114368B2 (en) 2021-09-07
DE112018001998B4 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
JP6724851B2 (ja) 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
US20120023720A1 (en) Piezoelectric devices and methods for manufacturing same
JP6468085B2 (ja) 基板、および、その製造方法
WO2018074035A1 (ja) 電子装置及びその製造方法
JP2011077278A (ja) 半導体装置およびその製造方法
JP6958348B2 (ja) 樹脂成形体の製造方法
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JPWO2012140936A1 (ja) 電子部品及び電子部品の製造方法
WO2013054898A1 (ja) チップ抵抗器、チップ抵抗器の実装構造、およびチップ抵抗器の製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP6776800B2 (ja) 電子装置及びその製造方法
CN115763270A (zh) Igbt模块贴装焊接方法
JP2016162973A (ja) 製造装置及び製造方法
JP2015142052A (ja) 接合方法
CN111565906B (zh) 树脂成形体及其制造方法
JPS635537A (ja) 半導体装置
JP2021002637A (ja) 半導体装置及び半導体装置の製造方法
JP6777063B2 (ja) 電子装置およびその製造方法
JP2012162025A (ja) Ｌｅｄリフレクタの成型方法
JP6375809B2 (ja) 半導体装置、および、その製造方法
JP2017208422A (ja) 半導体装置ならびに半導体装置および実装基板を備えた実装構造
JP5568416B2 (ja) 電子デバイスの製造方法
JP6736643B2 (ja) 多列型リードフレーム、多列型ｌｅｄ用リードフレーム及びそれらの製造方法並びにｌｅｄパッケージの製造方法
JP6965740B2 (ja) インサート部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R151 Written notification of patent or utility model registration

Ref document number: 6724851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250