TWI393259B - 薄膜電晶體及方法 - Google Patents

薄膜電晶體及方法 Download PDF

Info

Publication number
TWI393259B
TWI393259B TW094130507A TW94130507A TWI393259B TW I393259 B TWI393259 B TW I393259B TW 094130507 A TW094130507 A TW 094130507A TW 94130507 A TW94130507 A TW 94130507A TW I393259 B TWI393259 B TW I393259B
Authority
TW
Taiwan
Prior art keywords
gate
thin film
film transistor
substrate
oxide
Prior art date
Application number
TW094130507A
Other languages
English (en)
Other versions
TW200625649A (en
Inventor
Randy Hoffman
Peter Mardilovich
Hai Chiang
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200625649A publication Critical patent/TW200625649A/zh
Application granted granted Critical
Publication of TWI393259B publication Critical patent/TWI393259B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及方法 發明領域
一般而言，本發明係有關於數種薄膜電晶體以及用於製造彼得之方法。
 發明背景
相較於使用較貴基板(例如，矽或電子等級玻璃)的製程，能在低成本基板材料(例如，“塑膠”)上形成電子電路使得成本大幅減少。為了得到此一成本降低的優勢，想要使用相容於低成本基板材料的製程完成高效能電子裝置(例如，電晶體)。受益於此類高效能裝置的應用系統的典型例子為顯示器用之底板。
通常候選的低成本基板材料(例如，有機且便宜的玻璃)也對溫度敏感。因此，必需使用不會使基板材料暴露於高溫的製程製造高效能電子裝置。通常想要使用不超出約100℃至約300℃範圍的加工溫度。較低溫度通常致能使用較低成本的基板材料。例如，可使用各種有機半導體與介電質以便用相當低的溫度(相容於低溫的便宜基板材料)製造電晶體。再者，有機半導體一般有優良的機械可撓性，這對與撓性基板材料整合很重要。不過，因材料本身的限制，一般有機半導體的遷移率(mobility)相當低(例如，約1平方公分/伏－秒或甚至更低)，這減少彼等對高效能、大面積應用系統(例如顯示器)的可應用性。低遷移率同樣限制非晶矽的可應用性。儘管在有些情形中，有機薄膜電晶體(TFT的)適用於圖素開關元件(例如，雙穩態顯示器技術)，但一般不適用於玻璃上驅動器或其他處理電路，這可予以整合以進一步減少整個顯示器的成本。塑膠基板，除了比其他基板的成本低外，也提供可撓性、抗衝擊、重量輕的好處。
另一方法係涉及使用更多習知的無機半導體，例如矽，其係需要高加工溫度。在已加工半導體奈米線、奈米帶、或其他此類結構轉印至低成本基板材料的轉印步驟之前，進行高溫處理。例如，自然雜誌中第425卷(2003氧9月18日)第274－278頁的文件“使用半導體奈米線與奈米帶的高效能薄膜電晶體”作者：X.Duan等人報導：使用此一方法在塑膠上矽奈米線薄膜電晶體高於100平方公分/伏－秒的遷移率。儘管此一方法致能高遷移率與優異的效能，但取決於轉印過程之本質的處理複雜度增加，使得與基板有關的成本降低有些被與處理複雜度增加有關的成本所抵消。
也有可能直接在低溫基板材料上沉積及處理某些無機半導體。可以相容於“塑膠”基板材料的溫度直接處理非晶矽薄膜電晶體。例如，約0.4平方公分/伏－秒的遷移率報導有約180℃的最大加工溫度(S.H.Won等人，IEEE Electron Device Letters，v.25，n.3，(2004年3月)，pp.132－134)。不過，非晶矽薄膜電晶體與上述的有機薄膜電晶體一樣有遷移率限制以及相關的可應用性限制。使用雷射晶化(laser crystallization)，也可直接在“塑膠”上加工多晶矽薄膜電晶體；例如，約65平方公分/伏－秒的遷移率報導有320℃的最大加工溫度(F.Lemmi等人，IEEE Electron Device Letters，v.25，n.7，(2004年7月)，pp.486－488)。
之前，複晶矽薄膜電晶體的60平方公分/伏－秒的遷移率報導有150℃的最大加工溫度，也使用雷射晶化：S.D.Theiss等人，“以100℃在撓性塑膠基板上製造的複晶矽薄膜電晶體”IEDM Technical Digest(1998年)，pp.257－260。此類方法的潛在缺點為成本以及與雷射晶化有關的複雜度都增加。
儘管先前技術的方法已製造出有用的裝置，仍額外需具有對低效能，處理複雜度，及/或加工溫度等限制較少的薄膜裝置與方法。
本發明係為一種用於製造薄膜電晶體(TFT)的方法，其係包含以下步驟：a)提供一基板，b)沉積及圖樣化一設計成待陽極處理之金屬閘極，c)陽極處理該已圖樣化之金屬閘極以形成一閘極介電層於該金屬閘極上，d)在該閘極介電層的至少一部份上沉積且圖樣化一包含一多陽離子氧化物的通道層，以及e)沉積且圖樣化一導電源極與一導電汲極，兩者係彼此被隔開且配置成均與該通道層接觸。
本發明亦為一種用於製造薄膜電晶體(TFT)的方法，其係包含以下步驟：a)提供一撓性基板，b)在該撓性基板上沉積一設計成待陽極處理之金屬薄膜並且圖樣化一金屬閘極，c)陽極處理該已圖樣化之金屬閘極以形成一閘極介電層於該金屬閘極上，d)視需要，予以退火，e)沉積且圖樣化一包含鋅－銦氧化物之通道層，f)視需要，予以退火，g)沉積且圖樣化包含銦－錫氧化物(ITO)之一導電源極與一導電汲極，以及h)沉積且圖樣化分別電氣性耦合至該金屬閘極、該導電源極、以及該導電汲極的導電接觸墊。
本發明又為一種形成於一基板上的薄膜電晶體，該薄膜電晶體包含：a)一配置於該基板上的金屬閘極，b)一閘極介電層，其係藉由陽極處理該金屬閘極而形成且覆蓋該金屬閘極，c)一包含一多陽離子氧化物材料之通道，其係經配置成在該閘極介電層之至少一部份上，以及d)一導電源極與一導電汲極，兩者均與該通道接觸且彼此被隔開。
本發明又為一種形成於一基板上的薄膜電晶體，該薄膜電晶體包含：a)一配置於該基板上之金屬鋁閘極，b)一層氧化鋁閘極介電層，其係藉由陽極處理該金屬鋁閘極而形成且覆蓋該金屬鋁閘極，c)一包含鋅－銦氧化物材料的通道，其係經配置成在該氧化鋁閘極介電層的至少一部份上，以及d)銦－錫氧化物(ITO)之一導電源極與一導電汲極，兩者被彼此隔開且配置成均與該通道層接觸。
本發明又為一種形成於一基板上的薄膜電晶體，該薄膜電晶體包含：a)一用以閘控的導電構件，其係經配置在該基板上，b)一介電構件，其係用以覆蓋且使該用以閘控的導電構件絕緣，該介電構件係藉由陽極處理該導電構件形成，c)一通道構件，其係用以可控制地傳導載流子，該通道構件係包含一配置於該介電構件之至少一部份上的多陽離子氧化物材料，以及d)一用以注入與收集載流子的導電源極與汲極構件，該源極與汲極構件兩者彼此被隔開且配置成均與該通道構件接觸。
本發明又為一種使用一多陽離子氧化物的方法，其係包含以下步驟：a)提供一基板，b)沉積且圖樣化一金屬閘極，c)藉由該金屬閘極的陽極處理而形成一閘極介電層於該金屬閘極上，d)在該閘極介電層的至少一部份上沉積且圖樣化該多陽離子氧化物以形成一用於一薄膜電晶體的通道層，以及e)沉積且圖樣化一導電源極與一導電汲極，兩者係彼此被隔開且配置成均與該通道層接觸，從而製成一薄膜電晶體。
圖式簡單說明
熟諳此藝者閱讀以下詳細描述時參考附圖即可明白本揭示內容的特徵與優點。
第1圖為用於薄膜電晶體製造方法之一具體實施例的流程圖。
第2圖為薄膜電晶體之一具體實施例的上視平面圖。
第3圖為薄膜電晶體之一具體實施例的橫截面側視圖。
第4圖係圖示用於薄膜電晶體之一具體實施例的汲極電流與閘極電流－汲極電壓圖。
第5圖係圖示用於薄膜電晶體之一具體實施例的汲極電流與閘極電流－閘極電壓的對數圖。
第6圖係圖示用於薄膜電晶體之一具體實施例的遷移率－閘極電壓圖。
第7圖係圖示用各種通道組合物製成的各種薄膜電晶體具體實施例的遷移率－退火溫度圖。
 較佳實施例之詳細說明
為了清楚描述，附圖未以相同比例繪出。特別是，垂直與水平比例彼此不同且各圖也不同。就這一點而言，方向術語，例如“上”、“下”、“前”、“後”、“朝向”、“尾隨”等等是參照附圖的方位。由於可將本發明元件定位於許多不同方位，故使用方向術語的目的為圖解說明而不是用來限定本發明。
元素週期表的參考均基於國際純粹和應用化學聯合會(IUPAC)所建議的元素週期表。網路上可取得的最新版元素週期表的網址在http：//www.mpac.org/reports/periodic table/ 。
本發明之一方面係提供薄膜電晶體(TFT)10之具體實施例，它的製造係藉由提供一基板，沉積且圖樣化一金屬閘極，陽極處理該已圖樣化之金屬閘極以形成一閘極介電層於該金屬閘極上，沉積且圖樣化一包含一多陽離子氧化物(multi－cation oxide)的通道層，以及沉積且圖樣化一導電源極與導電汲極。
本發明之另一方面係包含用於製造薄膜電晶體(TFT)的方法。第1圖為用於製造薄膜電晶體之方法的流程圖。該方法具體實施例的步驟係以元件符號S10、S20、...、S80表示。這些元件符號沒有以任何特定順序進行的意思，例如數字順序。不過，可用所描述之順序進行該等步驟。第1圖流程圖中也用箭頭表示視需要的路徑。
該用於製造薄膜電晶體(TFT)之方法的具體實施例係包含以下步驟：提供一基板，沉積且圖樣化一能作陽極處理之金屬閘極，陽極處理該已圖樣化之金屬閘極以形成一閘極介電層於該金屬閘極上，沉積且圖樣化一包含一多陽離子氧化物的通道層，以及沉積且圖樣化一導電源極與導電汲極。在形成閘極介電層於金屬閘極上之後，在沉積通道層的多陽離子氧化物之後，或在圖樣化通道層之後，該等方法也可包含各種視需要退火步驟的組合。以下將詳述該等方法各種具體實施例的細節。
在該等方法的具體實施例中，該等步驟通常是以等於或小於約400℃的溫度進行，如果所用的特定基板材料的所需性質在該溫度不會顯著改變的話。本文所述具體實施例中所用的所有材料的加工都可至少短時間暴露於400℃。不過，通常不必使用像400℃那麼高的溫度。由以下所述的例子可瞭解，進行該等步驟的適當溫度範圍係包含等於或小於約125℃的溫度。
步驟S10，提供一基板。可為撓性基板及/或大體透明的基板。適用於許多應用系統的基板為聚醯亞胺薄膜(polyimide film)。該薄膜之例子為KaptonHN，係售自DuPont High Performance Films of CircleVille，Ohio(為在Wilmington，Delaware的E.I.du Pont de Nemours and Company的部門)。此外，在至少一具體實施例中，基底基板材料係包含一或更多金屬，絕緣體層(例如，聚亞醯胺)可作為在該金屬基底上的覆蓋層。因此，就一些應用系統而言，該基板可為合成材料，例如一層塗於不鏽鋼基底上的聚亞醯胺，例如。其他適當的基板材料包含，例如硬式基板，例如矽、二氧化矽(石英)、氧化鋁(例如，藍寶石)、或一或更多類型之玻璃；以及撓性基板，包含不鏽鋼及/或金屬箔與一或更多有機基板材料，例如丙烯酸、聚對苯二甲酸乙二醇酯(PET)、聚醚(PES)、聚碳酸酯(PC)、聚苯二甲酸乙二酯(PEN)、或聚(甲基丙烯酸甲酯)(PMMA)。適當合成基板之另一例子為在丙烯酸基底上有一層聚亞醯胺。
步驟S20，沉積一可陽極處理的金屬層。該可陽極處理金屬層可包含鋁、鉭、鈦、鎢、此等金屬的合金，例如，或任何其他可陽極處理的金屬，如果陽極處理該金屬所得之氧化膜有適當性質可作為薄膜電晶體閘極介電層的話。厚度通常不重要，如果片電阻率(sheet resistivity)夠低且金屬為覆蓋基板任何表面缺陷的連續膜，且有夠多金屬在陽極處理期間供金屬膜部份消耗(氧化)的話。在充分平滑無缺陷的基板上，鋁的適當厚度，例如為200奈米至500奈米。於步驟S30圖樣化該可陽極處理金屬層以形成一金屬閘極。例如，可用任一習知的微影法圖樣化該金屬閘極。
在步驟S40陽極處理該金屬閘極，形成一閘極介電層於該金屬閘極上。陽極處理為形成氧化層於金屬上的習知製程，其係藉由以該金屬為電解電池(electrolytic cell)的陽極且使電池通電。就鋁而言，例如，陽極處理期間的電流密度通常應保持低於約0.5毫安/平方公分。關於陽極處理，該電池可包含酸的水溶液，例如檸檬酸、硼酸、酒石酸、硫酸、鉻酸、或草酸。陽極處理製程中，鋁與鉭為陽極處理常用的金屬。鎢與鈦也可作陽極處理，其他的金屬也可以。視需要，在陽極處理步驟S40之後可進行退火步驟S45。退火步驟S45可包含乾燥部份完成的結構，包含已作陽極處理的閘極。
在步驟S50沉積一多陽離子氧化層。一般相信多陽離子氧化物提供在加工與使用時所遭遇的溫度範圍內仍為不定形的通道材料。不過，不應認為本發明受限於任何特定操作理論的結論。
可使用多種多陽離子氧化物，例如元素週期表第11、12、13、14、15族(IUPAC)中之兩種或更多陽離子的混合氧化物。熟諳此藝者會知道，根據應用系統所需的特定性質，可在下述例子與第4至7圖中所用的方法與測試時所用的選出特定多陽離子氧化物。以此方式選定的多陽離子氧化物可為包含兩種或更多例如選自銅、銀、鉛、鍺、銻、鎵、鎘、鋅、銦、錫的陽離子的混合氧化物。特別是，可選定包含兩種或更多選自鎵、鎘、鋅、銦、錫陽離子的混合氧化物作為多陽離子氧化物。為了以具體實施例圖解說明本發明，以下以實施例描述使用鋅－銦氧化物作為多陽離子氧化物的方法與結構。在各種具體實施例中，該通道可由包含鋅、銦、氧的三元材料形成以形成鋅－銦氧化物(例如，Znx In2 y Ox ＋ 3 y )。在各種具體實施例中，此等材料可包含各種取決於組合物、加工條件、以及其他因素的形態。同樣，以上所列出的其他多陽離子氧化物可用來取代用於以下示範具體實施例中的鋅－銦氧化物。
就使用鋅－銦氧化物作為多陽離子氧化物的具體實施例而言，鋅與銦的原子比例可在約為1：1至約1：8之間，例如。在其他特定的具體實施例中，鋅與銦的原子比例可在約1：2至約1：6的範圍內。適當的替換具體實施例有約1：4的鋅與銦原子比例(對應至ZnO：In2 O3 的莫耳比例約為1：2)。以莫耳比例的方式表示該組合物不是意謂ZnO與In2 O3 在多陽離子氧化層中為分明的相位。
步驟S50，可藉由在閘極介電層之至少一部份上方濺鍍多陽離子氧化物而沉積多陽離子氧化層。完成該濺鍍可藉由濺鍍包含多陽離子氧化物的單一鈀材，例如由鋅－銦氧化物構成的鈀材，或藉由反應性濺鍍(即，在含氧大氣中濺鍍)包含合意金屬之合金的單一金屬鈀材，例如。替換地，完成該濺鍍可藉由共焦濺鍍兩種或更多包含不同陽離子氧化物的鈀材，例如由鋅氧化物構成的鈀材與由銦氧化物構成的鈀材，或藉由反應性濺鍍兩種或更多金屬鈀材，例如。為符合上述的溫度範圍，該濺鍍可進行於等於或小於約400℃的溫度且在某些情形中為等於或小於約125℃的溫度。視需要，在沉積步驟S50後可進行退火步驟S55，溫度上的考量與其他步驟相同。
在步驟S60圖樣化多陽離子氧化物之通道層。再者，可用任何習知微影方法或其他技術(例如離子銑銷(ion milling)或雷射蒸鍍)進行圖樣化。視需要，在圖樣化步驟S60之後可進行退火步驟S70，溫度上的考量與其他步驟相同。
在步驟S80沉積導電源極與導電汲極且予以圖樣化。完成此一步驟可藉由例如沉積且圖樣化銦－錫氧化物(ITO)。可沉積該ITO厚度例如達約50至300奈米，且用習知的微影技術圖樣化。其他適當的源極與汲極材料包含摻雜氧化物半導體，例如n－型摻雜氧化鋅、氧化銦、及/或氧化錫、及/或金屬，例如鋁、銀、銦、錫、鋅、鈦、鉬、金、鈀、鉑、銅、鎳、及鎢。
本發明另一方面為在薄膜電晶體中使用多陽離子氧化物作為通道材料的方法：提供一基板，沉積且圖樣化一金屬閘極，在該金屬閘極上形成一閘極介電層，以及沉積且圖樣化該多陽離子氧化物以形成一用於薄膜電晶體的通道層。沉積且圖樣化用於該薄膜電晶體的導電源極與導電汲極，從而製成使用該多陽離子氧化物的薄膜電晶體。
熟諳此藝者根據特定實施例可更加瞭解本發明方法。一用於製造薄膜電晶體(TFT)在撓性基板上使用鋅－銦氧化物作為多陽離子氧化物通道材料的示範方法，其係包含以下步驟：提供該撓性基板，沉積一設計成本該撓性基板上可做陽極處理的金屬薄膜，圖樣化該金屬薄膜以形成一金屬閘極，陽極處理該已圖樣化之金屬閘極以形成一閘極介電層於該金屬閘極上，視需要退火，沉積一包含鋅－銦氧化物的通道層，視需要退火，圖樣化該通道層，視需要退火，沉積且圖樣化包含銦－錫氧化物(ITO)的導電源極與導電汲極，沉積且圖樣化分別電氣耦合於金屬閘極、導電源極、導電汲極的導電接觸墊(contactpad)。
一般而言，本示範方法中不需每次都進行視需要而做的退火。例如，沉積且圖樣化鋅－銦氧化物通道層後只進行退火步驟就夠。如上述，陽極處理該已圖樣化之金屬閘極後的退火步驟可包含乾燥部份完成結構，包含已陽極處理的閘極。退火步驟可進一步包含由閘極介電薄膜移除殘留有機物，其係於陽極處理期間加入。
因此，本發明之另一觀點係提供數個用上述方法形成於基板上的薄膜電晶體(TFT)10的具體實施例。第2圖係與第3圖係為用此等方法製成的薄膜電晶體具體實施例的上視平面圖與橫截面側視圖。如第2圖與第3圖所示，該薄膜電晶體包含一配置於該基板20上的金屬閘極30、一藉由陽極處理金屬閘極30形成且至少部份覆蓋金屬閘極30的閘極介電層40。如第2圖與第3圖所示，該薄膜電晶體更包含一包含配置閘極介電層40之至少一部份上的多陽離子氧化物材料的通道70、以及彼此隔開的一導電源極50與一導電汲極60，兩者均與該通道70接觸。通常用源極50與汲極60之間的間隔100界定通道寬度。導電接觸墊80、90可分別電氣耦合至源極50、汲極60。第三導電接觸墊(未圖示)可電氣耦合至金屬閘極30(在第3圖橫截面的平面外)。熟諳此藝者會知道這些接觸墊可供測試上的便利，例如，但是當積體電路內組合許多薄膜電晶體時通常不需要每一裝置都有接觸墊。
由上述製程的描述可知，顯然基板20可為撓性薄膜，例如聚醯亞胺薄膜及/或可為大體透明的基板。通道70的多陽離子氧化物係包含元素週期表第11、12、13、14、15族(IUPAC)中之兩種或更多陽離子的混合氧化物，例如，包含選自銅、銀、鉛、鍺、銻、鎵、鎘、鋅、銦、及錫的兩種或更多陽離子的混合氧化物。多陽離子氧化物可為不定形物。特別是，多陽離子氧化物可為選自鎵、鎘、鋅、銦、錫的陽離子的混合氧化物，例如鋅－銦氧化物。該鋅－銦氧化物通道材料的鋅：銦原子比例係介於約1：1至約1：8之間，或界定為更窄的鋅：銦原子比例係介於約1：2至約1：6之間。約1：4的原子比例是合適的。此原子組合物未納入考慮氧的存在以及其他元素的視需要性存在。其係只表示鋅、銦的相對比例。
該金屬閘極包含一可陽極處理的金屬，例如鋁、鉭、鈦、鎢、或彼等之合金。該閘極介電層包含一可陽極處理金屬之氧化物，例如氧化鋁、氧化鉭、氧化鈦、氧化鎢、此等氧化物的組合。如上述，導電源極或汲極或兩者可包含大體為透明的銦－錫氧化物(ITO)。
第4圖、第5圖、第6圖係圖示用鋁閘極、以陽極處理形成的氧化鋁閘極介電層、以及鋅－銦氧化物通道製成的薄膜電晶體的測試結果。在第4圖、第5圖、第6圖的具體實施例中，鋅－銦氧化物的Zn：In化學計量比為1：4(原子比例)。每個薄膜電晶體都包含一配置於基板上的金屬鋁閘極、一以陽極處理金屬鋁閘極形成且覆蓋金屬鋁閘極的氧化鋁閘極介電層、一包含鋅－銦氧化物(配置於氧化鋁閘極介電層之至少一部份上)的通道、以及銦－錫氧化物(ITO)彼此隔開的導電源極與導電汲極，後兩者係配置成與該通道接觸。該導電金屬閘極的功能為調變通道中傳導電子的濃度。藉由陽極處理閘極而形成的介電層係覆蓋且隔離該閘極。多陽離子氧化物通道具有可控制導電載流子(conducting current carrier)的功能。彼此隔開的源極與汲極的作用是注入與收集與彼等接觸的通道中之載流子。
因此，本發明方法已用來在撓性“塑膠”(KaptonHN)基板材料上製造薄膜電晶體，最大加工溫度為125℃，而有優異的結果。已測出此等薄膜電晶體的優異效能參數為：遷移率約25平方公分/伏－秒且更高，汲極－電流開關比(drain－current on－to－off ratio)大於107，閘極－洩漏電流小於10奈安/平方公分，且閘極－介電崩潰電場大於3百萬伏/公分，例如。以下詳列使用有各種化學計量(ZnO：In2 O3 莫耳比例)與各種退火溫度的鋅－銦氧化物通道層的薄膜電晶體的額外示範性電子特性，以相當低的退火溫度可獲得高遷移率，特別是(ZnO：In2 O3 )的化學計量比為1：2(莫耳比例)時。後者中鋅與銦的原子比例化學計量比為1：4。
當以陽極處理鋁形成閘極介電層時，為了製造品質足以提供上述薄膜電晶體效能的氧化鋁，需改變各種參數，例如：鋁層厚度(約200至500奈米)、電流密度(0.4至5毫安/平方公分)、階段電壓增加量(1至10伏的階段)、最終陽極處理電壓(35至100伏)、恆電位(potentiostatic)作用持續時間、以及後加工退火/乾燥(室溫至125℃)。
第4圖、第5圖、第6圖係圖示在撓性Kapton基板上用鋁閘極、以陽極處理形成的氧化鋁閘極介電層、以及鋅－銦氧化物通道製成的薄膜電晶體的測試結果。
第4圖係圖示薄膜電晶體具體實施例的汲極電流ID (左縱座標，單位微安)與閘極洩漏電流IG (右縱座標，單位皮安)、汲極－至－源極電壓VD S (橫座標，單位伏特)。曲線110、120、130、140、以及150係分別圖示閘極－至－源極電壓(VG S )為2V、4V、6V、8V、10V時，汲極電流ID 對汲極－至－源極電壓VD S 。ID － VD S 曲線中出現飽和現象，且在VG S ＝0伏時通道完全關閉。表示閘極洩漏電流IG 值的點160，顯示閘極洩漏通常小於7奈安/平方公分。這種優異的性能可作為薄膜電晶體的理想功能。
第5圖係圖示薄膜電晶體具體實施例的汲極電流ID (左對數縱坐標，單位安培)與閘極電流IG (右對數縱坐標，單位安培)對閘極－至－源極電壓VG S (橫座標，單位伏特)。曲線170、180係圖示VG S 的順向掃描與逆向掃描結果，箭頭為資料的前進方向，VD S 保持在0.1伏。有顯著的遲滯現象。裝置開啟電壓，Von，(汲極電流ID 開始隨著正在增加的閘極電壓VG S 增加時的閘極電壓)在正向由順向掃描轉變成逆向掃描幾乎有1伏特。點190係表示右對數縱坐標上單位為安培的閘極電流IG 的絕對值。
第6圖係圖示薄膜電晶體具體實施例的遞增遷移率μi n c與平均遷移率μa v g (均由第5圖資料計算，單位平方公分/伏－秒)對閘極－至－源極電壓VG S (單位伏特)。第5圖中的遲滯現象在第6圖中也顯著，箭頭也為資料的前進方向。以曲線200、210圖示的第一遷移率μi n c 係描述電荷差分因閘極電壓VG S 差分增加而遞增至淨通道電荷的遷移率的特徵。以曲線220、220圖示的第二遷移率μa v g 係描述累計誘發通道電荷的平均遷移率的特徵。第6圖顯示此等薄膜電晶體有優異的遷移率數值。
第7圖係圖示用各種通道組合物製成的薄膜電晶體具體實施例的遞增遷移率μi n c (單位：平方公分/伏－秒)對退火溫度(單位：℃)。曲線240表示通道的遞增遷移率，ZnO：In2 O3 莫耳比例的化學計量為1：2(Zn：In原子比例等於1：4)。曲線250表示通道的遞增遷移率，ZnO：In2 O3 莫耳比例的化學計量為1：1(Zn：In原子比例等於1：2)。曲線260表示通道的遞增遷移率，ZnO：In2 O3 莫耳比例的化學計量為2：1(Zn：In原子比例等於1：1)。在適當的退火溫度時所有的組合物均有高遷移率。所要求的低退火溫度對薄膜電晶體裝置有利。
產業利用性用本文所述任一方法實施例所製成的薄膜電晶體可用於以低成本及/或撓性基板提高價值的應用系統(例如，耐用型及/或拋棄式電子裝置)以及將基板設計成適合周遭環境之形狀的應用系統。積體電路中可使用根據本發明所製成薄膜電晶體，例如。在透明基板材料上製成的薄膜電晶體應用於顯示器特別有利。
儘管上文已圖解說明本發明的特定具體實施例，熟諳此藝者仍可做出各種修改及變更而不脫離由以下申請專利範圍所界定的本發明的精神與範疇。例如，可改變步驟的順序，本文所述特定具體實施例中所用的可換成功能等價的材料。可彎曲或以其他方式形成撓性基板以適合應用系統(例如，在形成薄膜電晶體之後)。此外，也可藉由引進氧空位及/或置換異價元素(aliovalent element，例如錫、鋁、鍺、鎵)而實現一層或更多的摻雜(例如，第2圖與3圖中的通道層70)。
10．．．薄膜電晶體(TFT)
20．．．基板
30．．．金屬閘極
40．．．閘極介電層
50．．．導電源極
60．．．導電汲極
70．．．通道
80、90．．．導電接觸墊
100．．．間隔
110、120、130、140、150．．．曲線
160．．．點
170、180．．．曲線
190．．．點
200、210、220、230．．．曲線
240、250、260．．．曲線
S10－S80．．．步驟
第1圖為用於薄膜電晶體製造方法之一具體實施例的流程圖。
第2圖為薄膜電晶體之一具體實施例的上視平面圖。
第3圖為薄膜電晶體之一具體實施例的橫截面側視圖。
第4圖係圖示用於薄膜電晶體之一具體實施例的汲極電流與閘極電流－汲極電壓圖。
第5圖係圖示用於薄膜電晶體之一具體實施例的汲極電流與閘極電流－閘極電壓的對數圖。
第6圖係圖示用於薄膜電晶體之一具體實施例的遷移率－閘極電壓圖。
第7圖係圖示用各種通道組合物製成的各種薄膜電晶體具體實施例的遷移率－退火溫度圖。
S10－S80．．．步驟

Claims (12)

  1. 一種用於製造薄膜電晶體(TFT)的方法，其係包含以下步驟：a)提供一基板，b)沉積及圖樣化一適於被陽極化之金屬閘極，c)陽極化該圖樣化之金屬閘極以形成一閘極介電質於該金屬閘極上，d)在該閘極介電質的至少一部份上沉積且圖樣化一包含一含鋅-銦氧化物之多陽離子氧化物的通道層，以及e)沉積且圖樣化一導電源極與一導電汲極，兩者係彼此被隔開且配置成與該通道層接觸；其中從a)步驟至e)步驟中之各步驟均在等於或小於125℃之溫度執行。
  2. 如申請專利範圍第1項之方法，其中該基板具可撓性。
  3. 如申請專利範圍第1項之方法，其中所提供之該基板係包含一聚亞醯胺。
  4. 如申請專利範圍第1項之方法，其中該沉積及圖樣化一適於被陽極化之金屬閘極的步驟b)係包含沉積一選自下表之金屬：鋁、鉭、鈦、鎢、以及彼等之合金。
  5. 如申請專利範圍第1項之方法，其中該沉積及圖樣化一適於被陽極化之金屬閘極的步驟b)係包含沉積鋁。
  6. 如申請專利範圍第1項之方法，其中該沉積且圖樣化一導電源極與一導電汲極的步驟e)係包含沉積且圖樣化 銦-錫氧化物(ITO)。
  7. 如前述申請專利範圍中任一項之方法，其進一步包含在步驟c)且/或步驟d)之後之一選擇性的退火步驟。
  8. 一種薄膜電晶體，其包含：a)一基板，b)一可陽極化金屬之金屬閘極，該閘極之一表面係被陽極化而形成一閘極介電質，c)在該閘極介電質之至少一部份上之一通道層，其包含一含鋅-銦氧化物之多陽離子氧化物，以及d)一導電源極與一導電汲極，兩者彼此被隔開且經配置與該通道層接觸。
  9. 如申請專利範圍第8項之薄膜電晶體，其中該基板具可撓性。
  10. 如申請專利範圍第8項之薄膜電晶體，其中所提供之該基板係包含一聚亞醯胺。
  11. 如申請專利範圍第8項之薄膜電晶體，其中該金屬閘極係包含一選自下表之金屬：鋁、鉭、鈦、鎢、以及彼等之合金。
  12. 如申請專利範圍第8項之薄膜電晶體，其中該源極與汲極各包含銦-錫氧化物(ITO)。
TW094130507A 2004-10-07 2005-09-06 薄膜電晶體及方法 TWI393259B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/961,507 US7427776B2 (en) 2004-10-07 2004-10-07 Thin-film transistor and methods

Publications (2)

Publication Number Publication Date
TW200625649A TW200625649A (en) 2006-07-16
TWI393259B true TWI393259B (zh) 2013-04-11

Family

ID=35515668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130507A TWI393259B (zh) 2004-10-07 2005-09-06 薄膜電晶體及方法

Country Status (5)

Country Link
US (1) US7427776B2 (zh)
EP (1) EP1836730A1 (zh)
CN (1) CN100550427C (zh)
TW (1) TWI393259B (zh)
WO (1) WO2006041578A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006040939A1 (ja) * 2004-10-12 2006-04-20 Mitsubishi Chemical Corporation 電解液とこれを用いた酸化物皮膜の形成方法、積層体及びその製造方法、並びに金属酸化物膜
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
RU2491524C2 (ru) * 2007-12-20 2013-08-27 Инфикон Гмбх Устройство с мембранным манометрическим элементом
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101088367B1 (ko) 2009-11-23 2011-12-01 한국과학기술연구원 은이 도핑된 산화아연 박막 트랜지스터 및 그 제조 방법
SG10201500220TA (en) * 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
CN101976650B (zh) * 2010-10-09 2012-06-27 友达光电股份有限公司 薄膜晶体管及其制造方法
US9366791B2 (en) * 2011-02-21 2016-06-14 Canon Kabushiki Kaisha Diffractive optical element and manufacturing method for the same
CN102214586B (zh) * 2011-06-13 2013-05-22 西安交通大学 一种硅纳米线场效应晶体管制备方法
CN102315129B (zh) * 2011-07-08 2013-01-16 北京大学 一种垂直硅纳米线场效应晶体管的制备方法
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN103236403B (zh) * 2013-04-28 2015-11-11 京东方科技集团股份有限公司 防扩散层及制备方法、薄膜晶体管、阵列基板、显示装置
WO2015136418A1 (en) 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
CN104051543B (zh) * 2014-07-03 2017-06-27 江苏大学 一种具有电致变色特性的双层栅介质薄膜晶体管
TWI519668B (zh) * 2014-07-17 2016-02-01 國立清華大學 具有結晶矽薄膜之基板及其製備方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744864A (en) * 1995-08-03 1998-04-28 U.S. Philips Corporation Semiconductor device having a transparent switching element
EP1134811A1 (en) * 1998-11-17 2001-09-19 Japan Science and Technology Corporation Transistor and semiconductor device
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
WO2004034449A2 (en) * 2002-10-11 2004-04-22 E.I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20040155846A1 (en) * 2003-02-07 2004-08-12 Randy Hoffman Transparent active-matrix display

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294370A (zh) 1963-06-20
JPS56122130A (en) 1980-02-28 1981-09-25 Sharp Corp Method for forming pattern of thin film transistor
JPS56161676A (en) 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
US5407602A (en) 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5817550A (en) 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
US6225149B1 (en) 1999-05-03 2001-05-01 Feng Yuan Gan Methods to fabricate thin film transistors and circuits
US6407786B1 (en) 1999-06-09 2002-06-18 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
JP2001051293A (ja) 1999-07-29 2001-02-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法
GB9927287D0 (en) 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
TW447138B (en) 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
US6329226B1 (en) 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
JP3516441B2 (ja) 2000-07-10 2004-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
US6642085B1 (en) 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
JP4087125B2 (ja) 2001-03-07 2008-05-21 シャープ株式会社 凹凸パターン検出素子
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR101003624B1 (ko) * 2002-03-26 2010-12-23 다이니폰 인사츠 가부시키가이샤 유기반도체 재료, 유기반도체 구조물 및, 유기반도체 장치
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744864A (en) * 1995-08-03 1998-04-28 U.S. Philips Corporation Semiconductor device having a transparent switching element
EP1134811A1 (en) * 1998-11-17 2001-09-19 Japan Science and Technology Corporation Transistor and semiconductor device
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
WO2004034449A2 (en) * 2002-10-11 2004-04-22 E.I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20040155846A1 (en) * 2003-02-07 2004-08-12 Randy Hoffman Transparent active-matrix display

Also Published As

Publication number Publication date
US7427776B2 (en) 2008-09-23
US20060079037A1 (en) 2006-04-13
WO2006041578A1 (en) 2006-04-20
EP1836730A1 (en) 2007-09-26
CN100550427C (zh) 2009-10-14
TW200625649A (en) 2006-07-16
CN101036232A (zh) 2007-09-12

Similar Documents

Publication Publication Date Title
TWI393259B (zh) 薄膜電晶體及方法
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
US7977675B2 (en) Semiconductor device and method for manufacturing the same
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
JP5640478B2 (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
CN102136499B (zh) 薄膜晶体管及其制造方法
US8354670B2 (en) Transistor, method of manufacturing transistor, and electronic device including transistor
US7879678B2 (en) Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
CN105308753A (zh) 稳定高迁移率的motft和低温下的制备
KR20060080446A (ko) 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터
JP2008072025A (ja) 電界効果型トランジスタ及びその製造方法
KR20070045210A (ko) 디바이스 및 이의 제조 방법
EP2828892A1 (en) Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
WO2016061714A1 (zh) 一种金属氧化物薄膜晶体管制作方法
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
US20090230389A1 (en) Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
JP2010205765A (ja) 自己整合半導体トランジスタの製造方法
KR20120084940A (ko) 박막 트랜지스터 및 그 제조 방법
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
KR102216538B1 (ko) 트랜지스터 및 그 동작 방법
CN104992985A (zh) 薄膜晶体管及其制造方法、阵列基板
KR101844601B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR101785468B1 (ko) 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터
CN108346702A (zh) 薄膜晶体管及其有源层和应用