CN102315129B - 一种垂直硅纳米线场效应晶体管的制备方法 - Google Patents

一种垂直硅纳米线场效应晶体管的制备方法 Download PDF

Info

Publication number
CN102315129B
CN102315129B CN 201110190786 CN201110190786A CN102315129B CN 102315129 B CN102315129 B CN 102315129B CN 201110190786 CN201110190786 CN 201110190786 CN 201110190786 A CN201110190786 A CN 201110190786A CN 102315129 B CN102315129 B CN 102315129B
Authority
CN
China
Prior art keywords
silicon
silica
forms
vapor deposition
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110190786
Other languages
English (en)
Other versions
CN102315129A (zh
Inventor
黄如
樊捷闻
艾玉杰
孙帅
王润声
邹积彬
黄欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201110190786 priority Critical patent/CN102315129B/zh
Priority to US13/501,711 priority patent/US8592276B2/en
Priority to PCT/CN2011/082457 priority patent/WO2013007073A1/zh
Publication of CN102315129A publication Critical patent/CN102315129A/zh
Application granted granted Critical
Publication of CN102315129B publication Critical patent/CN102315129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，属于超大规模集成电路制造技术领域。利用本发明制备出的垂直型硅纳米线场效应晶体管相比于传统的平面场效应晶体管，一方面由于其本身的一维几何结构导致的良好栅控能力，能够提供很好的抑制短沟道效应的能力，并减小泄漏电流和漏致势垒降低(DIBL)；另一方面，进一步缩小器件面积，提高了IC***的集成度。

Description

一种垂直硅纳米线场效应晶体管的制备方法
技术领域
本发明涉及一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，属于超大规模集成电路制造技术领域。
背景技术
作为20世纪发展最为迅速的科学技术，半导体生产制造技术正逐步覆盖整个工业生产网络，生活中到处都有半导体技术在发挥着巨大的作用。人们在追求手机，电脑等半导体电子产品卓越性能的同时，也不忘尽可能的让他们具有更小的体积，占用更小的空间，更加便于携带和操作。因此，整个半导体产业在摩尔定律的指导下，将集成度、低功耗、高性能作为前进的目标。随着特征尺寸的不断缩小，如何应对日趋严重的短沟道效应等一系列随之而来的器件性能上的退化，将成为未来整个半导体产业的核心焦点。
从传统平面场效应晶体管到超薄体场效应晶体管，再到多栅围栅结构器件，为了不断追求更好的栅控能力，抑制短沟道效应、漏致势垒降低效应，一大批新结构半导体器件开始崭露头角，而一维纳米线围栅结构场效应晶体管由于其优越的栅控能力和在迁移率上的优势，开始逐渐受到更多的关注，如果能够通过传统的半导体制造技术，将一维纳米线围栅结构场效应晶体管垂直的排成阵列，那么能够进一步提高芯片的集成度，大幅度降低制造成本。但是传统的垂直硅纳米线场效应晶体管有着局限性。一方面，由于漏端的尺寸和沟道的尺寸相当，会使得寄生电阻很大，影响器件的速度和性能。因此通过工艺上的改进，减小寄生效应的影响是垂直硅纳米线器件的热点问题。另一方面，实现垂直硅纳米线场效应晶体管在工艺上的困难在于源漏与栅的自对准。由于是垂直结构，所以不可能像平面场效应晶体管一样通过先定义栅结构后注入源漏来实现自对准。
发明内容
本发明的目的在于提供一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，通过如下技术方案予以实现：
1、一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，包括以下步骤：
a)定义有源区，形成LOCOS隔离；
该步骤主要目的是利用氧化硅、氮化硅薄膜作为硬掩膜，定义出有源区图形结构，实现器件之间的隔离，防止产生相互干扰。具体包括如下步骤：
i.在硅衬底上低压化学气相沉积氧化硅、氮化硅，作为硬掩膜；
ii.光学光刻定义有源区图形；
iii.通过各向异性干法刻蚀氮化硅，BHF溶液腐蚀去掉氧化硅，将图形转移到硬掩膜上；
iv.去掉光刻胶；
v.氢氧合成氧化生成氧化硅，形成LOCOS隔离；
vi.热的浓磷酸溶液腐蚀去掉氮化硅；
vii.BHF溶液腐蚀去掉氧化硅；
b)制备垂直硅纳米线，使其具有较大的漏端以减小漏端寄生电阻；
该步骤主要目的是通过两次光刻和干法刻蚀，形成直径较大的垂直硅柱和顶部支撑结构。
i.低压化学气相沉积第一层氧化硅、第一层氮化硅，作为硬掩膜；
ii.光刻定义横向线条，作为后面漏端的支撑结构；
iii.各向异性干法刻蚀第一层氮化硅、第一层氧化硅和衬底硅；
iv.低压化学气相沉积第二层氮化硅，作为侧墙结构；
v.各向异性干法刻蚀第二层氮化硅；
vi.各向异性干法刻蚀硅，形成硅条；
vii.光刻保护硅条中间部分区域，作为后面垂直归纳米线的器件区域；
viii.各向同性干法刻蚀硅，使没有受到光刻胶保护的硅条悬空；
ix.去掉光刻胶；
c)进一步缩小纳米线的尺寸，形成直径10纳米左右的垂直硅纳米线，同时保留垂直硅
纳米线顶部还保留有大面积图形作为器件的漏端，以减小漏端寄生电阻。
该步骤主要目的是通过各项同性湿法腐蚀和牺牲氧化，进一步缩小垂直硅柱的尺寸，使其成为垂直硅纳米线，同时，改变垂直硅柱的截面图形，使其接近圆形，从而获得更好的器件特性。
i.各项同性湿法腐蚀硅，进一步缩小垂直硅柱的尺寸；
ii.干氧氧化，形成直径10纳米左右的垂直硅纳米线，并形成第二层氧化硅；
iii.湿法腐蚀去掉干氧氧化时形成的氮氧硅；
iv.湿法腐蚀去掉低压化学气相沉积形成的第一层、第二层氮化硅；
v.湿法腐蚀去掉干氧氧化形成的第二层氧化硅和低压化学气相沉积形成的第一层氧化硅；
d)定义垂直硅纳米线的源漏区域和沟道区域并进行掺杂
该步骤主要目的是通过化学机械抛光工艺，形成平坦的氧化硅隔离层和多晶硅栅层，来定义垂直归纳米线场效应晶体管的源漏和沟道区域，其中多晶硅栅在经过各项同性干法刻蚀之后保留下来的薄膜厚度即为所要求的沟道长度，并对它们进行掺杂。
i.对源漏进行离子注入，注入角度为垂直于硅片表面，并退火；
ii.低压化学气相沉积第三层氧化硅，利用化学机械抛光(CMP)完成氧化硅的平坦化；
iii.光刻保护场氧区域；
iv.湿法腐蚀第三层氧化硅至一定厚度，作为栅材料与源端的隔离层；
v.去掉光刻胶；
vi.干氧氧化形成栅氧化层；
vii.低压化学气相沉积多晶硅，利用化学机械抛光(CMP)完成多晶硅的平坦化；
viii.对多晶硅进行离子注入，并退火；
ix.光刻定义栅结构区域，然后进行各项异性干法刻蚀多晶硅，去掉光刻胶；
x.各项同性湿法腐蚀多晶硅至一定厚度，作为栅和栅引出；
xi.低压化学气相沉积第四层氧化硅，用化学机械抛光(CMP)完成氧化硅的平坦化；
xii.光刻保护场氧区域；
xiii.湿法腐蚀第四层氧化硅至露出硅，作为栅材料与漏端的隔离层；
xiv.去掉光刻胶；
e)形成接触孔和金属互联
该步骤主要目的是将源漏端和栅端引出，方便测试和搭建大规模集成电路。
i.光刻形成源端和栅端的接触孔；
ii.各向异性干法刻蚀氧化硅；
iii.BHF溶液腐蚀氧化硅；
iv.去掉光刻胶；
v.溅射金属；
vi.光刻形成金属互连引出；
vii.各向异性干法刻蚀金属；
viii.去掉光刻胶；
ix.合金。
本发明对源漏进行离子注入的实现还可以是：在硅片形成LOCOS隔离之后，先进行衬底离子注入，实现源漏和沟道的掺杂，从而能够实现积累性垂直硅纳米线场效应晶体管(Junctionless MOSFET)。
2、一种积累型垂直硅纳米线场效应晶体管的制备方法，其步骤包括：
a)在硅衬底上定义有源区，形成LOCOS隔离；
b)制备垂直硅纳米线，通过两次光刻和干法刻蚀，形成直径较大的垂直硅柱和顶部支撑结构；具体步骤如下：
i.进行衬底离子注入，实现源漏和沟道的掺杂；
ii.低压化学气相沉积第一层氧化硅、第一层氮化硅，作为硬掩膜；
iii.光刻定义横向线条，作为后面漏端的支撑结构；
iv.各向异性干法刻蚀第一层氮化硅、第一层氧化硅和衬底硅；
v.低压化学气相沉积第二层氮化硅，作为侧墙结构；
vi.各向异性干法刻蚀第二层氮化硅；
vii.各向异性干法刻蚀硅，形成硅条；
viii.光刻保护硅条中间部分区域，作为后面垂直归纳米线的器件区域；
ix.各向同性干法刻蚀硅，使没有受到光刻胶保护的硅条悬空；
x.去掉光刻胶；
c)进一步缩小纳米线的尺寸，形成直径10纳米左右的垂直硅纳米线，同时保留垂直硅纳米线顶部还保留有大面积图形作为器件的漏端，以减小漏端寄生电阻；具体步骤如下：
i.各项同性湿法腐蚀硅，进一步缩小垂直硅柱的尺寸；
ii.干氧氧化，形成直径10纳米左右的垂直硅纳米线，并形成第二层氧化硅；
iii.湿法腐蚀去掉干氧氧化时形成的氮氧硅；
iv.湿法腐蚀去掉低压化学气相沉积形成的第一层、第二层氮化硅；
v.湿法腐蚀去掉干氧氧化形成的第二层氧化硅和低压化学气相沉积形成的第一层氧化硅；
d)定义垂直硅纳米线的源漏区域和沟道区域并进行掺杂，具体步骤如下：
i.低压化学气相沉积第三层氧化硅，利用化学机械抛光(CMP)完成氧化硅的平坦化；
ii.光刻保护场氧区域；
iii.湿法腐蚀第三层氧化硅至一定厚度，作为栅材料与源端的隔离层；
iv.去掉光刻胶；
v.干氧氧化形成栅氧化层；
vi.低压化学气相沉积多晶硅，利用化学机械抛光(CMP)完成多晶硅的平坦化；
vii.对多晶硅进行离子注入，并退火；
viii.光刻定义栅结构区域，然后进行各项异性干法刻蚀多晶硅，去掉光刻胶；
ix.各项同性湿法腐蚀多晶硅至一定厚度，作为栅和栅引出；
x.低压化学气相沉积第四层氧化硅，用化学机械抛光(CMP)完成氧化硅的平坦化；
xi.光刻保护场氧区域；
xii.湿法腐蚀第四层氧化硅至露出硅，作为栅材料与漏端的隔离层；
xiii.去掉光刻胶；
e)形成接触孔和金属互联。
本发明具有如下技术效果：
首先，采用本发明制备出的垂直型硅纳米线场效应晶体管相比于传统的平面场效应晶体管，一方面由于其本身的一维几何结构导致的良好栅控能力，能够提供很好的抑制短沟道效应的能力，并减小泄漏电流和漏致势垒降低(DIBL)；另一方面，由于其独特的垂直结构，进一步缩小的器件面积，提高了IC***的集成度。因而能够更好的适用于未来的低功耗，器件电路。而着重需要说明的一点是，传统垂直型硅纳米线场效应晶体管较难形成大型的漏端结构，使得漏端寄生电阻较大，器件速度因此会受到较大程度的影响，而基于本发明工艺形成的垂直硅纳米线场效应晶体管，增加了漏端面积，能够有效的减小漏端寄生电阻，提高器件性能。最后，垂直型硅纳米线场效应晶体管在工艺上的另一难点在于源漏和沟道具有不同掺杂杂质，很难实现源漏与栅结构的对准，本发明利用积累型器件的设计思路，使得源漏和沟道具有相同的掺杂杂质，很好的避免这个问题。
附图说明
图1至图5是本发明提出的一种制备垂直积累型硅纳米线场效应晶体管的工艺流程示意图。工艺流程的简要说明如下：图1为定义有源区，形成LOCOS隔离；其中图1A为在硅衬底上低压化学气相沉积氧化硅、氮化硅，作为硬掩膜；图1B为氢氧合成氧化形成LOCOS隔离；图1C为湿法腐蚀去掉硬掩膜之后的结构图；图2为制备垂直硅纳米线，使其具有较大的漏端以减小漏端寄生电阻；图2A为氧化硅、氮化硅硬掩膜条，作为后面漏端的支撑结构；图2B为各向异性干法刻蚀硅之后的结构图；图2C为形成氮化硅侧墙；图2D为各向异性干法刻蚀硅之后的结构图；图2E为光刻保护硅条中间部分区域，作为后面垂直归纳米线的器件区域；图2F为各向同性干法刻蚀硅，使没有受到光刻胶保护的硅条悬空；图3为进一步缩小纳米线的尺寸，形成直径10纳米左右的垂直硅纳米线，同时保留垂直硅纳米线顶部还保留有大面积图形作为器件的漏端，以减小漏端寄生电阻；图3A为HNA溶液腐蚀硅，进一步缩小垂直硅柱的尺寸；图3B为牺牲氧化进一步缩小垂直硅柱的尺寸之后，湿法腐蚀去掉氧化硅、氮化硅之后的结构；图4定义垂直硅纳米线的源漏区域和沟道区域并进行掺杂；图4A为对源漏进行离子注入，注入角度为垂直于硅片表面，并退火；图4B为低压化学气相沉积氧化硅，利用化学机械抛光(CMP)完成氧化硅的平坦化之后光刻保护场氧区域；图4C为BHF溶液腐蚀氧化硅至一定厚度，作为栅材料与源端的隔离层；图4D为去掉光刻胶；图4E为形成栅介质和栅引出；图4F为再一次低压化学气相沉积氧化硅，利用化学机械抛光(CMP)完成氧化硅的平坦化之后光刻保护场氧区域；图4G为BHF溶液腐蚀氧化硅至一定厚度，作为栅材料与漏端的隔离层；图4H为去掉光刻胶；图5为形成接触孔和金属互联；图5A为形成栅和源端的接触孔；图5B为形成金属互连引出。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明，具体给出一实现本发明提出的一种寄生电阻较小的垂直硅纳米线场效应晶体管的工艺方案，但不以任何方式限制本发明的范围。
根据下列步骤制备沟道长度约为90纳米，直径尺寸约为10纳米的垂直硅纳米线场效应晶体管：
1.低压化学气相沉积氧化硅
Figure GDA0000103950560000061
2.低压化学气相沉积氮化硅
3.光学光刻定义有源区；
4.各项异性干法刻蚀
Figure GDA0000103950560000063
氮化硅；
5.BHF溶液腐蚀
Figure GDA0000103950560000064
氧化硅，过腐蚀5s，如图1A所示；
6.去掉光刻胶；
7.氢氧合成氧化生长
Figure GDA0000103950560000065
氧化硅，形成LOCOS隔离，如图1B所示；
8.热的浓磷酸溶液腐蚀
Figure GDA0000103950560000066
氮化硅；
9.BHF溶液腐蚀
Figure GDA0000103950560000067
氧化硅，如图1C所示；
10.低压化学气相沉积氧化硅
Figure GDA0000103950560000068
11.低压化学气相沉积氮化硅
12.光刻定义横向线条，线条宽度为作为后面漏端的支撑结构；
13.各向异性干法刻蚀氮化硅
Figure GDA00001039505600000611
14.各向异性干法刻蚀氧化硅
Figure GDA00001039505600000612
如图2A所示；
15.各向异性干法刻蚀硅
Figure GDA00001039505600000613
16.去掉光刻胶，如图2B所示；
17.低压化学气相沉积氮化硅
Figure GDA00001039505600000614
18.各向异性干法刻蚀第二层氮化硅
Figure GDA0000103950560000071
如图2C所示；
19.各向异性干法刻蚀硅
Figure GDA0000103950560000072
如图2D所示；
20.光刻保护硅条中间部分区域
Figure GDA0000103950560000073
作为后面垂直归纳米线的器件区域，如图2E所示；
21.各向同性干法刻蚀硅
Figure GDA0000103950560000074
使没有受到光刻胶保护的硅条悬空；
22.去掉光刻胶，如图2F所示；
23.HNA溶液腐蚀硅
Figure GDA0000103950560000075
进一步缩小垂直硅柱的尺寸，如图3A所示；
24.干氧氧化生成氧化硅进一步缩小垂直硅柱的尺寸，使其变成直径10纳米左右的垂直硅纳米线；
25.氢氟酸溶液腐蚀去掉氮氧硅，漂40s；
26.热的浓磷酸溶液腐蚀去掉氮化硅
Figure GDA0000103950560000077
27.BHF溶液腐蚀去掉牺牲氧化形成的氧化硅和原来淀积的氧化硅
Figure GDA0000103950560000078
过漂5s，，
如图3B所示；
28.对源漏进行离子注入As，注入能量为50keV，剂量为4e15cm-2，注入角度为垂直于硅片表面，并退火，RTP 1050度，5s，如图4A所示；
29.低压化学气相沉积氧化硅1um，利用化学机械抛光(CMP)完成氧化硅的平坦化；
30.光刻保护场氧区域，如图4B所示；
31.BHF溶液腐蚀氧化硅至一定厚度，余
Figure GDA0000103950560000079
作为栅材料与源端的隔离层，如图4C所示；
32.去掉光刻胶，如图4D所示；
33.干氧氧化形成栅氧化层
Figure GDA00001039505600000710
34.低压化学气相沉积多晶硅
Figure GDA00001039505600000711
利用化学机械抛光(CMP)完成多晶硅的平坦化；
35.对多晶硅进行离子注入As，注入能量为50keV，剂量为5e15cm-2，注入角度为垂直于硅片表面，并退火，RTP 1050度，5s；
36.光刻定义栅结构区域；
37.各项异性干法刻蚀多晶硅
Figure GDA00001039505600000712
直至刻蚀到氧化硅；
38.去掉光刻胶；
39.HNA溶液腐蚀多晶硅至一定厚度，余900
Figure GDA00001039505600000713
作为栅和栅引出，如图4E所示；
40.低压化学气相沉积氧化硅
Figure GDA00001039505600000714
利用化学机械抛光(CMP)完成多晶硅的平坦化；
41.光刻保护场氧区域，如图4F所示；
42.BHF溶液腐蚀氧化硅至露出硅，余
Figure GDA0000103950560000081
作为栅材料与漏端的隔离层，如图4G所示；
43.去掉光刻胶，如图4H所示；
44.光刻形成源端和栅端的接触孔；
45.各向异性干法刻蚀氧化硅
Figure GDA0000103950560000082
46.BHF溶液腐蚀氧化硅
Figure GDA0000103950560000083
47.去掉光刻胶，如图5A所示；
48.溅射金属Ti/Al
49.光刻形成金属互连引出；
50.各向异性干法刻蚀金属Al/Ti
Figure GDA0000103950560000085
51.去掉光刻胶；
52.合金430度，30min，如图5B所示。
下表为附图中图形表示的物质。
Figure GDA0000103950560000086
上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。

Claims (8)

1.一种垂直硅纳米线场效应晶体管的制备方法，其步骤包括：
a)在硅衬底上定义有源区，形成LOCOS隔离；
b)制备垂直硅纳米线，通过两次光刻和干法刻蚀，形成直径大于10纳米的垂直硅柱和顶部支撑结构；具体步骤如下：
i.低压化学气相沉积第一层氧化硅、第一层氮化硅，作为硬掩膜；
ii.光刻定义横向线条，作为后面漏端的支撑结构；
iii.各向异性干法刻蚀第一层氮化硅、第一层氧化硅和衬底硅；
iv.低压化学气相沉积第二层氮化硅，作为侧墙结构；
v.各向异性干法刻蚀第二层氮化硅；
vi.各向异性干法刻蚀硅，形成硅条；
vii.光刻保护硅条中间部分区域，作为后面垂直归纳米线的器件区域；
viii.各向同性干法刻蚀硅，使没有受到光刻胶保护的硅条悬空；
ix.去掉光刻胶；
c)进一步缩小纳米线的尺寸，形成直径10纳米的垂直硅纳米线，同时保留垂直硅纳米线顶部作为器件的漏端，以减小漏端寄生电阻；具体步骤如下：
i.各项同性湿法腐蚀硅，进一步缩小垂直硅柱的尺寸；
ii.干氧氧化，形成直径10纳米的垂直硅纳米线，并形成第二层氧化硅；
iii.湿法腐蚀去掉干氧氧化时形成的氮氧硅；
iv.湿法腐蚀去掉低压化学气相沉积形成的第一层、第二层氮化硅；
v.湿法腐蚀去掉干氧氧化形成的第二层氧化硅和低压化学气相沉积形成的第一层氧化硅；
d)定义垂直硅纳米线的源漏区域和沟道区域并进行掺杂，具体步骤如下：
i.对源漏进行离子注入，注入角度为垂直于硅片表面，并退火；
ii.低压化学气相沉积第三层氧化硅，利用化学机械抛光（CMP）完成氧化硅的平坦化；
iii.光刻保护场氧区域；
iv.湿法腐蚀第三层氧化硅至一定厚度，作为栅材料与源端的隔离层；
v.去掉光刻胶；
vi.干氧氧化形成栅氧化层；
vii.低压化学气相沉积多晶硅，利用化学机械抛光（CMP）完成多晶硅的平坦化；
viii.对多晶硅进行离子注入，并退火；
ix.光刻定义栅结构区域，然后进行各项异性干法刻蚀多晶硅，去掉光刻胶；
x.各项同性湿法腐蚀多晶硅至一定厚度，作为栅和栅引出；
xi.低压化学气相沉积第四层氧化硅，用化学机械抛光（CMP）完成氧化硅的平坦化；
xii.光刻保护场氧区域；
xiii.湿法腐蚀第四层氧化硅至露出硅，作为栅材料与漏端的隔离层；
xiv.去掉光刻胶；
e)形成接触孔和金属互联。
2.一种积累型垂直硅纳米线场效应晶体管的制备方法，其步骤包括：
a)在硅衬底上定义有源区，形成LOCOS隔离；
b)制备垂直硅纳米线，通过两次光刻和干法刻蚀，形成直径大于10纳米的垂直硅柱和顶部支撑结构；具体步骤如下：
i.进行衬底离子注入，实现源漏和沟道的掺杂；
ii.低压化学气相沉积第一层氧化硅、第一层氮化硅，作为硬掩膜；
iii.光刻定义横向线条，作为后面漏端的支撑结构；
iv.各向异性干法刻蚀第一层氮化硅、第一层氧化硅和衬底硅；
v.低压化学气相沉积第二层氮化硅，作为侧墙结构；
vi.各向异性干法刻蚀第二层氮化硅；
vii.各向异性干法刻蚀硅，形成硅条；
viii.光刻保护硅条中间部分区域，作为后面垂直归纳米线的器件区域；
ix.各向同性干法刻蚀硅，使没有受到光刻胶保护的硅条悬空；
x.去掉光刻胶；
c)进一步缩小纳米线的尺寸，形成直径10纳米的垂直硅纳米线，同时保留垂直硅纳米线顶部作为器件的漏端，以减小漏端寄生电阻；具体步骤如下：
i.各项同性湿法腐蚀硅，进一步缩小垂直硅柱的尺寸；
ii.干氧氧化，形成直径10纳米的垂直硅纳米线，并形成第二层氧化硅；
iii.湿法腐蚀去掉干氧氧化时形成的氮氧硅；
iv.湿法腐蚀去掉低压化学气相沉积形成的第一层、第二层氮化硅；
v.湿法腐蚀去掉干氧氧化形成的第二层氧化硅和低压化学气相沉积形成的第一层氧化硅；
d)定义垂直硅纳米线的源漏区域和沟道区域并进行掺杂，具体步骤如下：
i.低压化学气相沉积第三层氧化硅，利用化学机械抛光（CMP）完成氧化硅的平坦化；
ii.光刻保护场氧区域；
iii.湿法腐蚀第三层氧化硅至一定厚度，作为栅材料与源端的隔离层；
iv.去掉光刻胶；
v.干氧氧化形成栅氧化层；
vi.低压化学气相沉积多晶硅，利用化学机械抛光（CMP）完成多晶硅的平坦化；
vii.对多晶硅进行离子注入，并退火；
viii.光刻定义栅结构区域，然后进行各项异性干法刻蚀多晶硅，去掉光刻胶；
ix.各项同性湿法腐蚀多晶硅至一定厚度，作为栅和栅引出；
x.低压化学气相沉积第四层氧化硅，用化学机械抛光（CMP）完成氧化硅的平坦化；
xi.光刻保护场氧区域；
xii.湿法腐蚀第四层氧化硅至露出硅，作为栅材料与漏端的隔离层；
xiii.去掉光刻胶；
e)形成接触孔和金属互联。
3.如权利要求1或2所述的制备方法，其特征在于：所述步骤a）形成LOCOS隔离具体步骤如下：
i.在硅衬底上低压化学气相沉积氧化硅氮化硅，作为硬掩膜；
ii.光学光刻定义有源区图形；
iii.通过各向异性干法刻蚀氮化硅，BHF溶液腐蚀去掉氧化硅，将图形转移到硬掩膜上；
iv.去掉光刻胶；
v.氢氧合成氧化在场氧区域形成氧化硅，形成LOCOS隔离；
vi.热的浓磷酸溶液腐蚀去掉氮化硅；
vii.BHF溶液腐蚀去掉氧化硅。
4.如权利要求1或2所述的制备方法，其特征在于：淀积氧化硅、氮化硅采用低压化学气相沉积法。
5.如权利要求1或2所述的制备方法，其特征在于：所述步骤b）、c）中，采用HNA溶液各向同性湿法腐蚀硅和多晶硅。
6.如权利要求1或2所述的制备方法，其特征在于：所述步骤c）中，采用热的浓磷酸溶液湿法腐蚀氮化硅，采用HF溶液湿法腐蚀氮氧硅。
7.如权利要求1或2所述的制备方法，其特征在于：所述步骤e）具体步骤包括：
i.光刻形成源端和栅端的接触孔；
ii.各向异性干法刻蚀氧化硅；
iii.BHF溶液腐蚀氧化硅；
iv.去掉光刻胶；
v.溅射金属；
vi.光刻形成金属互连引出；
vii.各向异性干法刻蚀金属；
viii.去掉光刻胶；
ix.合金。
8.如权利要求1或2所述的制备方法，其特征在于：所述步骤c）、d）和e）中，采用BHF溶液湿法腐蚀氧化硅。
CN 201110190786 2011-07-08 2011-07-08 一种垂直硅纳米线场效应晶体管的制备方法 Active CN102315129B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN 201110190786 CN102315129B (zh) 2011-07-08 2011-07-08 一种垂直硅纳米线场效应晶体管的制备方法
US13/501,711 US8592276B2 (en) 2011-07-08 2011-11-18 Fabrication method of vertical silicon nanowire field effect transistor
PCT/CN2011/082457 WO2013007073A1 (zh) 2011-07-08 2011-11-18 一种垂直硅纳米线场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110190786 CN102315129B (zh) 2011-07-08 2011-07-08 一种垂直硅纳米线场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102315129A CN102315129A (zh) 2012-01-11
CN102315129B true CN102315129B (zh) 2013-01-16

Family

ID=45428161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110190786 Active CN102315129B (zh) 2011-07-08 2011-07-08 一种垂直硅纳米线场效应晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN102315129B (zh)
WO (1) WO2013007073A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022247B (zh) * 2012-12-04 2016-04-13 常州大学 一种氧化腐蚀去除硅纳米线太阳能电池表面缺陷层的方法
GB2526463B (en) * 2013-03-14 2018-05-30 Intel Corp Leakage reduction structures for nanowire transistors
CN103715195B (zh) * 2013-12-27 2017-02-08 中国科学院上海微***与信息技术研究所 一种基于硅基三维纳米阵列的全环栅cmos结构和制备方法
US10043796B2 (en) * 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
CN1957477A (zh) * 2004-05-26 2007-05-02 皇家飞利浦电子股份有限公司 具有垂直部件的电子器件
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US8344361B2 (en) * 2005-06-16 2013-01-01 Qunano Ab Semiconductor nanowire vertical device architecture
JP2007158119A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体
CN101060135A (zh) * 2007-06-05 2007-10-24 北京大学 一种双硅纳米线围栅场效应晶体管及其制备方法
KR100927400B1 (ko) * 2007-09-11 2009-11-19 주식회사 하이닉스반도체 필라패턴 제조 방법
CN101740619B (zh) * 2008-11-13 2011-07-20 北京大学 一种纳米线场效应晶体管

Also Published As

Publication number Publication date
WO2013007073A1 (zh) 2013-01-17
CN102315129A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102315170B (zh) 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
CN102214595B (zh) 一种空气为侧墙的围栅硅纳米线晶体管的制备方法
CN103681355B (zh) 制备准soi源漏场效应晶体管器件的方法
CN102064096B (zh) 一种细线条的制备方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN102412301A (zh) 一种垂直结构纳米线隧穿场效应晶体管及其的制备方法
CN102427023B (zh) 一种硅纳米线的制备方法
CN102315129B (zh) 一种垂直硅纳米线场效应晶体管的制备方法
CN103855161B (zh) 一种sonos闪存存储器及其制造方法
CN101777499B (zh) 一种基于平面工艺自对准制备隧穿场效应晶体管的方法
CN103956338A (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
CN106783607A (zh) 一种沟槽栅igbt器件及其制作方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN106158748A (zh) 半导体元件及其制作方法
CN104282575A (zh) 一种制备纳米尺度场效应晶体管的方法
CN102270573A (zh) 栅极制造方法
US8592276B2 (en) Fabrication method of vertical silicon nanowire field effect transistor
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN102214611B (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN108155149A (zh) 鳍式场效应管的形成方法以及半导体结构
CN102916043B (zh) Mos-hemt器件及其制作方法
CN105355559A (zh) 一种制备半导体器件的方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN106935504B (zh) 半导体结构及其形成方法
CN106356304A (zh) 半导体制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20141102

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20141102

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141102

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University