CN102214586B - 一种硅纳米线场效应晶体管制备方法 - Google Patents
一种硅纳米线场效应晶体管制备方法 Download PDFInfo
- Publication number
- CN102214586B CN102214586B CN 201110157732 CN201110157732A CN102214586B CN 102214586 B CN102214586 B CN 102214586B CN 201110157732 CN201110157732 CN 201110157732 CN 201110157732 A CN201110157732 A CN 201110157732A CN 102214586 B CN102214586 B CN 102214586B
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon
- carry out
- polysilicon
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及微电子器件制造领域，公开了一种垂直硅纳米线围栅场效应晶体管自上而下的制备方法。该垂直纳米线场效应晶体管包括：半导体衬底，垂直设置在半导体衬底上的纳米线沟道区，沟道外是环状的栅导电层。所述纳米线沟道区上设置有源导电层，上部掺n杂质作为源端n区，与漏导电层底部接触的半导体衬底掺n杂质作为漏端n区，在源端与沟道之间增加一个非对称Halo掺杂结构p+区。本发明提出的制备垂直硅纳米线围栅场效应晶体管的方法可以很好的控制纳米线的位置和尺度一致性，简化了制作工艺，降低了制作成本。
Description
技术领域：
本发明涉及纳米电子器件制造领域，特别涉及一种垂直硅纳米线围栅场效应晶体管制备方法。
背景技术：
集成电路密度的提高，性能的不断改善，成本的持续下降，得益于MOS器件尺寸的持续缩小。但当MOS器件尺寸缩小到纳米级，短沟道和亚阈性能快速退化。为了抑制MOS器件性能退化，使集成电路在纳米级仍具有良好性能，可以从器件结构方面进行创新。更改传统的平面器件结构为多栅MOS结构，增加栅对沟道的控制能力。围栅器件因为整个沟道被栅包围，具有最强的短沟道效应抑制能力和电流驱动能力。基于硅纳米线的围栅器件由于沟道区硅膜呈圆柱形结构，消除了拐角效应，有利于器件亚阈性能的改进和可靠性的提高。因此基于纳米线的围栅器件将成为集成电路特征尺寸缩小到纳米尺度时制备高集成度、低压、低功耗存储器和CMOS集成电路最具有前景的器件。
纳米线围栅MOSFET的制造工艺可分为“自底向上”和“自顶向下”两种。自底向上法采用化学方法促进介观结构的自组装，在低温下利用金属纳米粒子作为催化剂生长单晶纳米材料。自底向上法制作的器件，其电学性能、稳定性，特别是组装技术还有待进一步深入的探索和研究，短期内还不可能应用于集成电路的批量生产。
自顶向下方法采用标准的CMOS工艺，即光刻、薄膜淀积、刻蚀和金属化，根据沟道方向与晶片表面之间的关系，围栅MOSFET又分为平躺式(沟道平行于晶片表面)和垂直式(沟道垂直于晶片表面)。在SOI上制作的平躺式器件，源漏厚度小，寄生电阻大；在体硅上制作平趟式器件时，需要利用刻蚀技术将沟道下方掏空，再经过氧化和淀积工艺制作栅结构。掏空工艺难以实现均匀硅柱，并且容易引起细小硅柱断裂、垮塌。垂直围栅MOSFET可以克服平躺式器件寄生电阻大和硅柱断裂问题，并且具有沟道长度不受光刻精度限制，易于实现均匀沟道和多层电路结构，并有利于提高电路集成度等优点。
发明内容：
本发明的主要目的是提供一种采用自顶向下方法，制作垂直硅纳米线围栅场效应晶体管的工艺方法。
为了达到上述目的，本发明采用以下技术方案予以实现：
一种硅纳米线场效应晶体管的制备方法，该方法包括：
(1)在清洗过的硅衬底上生长SiO2介质层、涂胶、前烘、曝光、显影和坚膜；
(2)采用感应耦合等离子体刻蚀，形成微米尺度的初始硅柱；
(3)交替使用高温湿法氧化和稀释的氢氟酸湿法刻蚀的方式减小硅柱直径至几百纳米尺度；接着交替使用高温干法氧化纳米线并用氢氟酸湿法刻蚀，进一步减小硅柱直径；进行高温退火，去除硅柱拐角，完成硅纳米线的制备；
(4)生长栅氧化层；
(5)淀积多晶硅，并对多晶硅采用离子注入法进行重掺杂；接着进行退火操作，以激活杂质原子；在光刻胶的掩护下进行图形化并刻蚀，形成栅电极；
(6)在光刻胶和多晶硅的掩蔽下进行漏端n型离子注入，注入角度为45°，以90°为间隔；高温退火，使杂质能够充分扩散进栅键合下面的死区；然后去除光刻胶；
(7)整个表面淀积氧化硅，在氢氟酸中湿法刻蚀至纳米线顶部的多晶硅暴露，高出氧化硅隔离层；
(8)采用感应耦合等离子体刻蚀技术，刻蚀掉暴露的多晶硅；对硅柱进行p+粒子注入形成Halo结构；对源端进行n型离子注入，然后高温退火；
(9)在整个表面淀积一层氧化硅；
(10)刻蚀引线孔，淀积金属和合金，完成各电极的引出。
所述步骤(1)中衬底是n型硅或p型硅。
所述步骤(2)采用钝化/刻蚀的化学平衡方法来实现各向异性干法刻蚀。
所述步骤(3)在氢气中进行退火，减小沟道界面态，并去除纳米线拐角，优化纳米线形貌；
所述步骤(5)采用的是低压化学气相淀积方法，淀积多晶硅；退火工艺是在氮气中进行快速退火；
所述步骤(6)中的退火工艺是在氮气中进行快速退火；
所述步骤(7)中采用的是低压化学气相淀积方法淀积氧化硅。
所述步骤(8)采用各向同性刻蚀技术刻蚀多晶硅，退火工艺是在氮气中进行快速退火。
所述步骤(9)采用的是低压化学气相淀积方法淀积氧化硅。
所述硅纳米线场效应晶体管的制备方法，具体包括如下步骤：
首先：在清洗过的衬底上生长SiO2介质层、涂胶、前烘、曝光、显影和坚膜；
所述衬底为P型(100)硅衬底，硅片经过丙酮、乙醇、H2SiO4∶H2O2加热煮沸清洗、去离子水超声清洗；所述SiO2介质层的厚度为400nm至500nm；所述涂胶为正性光刻胶，转速为4000rpm，转动30s；前烘工艺操作在90℃下烘20分钟，曝光时间为70秒；显影操作在25℃、0.4％质量分数的NaOH溶液中显影30s左右；坚膜在120℃温度下后烘30min；将直径约为2.5um的点状光刻胶结构转移到硅片上；
接着：利用高密度等离子体刻蚀机，采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀；
最后：将清洗好的样品用镊子挟到石英舟上，用石英钩将舟推入氧化炉中石英管的恒温区内，管内通以高纯氮气；通氮气的目的是在升温过程中，防止样品在空气中氧化。当氧化炉的温度达到1200℃并稳定后，水域温度达到90℃并稳定后，通入湿氧。每隔30min，取出氧化后的样品，用氢氟酸腐蚀去除氧化物；当硅柱直径小于100纳米时，对纳米线采取1200℃干氧氧化并在氢氟酸中腐蚀去除氧化物，进一步减小硅柱直径；当纳米直径达到要求后，在氢气中进行退火，以减小硅柱界面态，优化纳米线表面形貌；
步骤2：在900℃-1200℃温度下，给硅纳米线四周热氧化生长一层氧化硅，厚度大约2～5nm，用作场效应晶体管的栅介质；
步骤3：在整个表面低压化学气相淀积多晶硅，对多晶硅采用离子注入法进行重掺杂；离子注入采用45°注入角，以90°为间隔注入磷杂质。注入能量为100keV，注入剂量为4×1015cm-2。接着进行激活杂质原子的退火操作，退火工艺在氮气氛围中进行，退火温度为900-1100℃；在光刻胶的掩护下进行图形化，刻蚀多晶硅形成栅电极；多晶硅栅电极的厚度为150～300nm；
步骤4：在光刻胶和多晶硅的掩蔽下进行漏端砷离子注入，注入能量为10keV，注入剂量为1×1015cm-2，注入角度为45°，并以90°为间隔进行注入；在900-1100℃温度下，进行快速热退火，使杂质能够充分扩散进栅键合下面的死区，然后去除光刻胶；
步骤5：在整个表面低压化学气相淀积一层氧化硅隔离层，并在氢氟酸中湿法刻蚀至纳米线顶部的多晶硅暴露出来；
步骤6：采用感应耦合等离子体刻蚀技术，刻蚀暴露的多晶硅。对纳米线顶部进行硼注入，形成Halo结构；再对纳米线顶部进行砷离子注入，形成源端。硼注入能量为45KeV，注入剂量为4×1015cm-2；砷离子注入能量为10keV，注入剂量为1×1015cm-2；在900-1100℃温度下，进行快速热退火；
步骤7：在整个表面低压化学气相淀积一层氧化硅隔离层，然后在900℃-1100℃温度下进行快速热退火，使氧化硅更加致密；
步骤8：在光刻胶阻挡层的掩蔽下刻蚀接触孔，去除光刻胶，淀积金属制作源、漏和栅极的引出电极。
所述采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀是指，采用水冷却，He气作为载气。在光刻胶掩蔽下，同时通入SF6和C4F8气体，在等离子体下两种气体与Si同时发生化学反应，侧壁钝化和刻蚀同步进行，通过两者的化学平衡来实现陡直平滑刻蚀；工艺条件：高真空抽气至10-3Pa，SF6流量87sccm，C4F8流量200sccm，He流量10sccm，工作气压4.5Pa，上射频功率1.5kW，正向550W，反向8W，而下射频功率500W，正向18W，反向8.5W，刻蚀速度为1um/min，刻蚀3min。
所述步骤7中隔离层还可以是Al2O3或者Si3N4。
从上述技术方案可以看出，本发明具有以下有益效果：
垂直硅纳米线围栅场效应晶体管制备中，最关键的工艺之一是实现用作沟道的圆柱形硅纳米线，其直径需要缩小到几十纳米甚至更小，其位置和直径的可控性非常重要。本发明通过掩膜版转移图形，能对硅纳米线的尺寸和位置进行很好的控制，整个过程不依赖于尖端的光刻设备。
本发明提出的这种自上而下制备垂直硅纳米线的方法，在刻蚀微米尺寸硅柱阶段采用钝化/刻蚀的化学方法来实现平滑刻蚀，避免了Bosch工艺侧壁粗糙、产生锯齿的缺点，取得了平滑陡直的刻蚀效果。
本发明前期对微米尺寸硅柱采用1200℃高温湿法氧化，加速了直径缩减过程，缩短了纳米线成型时间；后期对纳米线进行1200℃高温干法氧化减薄，并在氢气中退火，减少沟道界面态，并优化了纳米线形貌。本发明有效避免了低温下氧化物黏性较大导致的抑制氧化现象，并且垂直度和拐角圆化效果好。
本发明提出的这种自上而下制备垂直硅纳米线围栅场效应晶体管的方法，制作工艺简单易行，制作成本低廉，可重复性强，与传统硅基CMOS集成电路工艺兼容。
本发明实现的非对称Halo结构的垂直纳米线围栅场效应晶体管，在Halo边界产生一电场峰值，使载流子高速通过沟道，提高器件电流驱动能力；在最小表面势右边产生一电势台阶，对漏压变化产生一定的屏蔽作用，使最小表面势受漏压的影响减弱，进一步抑制漏致势垒降低效应。
附图说明：
图1是本发明提供的自上而下制备垂直硅纳米线的工艺流程图；
图2是栅氧层成型示意图；
图3(a)是多晶硅栅电极成型示意图；
图3(b)是图3(a)的俯视图；
图4是漏端n型离子注入成型示意图；
图5是淀积氧化硅以保护栅多晶硅，再湿法刻蚀氧化硅至纳米线顶部多晶硅暴露示意图；
图6是源端非对称Halo掺杂p+区和源端n区离子注入搀杂的示意图；
图7是在整个表面淀积氧化硅隔离层的示意图；
图8是制成的垂直硅纳米线围栅场效应晶体管示意图；
图9是实施例的俯视示意图；
其中：1-衬底，2-n区，3-硅纳米线沟道，4-栅氧，5-多晶硅，6-Halo区，7-栅金属接触，8-源端金属接触，9-漏端金属接触。
具体实施方式：
下面结合附图对本发明做进一步详细描述：
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对n型垂直硅纳米线围栅场效应晶体管的制作方法作进一步详细说明。p型垂直硅纳米线围栅场效应晶体管的制作方法只需将工艺中相应的n型和p型区域互换。
步骤1：按照图1所示的工艺流程图，制备垂直硅纳米线。
首先：在清洗过的衬底上生长SiO2介质层、涂胶、前烘、曝光、显影、坚膜。
所述衬底为P型(100)硅衬底，硅片经过丙酮、乙醇、H2SiO4∶H2O2(容积比为3∶1)加热煮沸清洗、去离子水超声清洗；所述SiO2介质层的厚度为400nm至500nm；所述涂胶为BP212-37s型紫外正性光刻胶，转速为4000rpm，转动30s；前烘工艺操作在90℃下烘20分钟，曝光时间为70秒；显影操作在25℃、0.4％质量分数的NaOH溶液中显影30s左右；坚膜在120℃温度下后烘30min。将直径约为2.5um的点状光刻胶结构转移到硅片上。
接着：利用ICP-98A型高密度等离子体刻蚀机，采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀。具体方法是：采用水冷却，He气作为载气。在光刻胶掩蔽下，同时通入SF6和C4F8气体，在等离子体下两种气体与Si同时发生化学反应，侧壁钝化和刻蚀同步进行，通过两者的化学平衡来实现陡直平滑刻蚀。
选取优化后的工艺条件：高真空抽气至10-3Pa，SF6流量87sccm，C4F8流量200sccm，He流量10sccm，工作气压4.5Pa，上射频功率1.5kW，正向550W，反向8W，而下射频功率500W，正向18W，反向8.5W。刻蚀速度为1um/min，刻蚀3min。
最后：将清洗好的样品用镊子挟到石英舟上，用石英钩将舟推入氧化炉中石英管的恒温区内，管内通以高纯氮气。通氮气的目的是在升温过程中，防止样品在空气中氧化。当氧化炉的温度达到1200℃并稳定后，水域温度达到90℃并稳定后，通入湿氧。每隔30min，取出氧化后的样品，用氢氟酸(HF∶H2O＝1∶10)腐蚀去除氧化物。当硅柱直径小于100纳米时，对纳米线采取1200℃干氧氧化并在氢氟酸中腐蚀去除氧化物，进一步减小硅柱直径。当纳米直径达到要求后，在氢气中进行退火，以减小硅柱界面态，优化纳米线表面形貌。
步骤2：参照图2，在900℃-1200℃温度下，给硅纳米线四周热氧化生长一层氧化硅，厚度大约2～5nm，用作场效应晶体管的栅介质。
需要指出的是，本发明中的栅介质还可以是其它材料，如高K材料、掺氮或者氮化的氧化硅等为本领域技术人员熟知的材料。氧化硅的生长方式也不局限于热氧化，还可以是原子层淀积、溅射、蒸发等一些方法。
步骤3：参照图3(a)，在整个表面低压化学气相淀积(LPCVD)多晶硅，对多晶硅采用离子注入法进行重掺杂。离子注入采用45°注入角，以90°为间隔注入磷杂质。注入能量为100keV，注入剂量为4×1015cm-2。接着进行激活杂质原子的退火操作，退火工艺在氮气氛围中进行，退火温度为900-1100℃。在光刻胶的掩护下进行图形化，刻蚀多晶硅形成栅电极。多晶硅栅电极的厚度为150～300nm。图3(b)是图3(a)的俯视图。
步骤4：在光刻胶和多晶硅的掩蔽下进行漏端砷离子注入。注入能量为10keV，注入剂量为1×1015cm-2，注入角度为45°，并以90°为间隔进行注入。在900-1100℃温度下，进行快速热退火，使杂质能够充分扩散进栅键合下面的死区，然后去除光刻胶，得到如图4所示结构。
步骤5：参照图5，在整个表面低压化学气相淀积一层氧化硅隔离层，并在氢氟酸中湿法刻蚀至纳米线顶部的多晶硅暴露出来(高出氧化硅隔离层)。
步骤6：参照图6，采用感应耦合等离子体刻蚀技术，刻蚀暴露的多晶硅。对纳米线顶部进行硼注入，形成Halo结构；再对纳米线顶部进行砷离子注入，形成源端。硼注入能量为45KeV，注入剂量为4×1015cm-2；砷离子注入能量为10keV，注入剂量为1×1015cm-2。在900-1100℃温度下，进行快速热退火。
步骤7：参照图7，在整个表面低压化学气相淀积一层氧化硅隔离层，然后在900℃-1100℃温度下进行快速热退火，使氧化硅更加致密。需要指出的是，本步骤中隔离层还可以是Al2O3或者Si3N4等钝化介质，这一点是本领域的技术人员所熟知的。
步骤8：参照图8，在光刻胶阻挡层的掩蔽下刻蚀接触孔，去除光刻胶，淀积金属制作源、漏和栅极的引出电极。这两步工艺是本领域常规工艺，熟悉本领域的技术人员对此应该非常熟悉。
根据需要，还可以选择性的对材料进行掺杂，以制作不同导电类型的纳米线。掺杂方式包括扩散或离子注入等，掺杂类型包括硼和磷。利用刻蚀过程中存在的侧向刻蚀作用，通过适当延长刻蚀的时间以使刻蚀后氧化前的硅柱更细。
本实施例中所用的光刻胶均为正性光刻胶，其一大优点就是光刻胶未曝光区域不受显影液的影响，从而使光刻过程中转移到光刻胶上的极细线条的图形保持良好的线宽和形状，具有优良的线宽分辨率。本发明中光刻胶的腐蚀去除技术，可以是采用等离子体干法刻蚀或化学刻蚀技术，具体可参考期刊《真空》2003年第一期姜健编译的《去除光刻胶的新干法工艺》。
氧化硅的低压化学气相淀积技术(LPCVD)，使硅烷与氧在300-600℃温度下进行反应，具体可参见期刊《Advanced Materials ForOptics and Electronics》1996年第6卷发表的《CVD of SiO2 and RelatedMaterials：an Overview》，作者：Andrew R.Barron。多晶硅的低压化学气相淀积技术(LPCVD)，采用稀释SiH4在570-620℃下进行；具体可参见期刊：《多功能材料与器件学报》第14卷第2期(2008年4月)发表的《LPCVD生长结构层多晶硅和掺P多晶硅的工艺》，作者：王立峰，贾世星，陆乐，姜理利。
采用感应耦合等离子体刻蚀干法刻蚀技术，利用射频电源使反应气体生成反应活性高的离子和电子，对硅片进行物理轰击及化学反应，以选择性的去除我们需要去除的区域。可以通过调节工作压力，RF射频功率，ICP刻蚀功率，反应气体的选择比和配比等参数获得想要的表面形貌和刻蚀速率，本实施例采用钝化/刻蚀的化学方法来实现平滑刻蚀，即按照一定的比例同时通入刻蚀气体和保护气体，有效避免了Bosch工艺侧壁粗糙产生锯齿的缺点，取得了平滑陡直的刻蚀效果。
氧化硅的感应耦合等离子体(ICP)刻蚀技术，在氟基气体气氛下进行；多晶硅的感应耦合等离子体(ICP)刻蚀技术，在氯气坏境中进行，具体可参见：《MEMS器件与技术》(2005年10月)第10期发表的《ICP刻蚀技术在MEMS器件制作中的应用》，作者李伟东，张建辉，吴学忠，李圣怡；《MEMS器件与技术》第46卷12期(2009年12月)发表的《基于高深宽比Si干法刻蚀参数优化》，作者：陈少军，李以贵；《中国科学》第39卷第6期(2009年6月)发表的《纳米级电子束光刻技术及ICP深刻蚀工艺技术的研究》，作者：李群庆，张立辉，陈墨，范守善。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明。所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围内。
Claims (6)
1.一种硅纳米线场效应晶体管的制备方法，其特征在于，该方法包括：
(1)在清洗过的硅衬底上生长SiO2介质层、涂胶、前烘、曝光、显影和坚膜;
(2)采用感应耦合等离子体刻蚀，形成微米尺度的初始硅柱；采用钝化/刻蚀的化学平衡方法来实现各向异性干法刻蚀；
(3)交替使用高温湿法氧化和稀释的氢氟酸湿法刻蚀的方式减小硅柱直径至几百纳米尺度；接着交替使用高温干法氧化纳米线并用氢氟酸湿法刻蚀，进一步减小硅柱直径；进行高温退火，去除硅柱拐角，完成硅纳米线的制备；所述步骤(3)在氢气中进行退火，减小沟道界面态，并去除纳米线拐角，优化纳米线形貌；
(4)生长栅氧化层；
(5)淀积多晶硅，并对多晶硅采用离子注入法进行重掺杂；接着进行退火操作，以激活杂质原子；在光刻胶的掩护下进行图形化并刻蚀，形成栅电极；采用的是低压化学气相淀积方法，淀积多晶硅；退火工艺是在氮气中进行快速退火；
(6)在光刻胶和多晶硅的掩蔽下进行漏端n型离子注入；高温退火，使杂质能够充分扩散进栅键合下面的死区；然后去除光刻胶；退火工艺是在氮气中进行快速退火；
(7)整个表面淀积氧化硅,在氢氟酸中湿法刻蚀至纳米线顶部的多晶硅暴露，高出氧化硅隔离层；采用的是低压化学气相淀积方法淀积氧化硅；
(8)采用感应耦合等离子体刻蚀技术，刻蚀掉暴露的多晶硅；对硅柱进行p+粒子注入形成Halo结构；对源端进行n型离子注入，然后高温退火；
(9)在整个表面淀积一层氧化硅；
(10)刻蚀引线孔，淀积金属和合金，完成各电极的引出；
具体如下：
步骤a：
首先：在清洗过的衬底上生长SiO2介质层、涂胶、前烘、曝光、显影和坚膜；
所述衬底为P型硅衬底，硅片经过丙酮、乙醇、H2SiO4:H2O2加热煮沸清洗、去离子水超声清洗；所述涂胶为正性光刻胶；
接着：利用高密度等离子体刻蚀机，采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀；
最后：将清洗好的样品用镊子挟到石英舟上，用石英钩将舟推入氧化炉中石英管的恒温区内，管内通以高纯氮气；当氧化炉的温度达到稳定后，水域温度达到稳定后，通入湿氧；取出氧化后的样品，用氢氟酸腐蚀去除氧化物；对纳米线采取1200℃干氧氧化并在氢氟酸中腐蚀去除氧化物，进一步减小硅柱直径；当纳米直径达到要求后，在氢气中进行退火，以减小硅柱界面态，优化纳米线表面形貌；
步骤b：在900℃-1200℃温度下，给硅纳米线四周热氧化生长一层氧化硅，用作场效应晶体管的栅介质；
步骤c：在整个表面低压化学气相淀积多晶硅，对多晶硅采用离 子注入法进行重掺杂；接着进行激活杂质原子的退火操作，退火工艺在氮气氛围中进行，退火温度为900-1100℃；在光刻胶的掩护下进行图形化，刻蚀多晶硅形成栅电极；
步骤d：在光刻胶和多晶硅的掩蔽下进行漏端砷离子注入；在900-1100℃温度下，进行快速热退火，使杂质能够充分扩散进栅键合下面的死区，然后去除光刻胶；
步骤e：在整个表面低压化学气相淀积一层氧化硅隔离层，并在氢氟酸中湿法刻蚀至纳米线顶部的多晶硅暴露出来；
步骤f：采用感应耦合等离子体刻蚀技术，刻蚀暴露的多晶硅，对纳米线顶部进行硼注入，形成Halo结构；再对纳米线顶部进行砷离子注入，形成源端；在900-1100℃温度下，进行快速热退火；
步骤g：在整个表面低压化学气相淀积一层隔离层，然后在900℃-1100℃温度下进行快速热退火，使隔离层更加致密；
步骤h：在光刻胶阻挡层的掩蔽下刻蚀接触孔，去除光刻胶，淀积金属制作源、漏和栅极的引出电极；
所述采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀是指，采用水冷却，He气作为载气；在光刻胶掩蔽下，同时通入SF6和C4F8气体，在等离子体下两种气体与Si同时发生化学反应，侧壁钝化和刻蚀同步进行，通过两者的化学平衡来实现陡直平滑刻蚀。
2.如权利要求1所述硅纳米线场效应晶体管的制备方法，其特征在于：所述步骤(1)中衬底是n型硅或p型硅。
3.如权利要求1所述硅纳米线场效应晶体管的制备方法，其特征在于：所述步骤(8)退火工艺是在氮气中进行快速退火。
4.如权利要求1所述硅纳米线场效应晶体管的制备方法，其特征在于：所述步骤(9)采用的是低压化学气相淀积方法淀积氧化硅。
5.如权利要求1所述硅纳米线场效应晶体管的制备方法，其特征在于：采用钝化/刻蚀的化学方法来实现各项异性干法刻蚀的工艺条件为，高真空抽气至10-3Pa，SF6流量87sccm，C4F8流量200sccm，He流量10sccm，工作气压4.5Pa，上射频功率1.5kW，正向550W，反向8W，而下射频功率500W，正向18W，反向8.5W，刻蚀速度为1um/min，刻蚀3min。
6.如权利要求1所述硅纳米线场效应晶体管的制备方法，其特征在于：所述步骤7中隔离层是氧化硅、Al2O3或者Si3N4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110157732 CN102214586B (zh) | 2011-06-13 | 2011-06-13 | 一种硅纳米线场效应晶体管制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110157732 CN102214586B (zh) | 2011-06-13 | 2011-06-13 | 一种硅纳米线场效应晶体管制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214586A CN102214586A (zh) | 2011-10-12 |
| CN102214586B true CN102214586B (zh) | 2013-05-22 |
Family
ID=44745843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110157732 Expired - Fee Related CN102214586B (zh) | 2011-06-13 | 2011-06-13 | 一种硅纳米线场效应晶体管制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214586B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412121B (zh) * | 2011-10-25 | 2013-08-14 | 上海华力微电子有限公司 | 硅纳米管的制作方法 |
| CN102364660A (zh) * | 2011-10-28 | 2012-02-29 | 北京大学 | 一种基于普通光刻和氧化工艺的超细线条制备方法 |
| CN102509697A (zh) * | 2011-11-01 | 2012-06-20 | 北京大学 | 一种制备超细线条的方法 |
| CN102509698A (zh) * | 2011-11-23 | 2012-06-20 | 北京大学 | 一种制备超细线条的方法 |
| CN102593177B (zh) * | 2012-02-16 | 2014-06-11 | 清华大学 | 具有水平准同轴电缆结构的隧穿晶体管及其形成方法 |
| CN102646598A (zh) * | 2012-03-31 | 2012-08-22 | 上海华力微电子有限公司 | 基于SOI的纵向堆叠式后栅型Si-NWFET制造方法 |
| CN102610529A (zh) * | 2012-03-31 | 2012-07-25 | 上海华力微电子有限公司 | 基于体硅的三维阵列式后栅型SiNWFET制备方法 |
| CN103489753B (zh) * | 2013-09-27 | 2016-04-06 | 清华大学 | 一种大面积小尺寸核壳结构硅纳米线阵列的制备方法 |
| US20150274517A1 (en) * | 2014-03-25 | 2015-10-01 | Invensense, Inc. | Method to improve surface roughness and eliminate sharp corners on an actuator layer of a mems device |
| CN103887178B (zh) * | 2014-03-27 | 2017-01-04 | 西安交通大学 | 一种应变垂直mos器件的制造方法 |
| CN103996713B (zh) * | 2014-04-22 | 2017-02-15 | 北京大学 | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 |
| US9761557B2 (en) | 2014-04-28 | 2017-09-12 | Invensense, Inc. | CMOS-MEMS integration by sequential bonding method |
| CN104752168B (zh) * | 2015-04-23 | 2017-10-17 | 上海华力微电子有限公司 | 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法 |
| CN108428634B (zh) * | 2018-02-09 | 2022-02-22 | 中国科学院微电子研究所 | 垂直纳米线晶体管与其制作方法 |
| CN110164762B (zh) * | 2019-05-24 | 2021-05-04 | 中国科学院微电子研究所 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
| CN113594006B (zh) * | 2021-07-29 | 2022-08-30 | 中国科学院上海微***与信息技术研究所 | 真空沟道晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067867B2 (en) * | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| CN101060135A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双硅纳米线围栅场效应晶体管及其制备方法 |
| CN101740619A (zh) * | 2008-11-13 | 2010-06-16 | 北京大学 | 一种纳米线场效应晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427776B2 (en) * | 2004-10-07 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
| JP2007158119A (ja) * | 2005-12-06 | 2007-06-21 | Canon Inc | ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体 |
-
2011
- 2011-06-13 CN CN 201110157732 patent/CN102214586B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067867B2 (en) * | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| CN101060135A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双硅纳米线围栅场效应晶体管及其制备方法 |
| CN101740619A (zh) * | 2008-11-13 | 2010-06-16 | 北京大学 | 一种纳米线场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214586A (zh) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214586B (zh) | 一种硅纳米线场效应晶体管制备方法 | |
| US9034702B2 (en) | Method for fabricating silicon nanowire field effect transistor based on wet etching | |
| CN102427023B (zh) | 一种硅纳米线的制备方法 | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| CN105336620B (zh) | 半导体结构及其形成方法 | |
| TW200423400A (en) | Schottky barrier transistor and method of manufacturing the same | |
| CN103887178B (zh) | 一种应变垂直mos器件的制造方法 | |
| CN109698242A (zh) | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| CN104347346B (zh) | 不同结构的深沟槽平坦化方法 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN102779843B (zh) | 晶体管及其形成方法 | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN109244142A (zh) | 一种ldmos及其制造方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN103413823B (zh) | 超级结晶体管及其形成方法 | |
| CN104103502B (zh) | 晶体管的形成方法 | |
| CN107331614B (zh) | 一种自限制精确刻蚀硅的方法及其专用装置 | |
| CN102315129B (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
| CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN103021806A (zh) | 一种单晶硅衬底上制备硅纳米线的方法 | |
| CN108305897A (zh) | 一种半导体器件及其制造方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| CN103700578B (zh) | 一种锗硅纳米线叠层结构的制作方法 | |
| CN116013773A (zh) | 一种dpt功率器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130522 Termination date: 20160613 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |