TWI385941B - 干擾消除裝置及其方法 - Google Patents

干擾消除裝置及其方法 Download PDF

Info

Publication number
TWI385941B
TWI385941B TW096138675A TW96138675A TWI385941B TW I385941 B TWI385941 B TW I385941B TW 096138675 A TW096138675 A TW 096138675A TW 96138675 A TW96138675 A TW 96138675A TW I385941 B TWI385941 B TW I385941B
Authority
TW
Taiwan
Prior art keywords
signal
domain
processing
data
circuit
Prior art date
Application number
TW096138675A
Other languages
English (en)
Other versions
TW200919994A (en
Inventor
Liang Wei Huang
Chih Yung Shih
Shieh Hsing Kuo
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW096138675A priority Critical patent/TWI385941B/zh
Priority to US12/250,528 priority patent/US7933196B2/en
Publication of TW200919994A publication Critical patent/TW200919994A/zh
Application granted granted Critical
Publication of TWI385941B publication Critical patent/TWI385941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

干擾消除裝置及其方法
本發明係有關於一種通訊系統，尤指一種用以消除干擾之通訊系統及其方法。
乙太網路係利用4對無遮蔽式雙絞線(UTP)進行全雙工的傳輸，如第1圖所示。在第1圖顯示乙太網路中訊號互相干擾的情形，例如傳送器110a傳輸的訊號在接收器120a所造成的回音(Echo)，以及傳送器110b、110c、110d對接收器120a形成的近端串音(near end cross talk,NEXT)等干擾。
為了消除這些干擾訊號，一般係以干擾消除模組(例如一濾波器)對接收訊號進行時間域(time－domain)上的處理，濾波器係依據傳送器110a、110b、110c、110d的傳輸訊號以及估計出的通道響應(channel impulse response)產生近似於該些干擾訊號的干擾消除訊號，而將接收訊號減去干擾消除訊號後即可得出接收器120a應接收的訊號。然回音(Echo)與近端串音(NEXT)的特性不相同，所以用以模擬回音(Echo)與近端串音(NEXT)的濾波器之閥數(tap)也不盡相同，例如在10G乙太網路的環境下，大約分別需要長度(或閥數(tap))為250－500以及800－1000的濾波器才能模擬出近端串音訊號以及回音訊號，無論是電路複雜度或功率消耗都很可觀。
本發明之目的之一係提出一種干擾消除裝置及其方法，以克服上述問題。
本發明之目的之一係提出一種干擾消除裝置及其方法，藉由將資料分群以降低轉換運算的大小，以減少電路的複雜度。
本發明之目的之一係提出一種干擾消除裝置及其方法，藉由將資料分群以降低轉換運算的大小，可改善干擾消除模組的長度不同的問題。
本發明之目的之一係提出一種干擾消除裝置及其方法，藉由共用轉換電路以降低成本。
本發明之目的之一係提出一種干擾消除裝置及其方法，藉由通道變動的情形來選擇較佳的資料分群長度，以提高系統效能。
本發明係將干擾消除及通道等化的動作轉換至頻率域來操作。然回音(Echo)與近端串音(NEXT)的特性不相同，故FFT電路的長度必須遷就模擬回音Echo所需的長度，對於近端串音NEXT的模擬來說不但浪費亦會造成效能損失。此外，當所欲模擬之干擾訊號中高低頻成分差異大時(例如：回音訊號中高頻成分係多於低頻成分)，若以相同位元數來表示每一頻率上的訊號分布，則位元數的選擇就必須受限於高頻成分，對低頻成分來說亦是浪資。
若只考量1對傳輸線上的干擾時，請參閱第2圖，其係本發明之干擾消除裝置200之一實施例的示意圖。干擾消除裝置200係根據傳送器(例如是第1圖的傳送器110a或/及傳送器110b)的傳輸訊號以模擬出干擾訊號(例如前述之回音訊號或近端串音訊號)的一干擾消除訊號。
為了簡化頻率域上運算的複雜度，干擾消除裝置200可包括有一時間域處理模組210(此模組可省略不用，仍可達到本發明的目的)對傳輸訊號進行簡單的處理，使處理後的訊號的頻率分佈近似於所欲模擬之干擾消除訊號的頻率分布。一實施例，時間域處理模組210包含有一增益(gain)控制模組212以及一整形(shaping)電路214，增益控制模組212係用來調整傳輸訊號的增益至一預設範圍內，整形電路214則對傳輸訊號進行整形處理，相較於傳輸訊號的頻率分佈，經過整形處理後的傳輸訊號的頻率分佈係較近似所欲模擬之干擾消除訊號的頻率分布。
在一實施例中，整形電路214係一複雜度低的前饋等化器(FFE)，可以有限脈衝響應(FIR)濾波器或無限脈衝響應(IIR)濾波器實現。實作上可先以習知的通道估計演算法粗略計算出濾波器的閥值(tap value)，再以適應性演算法對該些閥值進行微調。整形電路214的設計目的在於使消除信號產生模組250只需處理較均勻(uniform)的處理範圍，如此設計可使用較少的位元數來表示每一頻率上的訊號分布。舉例來說，由於回音訊號及近端串音訊號中高頻成分較多，整形電路214可設計成一高通濾波器，先在時間域上對傳輸訊號進行簡單的調整使其頻率分布近似於回音訊號或近端串音訊號的頻率分布，如此一來後續頻率域上的處理便無須特別放大高頻成分，如此設計便可以減少位元數，簡化複雜度。
增益控制模組212控制傳輸訊號的增益在一預設範圍內，故僅需設計一套消除信號產生模組250便可適用於各種干擾訊號的消除或各種通道的等化，減少系統開發及維護的成本與複雜度。在實作上，增益控制模組212可以一長度為1的數位自動增益控制器(Digital AGC)來加以實作(傳輸訊號係一數位訊號)，此外，增益控制模組212亦可耦接於訊號整形器214之後。
在本實施例中，傳輸訊號係被傳送至一分群電路220，並由分群電路220(例如是串列/平行轉換器)將傳輸訊號分成複數筆子資料。接著一混疊(overlap)電路230依序對分群電路220的輸出進行混疊處理，再由一轉換電路240依序將混疊後的資料從時間域轉換至頻率域，由於輸入轉換電路240的資料已經過混疊處理，因此，轉換電路240所執行的循環旋積(circular convolution)在時間域上可等效為線性旋積(linear convolution)的結果。本發明之轉換電路240可使用任何具有時間域/頻率域轉換功能的運算，如快速傅立葉(FFT)轉換、正弦轉換(Sine transform)、餘弦轉換(Cosine transform)等。
接著，每一筆轉換後的子資料被依序送入消除信號產生模組250，消除信號產生模組250包含有至少一延遲電路以及複數個處理電路，其中延遲電路252用來依序延遲轉換後的第一子資料以產生複數筆延遲後的第一子資料，而複數個處理電路中包含有一第一處理電路254與至少一第二處理電路256，其中第一處理電路254係依序對該複數筆轉換後的第一子資料進行處理，以及第二處理電路256係依序對該複數筆延遲後的第一子資料進行處理。
請注意，延遲電路252及第二處理電路256的個數係與傳輸訊號分群處理的數目有關，且轉換電路240所執行之轉換運算的長度及分群電路220輸出之子資料的長度亦與該分群數目有關，而分群的數目則是根據干擾消除訊號的特性，例如是模擬出該干擾消除訊號所需之濾波器的長度(或閥數)。舉例來說，模擬回音訊號，此時預定訊號處理長度約為900；若模擬近端串音訊號，此時預定訊號處理長度約為300。在本實施例中，以預定訊號處理長度為900的回音訊號為例，為了降低該轉換電路240(如：快速傅立葉轉換)的大小以減少成本，分群電路220將傳輸訊號分成3筆子資料，而消除信號產生模組250以2個延遲電路252、252’及3個處理電路(第一處理電路254以及第二處理電路256、256’)來依序處理這3筆子資料，因此，第一處理電路254及第二處理電路256、256’均為長度300(900除以3)的處理器，換言之，轉換電路240的大小則依據300來選擇。一另一實施例，轉換電路240的大小亦可採用256或512(係選擇與300較接近的2的冪次數值)。
第2圖中的第一處理電路254及第二處理電路256、第二處理電路256’係分別對應至傳送器110a與接收器120a之間通道響應的一部份。在一實施例中，第一處理電路254及第二處理電路256、256’皆包括有乘法電路，將轉換後的子資料乘上權重係數(weighting coefficients)。一實施例，各處理電路254、256、256’所對應的權重係數可由適應性演算法估計該通道響應而得出，例如最小均方誤差演算法、遞迴最小平方(Recursive Least Square,RLS)演算法等等。等到轉換後的3筆資料都分別經過第一處理電路254、第二處理電路256及第二處理電路256’的處理後，其總和(加法器258的輸出)即為頻率域上的干擾消除訊號。簡單地說，子資料在消除信號產生模組250中的傳送流程係類似一濾波器內部的流程，分別經過各處理電路乘上對應的權重係數，由於頻率域上相乘的動作等效於在時間域上進行旋積，因此，加法器258的輸出等效於將子資料與該通道響應進行旋積得出之回音訊號。
而對消除信號產生模組250產生之頻率域上的干擾消除訊號進行反向處理(或稱逆處理)(在本實施例為：反轉換運算、混疊運算及解分群)之後，干擾消除裝置200即可得出時間域上的干擾消除訊號，其中反轉換電路260、混疊電路270及解分群電路280係對應於轉換電路250、混疊電路230及分群電路220進行反向處理，例如：轉換電路250係採用FFT轉換時，則該反轉換電路260即採用反快速傅立葉(IFFT)轉換。由於熟知此項技藝之人士應可輕易瞭解反轉換電路260、混疊電路270及解分群電路280的功效及運作，詳細的操作過程便在此省略不再贅述。
由於各處理電路所使用的適應性演算法係針對每一筆子資料就更新一次權重係數，若子資料的長度太長，亦即轉換運算的長度太長，造成權重係數許久才更新一次，將會無法即時反應出通道的變化，使得干擾消除的效果不佳，因此，在設計轉換運算的長度時可依據通道特性變動的程度來選擇，即若偵測到通道特性變動很快，則選擇較小的轉換運算長度，反之則選擇較長的轉換運算長度，以達到最佳的系統效能。
考量在1對傳輸線時，尚有其他的干擾信號(例如是其他對傳輸線所造成的干擾)時，請參閱第3圖係本發明之消除複數種干擾訊號之一實施例的示意圖。如：干擾消除裝置300所產生之干擾消除訊號係用來消除傳送器110a所產生之回音訊號Echo_a以及傳送器110b所產生之近端串音訊號NEXT_ba，而傳輸訊號a係為傳送器110a的傳輸訊號，傳輸訊號b係為傳送器110b的傳輸訊號。相較於干擾消除裝置200，干擾消除裝置300另包含有一第二時間域處理模組310、一第二分群電路320、一第二混疊電路330以及一第二轉換電路340，用來將傳輸訊號b分成複數筆第二子資料並依序轉換至頻率域以產生複數筆轉換後的第二子資料，而消除信號產生模組350中另包含一第三處理電路352，依序將該複數筆轉換後的第二子資料乘上對應於傳送器110b及接收器120a間之通道響應的權重係數，以產生頻率域上的近端串音訊號NEXT_ba。
一實施例，第二轉換電路340所執行之轉換運算的大小係等於第一轉換電路240所執行之轉換運算的大小。在一實施例中，轉換運算的大小係依據回音訊號Echo_a以及近端串音訊號NEXT_ba兩者中最短的預定訊號處理長度而決定。舉例來說，回音訊號Echo_a的預定訊號處理長度為900，近端串音訊號NEXT_ba的預定訊號處理長度為300，因此，轉換運算的大小便為300或是靠近300的2的羃次數值來作選擇，例如是256或512，在這種情形下，模擬回音訊號Echo_a時使用3(900除以300)個處理電路(第一處理電路254及第二處理電路256、256’)來實現，模擬近端串音訊號NEXT_ba時使用一個處理電路(第三處理電路352)來實現，如此一來，相較於習知技術，本發明可改善因干擾訊號長度不同而浪費轉換運算長度的問題，且不會造成效能損失。同樣地，第三處理電路352的權重係數係可由適應性演算法估計傳送器110b與接收器120a之間的通道響應來得出。且尚可依據通道特性變動而改變轉換運算的長度以達到系統效能最佳化，由於熟知此項技藝之人士可依據本發明先前揭露之內容瞭解此變化設計，故在此省略不再贅述。
若將前述之干擾消除系統應用於4對線的通訊系統(例如第1圖的架構)，其架構係如第4圖所示。第4圖中的Echo處理模組(如是Echo_a 401、Echo_b、Echo_c、Echo_d等處理模組)的架構係實質上相似於第3圖中的Echo處理模組；第4圖的NEXT處理模組(如是NEXT_ba、NEXT_ca、NEXT_da、…、NEXT_bd、NEXT_cd等處理模組)用來模擬近端串音訊號，其架構係實質上相似於第3圖中的NEXT處理模組。由於熟知此項技藝之人士可依據本發明先前揭露之內容瞭解此變化設計，故在此省略不再贅述。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
110a－110h．．．傳送器
120a－120h．．．接收器
200、300．．．干擾消除裝置
210、310．．．時間域處理模組
212．．．增益控制模組
214．．．整形電路
220、320．．．分群電路
230、270、330．．．混疊電路
240、340．．．轉換電路
250、350．．．消除信號產生模組
252、252’．．．延遲電路
254．．．第一處理電路
256、256’．．．第二處理電路
258、354．．．加法器
260．．．反轉換電路
280．．．解分群電路
352．．．第三處理電路
401．．．Echo_a處理模組
402．．．NEXT_ba處理模組
403．．．NEXT_ca處理模組
第1圖係為利用4對線進行全雙工傳輸的示意圖。
第2圖係本發明之干擾消除系統之一實施例的示意圖。
第3圖係本發明之干擾消除系統之另一實施例的示意圖。
第4圖係本發明之干擾消除系統之另一實施例的示意圖。
200．．．干擾消除裝置
210．．．時間域處理模組
212．．．增益控制模組
214．．．整形電路
220．．．分群電路
230、270．．．混疊電路
240．．．轉換電路
250．．．消除信號產生模組
252、252’．．．延遲電路
254．．．第一處理電路
256、256’．．．第二處理電路
258．．．加法器
260．．．反轉換電路
280．．．解分群電路

Claims (41)

  1. 一種干擾消除裝置，該裝置包含：一第一干擾消除模組，包括：一第一處理電路，包括：一分群電路，用來將所接收到的資料分成複數個第一子資料；一第一轉換電路，耦接於該第一處理電路，用來將該複數個第一子資料依序由一第一定義域(domain)轉換至一第二定義域以產生複數個第一轉換子資料，其中該第一定義域為時間域，且該第二定義域為頻率域；一第一消除信號產生電路，耦接於該第一轉換電路，其包括：一延遲單元，用來依序延遲該複數個第一轉換子資料以產生複數個延遲子資料；以及一第一處理單元與一第二處理單元，該第一處理單元係依據該複數個轉換子資料以輸出一第一處理信號，以及該第二處理單元係依據該複數個延遲子資料以輸出一第二處理信號；其中，該第一消除信號產生電路依據該第一處理信號與該第二處理信號以輸出一第一消除信號，該第一消除信號係為對應於一第一對傳輸線之一第一干擾信號的預估信號。
  2. 如第1項所述之裝置，該第一消除信號產生電路還包括： 一第三處理單元，接收複數個第二轉換子資料，並依據該複數個第二轉換子資料以輸出一第二消除信號，其中，該第二消除信號係為該第一對傳輸線之一第二干擾信號的預估信號；以及一加總電路，用以接收該第一以及該第二消除信號以產生一第一干擾消除信號。
  3. 如第1或第2項所述之裝置，其中該第一處理電路還包括：一混疊電路，耦接於該分群電路與該第一轉換電路間，用以混疊該複數個第一子資料；以及該干擾消除裝置還包括有：一反混疊電路，係為該混疊電路的反向運算。
  4. 如第1或第2項所述之裝置，其中，該干擾消除裝置還包括有：一解分群電路，耦接該第一消除信號產生電路，係為該分群電路的反向運算。
  5. 如第1或第2項所述之裝置，還包括有：一第一反轉換電路，耦接該第一消除信號產生電路，用以將該第一消除信號產生電路的輸出由該第二定義域轉換至該第一定義域。
  6. 如第1或第2項所述之裝置，其中該第一轉換電路的轉換運算的大小係依據該第一干擾信號的特性而定。
  7. 如第1或第2項所述之裝置，還包括：一第二干擾消除模組，用以輸出對應於一第二對傳輸線之干擾信號的預估信號。
  8. 如第7項所述之裝置，還包括：一第三干擾消除模組，用以輸出對應於一第三對傳輸線之干擾信號的預估信號；以及一第四干擾消除模組，用以輸出對應於一第四對傳輸線之干擾信號的預估信號。
  9. 如第8項所述之裝置，其係應用於一乙太網路系統。
  10. 如第1項所述之裝置，其中該第一轉換電路所執行之轉換運算的大小係小於該第一干擾訊號於該第二定義域中最長預定訊號的處理長度。
  11. 一種干擾消除裝置，包含：一第一干擾消除模組，包括：一分群電路，用來將一第一資料分成複數個第一子資料；一轉換電路，用來將該複數個第一子資料依序由一第一定義域(domain)轉換至一第二定義域以產生複數個轉換子資料，其中該第一定義域為時間域，且該第二定義域為頻率域； 一延遲電路，用來依序延遲該複數個轉換子資料以產生複數個延遲子資料；以及一處理電路，包括有一第一處理單元與一第二處理單元用以分別對該複數筆轉換子資料與該複數筆延遲子資料進行處理以分別產生一第一處理信號以及一第二處理信號，該處理電路依據該第一處理信號以及該第二處理信號以輸出一干擾消除信號；一反轉換電路，耦接該處理電路，用以將該干擾消除信號由該第二定義域轉換至該一第一定義域；以及一解分群電路，耦接該反轉換電路，係用以接收該反轉換電路之經轉換的該干擾消除信號，以及用以輸出對應於一第一對傳輸線之干擾信號的預估信號，其中，該解分群電路係為該分群電路的反向運算。
  12. 如第11項所述之裝置，還包括：一第二干擾消除模組，用以輸出對應於一第二對傳輸線之干擾信號的預估信號。
  13. 如第12項所述之裝置，還包括：一第三干擾消除模組，用以輸出對應於一第三對傳輸線之干擾信號的預估信號；以及一第四干擾消除模組，用以輸出對應於一第四對傳輸線之干擾信號的預估信號。
  14. 如第11項所述之裝置，還包括：一混疊電路，耦接於該分群電路與該第一轉換電路間，用以對該複數個第一子資料進行混疊處理。
  15. 如第11項所述之裝置，該處理電路還包括：一第三處理單元，用以接收複數個第二轉換子資料，並依據該複數個第二轉換子資料以輸出一第二消除信號，其中，該第二消除信號係為該第一對傳輸線之一第二干擾信號的預估信號。
  16. 如第11項所述之裝置，還包括：一時域處理模組，用以對該第一資料進行增益與整形處理的至少其中一種的處理後再輸出至該第一干擾消除模組。
  17. 一種干擾消除方法，包含有：將所接收之一第一資料進行分群的處理以分成複數個第一子資料；將該複數個第一子資料由一第一定義域轉換至一第二定義域以產生複數個第一轉換子資料，其中該第一定義域為時間域，且該第二定義域為頻率域；延遲該複數個第一轉換子資料以產生複數個第一延遲子資料；分別對該複數個第一轉換子資料與該複數個第一延遲子資料進行處理以產生複數個處理信號；以及 加總該複數個處理信號來產生一第一消除信號，其中該第一消除信號係為對應於一第一對傳輸線之一第一干擾信號的預估信號。
  18. 如第17項所述之方法，其中該進行分群之步驟，還包含：將該複數個第一子資料予以進行混疊的處理。
  19. 如第17項所述之方法，還包含有：將所接收之一第二資料進行分群的處理以分成複數個第二子資料；將該複數個第二子資料由該第一定義域轉換至該第二定義域以產生複數個第二轉換子資料；處理該複數個第二子資料以產生一第二消除信號，其中該第二消除信號係為對應於該第一對傳輸線之一第二干擾信號的預估信號。
  20. 如第19項所述之方法，還包含有：加總複數個消除信號來產生一第一干擾消除信號，其中該複數個消除信號包含有該第一消除信號與該第二消除信號。
  21. 如第20項所述之方法，還包含有：將該第一干擾消除信號由該第二定義域轉換至該第一定義域；對該第一干擾消除信號予以進行混疊的反向處理；以及 對該第一干擾消除信號予以進行分群的反向處理。
  22. 如第17項所述之方法，其中該第一定義域與該第二定義域間的轉換運算的大小係依據該第一干擾信號的特性而定。
  23. 如第17項所述之方法，其中該第一定義域與該第二定義域間的轉換運算的大小係小於該第一干擾信號於該第二定義域中最長預定信號的處理長度。
  24. 如第17項所述之方法，其中該第一定義域與該第二定義域間的轉換運算的大小係等於2N ，N為一正整數。
  25. 如第19項所述之方法，其係應用於一乙太網路系統。
  26. 一種干擾消除裝置，用來依據一輸入信號產生一干擾估測結果，該裝置包含有：一第一定義域處理模組，包含有一增益控制模組或一整形電路之至少其一，係分別用以對該輸入信號予以進行增益調整或整形處理，以產生一經處理的信號；一轉換模組，耦接於該第一定義域處理模組，用來將該經處理的信號由第一定義域轉換至一第二定義域以產生一經轉換的信號；以及一第二定義域處理模組，耦接於該轉換模組，用來依據該經轉 換的信號產生該干擾估測結果；其中該第一定義域處理模組係為一時間域處理模組，且該第二定義域處理模組係為一頻率域處理模組。
  27. 如第26項所述之裝置，其中該第一定義域處理模組另包含有：一分群電路，用以接收該輸入信號，並將該輸入信號分成複數個第一子資料。
  28. 如第27項所述之裝置，其中該轉換模組係將該複數個第一子資料轉換成複數個轉換子資料。
  29. 如第26項或第27項所述之裝置，其中該第一定義域處理模組另包含有：一混疊電路，用以接收該複數個第一子資料，並予以進行混疊。
  30. 如第26項所述之裝置，其係應用於一乙太網路系統。
  31. 如第30項所述之裝置，其係應用於10GBase-T系統或1000Base-T系統。
  32. 如第26項所述之裝置，其中該輸入信號在經過整形處理後之頻率分布較未經整形處理之該輸入信號的頻率分布來得較接近於該干擾估測結果的頻率分布。
  33. 一種干擾消除方法，用來依據一輸入信號產生一干擾估測結果，該方法包含有：於一第一定義域，對該輸入信號予以進行增益調整或整形處理之至少其一，以產生一經處理的信號；對該經處理的信號由該第一定義域轉換至一第二定義域以產生一經轉換的信號；以及於該第二定義域，對該經轉換的信號進行一第二定義域上的處理，以產生該干擾估測結果；其中該第一定義域係為時間域，而該第二定義域係為頻率域。
  34. 如第33項所述之方法，其中該於一第一定義域下之步驟，更包含有：對該輸入信號進行一分群的處理以分成複數個第一子資料。
  35. 如第33項所述之方法，其中該於一第一定義域下之步驟，更包含有：對該複數個第一子資料予以進行一混疊的處理。
  36. 如第33項所述之方法，其係應用於乙太網路系統。
  37. 如第36項所述之方法，其係應用於10GBase-T系統或1000Base-T系統。
  38. 如第33項所述之方法，其中該輸入信號在經過整形處理後之頻率分布，會較未經整形處理之該輸入信號的頻率分布來得較接近於該干擾估測結果的頻率分布。
  39. 如第33項所述之方法，其中該對該經處理的信號由該第一定義域轉換至一第二定義域之步驟係為將該複數個第一子資料轉換成複數個轉換子資料。
  40. 一種干擾消除裝置，用來依據一輸入信號產生一干擾估測結果，該裝置包含有：一第一定義域處理模組，包含有一分群電路，用以接收該輸入信號，並將該輸入信號進行分群以產生一經處理的信號；一轉換模組，耦接於該第一定義域處理模組，用來將該經處理的信號由第一定義域轉換至一第二定義域以產生一經轉換的信號；以及一第二定義域處理模組，耦接於該轉換模組，用來依據該經轉換的信號產生該干擾估測結果；其中該第一定義域處理模組係為一時間域處理模組，且該第二定義域處理模組係為一頻率域處理模組。
  41. 如第40項所述之裝置，其中該第一定義域處理模組另包含有一增益控制模組或一整形電路之至少其一，係分別用以對該輸入信號予以進行增益調整或整形處理。
TW096138675A 2007-10-16 2007-10-16 干擾消除裝置及其方法 TWI385941B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096138675A TWI385941B (zh) 2007-10-16 2007-10-16 干擾消除裝置及其方法
US12/250,528 US7933196B2 (en) 2007-10-16 2008-10-13 Method and apparatus for canceling channel interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096138675A TWI385941B (zh) 2007-10-16 2007-10-16 干擾消除裝置及其方法

Publications (2)

Publication Number Publication Date
TW200919994A TW200919994A (en) 2009-05-01
TWI385941B true TWI385941B (zh) 2013-02-11

Family

ID=40534091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138675A TWI385941B (zh) 2007-10-16 2007-10-16 干擾消除裝置及其方法

Country Status (2)

Country Link
US (1) US7933196B2 (zh)
TW (1) TWI385941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11863366B2 (en) 2017-01-18 2024-01-02 Cable Television Laboratories, Inc. Systems and methods for OFDM duobinary transmission
US10476631B2 (en) * 2017-01-18 2019-11-12 Cable Television Laboratories, Inc. Systems and methods for multi-carrier signal echo management using pseudo-extensions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423650A (en) * 2003-03-03 2004-11-01 Interdigital Tech Corp Multi user detection using equalization and successive interference cancellation
TW200729804A (en) * 2005-08-22 2007-08-01 Qualcomm Inc Reverse link interference cancellation
TW200737858A (en) * 2006-02-03 2007-10-01 Qualcomm Inc Baseband transmitter self-jamming and intermodulation cancellation device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9522737D0 (en) * 1995-11-07 1996-01-10 West End System Corp Noise cancellation in twisted pairs
US6477200B1 (en) * 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
GB9929442D0 (en) * 1999-12-13 2000-02-09 Element 14 Inc Interference cancellaton equipment
JP3389240B2 (ja) * 1999-12-21 2003-03-24 松下電器産業株式会社 プラズマディスプレイパネルおよびその製造方法
WO2001084736A1 (en) * 2000-04-28 2001-11-08 Massana Research Limited Echo and crosstalk cancellation
US20040213354A1 (en) * 2003-04-28 2004-10-28 Jones William W. Mixed domain cancellation
US7002897B2 (en) * 2003-04-28 2006-02-21 Solarflare Communications, Inc. Multiple channel interference cancellation
US7227883B2 (en) * 2003-10-28 2007-06-05 Teranetics, Inc. Method and apparatus for domain transformation multiple signal processing
US7471670B1 (en) * 2004-01-20 2008-12-30 Marvell International Ltd. Method and apparatus for reducing echo and crosstalk in a communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423650A (en) * 2003-03-03 2004-11-01 Interdigital Tech Corp Multi user detection using equalization and successive interference cancellation
TW200729804A (en) * 2005-08-22 2007-08-01 Qualcomm Inc Reverse link interference cancellation
TW200737858A (en) * 2006-02-03 2007-10-01 Qualcomm Inc Baseband transmitter self-jamming and intermodulation cancellation device

Also Published As

Publication number Publication date
TW200919994A (en) 2009-05-01
US7933196B2 (en) 2011-04-26
US20090097394A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
US7590077B2 (en) Canceller device and data transmission system
US8804794B2 (en) Adjustable latency transceiver processing
US8619897B2 (en) Method and apparatus of frequency domain echo canceller
US6829296B1 (en) Spectrally flat time domain equalizer and methods
CN113541733B (zh) 均衡和回波消除装置、方法、计算机设备和存储介质
CN101471694B (zh) 干扰消除装置及其方法
US6430287B1 (en) Combined parallel adaptive equalizer/echo canceller
TWI385941B (zh) 干擾消除裝置及其方法
TWI360305B (en) Sub-block domain transformation multiple signal pr
CN111835383B (zh) 回音与近端串扰消除***
TWI793486B (zh) 通訊裝置中的回音消除裝置及其回音消除方法
US7327808B2 (en) Pipelined adaptive decision feedback equalizer
TWI435575B (zh) 接收器以及對接收訊號進行等化處理的方法
TWI237789B (en) Predicated parallel branch slicer and corresponding method
JP4324676B2 (ja) 適応フィルタ
TWI733488B (zh) 位於數位域之訊號處理電路及方法
WO2012104828A1 (en) A method and apparatus for hierarchical adaptive filtering
Chen et al. Cost-effective echo and NEXT canceller designs for 10GBASE-T ethernet system
Abadi et al. The novel proportionate normalized subband adaptive filter algorithms for sparse system identification
TW202301846A (zh) 設定等化器的方法
Chen et al. Low-complexity echo and NEXT cancellers for high-speed ethernet transceivers
Youwen et al. A variable multiple step-size LMS algorithm with l 0-norm
CN116935910A (zh) 用于存储***接口电路的信号处理方法和装置
KR100519317B1 (ko) 주파수영역 적응 등화 방법
Chen et al. Cost-effective joint echo-NEXT canceller designs for 10GBase-T ethernet systems based on a shortened impulse response filter (SIRF) scheme