KR100519317B1 - 주파수영역 적응 등화 방법 - Google Patents

Abstract

본 발명은 주파수영역 LMS 등화기에서 등화기 계수를 초기화하고 등화기 계수를 갱신하는 등화기 시스템의 복잡도를 줄이기 위한 등화 방법을 제공하기 위한 것으로서, 복조기로부터 입력되는 실수값을 갖는 데이터를 이용하여 주파수영역 등화기의 초기계수를 설정하여 메모리에 저장하는 단계와, 복조기로부터 입력되는 데이터를 이용하여 시간영역에서 잡음을 제거하는 단계와, 상기 잡음 제거 전 후의 데이터를 비교하여 에러값을 검출하는 단계와, 상기 검출된 에러값을 이용하여 주파수영역에서 복조기로부터 입력되는 데이터를 등화시켜 상기 계수를 갱신하여 메모리에 저장하는 단계와, 상기 초기계수 또는 갱신된 계수의 대칭성을 이용하여 제어신호를 통해 일부 계수를 켤레복소수 값으로 변환하여 출력하는 단계를 포함하여 이루어지는데 있다.

Description

주파수영역 적응 등화 방법{Method for frequency domain equalizer}

본 발명은 디지털 송수신 시스템에서 왜곡된 신호를 복원하는 등화기에 관한 것으로, 특히 주파수영역에서 채널 추정치를 이용하여 등화기 계수를 초기화하고 등화기 계수를 갱신하는 LMS 적응 등화기의 복잡도를 줄이는 방법에 관한 것이다.

송수신 시스템에서는 대역폭이 제한된 다중경로 채널에 의해 심벌간의 간섭이 발생하게 되는데, 이는 송신된 신호를 왜곡시키고 수신기에서 비트 에러를 발생시키는 요인이 된다. 따라서, 이러한 심벌간 간섭으로 왜곡된 신호를 복원하기 위해서 수신단에는 채널 등화기를 사용한다.

이러한 목적으로 현재 지상파 방송과 같은 단일 반송파 전송시스템용 수신기에서 가장 많이 채택하고 있는 등화기로는 비선형 판정 궤환 등화기(Nonlinear Decision Feedback Equalizer)가 있는데, 이는 시간 영역에서 동작하며 계수 갱신에 연산량이 작은 LMS(Least Mean Square) 알고리즘을 사용하여 수렴속도는 느리지만 구현이 간단하다는 장점이 있다.

그러나, 상기 비선형 판정 궤환 등화기는 채널의 왜곡이 매우 커서 등화기 출력에 오차가 발생한 경우에, 이 값이 궤환부분의 등화기로 재 입력되면서 등화기의 출력이 더욱 열화되는 오차진행(Error Propagation)이 발생하게 된다. 또한, 시변 채널과 같이 주경로의 위치가 변하는 경우에 프레임 동기가 깨지는 문제점을 가지고 있다.

이러한 문제점을 극복하기 위해서 채널 추정기를 이용한 주파수영역 LMS 적응 등화기가 개발되었다.

도 1 은 종래 기술에 따른 주파수영역 LMS 적응 등화기를 나타낸 구성도이다.

도 1과 같이, 복조기로부터 입력되는 데이터를 이용하여 주파수영역 LMS 등화기의 초기 계수를 설정하는 계수 초기화부(100)와, 상기 계수 초기화부(100)에서 설정된 계수를 저장하는 메모리(106)와, 복조기로부터 입력되는 데이터를 이용하여 잡음을 제거하는 잡음제거기(108)와, 상기 잡음제거기(108)의 입력 값과 출력 값을 통해 에러를 계산하는 에러검출기(110)와, 상기 에러검출기(110)에서 계산된 에러 및 복조기로부터 입력되는 데이터를 이용하여 상기 메모리(106)에 기저장된 계수를 갱신하는 계수갱신기(120)로 구성된다.

그리고 상기 잡음제거기(108)에서 잡음이 제거된 데이터는 위상추적기(109)를 통해 최종 출력된다.

이때, 상기 계수 초기화부(100)는 채널의 임펄스 응답을 추정하는 채널 추정기(101)와, 복조기로부터 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는 FFT_C(102) 및 FFT_D(103)와, 상기 주파수영역으로 변환된 데이터를 역채널의 주파수 응답으로 변환하는 ROM 테이블(104)로 구성된다.

여기서 상기 FFT_C(102)는 메모리(106)에 초기 계수를 설정시에 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는데 사용되며, 상기 FFT_D(103)는 메모리(106)에 기저장된 계수를 계수갱신기(120)를 통해 갱신시에 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는데 사용된다.

그리고 상기 에러검출기(110)는 판별기(111) 및 덧셈기(112)로 구성되고, 상기 계수갱신기(120)는 갱신 데이터, W_n+1을 수학식 1의 수식을 하드웨어로 구현된 구조로 구성된다.

이때, 상기 x는 복조기에서 입력되어 주파수영역으로 변환된 데이터이고, 상기 e는 에러검출기(110)에서 계산된 에러이며, μ는 계수 갱신을 위한 단계 사이즈(실수)이다.

이와 같이 구성되는 종래 기술에 따른 주파수영역 LMS 적응등화기의 동작원리를 설명하면 다음과 같다.

먼저, 복조기로부터 데이터를 받으면 채널 추정기(101)가 자승오차를 최소화하는 방법으로 채널의 임펄스 응답을 추정한다. 그리고 상기 추정된 채널의 임펄스 응답은 FFT_C(102)로 주파수영역으로 변환되어 ROM 테이블(104)에 의해 역채널의 주파수 응답으로 변환된다. 이 역채널의 주파수 응답이 주파수영역 LMS 등화기의 초기 계수로 설정되고 이후에는 LMS 알고리즘에 의해 등화기 계수가 갱신된다.

그리고 FFT_D(103)를 통해 주파수영역에서 등화된 데이터는 LMS 알고리즘에 의해 갱신된 계수를 통해 등화된 후, IFFT(107)에 의해 시간영역으로 변환된다. 이어 잡음제거기(108)와 위상추적기(109)를 통과하여 출력된다.

이와 같이 상기의 주파수영역 LMS 등화기는 기존의 결정 궤환 LMS 등화기에 비해 정적 및 동적 채널에서 채널의 왜곡을 보상하는 성능이 뛰어난 장점이 있다.

그러나 이상에서 설명한 종래 기술에 따른 주파수영역 LMS 적응 등화기는 왜곡된 신호를 복원하기 위한 연산을 주파수영역에서 수행하기 때문에 FFT 및 IFFT 연산부가 존재하여 시간영역 비선형 결정궤환 LMS 등화기에 비해서 전체 시스템의 복잡도가 높은 단점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 주파수영역 LMS 등화기에서 등화기 계수를 초기화하고 등화기 계수를 갱신하는 등화기 시스템의 복잡도를 줄이는데 그 목적이 있다.

본 발명의 다른 목적은 FFT의 입력이 실수이면 출력이 콤플렉스 대칭 결합(complex conjugate symmetry)한 형태가 되는 성질을 이용하여 기존의 주파수영역 적응 등화기에서 사용하던 계수 저장 메모리의 크기를 줄이는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 주파수영역 적응 등화 방법의 특징은 복조기로부터 입력되는 실수값을 갖는 데이터를 이용하여 주파수영역 등화기의 초기계수를 설정하여 메모리에 저장하는 단계와, 복조기로부터 입력되는 데이터를 이용하여 시간영역에서 잡음을 제거하는 단계와, 상기 잡음 제거 전 후의 데이터를 비교하여 에러값을 검출하는 단계와, 상기 검출된 에러값을 이용하여 주파수영역에서 복조기로부터 입력되는 데이터를 등화시켜 상기 계수를 갱신하여 메모리에 저장하는 단계와, 상기 초기계수 또는 갱신된 계수의 대칭성을 이용하여 제어신호를 통해 일부 계수를 켤레복소수 값으로 변환하여 출력하는 단계를 포함하여 이루어지는데 있다.

이때, 상기 제어신호는 상기 메모리를 읽을 때 사용하는 주소를 제어하는 신호(Rd_addr)와, 상기 메모리에 입력된 값이 저장될 주소를 제어하는 신호(Wr_addr)와, 값이 1이 될 때만 상기 메모리에 입력된 값이 메모리에 저장하도록 제어하는 신호(write_enable)와, 값이 1 이면 메모리에서 상기 Rd_addr에 해당하는 값을 켤레복소수 값으로 변환하여 출력하고, 값이 0 이면 원래 값을 출력하도록 제어하는 신호(output_conju)와, 값이 1 이면, 메모리에서 Wr_addr에 해당하는 입력값이 저장될 때 입력값의 켤레복소수 값으로 변환하여 저장하고, 값이 0 이면 원래의 입력값을 저장하도록 제어하는 신호(input_conju)를 포함하여 이루어지는 것이 바람직하다.

또한, 상기 계수를 갱신하는 단계는 상기 제어신호 Wr_addr을 0번부터 N번까지 순차적으로 증가하면서 갱신되는 계수값을 메모리에 저장하는 제 1 단계와, 상기 제어신호 Wr_addr을 N-1번부터 1번까지 순차적으로 감소하면서 갱신되는 계수값을 켤레복소수 값으로 변환하여 메모리에 저장하는 제 2 단계를 포함하여 이루어지는 것이 바람직하다.

그리고 상기 계수를 갱신하는 단계는 제어신호 write_enable을 통해 전체 2N개의 개수 중 1번부터 N-1번까지의 계수가 입력되는 동안 한 번만 갱신되도록 제어하는 것이 바람직하다.

또한, 상기 출력하는 단계는 상기 제어신호 Rd_addr을 0번부터 N번까지 순차적으로 증가하면서 메모리에 저장된 계수값을 출력하는 단계와, 상기 제어신호 Rd_addr을 N번부터 0번까지 순차적으로 감소하면서 메모리에 저장된 계수값을 켤레복소수 값으로 변환하여 출력하는 단계를 포함하여 이루어지는 것이 바람직하다.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

주파수영역 LMS 적응 등화기는 시간영역 LMS 적응 등화기의 연산과 쌍대성(duality) 관계가 있는 연산을 주파수영역에서 수행하고 그 결과를 다시 시간영역으로 변환한다.

즉, 시간영역 등화기의 출력은 시간영역 데이터와 등화기 계수의 컨벌루션 연산 결과이고 이에 대응되는 주파수영역 등화기의 출력은 주파수영역 데이터와 등화기 계수의 곱을 다시 시간영역으로 변환한 값이다.

이를 수식으로 나타내면 다음 수학식 2, 3과 같다.

c(t) ( : 컨벌루션 연산)

이때, x(t) : 시간영역 데이터

c(t) : 시간영역 등화기 계수

y(t) : 시간영역 등화기 출력

Y(f) = X(f) × C(f)

이때, X(f) = FFT{x(t)}

C(f) = FFT{c(t)}

X(f) : 주파수영역 데이터

C(f) : 주파수영역 등화기 계수

Y(f) : 주파수영역 등화기 출력

따라서, y(t) = IFFT{Y(f)}로 나타낼 수 있다.

이때, x(t)와 c(t)가 실수 신호라면 이 신호들을 주파수영역으로 변환한 X(f)와 C(f)는 콤플렉스 대칭 결합(Complex conjugate symmetry)의 특성이 있다.

즉, X(f)와 C(f)의 실수부는 도 2와 같이 우함수 형태가 되고 X(f)와 C(f)의 허수부는 도면 3과 같이 기함수 형태가 된다.

따라서, 이를 이용하여 X(f)와 C(f)의 약 반 정도의 값을 알면 나머지 반의 값을 알 수 있게 된다.

이때, 서로 같은 값의 계수가 정확한 반이 되지는 않는데, 그것은 FFT의 크기가 의 크기를 가지므로 주파수영역에서 0 주파수에서의 값과 가장 높은 주파수에서의 값이 각각 독립적인 값을 갖게 된다.

실시예로서, 도 4와 같은 주파수영역 LMS 적응 등화기에서 사용하는 메모리 구조를 가질 때, 주파수영역 등화기 계수의 길이를 2N이라 하면 메모리 0과 N에서는 독립된 값을 갖고 그 이외의 메모리들은 메모리 N을 중심으로 대칭된 형태를 갖게 된다.

따라서, 메모리 N+1번에서 2N-1번까지의 계수값은 메모리 1번부터 N-1번까지의 계수값으로 대신할 수 있다.

도 5 는 일반적인 메모리 주소와 메모리 입출력의 관계를 나타낸 타이밍도 이다.

도 5를 참조하여 설명하면, 메모리를 읽을 때의 주소인 Rd_addr이 메모리에 입력되면 그에 해당하는 출력은 주소가 입력된 다음 클럭에 출력된다. 그리고 출력된 값에는 계수의 증가분이 더해진 뒤 다음 클럭 구간에서 Wr_addr에 해당하는 메모리로 입력된다.

도 5로부터 계수가 갱신되어 메모리에 입력될 때의 값들도 메모리 A_N(N)을 중심으로 대칭구조임을 알 수 있다.

이러한 특성을 이용하여 메모리의 수를 약 로 줄인 등화기의 구조는 도 6과 같다.

도 6을 참조하여 본 발명에 따른 주파수영역 LMS 적응 등화기의 구성을 설명하면 다음과 같다.

복조기로부터 입력되는 데이터를 이용하여 주파수영역 LMS 등화기의 초기 계수를 설정하는 계수 초기화부(200)와, 상기 계수 초기화부(200)에서 설정된 계수를 저장하는 메모리(206)와, 복조기로부터 입력되는 데이터를 이용하여 잡음을 제거하는 잡음제거기(208)와, 상기 잡음제거기(208)의 입력 값과 출력 값을 통해 에러를 계산하는 에러검출기(210)와, 상기 에러검출기(210)에서 계산된 에러 및 복조기로부터 입력되는 데이터를 이용하여 상기 메모리(206)에 기저장된 계수를 갱신하는 계수갱신기(220)와, 상기 메모리(206)에 저장된 계수의 초기화, 갱신 및 일부 계수를 켤레복소수 값으로의 출력을 제어하는 메모리 제어부(230)로 구성된다.

그리고 상기 잡음제거기(208)에서 잡음이 제거된 데이터는 위상추적기(209)를 통해 최종 출력된다.

이때, 상기 계수 초기화부(200)는 채널의 임펄스 응답을 추정하는 채널 추정기(201)와, 복조기로부터 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는 FFT_C(202) 및 FFT_D(203)와, 상기 주파수영역으로 변환된 데이터를 역채널의 주파수 응답으로 변환하는 ROM 테이블(204)로 구성된다.

여기서 상기 FFT_C(202)는 메모리(206)에 초기 계수를 설정시에 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는데 사용되며, 상기 FFT_D(203)는 메모리(206)에 기저장된 계수를 계수갱신기(220)를 통해 갱신시에 입력되는 시간 영역 데이터를 주파수영역 데이터로 변환하는데 사용된다.

또한, 상기 메모리 제어부(230)는 적어도 하나 이상의 켤레복소수 변환부(232) 및 먹스(MUX)(231)를 더 포함하여 구성된다.

그리고 상기 에러검출기(210)는 판별기(211) 및 덧셈기(212)로 구성되고, 상기 계수갱신기(220)는 갱신 데이터, W_n+1을 수학식 1의 수식 을 하드웨어로 구현된 구조로 구성된다.

이때, 상기 x는 복조기에서 입력되어 주파수영역으로 변환된 데이터이고, 상기 e는 에러검출기(210)에서 계산된 에러이며, μ는 계수 갱신을 위한 단계 사이즈(실수)이다.

그리고 상기 메모리 제어기(230)의 제어를 통해 도 7과 같은 N+1개의 메모리만으로 2N개의 메모리가 있을 때와 등가의 결과를 얻을 수 있게 된다.

도 8 은 본 발명에 따른 메모리와 메모리 제어기의 구성을 나타낸 도면으로, 도 8을 참조하여 설명하면 다음과 같다.

상기 메모리 제어기(230)가 메모리(206)를 제어하기 위해 필요한 신호는 총 5가지로 Rd_addr, Wr_addr, write_enable, output_conju, input_conju 이다.

상기 Rd_addr은 메모리를 읽을 때 사용하는 주소이고, Wr_addr은 메모리에 입력된 값이 저장될 주소이다. 그리고 write_enable은 이 값이 1 이 될 때만 메모리에 입력된 값이 메모리에 저장된다. 또한, output_conj는 이 값이 1 이면 메모리에서 Rd_addr에 해당하는 값을 출력할 때 켤레복소수 값을 내보내며, 이 값이 0 이면 원래 값을 내보낸다. 그리고 input_conj는 이 값이 1 이면 메모리에서 Wr_addr에 해당하는 메모리에 입력값이 저장될 때 입력값의 켤레복소수 값이 저장되고 이 값이 0 이면 원래 입력값이 저장된다.

이를 통해 주파수영역 LMS 적응 등화기의 메모리 제어신호와 메모리 입출력 신호에 따른 전체적인 동작원리를 설명하면 다음과 같다.

도 9 는 본 발명에 따른 주파수영역 LMS 적응 등화기의 메모리 제어신호와 메모리 입출력을 나타낸 타이밍도이다.

도 9를 참조하여 설명하면, 우선 메모리(206)의 값을 읽을 때는 Rd_addr이 0번부터 N번까지 순차적으로 증가한다. 이때는 메모리(206)에서 읽혀진 값이 그대로 출력된다.

그리고 Rd_addr이 N에 도달하면 이번에는 값이 0까지 순차적으로 감소한다. 이때, 원래의 계수는 0번째의 계수를 제외하고는 N번째의 계수값을 중심으로 켤레복소수 관계이므로 Rd_addr 값이 감소하는 구간에는 메모리 출력의 켤레복소수 값을 출력해야 한다.

따라서, Rd_addr이 감소하는 구간에서 output_conj 값은 1이 된다.

계수값을 갱신할 때도 이와 동일하게 Wr_addr이 0부터 N까지 증가하는 구간에는 입력값이 그대로 메모리(206)에 저장되고 Wr_addr이 N-1부터 1까지 감소하는 구간에는 입력의 켤레복소수가 메모리(206)에 저장되어야 한다.

따라서, Wr_addr이 0부터 N까지 증가하는 구간에는 input_conj가 0이 되고 Wr_addr이 N-1부터 0까지 감소하는 구간에선 Input_conj가 1이 된다.

그러나, 이와 같이 계수를 갱신하면 2N개의 데이터가 입력될 때 0과 N번째의 계수가 한 번 갱신되는 동안 1부터 N-1번까지의 계수는 2번 갱신되어 원래의 등화기와 다른 계수값을 출력하게 된다.

예를 들어 2번 메모리의 값은 Rd_addr이 증가할 때 읽으면 A2이지만 Rd_addr이 감소할 때 읽으면 그 값이 A2+d2로 갱신되어 결국 계수값이 N번째 계수를 중심으로 켤레복소수인 관계가 깨어지게 된다.

따라서, 계수가 원래의 등화기와 같기 위해서는 1번부터 N-1 까지의 계수가 2N개의 데이터가 입력되는 동안 한 번만 갱신되도록 계수 갱신과정을 제어해야 한다.

이러한 역할을 수행하는 것이 메모리 제어기(230)에서 출력되는 write_enable 신호이다. 이 신호는 도 9와 같이 Wr_addr 값이 0번째 및 N번째 구간과, Wr_addr 값이 N-1부터 1까지 감소하는 구간에서만 1이 되고 나머지 구간에서는 0이 된다.

따라서, 1번부터 N-1번까지의 메모리(206)는 Wr_addr값이 증가하는 동안에는 갱신되지 않고 기존의 값을 유지하다가 Rd_addr값이 감소할 때 한 번 더 저장된 값을 출력한 이후에 갱신되므로 기존의 등화기와 같은 계수값이 출력된다.

이에 따라서 기존 등화기보다 적은 메모리를 이용해서 같은 결과를 얻을 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 주파수영역 LMS 등화기에 한정되는 것이 아니라 주파수영역에서 등화가 이루어지고 입력이 실수인 모든 시스템에 적용 가능하므로 특허 청구의 범위에 의하여 정해져야 한다.

이상에서 설명한 바와 같은 본 발명에 따른 주파수영역 적응 등화 방법은 등화기의 입력이 실수인 경우 주파수영역 등화기의 계수가 대칭 구조를 갖는 사실을 이용해서 기존의 등화기보다 적은 메모리를 이용해서 기존의 등화기와 같은 결과를 얻을 수 있어서 전체 시스템의 복잡도를 줄이는 효과가 있다.

도 1 은 종래 기술에 따른 주파수영역 LMS 적응 등화기를 나타낸 구성도

도 2 는 일반적인 주파수영역 데이터와 주파수영역 등화기 계수의 실수부 특성을 나타낸 그래프

도 3 은 일반적인 주파수영역 데이터와 주파수영역 등화기 계수의 허수부 특성을 나타낸 그래프

도 4 는 종래 기술에 따른 주파수영역 LMS 등화기의 메모리 구조

도 5 는 일반적인 메모리 주소와 메모리 입출력의 관계를 나타낸 타이밍도

도 6 은 본 발명에 따른 주파수영역 LMS 적응 등화기를 나타낸 구성도

도 7 은 본 발명에 따른 주파수영역 LMS 등화기의 메모리 구조

도 8 은 본 발명에 따른 메모리와 메모리 제어기의 구성을 나타낸 도면

도 9 는 본 발명에 따른 주파수영역 LMS 적응 등화기의 메모리 제어신호와 메모리 입출력을 나타낸 타이밍도

*도면의 주요부분에 대한 부호의 설명

200 : 계수 초기화부 201 : 채널 추정기

202, 203 : FFT 204 : ROM 테이블

205, 231 : MUX 206 : 메모리

207 : IFFT 208 : 잡음제거기

209 : 위상추적기 210 : 에러검출기

211 : 판별기 212 : 덧셈기

220 : 계수갱신기 230 : 메모리 제어부

232 : 켤레복소수 변환부

Claims (7)

1. 복조기로부터 입력되는 실수값을 갖는 데이터를 이용하여 주파수영역 등화기의 초기계수를 설정하여 메모리에 저장하는 단계와,

   복조기로부터 입력되는 데이터를 이용하여 시간영역에서 잡음을 제거하는 단계와,

   상기 잡음 제거 전 후의 데이터를 비교하여 에러값을 검출하는 단계와,

   상기 검출된 에러값을 이용하여 주파수영역에서 복조기로부터 입력되는 데이터를 등화시켜 상기 계수를 갱신하여 메모리에 저장하는 단계와,

   상기 초기계수 또는 갱신된 계수의 대칭성을 이용하여 제어신호를 통해 일부 계수를 켤레복소수 값으로 변환하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 주파수영역 적응 등화 방법.
2. 제 1 항에 있어서, 상기 제어신호는

   상기 메모리를 읽을 때 사용하는 주소를 제어하는 신호(Rd_addr)와,

   상기 메모리에 입력된 값이 저장될 주소를 제어하는 신호(Wr_addr)와,

   값이 1이 될 때만 상기 메모리에 입력된 값이 메모리에 저장하도록 제어하는 신호(write_enable)와,

   값이 1이면 메모리에서 상기 Rd_addr에 해당하는 값을 켤레복소수 값으로 변환하여 출력하고, 값이 0이면 원래 값을 출력하도록 제어하는 신호(output_conju)와, 값이 1이면 메모리에서 Wr_addr에 해당하는 입력값이 저장될 때 입력값의 켤레복소수 값으로 변환하여 저장하고, 값이 0이면 원래의 입력값을 저장하도록 제어하는 신호(input_conju)를 포함하여 이루어지는 것을 특징으로 하는 주파수영역 적응 등화 방법.
3. 제 2 항에 있어서, 상기 계수를 갱신하는 단계는

   상기 제어신호 Wr_addr을 0번부터 N번까지 순차적으로 증가하면서 갱신되는 계수값을 메모리에 저장하는 제 1 단계와,

   상기 제어신호 Wr_addr을 N-1번부터 1번까지 순차적으로 감소하면서 갱신되는 계수값을 켤레복소수 값으로 변환하여 메모리에 저장하는 제 2 단계를 포함하여 이루어지는 것을 특징으로 하는 주파수영역 적응 등화 방법.
4. 제 3 항에 있어서,

   상기 계수를 갱신하는 단계는 제어신호 write_enable을 통해 전체 2N개의 개수 중 1번부터 N-1번까지의 계수가 입력되는 동안 한 번만 갱신되도록 제어하는 것을 특징으로 하는 주파수영역 적응 등화 방법.
5. 제 4 항에 있어서,

   상기 제어신호 write_enable은 상기 Wr_addr값이 0번째 및 1번째 구간과, Wr_addr값이 N-1번부터 1번까지 감소하는 구간에서는 1을 유지하고, 나머지 구간에서는 0을 유지하는 것을 특징으로 하는 주파수영역 적응 등화 방법.
6. 제 2 항에 있어서, 상기 출력하는 단계는

   상기 제어신호 Rd_addr을 0번부터 N번까지 순차적으로 증가하면서 메모리에 저장된 계수값을 출력하는 단계와,

   상기 제어신호 Rd_addr을 N번부터 0번까지 순차적으로 감소하면서 메모리에 저장된 계수값을 켤레복소수 값으로 변환하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 주파수영역 적응 등화 방법.
7. 제 1 항에 있어서,

   전체 2N개의 사이즈를 갖는 상기 메모리에 저장된 계수는 N+1번에서 2N-1번까지의 계수값은 1번부터 N-1번까지의 값으로 대체하는 것을 특징으로 하는 주파수영역 적응 등화 방법.