TWI383497B - 具有雙閘極之絕緣閘雙極性電晶體 - Google Patents

具有雙閘極之絕緣閘雙極性電晶體 Download PDF

Info

Publication number
TWI383497B
TWI383497B TW097115699A TW97115699A TWI383497B TW I383497 B TWI383497 B TW I383497B TW 097115699 A TW097115699 A TW 097115699A TW 97115699 A TW97115699 A TW 97115699A TW I383497 B TWI383497 B TW I383497B
Authority
TW
Taiwan
Prior art keywords
gate
well
cathode
igbt
igbt device
Prior art date
Application number
TW097115699A
Other languages
English (en)
Other versions
TW200903801A (en
Inventor
Florin Udrea
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Publication of TW200903801A publication Critical patent/TW200903801A/zh
Application granted granted Critical
Publication of TWI383497B publication Critical patent/TWI383497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

具有雙閘極之絕緣閘雙極性電晶體
本發明係關於一種絕緣閘雙極性電晶體(Insulated Gate Bipolar Transistor; IGBT)的裝置，尤指一種具有雙閘極之絕緣閘雙極性電晶體(Double Gate IGBT; DG IGBT)的裝置以及其製作方法。
絕緣閘雙極性電晶體(IGBT)因為具有利用金氧半導體(Metal-Oxide-Semiconductor; MOS)電晶體的閘極所具有的高阻抗以控制電壓，以及利用雙載子的傳導以降低電晶體在開啟狀態(on-state)時的電阻，亦即具有電導調變(conductivity modulation)的功能，此兩大主要特徵，因此絕緣閘雙極性電晶體(IGBT)被視為是一種成功結合金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor; MOSFET)和雙極性電晶體的複合結構。
目前已經有許多種類型的絕緣閘雙極性電晶體(IGBT)被發展出來，請參考第1圖，第1圖為習知一具有垂直通道的溝渠式絕緣閘雙極性電晶體(trench IGBT)的結構示意圖。如第1圖所示，溝渠式絕緣閘雙極性電晶體裝置包含有一n漂移區域(n-drift region)，其能夠於IGBT裝置處於關閉狀態(off-state)時的擱置狀態(blocking mode)下，持續 承受外加的電壓，而且n漂移區之摻雜離子的劑量和深度會隨著崩潰電壓(breakdown voltage)的比例不同而有所不同；一P井，位於n漂移區的上方，而且該P井係經由P+區與一陰極呈短路狀態；一由薄氧化層和一多晶矽層所構成之絕緣閘極，其中薄氧化層和多晶矽層皆設置於一溝渠中，且該絕緣的閘極係為IGBT裝置中MOSFET的閘極；一n+陰極層，其中該n+陰極層和n漂移區係分別作為MOSFET的源極(source)和汲極(drain)。當於絕緣閘極和陰極電極之間施加一大於該絕緣閘極之閾值電壓(threshold voltage)的正電壓時，在P井中會形成一通道50a，其位於P井和薄氧化層之間的界面，因此電子可以從n+陰極層經由通道50a而流往n漂移區域。
另外，P井、n漂移區、以及一p+陽極構成一pnp電晶體，且該P井、該n漂移區、以及該p+陽極係分別為pnp電晶體的集極(collector)、基極(base)、以及射極(emitter)。當IGBT處於開啟狀態時，大量的電洞會經由p+陽極注入(inject)n漂移區，且電子亦經由通道50a注入n漂移區，因此在n漂移區中，會有大量電子、電洞在此區聚集，因此產生電導調變(conductivity modulation)的效果，大大地降低IGBT開啟時的電阻。另外，因為在溝渠式MOSFET結構中，n+陰極層係為利用自行對準(self-aligned)的方式設置於深溝渠的周圍，因此溝渠式IGBT的一個單元(cell)的尺 寸會遠小於習知IGBT的一個單元的尺寸。而且溝渠式IGBT的通道密度(channel density)，亦即通道的長度(Z)和主動區域的面積(A)的比值(Z/A)，會遠大於習知IGBT的通道密度，因此溝渠式IGBT的通道電阻會遠小於習知IGBT的通道電阻，這使得同樣處於開啟狀態(on-state)的溝渠式IGBT和習知的IGBT，相同大小的電流密度通過深溝渠式IGBT時將具有較低的壓降。此外，因為溝渠式IGBT沒有習知平面式IGBT裝置中的寄生接面型場效應電晶體(parasitic Junction Field Effect Transistor; parasitic JFET)，進一步降低導通時的壓降。
請參考第2圖，第2圖係為第1圖之溝渠式IGBT或任何利用N通道MOSFET來驅動pnp雙極性電晶體之IGBT的簡易等效電路模型(equivalent circuit model)。如第2圖所示，一pnp雙極性電晶體的基極與一增強模式(enhancement mode)的MOSFET連結。另外，一微型p基極電阻係用來模擬P井中電洞流(hole current)的影響，當IGBT處於開啟狀態(on-state)時，由於高度電導調變之緣故，可使得pnp雙極性電晶體中的基極(亦即n漂移區)具有高導電性，因而大幅降低壓降。此外，當提供N通道MOSFET的閘極一正電壓時，則此N通道MOSFET變成為開啟的狀態，而當提供該閘極一負電壓時，MOSFET的通道則關閉。
近來已經有許多種不同類型的IGBT被研發出來，舉例來說，有一種稱為貫穿型的IGBT (Punch-Through IGBT; PT IGBT)，其主要是利用在高度摻雜的基底上形成一磊晶層，以作為漂移區。另一種稱為非貫穿型的IGBT (Non Punch-Through IGBT; NPT-IGBT)，其主要特徵是使用均質(homogeneous)的基底材料，例如利用浮動區(Float Zone)長晶法製作的矽晶圓，所以，即使非貫穿型IGBT的漂移區的長度較長，然而因為此種基底材料具有較強的韌性(robustness)和較佳的電漿分佈(plasma distribution)，因此能夠減少開關切換動作所造成之切換損失(switching loss)。另外，還有一種稱為的輕貫穿型的IGBT (Soft Punch Through IGBT; SPT-IGBT)，即為一般所熟知的場終止型IGBT (Field-Stop IGBT; FS-IGBT)，它的結構與PTIGBT類似，然而所不同的是，它利用一輕度摻雜的緩衝區域和一輕度摻雜的透明陽極電極(transparent anode)，來取代PT IGBT結構中之高濃度基板。
另外，近來也有許多用以改善靠近陰極端的漂移區之電導調變(conductivity modulation)的IGBT結構，例如，注入增強型閘極電晶體(Injection Enhanced Gate Transistor; IEGT)，它是一種具有較小的n+陰極和p+陰極接觸面積的深溝渠式IGBT。另外一種為載子儲存深溝渠式雙極性電晶體(Carrier Stored Trench Bipolar Transistor; CSTBT)，它 的主要特徵係為於P井的下方另外設置一n層，因而構成一個包含有「本質層的」正負二極體(Positive-Intrinsic-Negative diode; PIN diode)的結構。此外，還有一種稱為高導電IGBT (High Conductivity IGBT; HiGT)，它的主要特徵係於P井的周圍設置一n層，用以阻止電洞流到陰極短路區(cathode short)，以達到增加電子注入漂移區頂部的效能。最後，再介紹一種稱為雙閘極IGBT (Double Gate IGBT; DG IGBT)的結構，顧名思義就是在一般具有一個閘極的IGBT結構中，另外再設置一個陰極閘極(cathode gate)，以增加電導調變的能力。
絕緣閘雙極性電晶體(IGBT)係利用N通道MOSFET的閘極以控制它的開和關。目前有一種被運用來增加IGBT速度的方法，其係利用一另外設置的P通道MOSFET，施加一負電壓以控制該MOSFET的閘極，使其能協助去除少數載子。其中，P通道MOSFET和N通道MOSFET可使用同一個閘極，但是在不同極性的供應電壓下操作。或者，P通道MOSFET亦可由一個另外設置的閘極所控制，在此種情形之下，該結構就可視為所謂的雙閘極IGBT裝置。
上述各種IGBT裝置中所包含的電晶體係為一般所通稱的MOSFET；因此，為了能更清楚地說明上述各種類型的IGBT裝置，以下將先詳細描述這個在IGBT中扮演著重 要角色的關鍵元件，亦即MOSFET，的結構。
MOSFET包含有兩個特定電性的區域，亦即一個源極區(source region)和一個汲極區(drain region)，且此兩個導電區域係利用另一個電性相反的導電區域，亦即基極區(base region)或稱為基極層(base layer)，所相隔。此外，MOSFET另包含有一閘極，該閘極係為一導電性的電極；其製作方法通常為於半導體基底表面上的一電性絕緣的氧化矽層上形成一多晶矽層，再蝕刻該多晶矽層而成。因此，經由閘極的控制，帶有特定導電性的載子(carrier)將可於源極區和汲極區之間的通道中流動。其中，該通道具有與載子相同的電性，並橫跨於具相反電性之該基極層的表面，而且該通道的導電率，亦即對應源極和汲極區域之間電流的大小，會隨著施加於閘極與基極區域(或基極層)之間偏壓的大小不同而有所改變。依據源極區、汲極區、以及通道的電性，會決定該MOSFET是一個N通道MOSFET或為一個P通道MOSFET。
MOSFET又可概分為兩種類型。增強型(enhancement-mode)MOSFET是一種常關型的(normally-off)的結構，亦即必須在閘極施加一相對於源極區的偏壓的情況下，才會導通。空乏型(depletion-mode)MOSFET則為一種常開型(normally-on)的結構，其利用在製造過程中改變 通道的摻質濃度，使得這種MOSFET的閘極就算沒有加電壓，通道仍然存在。如果想要關閉此預形成之通道，需要在閘極施加一適當的電壓。
在半導體中，電流的導通包含有利用負電荷載子(電子)、或正電荷載子(電洞)、或者同時利用兩者來傳導電流。單極性(unipolar)的傳導就是僅利用上述的其中一種電荷載子來傳導電流的方式；而雙極性(bipolar)的傳導就是可同時利用上述的兩種電荷載子來傳導電流的方式。因為在N通道MOSFET中僅利用電子傳導電流，因此N通道MOSFET係屬於單極性的傳導；相同的，因為在P通道MOSFET中僅利用電洞傳導電流，因此P通道MOSFET亦屬於單極性的傳導。
經過上述對IGBT裝置中所包含的電晶體，亦即一般所通稱的MOSFET，的說明可了解IGBT係利用一增強型N通道MOSFET以驅動pnp雙極性電晶體的基極，所以，另外設置有一增強型P通道閘極之雙閘極的IGBT，即可藉由於該P通道閘極和扮演源極區的陰極電極之間施加一負電壓的方式，以達到加速電洞移除的功能。
請參考第3圖，第3圖為美國專利第5,554,862號「Power semiconductor device」中，所揭示之雙閘極裝置 之示意圖。如第3圖所示，該雙閘極裝置係為一IGBT，其包含有一p+射極層1a、一高電阻n基極層3a、一第二p基極層4b、一n緩衝層2a、一溝渠結構20a、一第一p基極層4a、一絕緣薄膜22a、一溝渠21a、一多晶矽層23a、一第一閘極10a、一閘極絕緣層9a、一p+源極層12a、一第二閘極11c、一陰極8a、一陽極7a、一陰極射極19a、一高濃度p+層27a、以及一垂直溝槽區域(vertical groove portion)21a。
上述之第3圖所示的雙閘極裝置，因為需要另外設置一第二閘極11c，並於操作該裝置時，對第二閘極11c施加一相對於陰極接點K的負電壓，以產生一第二通道。所以，此種裝置除了結構複雜之外；另外，亦需要較昂貴的驅動電路，以提供第二閘極11c所需之負電壓。
請參考第4圖，第4圖為第3圖所示之裝置的一簡易等效電路模型。該簡易等效電路對應於第3圖所示之雙閘極結構，此時的閘極係為相互分開的兩個閘極，此等效電路除了具有第2圖所示之電路之外，另包含有第4圖所示之「第二閘極」的特徵。該第二閘極係為增強型P通道電晶體的一部份，當提供該第二閘極一相對於陰極的負電壓時，即開啟該增強型P通道電晶體，因此能夠加速從漂移區中釋放多餘的電荷，以減少關閉該IGBT裝置所需花費 的時間。然而，欲同時提供閘極正、負電壓(例如正15伏特、負15伏特)，勢必會增加IGBT結構的複雜度，以及供應電壓之驅動系統的成本。
另外，關於增強注入型的IGBT裝置，例如美國專利第7,170,106號和第6,809,349號中所揭示之內容，其係在立體空間中，沿著大範圍的表面通道設置大量的p電阻，因而會具有會比使用pnp接面電晶體佔據更多空間的缺點。此外，因為所形成之分散的電洞路徑，亦將導致對漂移區的電導調變不均勻的缺點。
有鑑於此，申請人提出一種具有雙閘極之絕緣閘雙極性電晶體的裝置以及其製作方法，以改善上述習知技術的缺點。
本發明主要在於提供一種具有雙閘極之絕緣閘雙極性電晶體，且此雙閘極係參考陰極的電位。雙閘極中的第二個閘極可用於控制電洞電流。在開啟狀態下，電洞電流可大部分(並非全部)會被抑制，以增加靠近陰極之n漂移區的電子注入達到最大。在開關轉換時，電洞電流可以流經第二通道，以確保在n漂移區中所累積的載子能被有效 地移除。
本發明之其中一特徵在於，不提供第二閘極負電壓。當第二閘極和陰極之間的電位降至0伏特或相對低的正電壓時，也就是小於特定之閾值電壓時，包含第二閘極的p通道空乏型場效電晶體之預先形成/埋藏的電洞通道係為開啟。
本發明之另一特徵在於提供一種主動控制聚集在n漂移區中接近陰極短路區的電洞數量的方法，其係強迫電洞流過一開啟的、低增益的pnp電晶體。利用降低設置在n漂移區陰極端之pnp電晶體的基極傳導因子，可以降低電洞從與漂移區相連接的深p井中注入的數目，以及被p+陰極短路區流失的數量。降低基極傳導因子的方式可利用增加對n井(亦即上述之pnp電晶體之基極)的摻雜和厚度；另外，亦可以利用降低對深p井(亦即上述之pnp電晶體之p型射極)的摻雜，以減少注入效應的方式。因此，經由降低pnp電晶體的增益，以抑制電洞的流失的方法，可吸引較多之電子注入漂移區，因而提高額外的電荷，以使靠近n漂移區陰極端之電導調變增加。
本發明之又一特徵在於利用對包含第一閘極之n通道增強型場效電晶體、和包含第二閘極之p通道空乏型場效 電晶體的周長比例的佈局，以允許IGBT裝置在開啟狀態的壓降、開啟狀態的飽和電流、關閉速度、以及安全操作區域達到最佳化。
根據本發明之第一方向，其係提供一絕緣閘極雙極性電晶體(IGBT)裝置，包含有一陽極接點、一陰極接點、一半導體基底、一n型緩衝層(選擇性設置)、一n漂移區、一第一閘極、一第二閘極、一n+陰極區、一p+陰極短路區、一深P井、一N井、一P+擴散區、一p+層設置於一金屬插塞的周圍、一預形成的電洞通道位於該第二閘極下方的該N井的一表面上。其中該第一閘極係為一溝渠式閘極，而該第二閘極係為一相鄰於該陰極接點的平面式閘極，而且該第一閘極和該第二閘極彼此電位相連，並且參考該陰極接點的電位。
根據本發明之第二方向，其係提供一絕緣閘極雙極性電晶體(IGBT)裝置，包含有一陽極接點、一陰極接點、一半導體基底、一n型緩衝層(選擇性設置)、一n漂移區、一第一閘極、一第二閘極、一n+陰極區、一p+陰極短路區、一深P井、一N井、一淺P井；以及一預形成的電洞通道，其中該第一閘極和第二閘極係為複數個溝渠式絕緣閘極，且該第一閘極和該第二閘極彼此電位相連，並且參考該陰極接點的電位。該預形成的電洞通道係沿著該第二閘極之 溝渠的側壁垂直設置，且連接於該N井、該淺P井，以及該深P井之一側邊的表面。
根據本發明之第三方向，其係提供一絕緣閘雙極性電晶體(IGBT)裝置之等效電路模型(equivalent circuit model)，該等效電路包含有一陰極、一陽極、一具有一第一閘極的一第一金氧半導體場效電晶體、一具有一第二閘極的一第二金氧半導體場效電晶體(MOSFET)、一第一雙極性pnp電晶體；以及一第二雙極性pnp電晶體。其中該第一雙極性pnp電晶體係設置於該第二雙極性pnp電晶體的一集極(collector)和IGBT的陰極之間。第一MOSFET包含有兩個串聯(in series)的N通道MOSFET，而且此兩個串聯的N通道MOSFET合併當作一個N通道增強型MOSFET；而第二MOSFET係為一P通道空乏型MOSFET。第一MOSFET的閾值電壓係大於0，而且其亦大於第二MOSFET的閾值電壓，但是其會小於加之於閘極的閘極電壓；而第二MOSFET的閾值電壓係大於0，而且小於第一MOSFET的閾值電壓。第一閘極係用以開啟(turn on)IGBT裝置，並於該IGBT裝置開啟後，繼續使其維持於開啟狀態(on-state)。第二閘極的主要功用係於，當關閉(turn off)IGBT裝置時，可以使位於n漂移區中的電洞繞過第一pnp雙極性電晶體，直接經由第二閘極的電洞通道移除，因此可以較快速地移除電洞。此外，第二閘極還有另一主 要用途係為，當IGBT裝置處於關閉狀態時，會有一段呈現電壓擱置狀態(blocking mode)的期間，在此期間當中，第二閘極能夠迫使第二雙極性pnp電晶體之集極的電位箝位(clamp)到陰極接點的電位。
根據本發明之第四方向，其係提供一種有效描述一絕緣閘雙極性電晶體(IGBT)裝置之等效電路模型，該等效電路包含有一陰極、一陽極、一包含有一第一閘極的一第一MOSFET、一包含有一第二閘極的一第二MOSFET、一第一雙極性pnp電晶體、一第二雙極性pnp電晶體；以及一第三雙極性pnp電晶體，其中該第三雙極性pnp電晶體係連接至該第二雙極性pnp電晶體，以形成一閘流體(thyristor)的結構。其中，第三雙極性pnp電晶體以正回饋(positive feedback)方式連接至第二雙極性pnp電晶體，以於IGBT裝置處於開啟狀態(on-state)的期間能形成一閘流體(thyristor)。另外，第一MOSFET包含有兩個串聯(in series)的N通道MOSFET，而且此兩個串聯的N通道MOSFET係合併當作一個N通道增強型MOSFET；而第二MOSFET係為一P通道空乏型MOSFET。第一MOSFET的閾值電壓係大於0，而且其亦大於第二MOSFET的閾值電壓，但是其會小於加之於閘極的閘極電壓；而第二MOSFET的閾值電壓係大於0，而且小於第一MOSFET的閾值電壓。第一閘極係用以開啟IGBT裝置，並於該IGBT裝置開啟後，繼 續使其維持於開啟狀態(on-state)。第二閘極的主要功用係於，當關閉IGBT裝置時，可以使位於n漂移區中的電洞繞過第一pnp雙極性電晶體，直接經由第二閘極的電洞通道移除，因此可以較快速地移除電洞，並且擷取釋放第三雙極性pnp電晶體40a的基極中的電荷。此外，第二閘極的另一主要用途係為，當IGBT裝置處於關閉狀態時之電壓擱置的期間，迫使第二雙極性pnp電晶體35a之集極的電壓箝位(clamp)至該陰極的電位。
根據本發明之第五方向，其係提供一絕緣閘雙極性電晶體(IGBT)裝置，在所施加於第一閘極與第二閘極予一共通電壓(O伏特)時，或者是該閘極電壓大於O伏特且小於第二MOSFET的閾值電壓時。此時，第一MOSFET係被關閉，而第二MOSFET係被開啟。在此種關閉狀態下，可允許電洞從p基極層(深P井)中流出，而且p基極層的電位係箝位至陰極的電位。
根據本發明之第六方向，其係提供一絕緣閘雙極性電晶體(IGBT)裝置，另外具有一個利用深P井、N井以及p+陰極短路區分別當作射極、基極以及集極的第一pnp雙極性電晶體。其中，第一pnp雙極性電晶體的增益(gain)可以利用改變第一pnp雙極性電晶體之基極層的厚度與摻雜(doping)、以及射極和基極接面的注入效率(injection efficiency)來作調整。
根據本發明之第七方向，其係提供一絕緣閘雙極性電晶體(IGBT)裝置，其中於IGBT裝置處於開啟狀態下，利用低增益的第一pnp雙極性電晶體來部分阻擋或阻礙電洞的流失。
根據本發明之第八方向，其係提供一絕緣閘雙極性電晶體(IGBT)裝置，其中當IGBT裝置處於關閉、或關閉瞬間狀態的期間，該第一雙極性pnp電晶體會被繞過(bypassed)。
根據本發明之第九方向，其更揭示一種製作一絕緣閘雙極性電晶體(IGBT)裝置的方法，包含有：提供一p+基底層，並且於該p+基底層的一正面上依序形成一n緩衝區、n漂移區、一深P井、以及一N井，並且選擇性地於部分的該N井中形成一P井；形成一溝渠，位於該N井、該P井、以及該深P井中，並且延伸到達該n漂移區；利用一有角度的佈植製程(angled implantation)，於該溝渠被填滿之前，將P型摻質植入該溝渠一側之側壁上，以於該溝渠內形成一預形成的電洞通道，其中該預形成的電洞通道包含有一p擴散層；於該溝渠的內表面上形成一閘極絕緣薄膜；於該溝渠內沉積填滿一多晶矽薄膜，以形成一閘 極；個別形成一n+陰極區和一p+陰極短路區；於該閘極上成長一絕緣氧化層，以使該閘極成為一電性絕緣的閘極電極；於該IGBT裝置的正面上形成一陰極接點；以及於該IGBT裝置的背面形成一陽極接點。
請參考第5圖，第5圖為本發明之第一較佳實施例的絕緣閘雙極性電晶體(IGBT)之裝置，其中為簡化說明，第5圖中僅顯示出一個絕緣閘雙極性電晶體(IGBT)單元(cell)，且其單元距以符號D表示。如第5圖所示，一絕緣閘雙極性電晶體(IGBT)裝置1包含有一陽極接點(anode terminal)101、一陰極接點(cathode terminal)102、一半導體基底2、一n緩衝區3、一n漂移區4、一第一閘極5、一第二閘極6、一n+陰極區(n+ cathode region)7、一p+陰極短路區(p+ cathode short region)8、一深P井9、一N井10、一p+擴散區11b、一p+層11a設置於一金屬插塞13的周圍、一預形成的電洞通道(hole channel)12設置於第二閘極6下方的N井10表面。其中，n緩衝區3可以視不同元件設計之需求，選擇性地設置於半導體基底2和n漂移區4之間。另外，第一閘極5係為一溝渠式閘極，而第二閘極6係為一平面式(planar)閘極，並相鄰於於陰極接點102；而且該第一閘極5和該第二閘極6彼此電位相連，並且參考該陰極接點102的電位。
請參考第6圖，第6圖為本發明之第二較佳實施例的絕緣閘雙極性電晶體(IGBT)之裝置，其中為簡化說明，與第5圖所示之第一較佳實施例相同之元件將以相同的元件符號表示。如第6圖所示，一絕緣閘雙極性電晶體(IGBT)裝置1包含有一陽極接點101、一陰極接點102、一半導體基底2、一n緩衝區3、一n漂移區4、一第一閘極5、一第二閘極6、一n+陰極區(n+ cathode region)7、一p+陰極短路區域(p+ cathode short region)8、一深P井9、一N井10、一淺的P井14、一預形成的電洞通道12。其中，n緩衝區3可以視不同元件設計之需求，選擇性地設置於半導體基底2和n漂移區4之間。另外，第一閘極5和第二閘極6皆為一絕緣的溝渠式閘極，而且該第一閘極5和該第二閘極6彼此相連，並且參考該陰極接點102的電位。此外，預形成的電洞通道12係為一沿著第二閘極6之溝渠的側壁，垂直設置之埋藏的(buried)通道；而且預形成的電洞通道12亦連接於淺的P井14、N井10、以及深P井9之一側邊的表面。
請參考第7圖，第7圖為第5圖所示之第一較佳實施例的絕緣閘雙極性電晶體(IGBT)裝置的一等效電路模型。如第7圖所示，該等效電路包含有一陰極、一陽極、一包含一第一閘極的第一MOSFET 20b、一包含一第二閘極的 第二MOSFET 25a、一第一雙極性pnp電晶體30a、一第二雙極性pnp電晶體35a；其中，第一雙極性pnp電晶體30a係設置於第二雙極性pnp電晶體35a的集極與該陰極之間。第一MOSFET 20b包含有兩個串聯(in series)的N通道MOSFET，而且此兩個串聯的N通道MOSFET合併當作一個N通道增強型MOSFET(亦即第一MOSFET 20b)；而第二MOSFET 25a係為一P通道空乏型MOSFET。第一MOSFET 20b的閾值電壓係大於0，而且其亦大於第二MOSFET 25a的閾值電壓，但是其會小於加之於閘極的閘極電壓；而第二MOSFET 25a的閾值電壓係大於0，而且小於第一MOSFET 20b的閾值電壓。第一閘極係用以開啟(turn on)如第5圖所示之IGBT裝置，並於該IGBT裝置開啟後，繼續使其維持於開啟狀態(on-state)。第二閘極的主要功用係於，當關閉(turn off)IGBT裝置時，可以使位於n漂移區中的電洞繞過第一pnp雙極性電晶體30a，直接經由第二閘極的電洞通道移除，因此可以較快速地移除電洞。此外，第二閘極還有另一主要用途係為，當IGBT裝置處於關閉狀態(off-state)時，會有一段呈現電壓擱置狀態(blocking mode)的期間，在此期間當中，第二閘極能夠迫使第二雙極性pnp電晶體35a之集極的電壓箝位到陰極的電位。
請參考第8圖，第8圖為第6圖所示之第一較佳實施 例的絕緣閘雙極性電晶體(IGBT)裝置的一等效電路模型。如第8圖所示，該等效電路包含有一陰極、一陽極、一包含一第一閘極的第一MOSFET 20b、一包含一第二閘極的第二MOSFET 25a、一第一雙極性pnp電晶體30a、一第二雙極性pnp電晶體35a、以及一第三雙極性pnp電晶體40a。其中，第三雙極性pnp電晶體40a以正回饋(positive feedback)方式連接至第二雙極性pnp電晶體35a，以於IGBT裝置處於開啟狀態(on-state)的期間能形成一閘流體(thyristor)。另外，第一MOSFET20b包含有兩個串聯(in series)的N通道MOSFET，而且此兩個串聯的N通道MOSFET係合併當作一個N通道增強型MOSFET(亦即第一MOSFET 20b)；而第二MOSFET 25a係為一P通道空乏型MOSFET。第一MOSFET 20b的閾值電壓係大於0，而且其亦大於第二MOSFET 25a的閾值電壓，但是其會小於加之於閘極的閘極電壓；而第二MOSFET 25a的閾值電壓係大於0，而且小於第一MOSFET 20b的閾值電壓。第一閘極係用以開啟(turn on)如第6圖所示之IGBT裝置，並於該IGBT裝置開啟後，繼續使其維持於開啟狀態(on-state)。第二閘極的主要功用係於，當關閉(turn off)IGBT裝置時，可以使位於n漂移區中的電洞繞過第一pnp雙極性電晶體30a，直接經由第二閘極的電洞通道移除，因此可以較快速地移除電洞，並且擷取釋放第三雙極性pnp電晶體40a的基極中的電荷。此外，第二閘極的另一主要用途係為，當 IGBT裝置處於關閉狀態(off-state)時之電壓擱置的期間，迫使第二雙極性pnp電晶體35a之集極的電壓箝位至該陰極的電位。
上述對第7圖和第8圖係為描述當第一MOSFET20b開啟、第二MOSFET 25a關閉時的情形，也就是閘極電壓大於第一MOSFET 20b的閾值電壓的情形。請再同時參考第7圖和第8圖，以下將提供本發明之IGBT裝置在第一MOSFET 20b關閉、第二MOSFET 25a開啟的另一較佳實施例。如第7圖和第8圖所示，當所施加於第一閘極與第二閘極予一共通電壓(O伏特)時，或者是該閘極電壓大於O伏特且小於第二MOSFET的閾值電壓時，第一MOSFET 20b係被關閉，而第二MOSFET 25a係被開啟。在此種關閉狀態下，可允許電洞從p基極層，深P井，中流出(hole draining)，而且p基極層的電位係箝位至陰極的電位。
請回到第5圖和第6圖所示之本發明第一、第二較佳實施例之IGBT裝置，兩種IGBT裝置中皆具有一個利用深P井9、N井10以及p+陰極短路區8分別當作射極、基極以及集極的第一pnp雙極性電晶體30a。其中，第一pnp雙極性電晶體30a的增益(gain)可以利用改變第一pnp雙極性電晶體30a之基極層的厚度與摻雜(doping)、以及射極和基極接面的注入效率(injection efficiency)來作調整。
請參考第9圖，第9圖為本發明第四較佳實施例之IGBT裝置的剖面示意圖，其中為簡化說明，與第5圖所示之第一較佳實施例相同之元件將以相同的元件符號表示。如第9圖所示，與第5圖所示之IGBT裝置的差異處在於，第9圖所示之IGBT裝置1所具有的N井10僅包圍p+擴散區11b，而非如第5圖所示之亦同時包圍p+陰極短路區8和n+陰極區7。如此，在關閉狀態(off-state)的期間，深P井9就可以直接經由p+陰極短路區8而被箝位成陰極的電位。
請參考第10圖，第10圖為本發明第五較佳實施例之IGBT裝置的剖面示意圖，其中為簡化說明，與第5圖所示之第一較佳實施例相同之元件將以相同的元件符號表示。如第10圖所示，與第9圖所示之IGBT裝置的差異處在於，第10圖所示之IGBT裝置1中的p+陰極短路區8僅連接於n+陰極區7，而非如第9圖所示之p+陰極短路區8包圍著n+陰極區7。
請參考第11圖，第11圖為本發明第六較佳實施例之IGBT裝置的剖面示意圖，其中為簡化說明，與第6圖所示之第二較佳實施例相同之元件將以相同的元件符號表示。如第11圖所示，其與第6圖所示之IGBT裝置的差異處在 於，第11圖所示之IGBT裝置1中的淺的P井14僅環繞n+陰極區7，而非如第6圖所示之亦同時環繞著p+陰極短路區8。如此的結構設計，將有利於調整第二MOSFET，亦即空乏型p通道MOSFET的閾值電壓。
請參考第12圖，第12圖為本發明第七較佳實施例之IGBT裝置的剖面示意圖，其中為簡化說明，與第6圖所示之第二較佳實施例相同之元件將以相同的元件符號表示。如第12圖所示，其與第6圖所示之IGBT裝置的差異處在於，第12圖所示之IGBT裝置1僅包含一深P井9，而沒有如第6圖中所示之淺的P井14，此外N井10僅設置於p+陰極短路區8的外圍，而且陰極102係直接與深P井9連接。如此的結構設計能使其比第6圖所示之IGBT裝置，具有較簡易之製造流程。
請參考第13圖，第13圖為本發明第八較佳實施例之IGBT裝置的剖面示意圖，且其為第12圖所示之IGBT裝置的一變化結構，其中為簡化說明，與第12圖所示相同之元件將以相同的元件符號表示。如第13圖所示，其與第12圖所示之IGBT裝置的差異處在於，第13圖所示之IGBT裝置1另具有一淺的P井14，其係利用更高濃度劑量的摻質，摻雜於深P井9的頂部。
請參考第14圖，第14圖為本發明第九較佳實施例之IGBT裝置的剖面示意圖，且其為第13圖所示之IGBT裝置的一變化結構，其中為簡化說明，與第13圖所示相同之元件將以相同的元件符號表示。如第11圖所示，其與第13圖所示之IGBT裝置的差異處在於，第14圖所示之IGBT裝置1中，高度摻雜的P井14僅設置於n+陰極區7的外圍，而沒有如第13圖所示之與N井10接觸，亦沒有包圍N井10。
請參考第15圖，第15圖為本發明第十較佳實施例之IGBT裝置的剖面示意圖，且其為第6圖所示之IGBT裝置的一變化結構，其中為簡化說明，與第6圖所示相同之元件將以相同的元件符號表示。另外，該IGBT裝置的製作方法將於後續作詳細介紹。如第15圖所示，其與第6圖所示之IGBT裝置的差異處在於，第15圖所示之IGBT裝置1僅包含有一個閘極5c，而且預形成的P通道12和施予一適當之閘極電壓後所形成的N通道，將位於同一個閘極5c的兩側，而非如第6圖所示之P通道和N通道分別屬於兩個不同的閘極的情形。其中，N通道會形成於P井14、N井10、以及深P井9三者和閘極5c交界面。當施加於閘極的閘極電壓(gate voltage)大於0伏特，但是小於該預形成的p通道12的閾值電壓時(這種情形通常發生在IGBT裝置處於關閉狀態(off-state)或是IGBT裝置處於電壓瞬間轉變 (transient)的情形下)，則會開啟IGBT裝置中的P通道MOSFET，因此有利在關閉(turn off)IGBT裝置1的期間，將IGBT裝置1中的電洞移除。另外，當施加於閘極的閘極電壓大於N通道的閾值電壓時，則會開啟N通道MOSFET，因而開啟(turn on)了該IGBT裝置1，且此時P通道MOSFET係為關閉的狀態。
請參考第16圖和第17圖，其分別為本發明第十一、和第十二之較佳實施例的IGBT裝置的剖面示意圖；且其皆為第15圖所示之IGBT裝置的一變化結構，其中為簡化說明，與第15圖所示相同之元件將以相同的元件符號表示。其與第15圖所示之IGBT裝置的差異處在於，P井14和N井10係分別具有不相同的形狀。
請參考第18圖，第18圖為本發明包含第二較佳實施例之IGBT裝置的一功率元件(power device)俯視示意圖。其中為簡化說明，第18圖僅顯示出設置於深P井9和N井10上的三個IGBT單元(cell)。如第18圖所示，每一個IGBT單元係以一第一閘極5、一n+陰極區7、以及一p+陰極短路區8的指狀單元(finger cell)所表示。其中，n+陰極區7係作為增強型N通道MOSFET的源極，而p+陰極短路區8係作為空乏型P通道MOSFET的汲極，而且n+陰極區7和p+陰極短路區8係分別設置於具有多晶矽薄膜 32與閘極絕緣薄膜15之第一閘極5的兩側。
請參考第19圖，其為第18圖所示之功率元件的另一變化結構，其中為簡化說明，與第18圖所示相同之元件將以相同的元件符號表示。如第19圖所示，n+陰極區7係以非連續的方式設置於具有第一閘極5之溝渠的一側，而p+陰極短路區8則以連續的方式設置於具有第一閘極5之溝渠的另一側。其中，每一個不連續的n+陰極區7的寬度係以符號A表示，而每一個n+陰極區7之間的間隙係以符號B表示。每一個n+陰極區7的寬度A和彼此之間間距B的大小，將依不同元件於開啟IGBT裝置時，是以低飽和電流為主要訴求、或是以低壓降為主要訴求來作調整。因為，當寬度A越小、間距B越大時，則會在開啟IGBT裝置時，得到較低的飽和電流，但是卻會有較高的電阻(亦即較大的壓降)產生。
請參考第20圖，其為第19圖所示之功率元件的另一變化結構，其中為簡化說明，與第19圖所示相同之元件將以相同的元件符號表示。如第20圖之佈局(layout)所示，n+陰極區7和p+陰極短路區8係以非連續且彼此間隔排列(segment)的方式環繞於設置有第一閘極5之溝渠的兩側。其中，每一個不連續的n+陰極區7的寬度係以符號A表示，而每一個p+陰極短路區的寬度係以符號B表示。對於 寬度A、B大小的配置，將視不同功率元件對於低飽和電流或低壓降之需求的取捨，以及對於要較快速關閉元件或是要有較大安全操作區域(safe operating area, SOA)之需求的衡量來作調整。因為，當A越小、B越大時，該功率元件會具有較低的飽和電流、較快速的關閉能力、以及較大的安全操作區域，但是相對地卻會於供應一固定電流密度的開啟狀態下，具有較嚴重的壓降情形。
請參考第21A圖至第21G圖，其為依據本發明之較佳實施例以製作如第15圖至第17圖所示之IGBT結構的方法。
如第21A圖所示，首先，提供一半導體基底2，並於半導體基底2的背面(back surface)，高度摻雜一P型摻質的區域，以形成一p+基底層(p+ substrate layer)。舉例來說，將一高濃度的P型摻質，例如硼(boron)離子，導入半導體基底2的背面，即可形成一包含p+基底層的半導體基底。接著，利用擴散製程或是磊晶成長製程(epitaxial growth)，在半導體基底2的正面(front surface)(亦即相對於上述之形成有P型摻質區域之背面的另一面)，依序形成一n緩衝層3、一n漂移區4、一深P井9、一N井10。之後，利用離子植入、擴散製程或磊晶成長製程以及一光罩，選擇性地於部分的N井10中形成一P井14。
如第21B圖所示，利用非等向性蝕刻製程，蝕刻穿過P井14、N井10、深P井9、以及部分的n漂移區4，以形成一溝渠21。其中，非等向蝕刻製程可以為一反應性離子蝕刻(reactive ion etching; RIE)，並利用圖案化之氧化層或氮化層當作蝕刻遮罩(未顯示)，以蝕刻形成該溝渠21。
如第21C圖所示，利用一有角度的佈植(angle implantation)製程，於溝渠21被填滿之前，將P型摻質植入溝渠21一側之側壁上(如第21C圖中之箭頭所示)，以形成一預形成的電洞通道12。其中，電洞通道12係為包含有一p擴散層(p-diffusion layer)的p通道。進行該有角度的佈植製程時，並不需要另外設置一佈植遮罩，而且其僅需要將摻質以一固定的角度佈植，即可以使電洞通道12形成在溝渠21之預定的一側邊，而不會影響到之後於溝渠21的另一側邊即將形成的N通道。
如第21D圖所示，利用氧化製程或沉積製程，於溝渠21的表面上形成一閘極絕緣薄膜(gate insulating film)31，以覆蓋住預形成的電洞通道12。接著，於閘極絕緣薄膜31上形成一多晶矽薄膜32，且該多晶矽薄膜32會填滿溝渠21。之後，再利用一回蝕刻製程，以形成如第21E圖所示之閘極5c。
如第21F圖所示，利用擴散(diffusion)或離子植入(ion implantation)的方式，並配合適當遮罩的使用，以及熱處理趨入(drive in)製程，以形成一n+陰極區7和一p+陰極短路區8。其中，植入n+陰極區7的摻質可以為磷(phosphorus)離子或砷(arsenic)離子，植入p+陰極短路區8的摻質可以為硼離子，而趨入製程可逐次實施，或於所有離子植入製程完成後，一併實施。
如第21G圖所示，於閘極5c上覆蓋一絕緣氧化薄膜(insulating oxide film)15，以使閘極5c成為一電性絕緣的閘極電極。其中，絕緣氧化薄膜15係形成於p+半導體基底2的正面，而且其亦可依不同元件設計之需求，以於絕緣氧化薄膜15中形成接觸洞(未顯示)。最後，請回到第15圖，於p+半導體基底2的正面和背面分別形成一陰極接點102和一陽極接點101。其中陰極接點102係當作一射極(emitter)，而且其會與p+陰極短路區8和n+陰極區7接觸；另外，陽極101係當作一集極(collector)。
請參考第22圖，其為利用有限元素模擬(finite element simulation)，以得到如第1圖所示之習知的溝渠式IGBT結構與第6圖所示之本發明第二較佳實施例之IGBT結構之額外的電洞濃度之示意圖表，其中，兩種IGBT皆為1.2 千伏特(kilovolts; kV)的裝置，且兩者均處於75安培/平方公分(A/cm2 )之電流密度的”開啟狀態(on-state)”。此外，橫座標為陰極與陽極之間的距離，其單位為微米(micrometer; μm)，縱座標為載子密度(Carrier Density；單位：cm3 )，實線為本發明第二較佳實施例之IGBT裝置之載子濃度分佈情形，虛線為習知溝渠式IGBT裝置的分佈情形。如第22圖所示，本發明之IGBT裝置，因為有額外的電子注入n漂移區中，所以在n漂移區中，靠近陰極的一側會具有比習知IGBT裝置更高的載子濃度。如第8圖所揭示之等效電路，本發明之IGBT裝置係利用第一pnp雙極性電晶體30a，以抑止電洞的流失，亦即將電洞保留在靠近深P井9下端之n漂移區4中，因而能夠避免電洞流至陰極接點102。正因為如此，才能使陰極附近之n漂移區，具有較高之載子(電子、電洞)密度，也因此在供應一固定電流密度的開啟狀態下，達到降低壓降的功效。
根據前述之本發明的較佳實施例，本發明之IGBT裝置1的主要特徵在於，當IGBT裝置處於”開啟狀態(on-state)”的期間，其係利用第一pnp雙極性電晶體30a來部分阻擋或阻礙電洞的流失。而且，在IGBT裝置處於”開啟狀態(on-state)”的期間，第一pnp雙極性電晶體30a係以一低增益(gain)電晶體的形式存在於該IGBT裝置中。
此外本發明之IGBT裝置1的另一特徵在於，當IGBT裝置處於”關閉狀態(off-state)”的期間，或是在”關閉(turn off)”IGBT裝置的時候，第一pnp雙極性電晶體30a會被繞過(bypassed)。
本發明之各種實施例主要可應用於200至10,000伏特等級之電力電子裝置上，較普遍使用在約600至3,300伏特等級的裝置上。電流流量會隨著並聯使用之IGBT單元的數目、或並聯使用之IGBT裝置的數目不同而有不同，電流範圍可為1至10,000安培(ampere; A)，較普遍為10至800安培。以下將以第6圖為依據，具體說明一個1.2千伏特(kV)之裝置的尺寸大小和離子摻雜的程度。
請參考第6圖所揭示之貫穿型(punch-through)的裝置，p+基底層2係為一晶圓，其厚度約為300至500微米，且佈植有濃度約為每立方公分1018 至5×1018 個摻質的摻雜濃度；n緩衝區3的厚度約為5至15微米，摻雜濃度約為每立方公分1015 至5×1016 ;n漂移區4的厚度約為100至150微米，摻雜濃度約為每立方公分1013 至5×1014 。習知，n漂移區4被視為能在IGBT裝置處於擱置狀態(blocking mode)時，擱置(block)幾乎所有的高電壓；因此，以一個貫穿型的IGBT裝置而言，在1.2千伏特(kV)時，n漂移區4係為完全空乏載子的，所以n緩衝層3能夠阻擋 空乏區，使其不會延伸至P+基底層2。另外，第一閘極5和第二閘極6的溝渠深度皆約為4至8微米，且構成兩個閘極的閘極氧化層的厚度約為0.1微米。深P井9的深度為3至5微米，且其表面的摻雜濃度為每立方公分5×1016 和每立方公分5×1017 ; N井10的深度為2至4微米，且其表面的摻雜濃度為每立方公分8×1016 和每立方公分8×1017 ；淺的P井14的深度為1至3微米，且其表面的摻雜濃度為每立方公分1×1017 和每立方公分1×1018 ;n+陰極區7和p+陰極短路區8具有濃度約為每立方公分1×1019 至1×1021 的高劑量摻質，且其非常淺薄，一般來說厚薄不超過1微米。至於預形成的電洞通道12，其又更加淺薄，一般的厚度不超過0.2微米，另外其平均摻雜濃度約為每立方公分5×1015 至5×1016 。構成第一、二閘極5、6的多晶矽層分別皆具有高度摻雜的P型摻質或N型摻質，且其摻雜濃度分別皆為每立方公分1×1019 至1×1021 。另外，每個單元的單元距(cell pitch)會隨著微影蝕刻製程、或技術極限、或元件特性的不同而有所變化，一般約為4至15微米。N通道MOSFET的閾值電壓約為4至8伏特，當施加的閘極電壓小於N通道MOSFET的閾值電壓時，則此N通道MOSFET和IGBT裝置皆為關閉的。施加於閘極和陰極之間的導通狀態電壓(on-state voltage)，亦即閘極電壓，必須大於N通道MOSFET的閾值電壓，一般約為10至15伏特。空乏型P通道MOSFET的閾值電壓係大於O伏特，一般約 為1至4伏特，較佳的數值為小於N通道MOSFET的閾值電壓；當施加的閘極電壓小於空乏型P通道MOSFET的閾值電壓時，則空乏型P通道MOSFET是開啟的，因此可以使電洞經由預形成的電洞通道12，從n漂移區4和深P井9中流出。所以空乏型P通道MOSFET的設置，可以協助關閉IGBT裝置，使其在當閘極電壓下降至低於空乏型P通道MOSFET的閾值電壓的時候，快速地將位於n漂移區4和深P井9中過多的電洞移除。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1a‧‧‧p+射極層
5c‧‧‧閘極
2a‧‧‧n緩衝層
6‧‧‧第二閘極
3a‧‧‧高電阻n基極層
7‧‧‧n+陰極區
4a‧‧‧第一p基極層
8‧‧‧p+陰極短路區
4b‧‧‧第二p基極層
9‧‧‧深P井
15a‧‧‧n射極層
10‧‧‧N井
7a‧‧‧陽極
11a‧‧‧p+層
8a‧‧‧陰極
11b‧‧‧p+擴散區
9a‧‧‧閘極絕緣層
12‧‧‧預形成的電洞通道
10a‧‧‧第一閘極
13‧‧‧金屬插塞
11c‧‧‧第二閘極
14‧‧‧P井
12a‧‧‧p+源極層
15‧‧‧絕緣氧化薄膜
19a‧‧‧陰極射極19a
20b‧‧‧ 第一金氧半導體場效電晶體
20a‧‧‧溝渠結構
21‧‧‧溝渠
21a‧‧‧溝渠
25a‧‧‧ 第二金氧半導體場效電晶體
22a‧‧‧絕緣薄膜
30a‧‧‧第一雙極性pnp電晶體
23a‧‧‧多晶矽層
31‧‧‧閘極絕緣薄膜
27a‧‧‧高濃度p+層
32‧‧‧多晶矽薄膜
66a‧‧‧P+層
35a‧‧‧第二雙極性pnp電晶體
1‧‧‧絕緣閘雙極性電晶體裝置
40a‧‧‧第三雙極性pnp電晶體
2‧‧‧半導體基底
50a‧‧‧通道
3‧‧‧n緩衝層
101‧‧‧陽極接點
4‧‧‧n漂移區
102‧‧‧陰極接點
5‧‧‧第一閘極
第1圖為習知一溝渠式IGBT之一單元(cell)的剖面示意圖。
第2圖為第1圖所示之溝渠式IGBT的簡易等效電路模型。
第3圖為習之一具有雙閘極的IGBT之示意圖。
第4圖為第1圖所示之溝渠式IGBT的簡易等效電路模型。
第5圖為本發明第一較佳實施例之IGBT裝置的剖面示意圖。
第6圖為本發明第二較佳實施例之IGBT裝置的剖面示意圖。
第7圖為本發明第一較佳實施例之IGBT裝置的簡易等效 電路模型。
第8圖為本發明第二較佳實施例之IGBT裝置的簡易等效電路模型。
第9圖為本發明第四較佳實施例之IGBT裝置的剖面示意圖。
第10圖為本發明第五較佳實施例之IGBT裝置的剖面示意圖。
第11圖為本發明第六較佳實施例之IGBT裝置的剖面示意圖。
第12圖為本發明第七較佳實施例之IGBT裝置的剖面示意圖。
第13圖為本發明第八較佳實施例之IGBT裝置的剖面示意圖。
第14圖為本發明第九較佳實施例之IGBT裝置的剖面示意圖。
第15圖為本發明第十較佳實施例之IGBT裝置的剖面示意圖。
第16圖為本發明第十一較佳實施例之IGBT裝置的剖面示意圖。
第17圖為本發明第十二較佳實施例之IGBT裝置的剖面示意圖。
第18圖為本發明包含第二較佳實施例之IGBT裝置的一功率元件之俯視示意圖。
第19圖為本發明包含另一較佳實施例之IGBT裝置的一功率元件之俯視示意圖。
第20圖為本發明包含又一較佳實施例之IGBT裝置的一功率元件之俯視示意圖。
第21A圖至第21G圖為依據本發明之較佳實施例以製作第15圖至第17圖所示之IGBT結構的方法。
第22圖為習知的溝渠式IGBT結構(第1圖所示)與本發明第二較佳實施例之IGBT結構(第6圖所示)，在開啟狀態下，額外的電洞濃度之示意圖表。
1‧‧‧絕緣閘雙極性電晶體裝置
2‧‧‧半導體基底
3‧‧‧n緩衝層
4‧‧‧n漂移區
5c‧‧‧閘極
7‧‧‧n+陰極區
8‧‧‧p+陰極短路區
9‧‧‧深P井
10‧‧‧N井
14‧‧‧P井
12‧‧‧預形成的電洞通道
15‧‧‧絕緣氧化薄膜
31‧‧‧閘極絕緣薄膜
32‧‧‧多晶矽薄膜
101‧‧‧陽極接點
102‧‧‧陰極接點

Claims (9)

  1. 一種絕緣閘雙極性電晶體(Insulated gate bipolar transistor；IGBT)裝置，該IGBT裝置包含有：一p+基底；一陰極接點(cathode terminal)；一陽極接點(anode terminal)；一p+陰極短路區(p+ cathode short region)；一n+陰極區(n+ cathode region)；一N井(n well)；一深P井(deep p well)；一n漂移區(n-drift region)；一第一閘極(first gate)；一第二閘極(second gate)；一p+擴散區(p+ diffusion region)；一p+層(p+ layer)；一金屬插塞(metal layer)；以及一預形成的電洞通道(hole channel)，位於該第二閘極下方的該n井的一表面上，包含具有該p+陰極短路區之一P通道空乏型金氧半導體場效電晶體、該p+擴散區以及該N井，其中該第一閘極係為一溝渠式閘極，且為一N通道金氧半導體場效應電晶體(Metal-Oxide Semiconductor Field Effect Transistor；MOSFET)的一部分，而該第二閘極係為一相鄰於陰極接點的平面式閘極，且為該P通道空乏型金 氧半導體場效應電晶體的一部份；而且該第一閘極和該第二閘極彼此電位相連，並且參考該陰極接點的電位。
  2. 如申請專利範圍第1項所述之IGBT裝置，另包含有一n緩衝層(n buffer layer)，位於具有該p+基底和該n-漂移區域之間。
  3. 如申請專利範圍第1項所述之IGBT裝置，當提供一共通電壓(0伏特)予該第一閘極和該第二閘極時，或小於該P通道金氧半導體場效應電晶體的閾值電壓但大於0伏特的電壓時，則該N通道金氧半導體場效應電晶體關閉，且該P通道金氧半導體場效應電晶體開啟；因此，在關閉該IGBT裝置的過程中，電洞由該深P井流出，且該深P井的電位箝位於該陰極接點的電位。
  4. 如申請專利範圍第1項所述之IGBT裝置，另包含有由該深P井、該n井、以及該p+陰極短路區域所構成的一第一雙極性pnp電晶體，且該深P井、該n井、以及該p+陰極短路區域係分別為該第一雙極性pnp電晶體的射極、基極、以及集極，其中該第一雙極性pnp電晶體的增益(gain)係經由調節該基極的厚度、調節對該基極的摻雜、以及調節該深P井對該N井接面的注入效率(injection efficiency)而有不同。
  5. 如申請專利範圍第4項所述之IGBT裝置，其中該第一雙極性pnp電晶體的低增益，係利用增加該對N井的佈植和增加該N井的寬度，以減低該基極的傳導因子(transport factor)的方式達成。
  6. 如申請專利範圍第4項所述之IGBT裝置，其中該第一雙極性pnp電晶體的低增益，係利用減少對該深P井的佈植，以降低注入效率(injection efficiency)的方式達成。
  7. 如申請專利範圍第4項所述之IGBT裝置，其中當關閉(turn off)該IGBT裝置時或當該IGBT裝置處於關閉狀態(off-state)的期間，電洞會經由與該第一雙極性pnp電晶體並聯設置之該預形成的電洞通道中流出。
  8. 如申請專利範圍第4項所述之IGBT裝置，其中當該IGBT裝置處於開啟狀態(on-state)的時候，開啟的該第一雙極性pnp電晶體會抑制電洞電流，且該第一雙極性pnp電晶體係設置於該n漂移區的上端。
  9. 如申請專利範圍第1項所述之IGBT裝置，其中該深P井係經由該預形成的電洞通道和該p+陰極短路區，連接至接地電位(ground potential)。
TW097115699A 2007-07-05 2008-04-29 具有雙閘極之絕緣閘雙極性電晶體 TWI383497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94799207P 2007-07-05 2007-07-05

Publications (2)

Publication Number Publication Date
TW200903801A TW200903801A (en) 2009-01-16
TWI383497B true TWI383497B (zh) 2013-01-21

Family

ID=40220750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115699A TWI383497B (zh) 2007-07-05 2008-04-29 具有雙閘極之絕緣閘雙極性電晶體

Country Status (2)

Country Link
US (1) US7968940B2 (zh)
TW (1) TWI383497B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943959B2 (en) * 2007-08-28 2011-05-17 Littelfuse, Inc. Low capacitance semiconductor device
US7638816B2 (en) * 2007-08-28 2009-12-29 Littelfuse, Inc. Epitaxial surge protection device
US8067797B2 (en) * 2007-10-17 2011-11-29 International Rectifier Corporation Variable threshold trench IGBT with offset emitter contacts
US9882049B2 (en) * 2014-10-06 2018-01-30 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
JP2013510449A (ja) * 2009-11-10 2013-03-21 アーベーベー・テヒノロギー・アーゲー パンチスルー半導体装置及びそれを製造するための方法
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
EP2550677B1 (en) * 2010-03-23 2014-06-18 ABB Technology AG Power semiconductor device
JP2011253883A (ja) * 2010-06-01 2011-12-15 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US8492226B2 (en) 2011-09-21 2013-07-23 Globalfoundries Singapore Pte. Ltd. Trench transistor
US9054133B2 (en) 2011-09-21 2015-06-09 Globalfoundries Singapore Pte. Ltd. High voltage trench transistor
TWI470802B (zh) 2011-12-21 2015-01-21 Ind Tech Res Inst 溝槽式金氧半導體電晶體元件及其製造方法
CN103258847B (zh) * 2013-05-09 2015-06-17 电子科技大学 一种双面场截止带埋层的rb-igbt器件
DE102013009985B4 (de) 2013-06-14 2019-06-13 X-Fab Semiconductor Foundries Ag IGBT-Leistungstransistor, herstellbar in einer grabenisolierten SOI-Technologie und Verfahren zu seiner Herstellung
CN104347396B (zh) * 2013-07-23 2018-04-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
CN104347397B (zh) * 2013-07-23 2018-02-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
GB201313126D0 (en) * 2013-07-23 2013-09-04 Eco Semiconductors Ltd MOS-Bipolar Device
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
CN105047700B (zh) * 2015-06-29 2017-11-21 四川广义微电子股份有限公司 一种轻穿通igbt器件的制备方法
CN105226089B (zh) * 2015-10-29 2019-05-07 株洲南车时代电气股份有限公司 一种igbt芯片及其制作方法
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
CN108615707B (zh) * 2018-02-13 2020-08-28 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法
CN108598160B (zh) * 2018-02-13 2020-01-07 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片
US10797131B2 (en) * 2018-04-05 2020-10-06 Pakal Technologies, Inc. Enhancements to cell layout and fabrication techniques for MOS-gated devices
CN109087946B (zh) * 2018-08-27 2021-03-16 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109585541B (zh) * 2018-12-27 2024-03-26 西安中车永电电气有限公司 一种埋沟式SiC IGBT常关器件及其制备方法
CN111403476B (zh) * 2019-01-02 2023-08-29 株洲中车时代半导体有限公司 沟槽栅mos功率器件及其栅极制作方法
CN110459596B (zh) * 2019-08-29 2023-02-07 电子科技大学 一种横向绝缘栅双极晶体管及其制备方法
CN110504313B (zh) * 2019-08-29 2023-02-03 电子科技大学 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110459597B (zh) * 2019-08-30 2023-02-07 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110504314B (zh) * 2019-08-30 2023-03-03 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110896098B (zh) * 2019-11-15 2021-07-27 华中科技大学 一种基于碳化硅基的反向开关晶体管及其制备方法
CN113497113A (zh) * 2020-04-01 2021-10-12 成都蓉矽半导体有限公司 具有超低导通电压的新型绝缘栅双极晶体管
CN111933687B (zh) * 2020-07-07 2023-04-18 电子科技大学 具有高安全工作区的横向功率器件
GB2606383A (en) * 2021-05-06 2022-11-09 Eco Semiconductors Ltd A semiconductor device
CN113270492A (zh) * 2021-05-13 2021-08-17 重庆邮电大学 一种沟槽型GaN绝缘栅双极型晶体管
CN114709260B (zh) * 2022-04-26 2023-08-15 强华时代(成都)科技有限公司 一种混合型载流子控制器件
WO2023241794A1 (en) * 2022-06-15 2023-12-21 Hitachi Energy Ltd Vertical igbt with complementary channel for hole extraction
CN115566060B (zh) * 2022-11-10 2023-06-13 上海功成半导体科技有限公司 Igbt器件及其制备方法
CN116190378B (zh) * 2023-03-24 2023-12-15 图灵芯半导体(成都)有限公司 一种可同时控制第一和第二导电类型载流子的器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236069B1 (en) * 1990-09-17 2001-05-22 Kabushiki Kaisha Toshiba Insulated-gate thyristor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
KR100194668B1 (ko) * 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236069B1 (en) * 1990-09-17 2001-05-22 Kabushiki Kaisha Toshiba Insulated-gate thyristor

Also Published As

Publication number Publication date
US7968940B2 (en) 2011-06-28
TW200903801A (en) 2009-01-16
US20090008674A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
TWI383497B (zh) 具有雙閘極之絕緣閘雙極性電晶體
US9023692B2 (en) Semiconductor device and semiconductor device manufacturing method
EP2497116B1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
USRE47072E1 (en) Insulated gate turn-off device with turn-off transistor
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
CN101375402B (zh) 横向soi半导体器件及其制造方法
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
JPH0758332A (ja) 半導体装置
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
SE513284C3 (sv) Halvledarkomponent med linjär ström-till-spänningskarakteristik
US10886371B2 (en) Silicon carbide semiconductor device
JP7246983B2 (ja) 半導体装置
JPH09186323A (ja) 電力用絶縁ゲートバイポーラトランジスタ
JP2003338624A (ja) 半導体装置
JP2008153620A (ja) 半導体装置
JP2000243756A (ja) 水平バイポーラ型電界効果トランジスタ及びその製造方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
US11114552B2 (en) Insulated gate turn-off device with designated breakdown areas between gate trenches
JPH0888357A (ja) 横型ｉｇｂｔ
US20240088226A1 (en) Insulated gate turn-off device with short channel pmos transistor
US11824092B2 (en) Insulated trench gates with dopants implanted through gate oxide
KR102251761B1 (ko) 전력 반도체 소자
US11784247B2 (en) MOS(metal oxide silicon) controlled thyristor device
KR940011477B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees