CN116190378B - 一种可同时控制第一和第二导电类型载流子的器件 - Google Patents
一种可同时控制第一和第二导电类型载流子的器件 Download PDFInfo
- Publication number
- CN116190378B CN116190378B CN202310297730.1A CN202310297730A CN116190378B CN 116190378 B CN116190378 B CN 116190378B CN 202310297730 A CN202310297730 A CN 202310297730A CN 116190378 B CN116190378 B CN 116190378B
- Authority
- CN
- China
- Prior art keywords
- electrode
- region
- insulating material
- channel mos
- type channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000969 carrier Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011810 insulating material Substances 0.000 claims description 133
- 239000004065 semiconductor Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
本发明公开一种可同时控制第一和第二导电类型载流子的器件，包括基板，具有第一表面；主要工作单元，设置在第一表面上，且主要工作单元沿着第一方向嵌入设置在基板内，第一方向垂直于第一表面；第二类型沟道MOS结构，第二类型沟道MOS结构的数量为四个，且间隔对称分布主要工作单元的四周；第一类型沟道MOS结构，间隔设置在第二类型沟道MOS结构背离主要工作单元的一侧；且第一类型沟道MOS结构的数量为四个，间隔对称分布在第二类型沟道MOS结构的四周；其中，第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在基板内，并至少部分暴露在第一表面外;在开启时的导通压降小，抗电磁干扰能力强;在关断时能快速将器件内的过剩载流子抽走。
Description
技术领域
本发明涉及功率半导体技术领域，尤其涉及一种可同时控制第一和第二导电类型载流子的器件。
背景技术
常规的MCT（MOS-Controlled Thyristor，MOS控制晶闸管）是将MOSFET结构与晶闸管结构简单结合在一起，形成的复合型器件。由于MOS栅绝缘层的电阻非常高，使得器件输入功率非常小，栅极驱动电路简单，开关速度变快。而晶闸管器件具有极低的导通压降和较强的高电流负载能力。因此，将MOS管与晶闸管结合在一起的MCT器件，有效改善常规晶闸管的可控性问题，且电流负载能力增大。
但是这样的简单组合，使得器件关断时的损耗很大。为了降低关断损耗，提升器件性能，阳极短路型MCT(AS-MCT)和阴极短路型MCT(CS-MCT)器件被提出，AS-MCT的结构底部由交替的P+掺杂和N+掺杂区域组成器件的阳极，这样形成的结构与PNP管基区短接，关断时，器件中存在的过剩载流子可以直接通过底部的N+掺杂区域进入阳极，而不需要经过阳极的P+掺杂区域，这使得器件的关断速度加快，缩短了关断时间。CS-MCT结构则是在器件的阴极区域增加了P+型掺杂，使得器件的阴极与NPN管的基区短接，形成载流子沟道，关断时为空穴的抽走提供通道，且抑制NPN管的增益，破坏晶闸管的正反馈机制，这样的短路型结构具有常关断的功能，大大简化了栅极驱动电路，减少了器件关断时间。后续随着IGBT器件的发展，且由于MCT器件的主体结构与IGBT器件结构相似，因此MCT器件与IGBT器件之间相互借鉴，已成为当前优化MCT器件的重要手段之一。目前研究比较热门的RC-IGBT器件、CIGBT器件，就是将晶闸管与IGBT结合在一起，利用各自的优异特性，更好的控制开关过程，这样的新器件导通压降小，且关断时的过剩载流子也能快速流向阴极区域，加快关断速度，降低关断损耗。 由于栅控晶闸管器件在电能转换中起着至关重要的作用，但是在转换电能的过程中，栅控晶闸管本身也会消耗掉一部分能量，产生能量损耗，同时，器件本身关断时的速度太慢，拖尾电流太长，会降低整个***的工作效率。另一方面，在电能转换***中，不可避免的会使用到电容或电感元件，这使得***中的寄生效应增多，***工作稳定性无法得到保障。因此，为了解决上述问题，通过对常规结构进行优化，解决关断损耗大，抗电磁干扰能力弱的问题对于人们实际生活生产有着重要的意义。
发明内容
本申请旨在提供一种可同时控制第一和第二导电类型载流子的器件，解决了现有晶闸管导通压降与关断损耗折衷关系差、抗电磁干扰能力弱、实用性差的问题。
第一方面，本申请提供一种可同时控制第一和第二导电类型载流子的器件，包括
基板，具有第一表面；
主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；
第二类型沟道MOS结构，所述第二类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；
第一类型沟道MOS结构，间隔设置在所述第二类型沟道MOS结构背离所述主要工作单元的一侧；且所述第一类型沟道MOS结构的数量为四个，间隔对称分布在所述第二类型沟道MOS结构的四周；
其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外；
所述第二类型沟道MOS结构包括第二电极、第三电极、第五绝缘材料、第三电极重掺杂欧姆接触区、第一耗尽区域以及第二导电类型半导体；
所述第二电极设置于所述第五绝缘材料内，所述第三电极设置在所述第五绝缘材料和第一绝缘材料间，所述第三电极重掺杂欧姆接触区设置在所述第三电极下端，所述第一耗尽区域设置在所述第三电极重掺杂欧姆接触区下端，所述第二导电类型半导体设置在所述第一耗尽区域和第五绝缘材料下端，所述晶闸管区与所述第二导电类型半导体相邻；
所述主要工作单元还包括晶闸管区，所述晶闸管区包括第一晶体管发射区、第一晶体管基区、第一晶体管集电极区、缓冲区、阳极发射区以及第七电极；
所述第一晶体管发射区设置于所述第五电极基区下端，所述第一晶体管基区设置于所述第一晶体管发射区和第一绝缘材料下端；所述第一晶体管集电极区设置于所述第一晶体管基区、第二导电类型半导体和第一导电类型半导体下端，所述缓冲区和阳极发射区依次设置在所述第一晶体管集电极区下端，所述第七电极设置于所述阳极发射区下端，所述第一晶体管基区与所述第二导电类型半导体相邻；
所述第一晶体管基区和所述第二导电类型半导体具有不同的掺杂浓度。
在本申请的部分实施例中，所述主要工作单元包括栅控区，所述栅控区包括第四电极、第一绝缘材料、第五电极、第五电极重掺杂欧姆接触区以及第五电极基区；
所述第四电极设置于所述第一绝缘材料内，所述第五电极基区设置于所述第五电极下端，所述第五电极重掺杂欧姆接触区设置于所述第五电极基区内，且位于所述第一绝缘材料的侧边。
在本申请的部分实施例中，所述第一绝缘材料、所述第四电极以及所述第五电极重掺杂欧姆接触区围合形成正方形结构，所述正方形结构将所述第五电极基区包围。
在本申请的部分实施例中，多个所述第二类型沟道MOS结构按所述第三电极重掺杂欧姆接触区和第一耗尽区域均与第五绝缘材料相接触连接的形式并列设置。
在本申请的部分实施例中，所述第一类型沟道MOS结构包括第五绝缘材料、第二电极、第一电极、第一电极重掺杂欧姆接触区、第一电极基区以及第一导电类型半导体;
所述第二电极设置于所述第五绝缘材料内，所述第一电极基区设置于所述第一电极下端，所述第一电极重掺杂欧姆接触区设置于所述第一电极基区内，且位于所述第五绝缘材料的侧边，所述第一导电类型半导体设置于第一电极基区下端，且位于所述第五绝缘材料的侧边。
在本申请的部分实施例中，所述基板还包括沿着第一方向设置的第一电极基区、第一导电类型半导体、第一晶体管集电极区、缓冲区、阳极发射区、第七电极。
本申请所提供的一种可同时控制第一和第二导电类型载流子的器件，包括基板，具有第一表面；主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；第一类型沟道MOS结构，所述第一类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；第二类型沟道MOS结构，间隔设置在所述第一类型沟道MOS结构背离所述主要工作单元的一侧；且所述第二类型沟道MOS结构的数量为四个，间隔对称分布在所述第一类型沟道MOS结构的四周；其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外;在开启时的导通压降小，抗电磁干扰能力强;在关断时能快速将器件内的过剩载流子抽走，解决了导通压降与关断损耗之间的矛盾关系，提高了器件在开启与关断时的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种可同时控制第一和第二导电类型载流子的器件结构示意图；
图2为图1沿虚线所切得立体结构图(横切立体结构图)；
图3为图1沿虚线所切得横截面结构图(横切截面图)；
图4为一种可同时控制第一和第二导电类型载流子的器件结构示意图；
图5为图4沿虚线所切得立体结构图(纵切立体结构图)；
图6为图4沿虚线所切得横截面结构图(纵切截面图)；
图7为含有两个耗尽型第二类型沟道MOS的可同时控制第一和第二导电类型载流子的器件；
图8为图7沿虚线所切得立体结构图；
图9为图7沿虚线所切得横截面结构图；
图10为含有三个个耗尽型第二类型沟道MOS的可同时控制第一和第二导电类型载流子的器件；
图11为图10沿虚线所切得立体结构图；
图12为图7沿虚线所切得横截面结构图；
其中，111-第一电极，121-第二电极，131-第三电极，141-第四电极，151-第五电极，161-第六电极，181-第八电极，101-第七电极，112-第九电极，211-第一绝缘材料，221-第二绝缘材料，231-第三绝缘材料，241-第四绝缘材料，201-第五绝缘材料，301-第五电极重掺杂欧姆接触区，311-第一导电类型半导体，321-第一晶体管发射区，331-第一晶体管集电极区，341-缓冲区，401-第五电极基区，411-第一电极基区，421-第三电极重掺杂欧姆接触区，431-第一耗尽区域，441-第一晶体管基区，451-第二导电类型半导体，461-阳极发射区。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，“多个”的含义包含两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认为，在不使用这些特定细节的情况下也可以实现本发明。在其它实施例中，不会对已知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理的最广范围相一致。
请参阅图1和图2，本实施例提供了一种可同时控制第一和第二导电类型载流子的器件，包括
基板，具有第一表面；
主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；
第二类型沟道MOS结构，所述第二类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；
第一类型沟道MOS结构，间隔设置在所述第二类型沟道MOS结构背离所述主要工作单元的一侧；且所述第一类型沟道MOS结构的数量为四个，间隔对称分布在所述第二类型沟道MOS结构的四周；
其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外。
所述第二类型沟道MOS结构包括第二电极、第三电极、第五绝缘材料、第三电极重掺杂欧姆接触区、第一耗尽区域以及第二导电类型半导体；
所述第二电极设置于所述第五绝缘材料内，所述第三电极设置在所述第五绝缘材料和第一绝缘材料间，所述第三电极重掺杂欧姆接触区设置在所述第三电极下端，所述第一耗尽区域设置在所述第三电极重掺杂欧姆接触区下端，所述第二导电类型半导体设置在所述第一耗尽区域和第五绝缘材料下端，所述晶闸管区与所述第二导电类型半导体相邻；
所述主要工作单元还包括晶闸管区，所述晶闸管区包括第一晶体管发射区、第一晶体管基区、第一晶体管集电极区、缓冲区、阳极发射区以及第七电极；
所述第一晶体管发射区设置于所述第五电极基区下端，所述第一晶体管基区设置于所述第一晶体管发射区和第一绝缘材料下端；所述第一晶体管集电极区设置于所述第一晶体管基区、第二导电类型半导体和第一导电类型半导体下端，所述缓冲区和阳极发射区依次设置在所述第一晶体管集电极区下端，所述第七电极设置于所述阳极发射区下端，所述第一晶体管基区与所述第二导电类型半导体相邻；
所述第一晶体管基区和所述第二导电类型半导体具有不同的掺杂浓度。
本申请在常规晶闸管器件的基础上，利用掺杂浓度和面积都不相同的两个第二导电类区域，另外在器件顶部两侧区域引入低掺杂的第二导电类区域，形成耗尽型第二类型沟道MOS结构，实现对第一导电类型载流子与第二导电类型载流子进行控制的目的。本申请在开启时的导通压降小，抗电磁干扰能力强，本申请在关断时，能快速将器件内的过剩载流子抽走，本申请有效的解决了导通压降与关断损耗之间的矛盾关系，提高了器件在开启与关断时的性能。
在本申请的部分实施例中，所述主要工作单元包括栅控区，所述栅控区包括第四电极141、第一绝缘材料211、第五电极151、第五电极重掺杂欧姆接触区301以及第五电极基区401；
所述第四电极141设置于所述第一绝缘材料211内，所述第五电极基区401设置于所述第五电极151下端，所述第五电极重掺杂欧姆接触区301设置于所述第五电极基区401内，且位于所述第一绝缘材料211的侧边。
在本申请的部分实施例中，所述第一绝缘材料211、所述第四电极141以及所述第五电极重掺杂欧姆接触区301围合形成正方形结构，所述正方形结构将所述第五电极基区401包围。
第五电极重掺杂欧姆接触区与电极一起形成第一类型沟道MOS管结构。在第四电极加正压时，迅速注入第一导电类型载流子进入器件中，使得器件能够快速开启；第四电极加负压时，停止注入第一导电类型载流子，使得器件进入关断状态，第一绝缘材料起到隔离作用，可以有效将栅控区与其他区域隔离开。同样的第一类型沟道MOS管结构在关于平面上下左右对称设置有四个，第四电极加正压时四个第一类型沟道MOS管同时注入电极进入器件中，增加了第一导电类型载流子注入数量，进一步加速器件的开启过程。
在本申请的部分实施例中，所述第二类型沟道MOS结构包括第二电极121、第三电极131、第五绝缘材料201、第三电极重掺杂欧姆接触区421、第一耗尽区域431以及第二导电类型半导体451；
所述第二电极121设置于所述第五绝缘材料201内，所述第三电极131设置在所述第五绝缘材料201和第一绝缘材料211间，所述第三电极重掺杂欧姆接触区421设置在所述第三电极131下端，所述第一耗尽区域431设置在所述第三电极重掺杂欧姆接触区421下端，所述第二导电类型半导体451设置在所述第一耗尽区域431和第五绝缘材料201下端，所述晶闸管区与所述第二导电类型半导体451相邻。
该区域形成耗尽型第二类型沟道MOS结构，开启过程中分走一部分第二导电类型载流子，降低器件的电导调制效应。关断时，形成载流子抽取通道，器件内部所有的过剩载流子都从该通道流走，加快载流子的抽取速度，降低关断损耗。同样的耗尽型第二类型沟道MOS结构关于平面上下左右对称设置有四个，关断时四个耗尽型第二类型沟道MOS进一步加快载流子的抽取速度，进一步降低关断损耗。
在本申请的部分实施例中，多个所述第二类型沟道MOS结构按所述第三电极重掺杂欧姆接触区421和第一耗尽区域431均与第五绝缘材料201相接触连接的形式并列设置。
第二导电类型半导体的面积增加，使得器件对载流子的控制作用增强，过剩载流子在关断时更快的从该区域进入到耗尽型第二类型沟道MOS通道中，降低电流拖尾效应，减小关断损耗。
在本申请的部分实施例中，所述第一类型沟道MOS结构包括第五绝缘材料201、第二电极121、第一电极111、第一电极重掺杂欧姆接触区351、第一电极基区411以及第一导电类型半导体311;
所述第二电极121设置于所述第五绝缘材料201内，所述第一电极基区411设置于所述第一电极111下端，所述第一电极重掺杂欧姆接触区351设置于所述第一电极基区411内，且位于所述第五绝缘材料201的侧边，所述第一导电类型半导体311设置于第一电极基区411下端，且位于所述第五绝缘材料201的侧边。
第一电极重掺杂欧姆接触区与第二电极一起形成第一类型沟道MOS管结构。开启时，第二电极加正电压，第一类型沟道MOS管注入第一导电类型载流子进入器件中，加速器件开启过程。同样的第一类型沟道MOS关于平面上下左右对称设置有四个，器件开启时四个第一类型沟道MOS同时注入第一导电类型载流子进入器件中，增加第一导电类型载流子注入数量，进一步加快器件开启过程。
在本申请的部分实施例中，所述主要工作单元还包括晶闸管区，所述晶闸管区包括第一晶体管发射区321、第一晶体管基区441、第一晶体管集电极区331、缓冲区341、阳极发射区461以及第七电极101；
所述第一晶体管发射区321设置于所述第五电极基区401下端，所述第一晶体管基区441设置于所述第一晶体管发射区321和第一绝缘材料211下端；所述第一晶体管集电极区331设置于所述第一晶体管基区441、第二导电类型半导体451和第一导电类型半导体311下端，所述缓冲区341和阳极发射区461依次设置在所述第一晶体管集电极区331下端，所述第七绝缘101设置于所述阳极发射区461下端，所述第一晶体管基区441与所述第二导电类型半导体451相邻。
第一晶体管基区的面积减小，使得器件中的第一导电类型载流子更趋于流向该区域，进一步加强对载流子的控制作用。
在本申请的部分实施例中，所述基板还包括沿着第一方向设置的第一电极基区411、第一导电类型半导体311、第一晶体管集电极区331、缓冲区341、阳极发射区461、第七电极101。
实施例1
本申请提供了一种可同时控制第一和第二导电类型载流子的器件，包括主要工作单元、四个耗尽型第二类型沟道MOS结构和四个第一类型沟道MOS结构；所述主要工作单元包括栅控区以及晶闸管区，所述栅控区、耗尽型第二类型沟道MOS区、第一类型沟道MOS区以及晶闸管区从上而下设置，各所述耗尽型第二类型沟道MOS结构、第一类型沟道MOS结构和栅控区以相邻的形式并列且对称设置。
本实施例中，所述栅控区包括第四电极141、第一绝缘材料211、第五电极151、第五电极重掺杂欧姆接触区301以及第五电极基区401；
所述第四电极141设置于所述第一绝缘材料211内，所述第五电极基区401设置于所述第五电极151下端，所述第五电极重掺杂欧姆接触区301设置于所述第五电极基区401内，且位于所述第一绝缘材料211的侧边。第一绝缘材料211、第四电极141以及第五电极重掺杂欧姆接触区301以正方形形状围成一个圈，将第五电极基区401包围，四个栅控区在平面上，上下左右都对称。本申请通过上述设计将形成四个第一类型沟道MOS管结构，在第四电极加正压后，形成的第一类型沟道MOS管将快速的注入大量的第一导电类型载流子载流子，促使器件开启。
本实施例中，各所述耗尽型第二类型沟道MOS区均包括第二电极121、第三电极131、第五绝缘材料201、第三电极重掺杂欧姆接触区421、第一耗尽区域431以及第二导电类型半导体451；各所述耗尽型第二类型沟道MOS区按所述第三电极重掺杂欧姆接触区421和第一耗尽区域431均与第五绝缘材料201相接触连接的形式并列设置；
所述第二电极121设置于所述第五绝缘材料201内，所述第三电极131设置在所述第五绝缘材料201和第一绝缘材料211间，所述第三电极重掺杂欧姆接触区421设置在所述第三电极131下端，所述第一耗尽区域431设置在所述第三电极重掺杂欧姆接触区421下端，所述第二导电类型半导体451设置在所述第一耗尽区域431和第五绝缘材料201下端，所述晶闸管区与所述第二导电类型半导体441相邻。各所述耗尽型第二类型沟道MOS设置在各个栅控区的侧边，即四个耗尽型第二类型沟道MOS在平面上也是成上下左右对称。本申请通过上述设计，在导通时，一部分第二导电类型载流子流入第二导电类型半导体中，然后经过第一耗尽区域431、第三极重掺杂欧姆接触区421最终达到第三电极131，对本申请结构中的第二导电类型载流子起到一个分流作用，减小本申请在导通时的电导调制效应，有效降低本申请的饱和电流以及提高安全工作区。在关断时，所有的第二导电类型载流子通过第二导电类型半导体，全部进入第一耗尽区域431、第三电极重掺杂欧姆接触区421最终达到第三电极131，加快过剩载流子的抽取速度，降低关断损耗。
本实施例中，各所述第一类型沟道MOS区域包括第五绝缘材料201、第二电极121、第一电极111、第一电极重掺杂欧姆接触区351、第一电极基区411以及第一导电类型半导体311;
所述第二电极121设置于所述第五绝缘材料201内，所述第一电极基区411设置于所述第一电极111下端，所述第一电极重掺杂欧姆接触区351设置于所述第一电极基区411内，且位于所述第五绝缘材料201的侧边，所述第一导电类型半导体311设置于第一电极基区411下端，且位于所述第五绝缘材料201的侧边。各所述第一类型沟道MOS区设置在各所述耗尽型第二类型沟道MOS的侧边，各所述耗尽型第二类型沟道MOS在平面上的上下左右都对称，所以各所述第一类型沟道MOS在平面上的上下左右都对称。本申请通过上述设计将形成四个第一类型沟道MOS管结构，在第二电极加电压后，形成的四个第一类型沟道MOS管将快速注入大量的第一导电类型载流子载流子，进一步促使器件开启。
本实施例中，所述晶闸管区包括第一晶体管发射区321、第一晶体管基区441、第一晶体管集电极区331、缓冲区341、阳极发射区461以及第七电极101；
所述第一晶体管发射区321设置于所述第五电极基区401下端，所述第一晶体管基区441设置于所述第一晶体管发射区321和第一绝缘材料211下端；所述第一晶体管集电极区331设置于所述第一晶体管基区441、第二导电类型半导体451以及第一导电类型半导体311下端，所述缓冲区341和阳极发射区461依次设置在所述第一晶体管集电极区331下端，所述第七电极101设置于所述阳极发射区461下端，所述第一晶体管基区441与所述第二导电类型半导体451相邻。本申请中第一晶体管发射区321、第一晶体管基区441、第一晶体管集电极区331、缓冲区341和阳极发射区461形成晶闸管结构。在有栅极驱动电流后，晶闸管结构相互耦合，形成正反馈，本申请结构迅速由阻断状态进入导通状态，导通压降较低。
本实施例中，所述第一绝缘材料211和第五绝缘材料201横截面均为矩形，所述第一绝缘材料211以及第五绝缘材料201的横截面面积相同，第一绝缘材料左边部分211、第五绝缘材料201与第一绝缘材料右边部份211、第三绝缘材料231沿垂直方向轴对称，第一绝缘材料左边部分211、第一绝缘材料右边部分211、第五绝缘材料以及第三绝缘材料的横截面面积均相同。如图6所示，在纵向切面中第一绝缘材料221和第二绝缘材料211横截面均为矩形，所述第一绝缘材料211和第二绝缘材料221横截面积相同，第一绝缘材料211左边部分、第二绝缘材料221与第一绝缘材料211右边部分、第四绝缘材料241沿垂直方向轴对称，第一绝缘材料左边部分211、第一绝缘材料右边部分211、第二绝缘材料221以及第四绝缘材料241横截面积均相同。
本实施例中，所述第一绝缘材料211和第五绝缘材料201、第二绝缘材料221第三绝缘材料231以及第四绝缘材料241均为二氧化硅；所述第五电极重掺杂欧姆接触区301、第一晶体管发射区321、第一电极中掺杂欧姆接触区351、第一导电类型半导体311、第一晶体管集电极区331以及缓冲区341均为第一导电类型掺杂的硅；所述第五电极基区401、第三电极重掺杂欧姆接触区421、第一耗尽区域431、第二导电类型半导体451、第一电极基区411、第一晶体管基区441以及阳极发射区461均为第二导电类掺杂的硅。
本实施例中，所述第五电极基区401的长度与所述第一晶体管发射区321的长度相同；所述第三电极重掺杂欧姆接触区421的长度与第一耗尽区域431的长度相同；所述第一晶体管集电极区331的长度分别与缓冲区341以及阳极发射区461的长度相同；所述第五绝缘材料201的长度分别与第一绝缘材料211长度相同，第一绝缘材料211左侧与第一绝缘材料211右侧对称，第五绝缘材料201与第三绝缘材料231对称，上述四个绝缘材料长度均相同；所述第五电极基区401的厚度分别与第三电极重掺杂欧姆接触区421以及第一电极基区411的厚度相同；所述第一晶体管发射区321的厚度分别与第一耗尽区域431以及第一导电类型半导体311的厚度相同；所述第一晶体管基区441的厚度与第二导电类型半导体451的厚度相同；所述第一绝缘材料211的厚度与第五绝缘材料201的厚度相同，第一绝缘材料211左侧与第一绝缘材料211右侧对称，第五绝缘材料201与第三绝缘材料231对称，上述四个绝缘材料长度厚度均相同。本申请通过上述设计使得第二类型沟道MOS区域能够全部耗尽，形成过剩载流子抽取通道；第一导电类型载流子和第二导电类型载流子注入本申请结构中后能快速通过，最终到达电极。
本实施例中，本申请中第一导电类型半导体311设置在第一晶体管集电极区331，第一导电类型半导体311直接与第一晶体管集电极区331直接接触，这使得第一电极基区411、第一电极重掺杂欧姆接触区351、第一导电类型半导体311以及第二电极121形成的第一类型沟道MOS管结构，导通过程中可以快速注入第一导电类型载流子载流子，加快本申请结构的开启速度。
本实施例中，本申请中第五绝缘材料201、第一绝缘材料211、第二绝缘材料221、第四绝缘材料241以及第三绝缘材料231掺杂的二氧化硅形成氧化层结构，将绝缘材料内的金属电极与掺杂区域给隔离开；第五电极重掺杂欧姆接触区301、第一电极重掺杂欧姆接触区351、第一晶体管集电极区331以及缓冲区341为第一导电类型掺杂，在导通时可以注入第一导电类型载流子；第五电极基区401为第二导电类掺杂的硅，在导通过程中形成反型层沟道；第一晶体管基区为第二导电类掺杂的硅，导通时第二导电类型载流子可以流入该区域；第一电极基区411为第二导电类掺杂的硅，在导通时形成反型层沟道；第三电极重掺杂欧姆接触区421、第一耗尽区域431、第二导电类型半导体451为第二导电类掺杂的硅，形成耗尽型第二类型沟道MOS结构，导通时一部分第二导电类型载流子从该处流过，降低电导调制效应，关断时所有的过剩载流子都从该区域流过，加快关断速度，减小拖尾电流和关断损耗。
本实施例中，第五电极基区401和第一晶体管发射区321的长度均为11微米；第三电极重掺杂欧姆接触区421、第一耗尽区域431的长度均为1微米；第一晶体管集电极区331、缓冲区341、阳极发射区461的长度均为21微米；第五电极基区401、第一电极基区411以及第三电极重掺杂欧姆接触区421的厚度均为1微米；第一晶体管发射区321、第一导电类型半导体311以及第一耗尽区域431的厚度均为3微米；第一晶体管基区441的厚度为1微米，长度为12微米；第二导电类型半导体461的厚度为1微米，长度为2微米；第一绝缘材料211左边部分、第一绝缘材料211右边部分、第三绝缘材料231、第四绝缘材料241以及第五绝缘材料201的厚度均为4.3微米，长度均为1微米；第一电极基区411以及第一导电类型半导体311的长度均为2微米；耗尽型第二类型沟道MOS区具体按照第三电极重掺杂欧姆接触区421、第一耗尽区域431都跟第五绝缘材料201相接触、连接在一起的形式设置；耗尽型第二类型沟道MOS区下端为第二导电类型半导体451；本实施例中导通压降减小，关断损耗也比较小。
本实施例中，本申请在常规的功率半导体器件的基础上，结合第一导电类型载流子与第二导电类型载流子的分流原理，引入掺杂浓度不同的第二导电类区域：第一晶体管基区441和第二导电类型半导体451。利用两个第二导电类区域掺杂浓度不同形成的浓度差，使得本申请能够实现载流子分流的功能。另外，在本申请结构栅控区侧变区域，引入低掺杂的第二导电类区域，形成耗尽型第二类型沟道MOS结构第三电极131、第二电极121、第一绝缘材料211、第三电极重掺杂欧姆接触区421、第一耗尽区域431以及第二导电类型半导体451构成一个耗尽型第二类型沟道MOS结构。本申请在导通时，导通压降小。在开启瞬态，由于第一导电类型载流子与第二导电类型载流子分流的作用，在栅电极附近积累的电荷量减少，因此，开启瞬态产生的过冲电流变小，抗电磁干扰能力变强，有效的保护了器件结构，使得器件能够安全工作。同时，关断时，本申请引入的耗尽型第二类型沟道MOS结构形成一条通道，能快速将器件内的过剩载流子抽走，有效解决了导通压降与关断损耗之间的矛盾关系，提高了器件在开启与关断时的性能。
实施例2
如图7、8、9所示，本申请提供了一种可同时控制第一和第二导电类型载流子的器件，包括两个主要工作单元、两个耗尽型第二类型沟道MOS结构和两个第一类型沟道MOS结构；所述主要工作单元包括栅控区以及晶闸管区，所述栅控区、耗尽型第二类型沟道MOS区、第一类型沟道MOS区以及晶闸管区从上而下设置，各所述耗尽型第二类型沟道MOS结构、第一类型沟道MOS结构和栅控区以相邻的形式并列且对称设置。
本实施例中，在原有的技术基础上主工作单元增加至2个，耗尽型第二类型沟道MOS结构减少至2个以及第一类型沟道MOS结构减少至2个；在结构上由原来的上下左右对称的正方形结构改进为沿着第五电极151左右对称的矩形结构。
请参阅图7至图9，其中公开了第七电极171、第九电极191、第十电极（对应图7中101），第三绝缘材料（对应图9中201）、第三电极重掺杂欧姆接触区303、第八电极中掺杂欧姆接触区（对应图7中311）、第一电极重掺杂欧姆接触区（对应图7中321）、第九电极重掺杂欧姆接触区（对应图8中331）、第一晶体管发射区（对应图8中341）、第二晶体管发射区351、第一导电类型半导体361、第一晶体管集电极区(第二晶体管集电极区)371、缓冲区381、第三电极基区（对应图8中401）、第八电极基区（对应图8中411）、第一电极基区(第四电极基区，第六电极基区，第九电极基区)（对应图8中421）、第二晶体管基极区（对应图8中451）、第二导电类型半导体（对应图8中461）、阳极发射极区471。
实施例3
如图10、11、12所示，本申请提供了一种可同时控制第一和第二导电类型载流子的器件，包括两个主要工作单元、三个耗尽型第二类型沟道MOS结构和两个第一类型沟道MOS结构；所述主要工作单元包括栅控区以及晶闸管区，所述栅控区、耗尽型第二类型沟道MOS区、第一类型沟道MOS区以及晶闸管区从上而下设置，各所述耗尽型第二类型沟道MOS结构、第一类型沟道MOS结构和栅控区以相邻的形式并列且对称设置。
本实施例中，在原有的技术基础上主工作单元增加至2个，耗尽型第二类型沟道MOS结构减少至3个以及第一类型沟道MOS结构减少至2个；在结构上由原来的上下左右对称的 正方形结构改进为沿着第七电极107左右对称的矩形结构。
请参阅图10至图12，其中公开了第一电极（对应图10中101）、第二电极102、第三电极103、第四电极104、第五电极105、第六电极106、第七电极107、第八电极108、第九电极109、第十电极110、第十一电极（对应图12中111）、第十二电极（对应图12中112）、第一绝缘材料（对应图12中201）、第二绝缘材料202、第三绝缘材料203、第四绝缘材料204、301-第六电极重掺杂欧姆接触区（对应图12中301）、第九电极重掺杂欧姆接触区302、第二电极重掺杂欧姆接触区（对应图12中303）、第十二电极重掺杂欧姆接触区304、第一晶体管发射区305、第二晶体管发射区306、第一导电类型半导体307、第一导电类型半导体308、第一晶体管集电极区(第二晶体管集电极区)309、缓冲区310、第六电极基区（对应图12中401）、第九电极基区402、第二电极基区403、第四电极基区404、第七电极基区405、第十电极基区406、第十二电极基区407、第四电极耗尽区408、第七电极耗尽区409、第十电极耗尽区410、第四电极第二导电类型半导体（对应图12中411）、第一晶体管基区412、第七电极第二导电类型半导体413、第二晶体管基区414、第十电极第二导电类型半导体415、阳极发射区416。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本申请作为参考，但与本申请内容不一致或产生冲突的申请历史文件除外，对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是，如果本申请附属材料中的描述、定义、和/或术语的使用与本申请内容有不一致或冲突的地方，以本申请的描述、定义和/或术语的使用为准。
以上对本申请实施例所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种可同时控制第一和第二导电类型载流子的器件，其特征在于，包括
基板，具有第一表面；
主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；
第二类型沟道MOS结构，所述第二类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；
第一类型沟道MOS结构，间隔设置在所述第二类型沟道MOS结构背离所述主要工作单元的一侧；且所述第一类型沟道MOS结构的数量为四个，间隔对称分布在所述第二类型沟道MOS结构的四周；
其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外；
所述第二类型沟道MOS结构包括第二电极(121)、第三电极(131)、第五绝缘材料(201)、第三电极重掺杂欧姆接触区(421)、第一耗尽区域(431)以及第二导电类型半导体(451)；
所述第二电极(121)设置于所述第五绝缘材料(201)内，所述第三电极(131)设置在所述第五绝缘材料(201)和第一绝缘材料(211)间，所述第三电极重掺杂欧姆接触区(421)设置在所述第三电极(131)下端，所述第一耗尽区域(431)设置在所述第三电极重掺杂欧姆接触区(421)下端，所述第二导电类型半导体(451)设置在所述第一耗尽区域(431)和第五绝缘材料(201)下端，晶闸管区与所述第二导电类型半导体(451)相邻；
所述主要工作单元还包括晶闸管区，所述晶闸管区包括第一晶体管发射区(321)、第一晶体管基区(441)、第一晶体管集电极区(331)、缓冲区(341)、阳极发射区(461)以及第七电极(101)；
所述第一晶体管发射区(321)设置于第五电极基区(401)下端，所述第一晶体管基区(441)设置于所述第一晶体管发射区(321)和第一绝缘材料(211)下端；所述第一晶体管集电极区(331)设置于所述第一晶体管基区(441)、第二导电类型半导体(451)和第一导电类型半导体(311)下端，所述缓冲区(341)和阳极发射区(461)依次设置在所述第一晶体管集电极区(331)下端，所述第七电极(101)设置于所述阳极发射区(461)下端，所述第一晶体管基区(441)与所述第二导电类型半导体(451)相邻；
所述第一晶体管基区(441)和所述第二导电类型半导体(451)具有不同的掺杂浓度。
2.根据权利要求1所述的可同时控制第一和第二导电类型载流子的器件，其特征在于，所述主要工作单元包括栅控区，所述栅控区包括第四电极(141)、第一绝缘材料(211)、第五电极(151)、第五电极重掺杂欧姆接触区(301)以及第五电极基区(401)；
所述第四电极(141)设置于所述第一绝缘材料(211)内，所述第五电极基区(401)设置于所述第五电极(151)下端，所述第五电极重掺杂欧姆接触区(301)设置于所述第五电极基区(401)内，且位于所述第一绝缘材料(211)的侧边。
3.根据权利要求2所述的可同时控制第一和第二导电类型载流子的器件，其特征在于，所述第一绝缘材料(211)、所述第四电极(141)以及所述第五电极重掺杂欧姆接触区(301)围合形成正方形结构，所述正方形结构将所述第五电极基区(401)包围。
4.根据权利要求1所述的可同时控制第一和第二导电类型载流子的器件，其特征在于，多个所述第二类型沟道MOS结构按所述第三电极重掺杂欧姆接触区(421)和第一耗尽区域(431)均与第五绝缘材料(201)相接触连接的形式并列设置。
5.根据权利要求1所述的可同时控制第一和第二导电类型载流子的器件，其特征在于，所述第一类型沟道MOS结构包括第五绝缘材料(201)、第二电极(121)、第一电极(111)、第一电极重掺杂欧姆接触区(351)、第一电极基区(411)以及第一导电类型半导体(311);
所述第二电极(121)设置于所述第五绝缘材料(201)内，所述第一电极基区(411)设置于所述第一电极(111)下端，所述第一电极重掺杂欧姆接触区(351)设置于所述第一电极基区(411)内，且位于所述第五绝缘材料(201)的侧边，所述第一导电类型半导体(311)设置于第一电极基区(411)下端，且位于所述第五绝缘材料(201)的侧边。
6.根据权利要求1所述的可同时控制第一和第二导电类型载流子的器件，其特征在于，所述基板还包括沿着第一方向设置的第一电极基区(411)、第一导电类型半导体(311)、第一晶体管集电极区(331）、缓冲区(341)、阳极发射区(461)、第七电极(101)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310297730.1A CN116190378B (zh) | 2023-03-24 | 2023-03-24 | 一种可同时控制第一和第二导电类型载流子的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310297730.1A CN116190378B (zh) | 2023-03-24 | 2023-03-24 | 一种可同时控制第一和第二导电类型载流子的器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116190378A CN116190378A (zh) | 2023-05-30 |
| CN116190378B true CN116190378B (zh) | 2023-12-15 |
Family
ID=86434645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310297730.1A Active CN116190378B (zh) | 2023-03-24 | 2023-03-24 | 一种可同时控制第一和第二导电类型载流子的器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116190378B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106796917A (zh) * | 2015-03-17 | 2017-05-31 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114709260A (zh) * | 2022-04-26 | 2022-07-05 | 强华时代(成都)科技有限公司 | 一种混合型载流子控制器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968940B2 (en) * | 2007-07-05 | 2011-06-28 | Anpec Electronics Corporation | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET |
-
2023
- 2023-03-24 CN CN202310297730.1A patent/CN116190378B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106796917A (zh) * | 2015-03-17 | 2017-05-31 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114709260A (zh) * | 2022-04-26 | 2022-07-05 | 强华时代(成都)科技有限公司 | 一种混合型载流子控制器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116190378A (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389901B (zh) | 一种载流子存储增强型超结igbt | |
| US11127829B2 (en) | Semiconductor device | |
| US9299818B2 (en) | Insulating gate-type bipolar transistor | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| EP2822038B1 (en) | Insulated gate bipolar transistor | |
| JPH03238871A (ja) | 半導体装置およびその製造方法 | |
| CN109728084B (zh) | 一种具有深槽电场屏蔽结构的平面栅igbt器件 | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| US5387805A (en) | Field controlled thyristor | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| JPH10178174A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| CN115621303A (zh) | 一种集成辅助耗尽栅的低功耗rc-igbt器件 | |
| US8907374B2 (en) | Insulated gate bipolar transistor | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| JP5017850B2 (ja) | 電力用半導体装置およびそれを用いた電力変換装置 | |
| CN114709260B (zh) | 一种混合型载流子控制器件 | |
| CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
| CN116190378B (zh) | 一种可同时控制第一和第二导电类型载流子的器件 | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| CN116110961A (zh) | 一种沟槽栅双极型晶体管及其制作工艺 | |
| CN112928155B (zh) | 一种浮空p柱的槽栅超结IGBT | |
| CN114300536A (zh) | 一种栅控快速离化晶体管及其对称结构 | |
| CN114566539A (zh) | 一种新型结构的igbt芯片及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |