CN115566060B - Igbt器件及其制备方法 - Google Patents

Igbt器件及其制备方法 Download PDF

Info

Publication number
CN115566060B
CN115566060B CN202211408017.1A CN202211408017A CN115566060B CN 115566060 B CN115566060 B CN 115566060B CN 202211408017 A CN202211408017 A CN 202211408017A CN 115566060 B CN115566060 B CN 115566060B
Authority
CN
China
Prior art keywords
igbt
electrode
gate
emitter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211408017.1A
Other languages
English (en)
Other versions
CN115566060A (zh
Inventor
侯晓伟
郭依腾
罗杰馨
柴展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongcheng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongcheng Semiconductor Technology Co Ltd filed Critical Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority to CN202211408017.1A priority Critical patent/CN115566060B/zh
Publication of CN115566060A publication Critical patent/CN115566060A/zh
Application granted granted Critical
Publication of CN115566060B publication Critical patent/CN115566060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT发射极、IGBT栅极和IGBT集电极；虚设栅极，设置于栅极和IGBT发射极之间；NMOS管，设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；NPN三极管，设置于虚设栅极和IGBT发射极之间，NPN三极管的集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过电感与IGBT发射极电连接。本发明通过在器件不同工作状态(导通状态和关断过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。

Description

IGBT器件及其制备方法
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种IGBT器件及其制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件。IGBT器件具有饱和压降低、电流密度大、驱动功率很小、开关速度快的优点，适用于耐压600V以上的电源管理***。
IGBT器件的损耗通常包括导通损耗与开关损耗，在器件设计时，通常需要在导通损耗与开关损耗之间要进行折中，为了优化器件的开关损耗，通常会使用虚设栅极的方式来降低了器件开关损耗，但虚设栅极的设置会增加IGBT器件的导通损耗。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种IGBT器件及其制备方法，用于解决现有技术中IGBT器件的导通损耗或/及开关损耗较大的问题。
为实现上述目的及其他相关目的，本发明提供一种IGBT器件，所述IGBT器件包括：衬底，所述衬底上形成有IGBT器件的IGBT发射极、IGBT栅极和IGBT集电极；虚设栅极，设置于所述栅极和所述IGBT发射极之间；NMOS管，所述NMOS管设置于所述衬底上，且设置于所述IGBT栅极和所述虚设栅极之间，所述NMOS管的源极和栅极与所述IGBT栅极电连接，漏极与所述虚设栅极电连接；NPN三极管，所述NPN三极管设置于所述衬底上，且设置于所述虚设栅极和所述IGBT发射极之间，所述NPN三极管的集电极与所述虚设栅极电连接，发射极与所述IGBT发射极电连接，基极通过电感与所述IGBT发射极电连接。
可选地，当所述IGBT器件导通时，所述IGBT栅极施加阈值电压，所述阈值电压同时施加于所述NMOS管的栅极以使所述NMOS管导通，从而使所述IGBT栅极与所述虚设栅极连接，虚设栅极下方形成沟道以降低所述IGBT器件的导通损耗。
可选地，当所述IGBT器件关断时，所述IGBT发射极的电流下降，所述NPN三极管与所述IGBT发射极之间的电感存在电压变化，从而使所述NPN三极管处于放大状态而导通，使得所述虚设栅极与所述IGBT发射极连接，从而降低所述IGBT器件的关断损耗。
可选地，所述NMOS管的阈值电压小于或等于所述IGBT栅极的阈值电压，且所述IGBT栅极的阈值电压与所述NMOS管的阈值电压只差小于或等于5V。
可选地，所述IGBT栅极和所述虚设栅极设置为环形，所述虚设栅极环绕于所述IGBT发射极***，所述IGBT栅极环绕于所述虚设栅极***。
可选地，所述衬底包括相对的第一面和第二面，所述IGBT发射极和IGBT栅极设置于所述衬底的第一面，所述IGBT集电极设置于所述衬底的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底中，并靠近所述IGBT集电极设置。
可选地，所述电感的电感值为10nH～20nH。
本发明还提供一种IGBT器件的制备方法，所述制备方法包括步骤：提供一衬底，于所述衬底上形成IGBT器件的IGBT发射极、IGBT栅极、IGBT集电极和虚设栅极，所述虚设栅极设置于所述栅极和所述IGBT发射极之间；于所述衬底上设置NMOS管，所述NMOS管置于所述IGBT栅极和所述虚设栅极之间，所述NMOS管的源极和栅极与所述IGBT栅极电连接，漏极与所述虚设栅极电连接；于所述衬底上设置NPN三极管，所述NPN三极管置于所述虚设栅极和所述IGBT发射极之间，所述NPN三极管的集电极与所述虚设栅极电连接，发射极与所述IGBT发射极电连接，基极通过电感与所述IGBT发射极电连接。
可选地，于所述衬底上设置NMOS管和NPN三极管包括步骤：通过离子注入工艺于所述衬底中形成P阱和N阱；于所述衬底上形成栅介质层和栅极层，并通过图形化工艺形成IGBT栅极、虚设栅极和NMOS管的栅极；通过离子注入工艺于所述P阱中形成NMOS管的源极和漏极，于所述N阱中形成NPN三极管的基极和发射极；于所述衬底上形成绝缘层，于所述绝缘层中形成接触孔，于所述接触孔和所述绝缘层上形成金属层，并通过图形化工艺形成布线层，通过所述接触孔和所述布线层，使所述NMOS管的源极和栅极与所述IGBT栅极电连接，漏极与所述虚设栅极电连接，所述NPN三极管的集电极与所述虚设栅极电连接，发射极与所述IGBT发射极电连接，基极连接接触点。
可选地，还包括步骤：通过外部管脚于所述NPN三极管的基极的接触点和所述IGBT发射极之间接入电感，所述电感的电感值为10nH～20nH。
可选地，当所述IGBT器件导通时，所述IGBT栅极施加阈值电压，所述阈值电压同时施加于所述NMOS管的栅极以使所述NMOS管导通，从而使所述IGBT栅极与所述虚设栅极连接，虚设栅极下方形成沟道以降低所述IGBT器件的导通损耗；当所述IGBT器件关断时，所述IGBT发射极的电流下降，所述NPN三极管与所述IGBT发射极之间的电感存在电压变化，从而使所述NPN三极管处于放大状态而导通，使得所述虚设栅极与所述IGBT发射极连接，从而降低所述IGBT器件的关断损耗。
可选地，所述NMOS管的阈值电压小于或等于所述IGBT栅极的阈值电压，且所述IGBT栅极的阈值电压与所述NMOS管的阈值电压只差小于或等于5V。
可选地，所述IGBT栅极和所述虚设栅极设置为环形，所述虚设栅极环绕于所述IGBT发射极***，所述IGBT栅极环绕于所述虚设栅极***。
可选地，所述衬底包括相对的第一面和第二面，所述IGBT发射极和IGBT栅极设置于所述衬底的第一面，所述IGBT集电极设置于所述衬底的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底中，并靠近所述IGBT集电极设置。
如上所述，本发明的IGBT器件及其制备方法，具有以下有益效果：
本发明在IGBT器件导通时，IGBT栅极施加阈值电压，阈值电压同时施加于NMOS管的栅极以使NMOS管导通，从而使IGBT栅极与虚设栅极连接，虚设栅极下方形成沟道以降低IGBT器件的导通损耗。在IGBT器件关断时，IGBT发射极的电流下降，NPN三极管与IGBT发射极之间的电感存在电压变化，从而使NPN三极管处于放大状态而导通，使得虚设栅极与IGBT发射极连接，从而降低IGBT器件的关断损耗。本发明通过在器件不同工作状态时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
本发明的NMOS管和NPN三极管设置在IGBT栅极、虚设栅极和IGBT发射极之间，不需要额外占用器件的面积，可保证器件在较小的体积下同时降低器件的关断损耗和导通损耗，且本发明与常规的IGBT器件的制造工艺兼容，不需要增加额外的制造设备，可有效控制器件的制造成本。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1显示为本发明实施例的IGBT器件的布局结构示意图。
图2显示为本发明实施例的IGBT器件的电路原理示意图。
图3～图8显示为本发明实施例的IGBT器件的制备方法各步骤所呈现的结构示意图。
元件标号说明
10 IGBT栅极
11 虚设栅极
12 IGBT发射极
13 NMOS管
14 NPN三极管
15 电感
101 衬底
102 P阱
103 N阱
104 NMOS栅极
106 NMOS源极
107 NMOS漏极
108 基极
109 发射极
110 绝缘层
111 第一布线
112 第二布线
113 接触点
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种IGBT器件，所述IGBT器件包括：衬底101，所述衬底101上形成有IGBT器件的IGBT发射极12、IGBT栅极10和IGBT集电极；虚设栅极11，设置于所述栅极和所述IGBT发射极12之间；NMOS管13，所述NMOS管13设置于所述衬底101上，且设置于所述IGBT栅极10和所述虚设栅极11之间，所述NMOS管13的源极109和栅极104与所述IGBT栅极10电连接，漏极107与所述虚设栅极11电连接；NPN三极管14，所述NPN三极管14设置于所述衬底101上，且设置于所述虚设栅极11和所述IGBT发射极12之间，所述NPN三极管14的集电极108与所述虚设栅极11电连接，发射极109与所述IGBT发射极12电连接，基极108通过电感15与所述IGBT发射极12电连接。
所述衬底101可以是诸如硅衬底101，所述衬底101还可以包括其他半导体，例如锗、碳化硅(SiC)、或硅锗(SiGe)等。所述衬底101可以包括化合物半导体和/或合金半导体，如氮化镓、砷化镓等。此外，所述衬底101可以包括外延层(外延层)，也可以被应变以提高性能。在本实施例中，所述衬底101包括漂移区，如N型轻掺杂的漂移区等。
所述衬底101包括相对的第一面和第二面，所述IGBT发射极12和IGBT栅极10设置于所述衬底101的第一面，所述IGBT集电极设置于所述衬底101的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底101中，并靠近所述IGBT集电极设置。
在一个实施例中，所述IGBT器件的IGBT发射极12包括N+型发射区，以及设置于所述N+型发射区与N-型漂移区之间的P型体区，其未予图示。
如图1所示，所述IGBT栅极10和所述虚设栅极11设置为环形，如矩形环、圆角矩形环、椭圆环、圆环等，所述虚设栅极11环绕于所述IGBT发射极12***，所述IGBT栅极10环绕于所述虚设栅极11***，所述IGBT栅极10和所述虚设栅极11之间具有间距，所述虚设栅极11与所述IGBT发射极12之间具有间距。
如图1和图8所示，其中，图8显示为图1中虚线处的截面结构示意图，所述NMOS管13设置于所述衬底101上，且设置于所述IGBT栅极10和所述虚设栅极11之间，所述NMOS管13包括设置于所述衬底101中的P阱102，位于所述P阱102上的NMOS栅极104以及设置于所述NMOS栅极104两侧的P阱102中的源极106和漏极107。在一个实施例中，所述NMOS管13的阈值电压小于或等于所述IGBT栅极10的阈值电压，且所述IGBT栅极10的阈值电压与所述NMOS管13的阈值电压只差小于或等于5V。例如，所述IGBT器件的栅极的阈值电压可以为15V，将所述NMOS管13的栅极的阈值电压可以设置为13.5V～15V之间。本发明通过在器件不同工作状态时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
如图1和图8所示，所述NPN三极管14设置于所述衬底101上，且设置于所述虚设栅极11和所述IGBT发射极12之间，所述NPN三极管14包括设置于所述衬底101中的N阱103(作为NPN三极管的集电极)，位于所述N阱103上的NPN基极108(P型)以及设置于所述NPN基极108中的发射极109(N型)，所述基极108将所述发射极109与所述N阱103间隔。
如图8所示，所述NMOS管13的源极和栅极与所述IGBT栅极10通过第一布线111电连接，漏极所述虚设栅极11与所述NPN三极管14的集电极通过第二布线112电连接，所述NPN三极管14的发射极109与所述IGBT发射极12电连接，基极108上通过布线设置有接触点113，在后续设置管脚时，该接触点113通过电感15与所述IGBT发射极12电连接。
在一个实施例中，所述电感15的电感值为10nH～20nH，例如，所述电感15的电感值可以为13nH。
在一个实施例中，当所述IGBT器件导通时，所述IGBT栅极10施加阈值电压，所述阈值电压同时施加于所述NMOS管13的栅极以使所述NMOS管13导通，从而使所述IGBT栅极10与所述虚设栅极11连接，虚设栅极11下方形成沟道以降低所述IGBT器件的导通损耗。
在一个实施例中，当所述IGBT器件关断时，所述IGBT发射极12的电流下降，所述NPN三极管14与所述IGBT发射极12之间的电感15存在电压变化，从而使所述NPN三极管14处于放大状态而导通，使得所述虚设栅极11与所述IGBT发射极12连接，从而降低所述IGBT器件的关断损耗。
本实施例的IGBT器件的电路原理图如图2所示，具体地，当IGBT器件处于导通状态时，通常栅极的电压约为15V，此时将NMOS管13的漏极与IGBT栅极10短接，将虚设栅极11与源极短接，当NMOS栅极104电压为15V时，NMOS管13导通，IGBT栅极10与虚设栅极11的电位相同，此时会使器件的虚设栅极11两边的沟道打开，降低器件的VCESAT，从而降低器件的导通损耗。
本实施例的IGBT器件的IGBT发射极12存在电感15，例如TO247内部集成电感15约为13nH，当器件处于开通过程时，IGBT发射极12电流下降，以650V15A的IGBT器件为例，器件的开通过程中，电感15中的电流变化di/dt约为150A/us，这样IGBT发射极12电感15两端电压变化为1.95V，使NPN三极管14处于放大状态而导通，以将虚设栅极11与IGBT发射极12连接一起，从而可有效降低器件关断损耗。
如图1～图8所示，本实施例还提供一种IGBT器件的制备方法，所述制备方法包括以下步骤：提供一衬底101，于所述衬底101上形成IGBT器件的IGBT发射极12、IGBT栅极10、IGBT集电极和虚设栅极11，所述虚设栅极11设置于所述IGBT栅极10和所述IGBT发射极12之间；于所述衬底101上设置NMOS管13，所述NMOS管13置于所述IGBT栅极10和所述虚设栅极11之间，所述NMOS管13的源极106和栅极104与所述IGBT栅极10电连接，漏极107与所述虚设栅极11电连接；于所述衬底101上设置NPN三极管14，所述NPN三极管14置于所述虚设栅极11和所述IGBT发射极12之间，所述NPN三极管14的集电极与所述虚设栅极11电连接，发射极109与所述IGBT发射极12电连接，基极108通过电感15与所述IGBT发射极12电连接。
在一个实施例中，如图3～图8所示，于所述衬底101上设置NMOS管13和NPN三极管14包括以下步骤：
如图3～图4所示，首先进行步骤1)，通过离子注入工艺分别于所述衬底101中形成P阱102和N阱103；当然，在此过程中，也可以同时制备出IGBT器件的P型体区等结构，以节约工艺成本。
如图5所示，然后进行步骤2)，于所述衬底101上形成栅介质层和栅极层，并通过图形化工艺形成IGBT栅极10、虚设栅极11和NMOS管13的栅极。所述栅介质层例如可以为二氧化硅等，也可以是高k介质，如氧化铪等，所述栅极层可以为多晶硅或者金属等。
如图6所述，然后进行步骤3)，通过离子注入工艺于所述P阱102中形成NMOS管13的源极106和漏极107，于所述N阱103中形成NPN三极管14的P型基极108和N型发射极109。当然，在此过程中，也可以同时制备出IGBT的发射区等结构，以节约工艺成本。
如图7～图8所示，最后进行步骤4)，于所述衬底101上形成绝缘层110，于所述绝缘层110中形成接触孔，于所述接触孔和所述绝缘层110上形成金属层，并通过图形化工艺形成布线层，通过所述接触孔和所述布线层，使所述NMOS管13的源极和栅极与所述IGBT栅极10电连接，漏极与所述虚设栅极11电连接，所述NPN三极管14的集电极与所述虚设栅极11电连接，发射极109与所述IGBT发射极12电连接，基极108连接接触点113。
在一个实施例中，还包括步骤：通过外部管脚于所述NPN三极管14的基极108的接触点113和所述IGBT发射极12之间接入电感15，所述电感15的电感值为10nH～20nH。
在一个实施例中，当所述IGBT器件导通时，所述IGBT栅极10施加阈值电压，所述阈值电压同时施加于所述NMOS管13的栅极以使所述NMOS管13导通，从而使所述IGBT栅极10与所述虚设栅极11连接，虚设栅极11下方形成沟道以降低所述IGBT器件的导通损耗；当所述IGBT器件关断时，所述IGBT发射极12的电流下降，所述NPN三极管14与所述IGBT发射极12之间的电感15存在电压变化，从而使所述NPN三极管14处于放大状态而导通，使得所述虚设栅极11与所述IGBT发射极12连接，从而降低所述IGBT器件的关断损耗。
在一个实施例中，所述NMOS管13的阈值电压小于或等于所述IGBT栅极10的阈值电压，且所述IGBT栅极10的阈值电压与所述NMOS管13的阈值电压只差小于或等于5V。
在一个实施例中，所述IGBT栅极10和所述虚设栅极11设置为环形，所述虚设栅极11环绕于所述IGBT发射极12***，所述IGBT栅极10环绕于所述虚设栅极11***。
在一个实施例中，所述衬底101包括相对的第一面和第二面，所述IGBT发射极12和IGBT栅极10设置于所述衬底101的第一面，所述IGBT集电极设置于所述衬底101的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底101中，并靠近所述IGBT集电极设置。
如上所述，本发明的IGBT器件及其制备方法，具有以下有益效果：
本发明在IGBT器件导通时，IGBT栅极10施加阈值电压，阈值电压同时施加于NMOS管13的栅极以使NMOS管13导通，从而使IGBT栅极10与虚设栅极11连接，虚设栅极11下方形成沟道以降低IGBT器件的导通损耗。在IGBT器件关断时，IGBT发射极12的电流下降，NPN三极管14与IGBT发射极12之间的电感15存在电压变化，从而使NPN三极管14处于放大状态而导通，使得虚设栅极11与IGBT发射极12连接，从而降低IGBT器件的关断损耗。本发明通过在器件不同工作状态时控制虚设栅极11的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
本发明的NMOS管13和NPN三极管14设置在IGBT栅极10、虚设栅极11和IGBT发射极12之间，不需要额外占用器件的面积，可保证器件在较小的体积下同时降低器件的关断损耗和导通损耗，且本发明与常规的IGBT器件的制造工艺兼容，不需要增加额外的制造设备，可有效控制器件的制造成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种IGBT器件，其特征在于，所述IGBT器件包括：
衬底，所述衬底上形成有IGBT器件的IGBT发射极、IGBT栅极和IGBT集电极；
虚设栅极，设置于所述IGBT栅极和所述IGBT发射极之间；
NMOS管，所述NMOS管设置于所述衬底上，且设置于所述IGBT栅极和所述虚设栅极之间，所述NMOS管的源极和栅极与所述IGBT栅极电连接，所述NMOS管的漏极与所述虚设栅极电连接；
NPN三极管，所述NPN三极管设置于所述衬底上，且设置于所述虚设栅极和所述IGBT发射极之间，所述NPN三极管的集电极与所述虚设栅极电连接，所述NPN三极管的发射极与所述IGBT发射极电连接，所述NPN三极管的基极通过电感与所述IGBT发射极电连接。
2.根据权利要求1所述的IGBT器件，其特征在于：当所述IGBT器件导通时，所述IGBT栅极施加阈值电压，所述阈值电压同时施加于所述NMOS管的栅极以使所述NMOS管导通，从而使所述IGBT栅极与所述虚设栅极连接，虚设栅极下方形成沟道以降低所述IGBT器件的导通损耗。
3.根据权利要求1所述的IGBT器件，其特征在于：当所述IGBT器件关断时，所述IGBT发射极的电流下降，所述NPN三极管与所述IGBT发射极之间的电感存在电压变化，从而使所述NPN三极管处于放大状态而导通，使得所述虚设栅极与所述IGBT发射极连接，从而降低所述IGBT器件的关断损耗。
4.根据权利要求1所述的IGBT器件，其特征在于：所述NMOS管的阈值电压小于或等于所述IGBT栅极的阈值电压，且所述IGBT栅极的阈值电压与所述NMOS管的阈值电压之差小于或等于5V。
5.根据权利要求1所述的IGBT器件，其特征在于：所述IGBT栅极和所述虚设栅极设置为环形，所述虚设栅极环绕于所述IGBT发射极***，所述IGBT栅极环绕于所述虚设栅极***。
6.根据权利要求1所述的IGBT器件，其特征在于：所述衬底包括相对的第一面和第二面，所述IGBT发射极和IGBT栅极设置于所述衬底的第一面，所述IGBT集电极设置于所述衬底的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底中，并靠近所述IGBT集电极设置。
7.根据权利要求1所述的IGBT器件，其特征在于：所述电感的电感值为10nH~20nH。
8.一种IGBT器件的制备方法，其特征在于，所述制备方法包括步骤：
提供一衬底，于所述衬底上形成IGBT器件的IGBT发射极、IGBT栅极、IGBT集电极和虚设栅极，所述虚设栅极设置于所述IGBT栅极和所述IGBT发射极之间；
于所述衬底上设置NMOS管，所述NMOS管置于所述IGBT栅极和所述虚设栅极之间，所述NMOS管的源极和栅极与所述IGBT栅极电连接，所述NMOS管的漏极与所述虚设栅极电连接；
于所述衬底上设置NPN三极管，所述NPN三极管置于所述虚设栅极和所述IGBT发射极之间，所述NPN三极管的集电极与所述虚设栅极电连接，所述NPN三极管的发射极与所述IGBT发射极电连接，所述NPN三极管的基极通过电感与所述IGBT发射极电连接。
9.根据权利要求8所述的IGBT器件的制备方法，其特征在于：于所述衬底上设置NMOS管和NPN三极管包括步骤：
通过离子注入工艺于所述衬底中形成P阱和N阱；
于所述衬底上形成栅介质层和栅极层，并通过图形化工艺形成IGBT栅极、虚设栅极和NMOS管的栅极；
通过离子注入工艺于所述P阱中形成NMOS管的源极和漏极，于所述N阱中形成NPN三极管的基极和发射极；
于所述衬底上形成绝缘层，于所述绝缘层中形成接触孔，于所述接触孔和所述绝缘层上形成金属层，并通过图形化工艺形成布线层，通过所述接触孔和所述布线层，使所述NMOS管的源极和栅极与所述IGBT栅极电连接，漏极与所述虚设栅极电连接，所述NPN三极管的集电极与所述虚设栅极电连接，发射极与所述IGBT发射极电连接，基极连接接触点。
10.根据权利要求9所述的IGBT器件的制备方法，其特征在于：还包括步骤：通过外部管脚于所述NPN三极管的基极的接触点和所述IGBT发射极之间接入电感，所述电感的电感值为10nH~20nH。
11.根据权利要求10所述的IGBT器件的制备方法，其特征在于：当所述IGBT器件导通时，所述IGBT栅极施加阈值电压，所述阈值电压同时施加于所述NMOS管的栅极以使所述NMOS管导通，从而使所述IGBT栅极与所述虚设栅极连接，虚设栅极下方形成沟道以降低所述IGBT器件的导通损耗；当所述IGBT器件关断时，所述IGBT发射极的电流下降，所述NPN三极管与所述IGBT发射极之间的电感存在电压变化，从而使所述NPN三极管处于放大状态而导通，使得所述虚设栅极与所述IGBT发射极连接，从而降低所述IGBT器件的关断损耗。
12.根据权利要求8所述的IGBT器件的制备方法，其特征在于：所述NMOS管的阈值电压小于或等于所述IGBT栅极的阈值电压，且所述IGBT栅极的阈值电压与所述NMOS管的阈值电压之差小于或等于5V。
13.根据权利要求8所述的IGBT器件的制备方法，其特征在于：所述IGBT栅极和所述虚设栅极设置为环形，所述虚设栅极环绕于所述IGBT发射极***，所述IGBT栅极环绕于所述虚设栅极***。
14.根据权利要求8所述的IGBT器件的制备方法，其特征在于：所述衬底包括相对的第一面和第二面，所述IGBT发射极和IGBT栅极设置于所述衬底的第一面，所述IGBT集电极设置于所述衬底的第二面，或/及所述IGBT器件还包括场截止层，设置于所述衬底中，并靠近所述IGBT集电极设置。
CN202211408017.1A 2022-11-10 2022-11-10 Igbt器件及其制备方法 Active CN115566060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211408017.1A CN115566060B (zh) 2022-11-10 2022-11-10 Igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211408017.1A CN115566060B (zh) 2022-11-10 2022-11-10 Igbt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN115566060A CN115566060A (zh) 2023-01-03
CN115566060B true CN115566060B (zh) 2023-06-13

Family

ID=84770350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211408017.1A Active CN115566060B (zh) 2022-11-10 2022-11-10 Igbt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115566060B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116938B (zh) * 2023-10-24 2024-01-23 上海功成半导体科技有限公司 一种功率器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法
CN102760733A (zh) * 2008-05-30 2012-10-31 三菱电机株式会社 半导体装置
CN111211168A (zh) * 2020-01-13 2020-05-29 上海擎茂微电子科技有限公司 一种rc-igbt芯片及其制造方法
CN111243952A (zh) * 2020-01-19 2020-06-05 珠海格力电器股份有限公司 一种igbt的制作方法
WO2021179858A1 (zh) * 2020-03-13 2021-09-16 欧姆龙株式会社 绝缘栅极双极型晶体管的保护装置和方法
CN114464675A (zh) * 2021-12-31 2022-05-10 上海功成半导体科技有限公司 复合栅igbt器件结构及其制备方法
CN115312594A (zh) * 2021-05-07 2022-11-08 伏达半导体(合肥)有限公司 无闩锁侧向igbt装置、制造方法及器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968940B2 (en) * 2007-07-05 2011-06-28 Anpec Electronics Corporation Insulated gate bipolar transistor device comprising a depletion-mode MOSFET
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
CN101969050B (zh) * 2010-08-27 2013-04-24 东南大学 一种绝缘体上硅可集成大电流n型组合半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法
CN102760733A (zh) * 2008-05-30 2012-10-31 三菱电机株式会社 半导体装置
CN111211168A (zh) * 2020-01-13 2020-05-29 上海擎茂微电子科技有限公司 一种rc-igbt芯片及其制造方法
CN111243952A (zh) * 2020-01-19 2020-06-05 珠海格力电器股份有限公司 一种igbt的制作方法
WO2021179858A1 (zh) * 2020-03-13 2021-09-16 欧姆龙株式会社 绝缘栅极双极型晶体管的保护装置和方法
CN115312594A (zh) * 2021-05-07 2022-11-08 伏达半导体(合肥)有限公司 无闩锁侧向igbt装置、制造方法及器件
CN114464675A (zh) * 2021-12-31 2022-05-10 上海功成半导体科技有限公司 复合栅igbt器件结构及其制备方法

Also Published As

Publication number Publication date
CN115566060A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN115732553B (zh) Igbt器件及其制备方法
US10211335B2 (en) LDMOS transistor with segmented gate dielectric layer
CN116190435A (zh) Igbt器件及其制备方法
EP1331672A2 (en) Double diffusion MOSFET
US11139292B2 (en) Conductivity modulated drain extended MOSFET
JP4844621B2 (ja) トランジスタ型保護素子および半導体集積回路
CN114220844A (zh) 集成sbd的碳化硅mosfet器件及其制备方法
CN115566060B (zh) Igbt器件及其制备方法
JP3142057B2 (ja) 半導体装置とその製造方法、及び駆動装置
CN115566059A (zh) Igbt器件及其制备方法
CN113540223B (zh) 绝缘栅极场效双极性晶体管及其制造方法
CN110943124A (zh) Igbt芯片及其制造方法
CN115714138B (zh) Igbt器件及其制备方法
EP2761661A2 (en) Mct device with base-width-determined latching and non-latching states
CN115911118B (zh) Igbt器件及其制备方法
US8878238B2 (en) MCT device with base-width-determined latching and non-latching states
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
CN109755174A (zh) Bcd器件深沟槽隔离方法
CN215578578U (zh) 一种双工作模式碳化硅功率器件结构
US20120038002A1 (en) Ic and ic manufacturing method
CN113921603B (zh) 一种功率半导体装置
CN116825835B (zh) 一种逆导型igbt器件的背面结构及制造方法
JPH10335630A (ja) 半導体装置及びその製造方法
CN116417507B (zh) 一种集成肖特基接触的igbt器件结构及其制备方法
CN107180856B (zh) 一种pmos器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: IGBT devices and their preparation methods

Effective date of registration: 20231228

Granted publication date: 20230613

Pledgee: Wuding Road Sub branch of Bank of Shanghai Co.,Ltd.

Pledgor: Shanghai Gongcheng Semiconductor Technology Co.,Ltd.

Registration number: Y2023980075345