TWI377671B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TWI377671B
TWI377671B TW094126534A TW94126534A TWI377671B TW I377671 B TWI377671 B TW I377671B TW 094126534 A TW094126534 A TW 094126534A TW 94126534 A TW94126534 A TW 94126534A TW I377671 B TWI377671 B TW I377671B
Authority
TW
Taiwan
Prior art keywords
region
recess
semiconductor device
layer
insulating film
Prior art date
Application number
TW094126534A
Other languages
English (en)
Other versions
TW200614512A (en
Inventor
Masaru Takaishi
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200614512A publication Critical patent/TW200614512A/zh
Application granted granted Critical
Publication of TWI377671B publication Critical patent/TWI377671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1377671 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種具有所謂超連接構造之半導體裝置及 . 其製造方法。 > 【先前技術】 於形成 MOS場效電晶體（Metal Oxide Semiccmductoi· Field Effect Transistor ; MOS FET)所形成之半導體裝置中，嘗試 提南耐壓。 • 圖4為形成MOSFET之以往半導體裝置之圖解剖面圖。 於N +型之半導體基板51上’形成含有n型漂移層52(N型 支柱層）及P型備用層53(P型支柱層）之半導體層54。漂移層 52與備用層53係平行於半導體基板51之方向交互配置著， 形成所謂超連接構造。 於其厚度方向貫通半導體層54，形成具有涵蓋到半導體 基板5 1與半導體層54之界面之深度複數淺構55。此複數溝 槽55係各具有幾乎垂直於半導體基板51之内側壁，且幾乎 ®等間隔相互平行形成著。淺構55之内壁係以氧化膜63覆蓋 著其内部係以由多晶石夕或介電體等所構成之埋入層64填 埋著。 漂移層52係沿著溝槽55而配置。備用層53係配置於一對 各沿著隣接之2個溝槽5 5内側壁之漂移層52間。 於漂移層52上形成n型區域56。於備用層53上，以與N型 區域56連接之方式形成P型基極區域57。於基極區域57之表 層部形成N型源極區域58。 103884.doc 挾持絶緣膜59 之間之基極區域57及其近旁之方式，配置閘極電㈣。另 ，源極電極61乃$性連接於源極區域及基極區域。 於半導體基板51之背面（與形成閘極電極6G或源極電極61 之面之相反側面）形成汲極電極62。 此半導體裝置，係於連接源極電極6 i及汲極電極Μ之一 方與外》p負載之狀態下’於源極電極6 i及汲極電極Μ之另
方與外部負載之間’以藉由電源施加-定電壓之狀態而 使用。此施加之電壓，係對藉由備用層53及漂移層52所形 成之PN接合給與逆向偏壓。 此狀態下，藉由將閘極電極6〇作成適當之電位，於N型區 域56與源極區域58間之基極區域刃中，於與絶緣膜w之界 面附近形成通道。另外，對藉由備用層53及漂移層52所形 成之PN接合，施加以外部負載與M〇s FET之開啟電阻所分 壓之逆向偏壓，藉由此所產生之空乏層之擴散乃很小，故 於漂移層52殘留載子（電子）之路徑。
以對向於位於N型區域56與源極區域58 藉由此，電流係從汲極電極62，經過半導體基板5丨、漂 移層52、N型區域56、與基極區域57之絶緣膜59之界面附近 (通道）及源極區域58後’再流往源極電極6 1。此半導體裝置 係所謂’具有平面型之構造，於通道附近電流乃於平行於 半導體基板5 1之方向流動。 其次’說明此MOS FET為關閉狀態時，亦即，說明閉極 電極60未設定成上述適當之電位且通道未形成時。此情 況’由於電流不流過MOS FET，故電源電壓則直接作為逆 103884.doc 1377671 • 向偏壓施加於藉由備用層53及漂移層52所形成之PN接合。 因此’空乏層乃從漂移層52及備用層53之界面S漸漸往漂移 • 層52及備用層53擴散，漂移層52及備用層53乃完全空乏 : 化。藉由此’於漂移層52摻雜高濃度雜質而謀求減低開啟 '· 電阻之同時’也可兼具良好之耐壓特性（例如，200V)。 於此半導體裝置之製造步驟中，漂移層52係藉由於溝槽 5 5内側壁植入雜物而形成。溝槽5 5係僅使用於形成漂移層 5 2，未被有效利用。 ® 如此半導體裝置係揭示於特開2003-46082號公報。 但’如此平面型半導體裝置，其元件之微細化乃較困難， 另外，也因此無法擴大形成相當於單位面積之通道之區 域，故實際上無法降低很多開啟電阻。 【發明内容】 本發明之主要目的係提供一種可微細化元件且可減低開 啟電阻之半導體裝置及其製造方法。 此發明之半導體裝置係包含：形成於半導體基板之第1 導電型之汲極區域，與設置於此汲極區域上且形成涵蓋到 • 上述汲極區域凹處之元件形成區域，與配置於上述凹處内 之閘極電極，與間介於此閘極電極與上述凹處之内壁面間 ( m緣膜’與將配置於上述元件形成區域内且上述凹 处斤貫通之第1導電型之漂移層，及連接於此漂移層並且與 上述第1導電型不同之第2導電型之漂移層，交互配置於上 ：導體基板上而形成之超連接構造部’與於上述元件形 成區域中，以連接於上述漂移層之方式配置於上述超連接 103884.doc 1377671 構造部，上述凹處乃貫通，再介由上述閘極絶緣膜而對向 :上述閘極電極之上述第2導電型之基極區域，與於上述元 /成區域令形成於上述基極區域上且上述凹處乃貫通之 源極區域。 、藉由此發明’閘極電極係配置於凹處之内部。於汲極區 域（你移層）與源極區域間施加特定之電壓，且當閘極電極成 為特疋之電位時，於基極區域中，於與絶緣膜之界面附近 形成通道。藉由此，電流係流過半導體基板（汲極區域）、漂 移層與基極區域之絶緣膜之界面附近（通道）及與源極區域 相繼之導電路^於通道附近，電流係流向漂移層、基極 區域及源極區域之配列方向，亦即流往凹處之深度方向（垂 直於半導體基板之方向）。 另外，於此半導體裝置之製造步驟中，可於凹處之内壁 面導人第1導電型之雜質離子而形成漂移層。於如此形成之 半導體裝於形成漂移層（超連接構造）之凹處配置問極 電極。藉由此係可謀求微細由漂移層、基極區域、源極區 域閘極絶緣膜及閘極電極所構成之元件（例如。 並且，藉由微細此元件，係可增大形成相當於半導體基 板之單位面積之通道區域，且可謀求減低開啟電阻。 另外此半導體裝置，係具有由漂移層及備用層所形成 之超連接構造部。於閘極電極乃未做成上述特定之電位 時，對由漂移層及備用層所形成之pN接合施加逆向偏壓之 較大電壓，則空乏層係漸漸從漂移層與備用層之界面（以下 簡稱為界面」）擴散到漂移層與備用層中，而使漂移層與 I03884.doc ⑧ 1377671 充填材係可由多晶石夕、金屬材料、絶緣物（例如氧化石夕） 構成’也可從多晶石夕、金屬材料及絶緣物選出2種以上來構 成。充填材由多晶石夕構成之情況，凹處内係可藉由 CVD(Chemieal DepQsitiQn)(化學氣相沉積）法輕易以 充填材填埋。 藉由縮薄閘極絶緣膜’係可媒求裝置之高速化及低消耗 電力化。另外，藉由增厚位於凹處底部之絶緣膜，係可提 咼凹處内與半導體基板（及漂移層）間之耐壓。 此發明之半導體裝置之製造方法，其係於半導體基板上 料成之^導電型线極區域上，具有於上述半導體基板 上父互配置上述第!導電型之漂移層，及與上述第】導電型 不同之第2導電型之備用層’而形成超連接構造部之元件形 成區域之者，且包含於上述㈣區域上形成上述第2導電型 之半導體層之步驟，與貫通此半導體層，形成涵蓋到上述 汲極區域之凹處之步驟’與於露出於上述凹處之内壁面之 上述半導體層，導入上述第1電型之雜質而形成沿著上述 凹處之内壁面之上述漂移層’將連接於上述半導體層之該 漂移層之區域作成上述備用層之步驟，與從上述半導體層 之表面:導入上述第2導電型之雜質於上述半導體層之表層 邻形成具有對上述凹處之内壁面之露出部之上述第2導電 型之基極區域之步驟’與於上述凹處之緣部於上述基極區 域之表層部，導入上述第i導電型之雜質，形成露出於上述 凹處之内壁面之第】導電型之源極區域之步驟，與於上述凹 處之内壁面形成絶緣膜之步驟，與於形成上述絶緣膜之上 )03SS4.doc •10· 1377671 施’也可於形成基極區域之步驟後實施。亦 ，充填充埴 材時’即使尚未形成基極區域也可。 & 閘極絶緣膜與絶緣膜（比閉極絶緣膜膜厚較厚之绝緣 膜），係可個別形成。並且，形成閘極絶緣膜時， 糟由充填材覆蓋著。因此，係可獨立控制绝緣膜之步成= =與閘極絶緣膜之形成厚度。藉由此，係可製造絶緣膜： 厚度比閘極絶緣膜之厚度更厚之半導體裝置。 、 於形成絶緣膜及閘極絶緣膜之步驟中，充填材係 到規定除去絶緣膜之區域之光罩之功能，達成規定崎= 之形成區域(殘部區域)之功能’且同時達到規定閘極絶緣膜 之形成區域之功能。因此’於凹處内，藉由 、 =形成充填材’係可於特定之區域形成絶緣膜及閉極: 面述絶緣膜之步驟，係、可含有熱氧化上述凹處内壁 係述閘極絶緣膜之步驟 驟：‘.，、氧化上述凹處内壁面形成上述閉極絶緣膜之步 ^ ^^ ^ 乳化之條件’例如加熱温 度或加熱時間等，係 ^, t^ 佐市厂色緣膜或間極絶緣膜之膜厚。 極區域之冑H n衣度方向則以形成比基 涵蓋到預=二 處内壁面之部分)更深方式，形成 之步驟後於疋'衣度之底部區域，故於形成閘極絶緣膜 區域之空處。；凹處内之上部形成對向於對應於基極區域之 形成上述間極電極之步驟，係可於形成上述開極絶緣膜 I03884.doc 1377671 • 圖1係例示本發明第1實施形態之半導體裝置之構造之圖 解剖面圖。此半導體裝置丨係構成於矽基板2上形成M〇s . FET ° • 於形成汲極區域之P+型矽基板2上，設置形成M〇s • FET(疋件）之元件形成區域3。貫通元件形成區域3,形成涵 盖矽基板2之表層部之複數溝槽〇各溝槽4係各具有幾乎垂 直於矽基板2之内側壁，並延展於垂直於圖丨之紙面之方 向亦即，各溝槽4之長邊方向，係垂直於圖1之紙面之方 • 向，且各溝槽4之寬幅方向係平行於圖丨紙面且平行於矽基 板2之方向。 溝槽4之寬幅係例如2 μηι左右’溝槽4之深度係例如4〇 左右。挾持於隣接2個溝槽4之間隙（挾持於隣接2個溝槽4之 元件I成區域3之寬幅），係例如4 到ό μπι左右。 圖1係僅例示2個溝槽4，但於半導體裝置丨係形成更多之 溝槽4 ’此等溝槽4係幾乎等間隔形成著。 各溝槽4之内壁側係以氧化矽（si〇2)所構成之絶緣膜5所 •覆蓋著。各溝槽4之内部係以藉由植入雜質而導電化之多晶 矽所構成之閘極電極6填埋著。 元件心成區域3係於石夕基板2上含有，以連接於石夕基板2 之方式交互配置之P·型漂移層7及N-型備用層8、形成於漂 移層7及備用層8上之N型基極區域9、與形成於基極區域9 之表層部之P+型源極區域丨〇。 你移層7係沿著各溝槽4之寬幅方向兩側之内壁面而形 成。備用層8係形成於各自沿著膦接2個溝槽4之内壁面而形 J03884.doc ⑧ !4 1377671 • 成之一對漂移層7間。從漂移層7及備用層8之元件形成區域 3表面之形成深度，係幾乎相同。漂移層7及備用層8係構成 •超連接構造部20。 • 基極區域9係於超連接構造部20上，設置涵蓋隣接2個溝 - 槽4間。基極區域9係挾持絶緣膜5，與配置於各溝槽4内之 閘極電極6對向著。 .源極區域1〇係於基極區域9(元件形成區域3)之表層部， 形成於各溝槽4之緣部。源極區域丨〇係未形成於隣接2個溝 ® 槽4之中間部。基極區域9係於未形成源極區域1〇之區域， 出現於元件形成區域3之表面。 溝槽4係以貫通源極區域丨〇、基極區域9及漂移層7之方式 形成。藉由漂移層7、基極區域9、源極區域10、閘極電極6 及絶緣膜5，構成MOS FET。 於閘極電極6及元件形成區域3上形成氧化矽膜層丨丨。形 成於厚度方向貫通氧化矽膜層"之接觸孔12，於接觸孔12 内露出一部分之基極區域9及源極區域1〇。 • 於元件形成區域3及氧化矽層11上，形成由鋁（Αι)等之金 屬所構成之電極13(源極電極）^電極13係形成填埋接觸孔 12’且電性連接於基極區域9及源極區域電極η與，閉極 電極ό係藉由氧化矽層丨丨電性絶緣著。 於與矽基板2之元件形成區域3之反對側之面，形成電極 1 4(汲極電極）。 此半導體裝置1係以連接電極13及電極μ之一方與外部 電荷之狀態下，且於電極13及電極14之另一方與外部電荷 J03884.doc 15 1377671 之間，藉由電源施加一定之電壓（例如，數百v)之狀態下使 用。此施加之電壓係對由漂移層7及備用層8所形成之1>1^接 合’給與逆向偏壓》 此狀態下，藉由將閘極電極6作成特定之電位，可於電極 13與電極14間流過電流。此時，於漂移層7與源極區域1〇 間之基極區域9,於與絶緣膜5之界面附近形成通道，半導 體裝置1係成為開啟狀態。基極區域9及其周邊之漂移層7 和源極區域10與閘極電極6間之絶緣膜5，係功能為閘極絶 緣膜。 此時’於由漂移層7及備用層8所形成之PN接合，施加以 外部負載與MOS FET之開啟電阻所分壓之逆向偏壓（例 如、2 V) ’但藉由此所產生之空乏層之擴張乃很小，故於漂 移層7殘留載子（電子）路徑。於開啟狀態之半導體裝置丨中， 經過漂移層7中未空乏化之部分，於電極丨3與電極丨4間流過 電流。 藉由此，形成從電極14經過矽基板2(汲極區域）、漂移層 7、與基極區域9之絶緣膜5之界面附近（通道）、源極區域1〇, 到電極1 3之電流路徑。於通道附近，電流乃流過漂移層7、 基極區域9及源極區域1 〇之配列方向，亦即溝槽4之深度方 向（垂直於矽基板2之方向）。 藉由此’此半導體裝置丨係關於平行於矽基板2之方向， 可謀求元件（MOS FET)之微細化。另外，藉由微細化元件， 係增加相當於矽基板2之單位面積之通道所形成區域，且可 謀求減低開啟電阻。 103884.doc
1377671 - 另外’此半導體裝置1為關閉狀態時，亦即未將閘極電極 6作成上述特疋之電位且未形成通道時，由於電流未流過 • MOS FET，故電源電壓就如此作為逆向偏壓施加於由漂移 .，層7及備用層8所形成之PN接合。 • 此時，於漂移層7及備用層8之界面S附近空乏層乃漸漸從 界面S擴散到漂移層7及備用層8中，漂移層7及備用層8乃完 全空乏化。藉由此，此半導體裝置1係可具有較大之耐壓（例 如，80到300V)。亦即，可提高漂移層7之雜質濃度而謀求 減低開啟電阻，且可同時實現高耐壓特性。 圖2係例示本發明第2實施形態之半導體裝置構造之圖解 剖面圖。於圖2中，於對應於圖丨所示各部之部分，標示相 同之參照符號且省略說明。 此半導體裝置21，係構成於矽基板2上形成M〇s fet。此 半導體裝置21係具有與圖丨之半導體裝置丨類似之構造，但 於相當於半導體裝置i之溝槽4之各溝槽22内之底部側配置 例如由多晶矽所構成之充填材23，於各溝槽22之上部側配 置藉由導入雜質而導電化之、由多晶矽所構成之閘極電極 24 〇 閘極電極24係配置對向源極區域1 〇、基極區域9及基極區 域9周邊之漂移層7。 溝槽22之深度係例如4〇 μΐΏ左右，基極區域9之厚度係例 如1 μηι左右《亦即’基極區域9係形成於元件形成區域3最 表層部之1 μιτι左右之厚度區域。閘極電極24係可設置成對 向基極區域9及其附近之漂移層7及源極區域1〇。因此，可 i03884.doc 】7 1377671 • 做成如半導體裝置2 1，於各溝槽22内，於上部側配置閘極 電極24’且於比閘極電極24更深之區域配置充填材23之構 . 造0 ·. 溝槽22之寛幅係與於内部配置充填材23之部分相比，於 ， 内部配置閘極電極24之部分僅稍微較宽。 相當於半導體裝置1之絶緣膜5之絶緣膜25，除了形成於 溝槽22之内壁面也形成於充填材23與閘極電極24間。溝槽 22之内部係因充填材23、閘極電極24及絶緣膜25而幾乎完 • 全填滿。藉由此’也可減輕於矽基板2產生翹起。 絶緣膜2 5係包含配置於閘極電極24和元件形成區域3及 充填材23間之氧化膜19 ’與配置於充填材23和元件形成區 域3及石夕基板2間之氧化臈17。 氧化膜17係於溝槽22之内壁面，從與基極區域9之閘極電 極24之對向部覆蓋於底部側之區域而形成。氧化膜I?之厚 度係比乳化膜19之厚度更厚。，藉由將閘極電極24與基極區 域9及其周邊之漂移層7及源極區域1 〇間之絶緣膜2 5 (氧化 •膜1 9中’功能為閘極絶緣膜之部分）做薄，係可謀求裝置之 高速化及低消耗電力。另外，藉由增厚充填材23與矽基板2 及漂移層7之間之絶緣膜25(氧化膜1 7)，係可提高充填材 23、矽基板2及漂移層7之間之耐壓。 閘極電極24係亦可由金屬材料構成。作為此情況之金屬 材料係可舉出鋁（A1)、銅（Cu)、鎢（W)、鈦（Ti)、鎳（Ni)、鉬 (Mo)、鈷（c〇)、銀（Ag)、鉑（Pt)及鉛（Pb)中選擇之一種以上。 另外，閘極24係亦可含有金屬材料及多晶矽之兩者。 Ϊ 03884.doc 18 1377671 - 含有金屬材料之閘極電極24係與未含有金屬材料（實質 上僅由多晶矽所構成）之閘極電極24比較，由於電阻較低故 電阻值較小。因此，藉由具有包含金屬材料之閘極電極24 J 之+導體裝置21 ’因可短縮形成於半導體裝置21元件之開 、 關時間’故如此半導體裝置2 1係可高速動作。另外，此半 導體裝置21係由於可減低切換損失，故可減低消耗電力。 充填材23係可由金屬材料所構成，亦可由氧化矽等之絶 緣物所構成，且亦可從多晶矽、金屬材料及絶緣物選擇2 • 種以上所構成。 圖3a至圖3h係說明圖2所示之半導體裝置21之製造方法 之圆解剖面圖。 首先，於將導電型作成P+型之矽基板2上，形成導電型為 N-型磊晶層15，於磊晶層15上形成於對應於半導體裝置 溝槽22之位置所形成開口 16a之光罩16。光罩16係例如由氧 化矽或氮化矽所構成。 其次，介由光罩16之開口 16a，乾蝕刻磊晶層2 5(例如反 應性離子蝕刻）’貫通磊晶層15形成涵蓋到矽基板2之表層 部之複數溝槽22。溝槽22之縱橫比乃較大，例如溝槽22之 寬幅為2 μιΏ左右，溝槽22之深度為4〇 μηι左右。 其次，控制形成漂移層7之Ρ型之雜質離子，係如圖“箭 頭Α所示，以與垂直於溝槽22之寬幅方向（沿著長度方向）之 内側壁構成特定角度之方式注入（植入）。同樣地，關於溝槽 22之寬幅方向，也於相反側之内側壁植入p型雜質離子。此 時之植入P型雜質方向乃如圖3a箭頭丑所示。 I03884.doc •19· 1377671 於羞晶層15植入p型之雜曾雜 雜請子時，即使於發基板2導入 s玄離子，於£夕基板2由於已導人· 導入阿浪度之P型雜質，故石夕美 板2之雜質濃度乃實質上不產生變化❶ 土 其後，退火石夕基板2並於露出於各溝槽以寬幅方向兩側 之遙晶層15之表層部，形成導入該雜質之第!植入區域26。 此狀態乃例示於圖3 a » …、後A由以上步驟之石夕基板2係以特定温度加熱，形成 露出表面’亦即於各溝槽22之内壁面形成氧化膜17。此時， 以不完全氧化第!植入區域26之方式，控制氧化膜Η之厚 度。此狀態乃例示於圖3 b。 其次’以填埋各溝槽22之方式，形成多晶石夕膜18。也於 蟲晶層！ 5上形成多晶石夕膜！ 8。此步驟係例如可藉由c v d法 (Chemical VaP〇r Deposhi〇n)實施，此情況即使溝槽22乃如 上所述縱橫比為較大者，於溝槽22内部也可容易且密集埋 填多晶矽膜18。此狀態乃例示於圖3c。多晶矽膜18，係其 後亦可藉由導入雜質而導電。 其次，回蝕多晶矽膜丨8，除去溝槽22外及各溝槽22内上 部之多晶矽膜18。藉由此，於各溝槽22内關於溝槽22之深 度方向，僅於比圖2所示之半導體裝置21中之基極區域9之 形成深度較深之區域，做成存有多晶矽膜〗8之狀態。亦即， 此狀％下，多晶矽膜18上面（回蝕面），係於溝槽22内，位於 比與圖2所示之半導體裝置21之溝槽22内壁面中之基極區 域9之閘極電極24之對向部更深之特定深度。於溝槽22内， 於多晶矽膜18上可確保空處。 I03884.doc •20· 1377671 更進一步’可藉由蝕刻除去於此狀態下比多晶矽膜1 8位 於淺處（從多晶石夕膜18露出）之氧化膜17(圖3d中以2點點線 所不）、及光罩16。藉由此，溝槽22之寬幅係於溝槽22上部， 與更深之部分相比，僅稍擴一點。此狀態乃例示於圖3d。 然後’加熱經由以上步驟之矽基板2，熱氧化露出表面’ 亦即熱氧化各溝槽22上部之内側壁、多晶矽膜丨8之上面、 及溝槽22外之磊晶層15表面，形成氧化膜19。此時，控制 加熱溫度及加熱時間等，做成氧化膜19之膜厚比氧化膜17 之膜厚更薄之特定膜厚。多晶矽膜丨8之殘部係成為充填部 2 3。此狀態乃例示於圖3 e。 其次，於各溝槽22上部之空處填埋多晶矽，並且於此多 晶矽導入雜質，形成導電化之閘極電極24。此狀態例示於 圖3 f 〇 於溝槽22上部之空處填埋多晶矽之步騾，係例如與形成 充填材23(多晶矽膜18)時（參照圖沘及圖3d)相同地，亦可包 含以填埋各溝槽22内且覆蓋磊晶層15表面之方式，形成多 晶石夕膜後，回钱此多晶石夕膜之步驟。 其次，藉由蝕刻除去露出於磊晶層15表面之氧化膜19。 氧化臈19之殘部與氧化膜17之殘部係成為絶緣膜乃。 其次’於磊晶層15表面植入控制N型之雜質，形成第二植 入區域27。此狀態乃例示於圖3g。 其次，加熱經由以上步驟之石夕基板2，第⑽入區域财 之P型雜質及第2植入區域27中之N型雜質，係擴散到遙晶層 b中，而各自形成漂移層7及基極區域9。蟲曰曰曰層15之殘餘 *03884.doc 21 1377671 區域（連接於漂移層之區域）係成為備用層8。基極區域9係且 有面向溝槽22内壁面之露出部9&(出現於溝槽咖壁面之 部分）。此狀態例示於圊3h。 此時，溝槽22内壁面中之基極區域9與漂移層了之境界係 關於溝槽22之深度方向，以形成比位於充填材^上之氧化 膜19上面更淺之方式，選擇加熱條件。藉由此，閘極電極 24係對向於從基極區域9之溝槽22内壁面之整體露出部 然後’於基極區域9上，形成具有對應於半導體裝心 之源極區域_ 口之光阻膜（未圖示），介由此光阻膜之開 口，於基極區域9之表層部植入p型雜質。更進一步，加熱 此石夕基板2’植入於基極區域9表層部之p型雜質係往基極區 域9中擴散’形成源極區域…藉由此，係可獲得含有漂移 層7、備用層8、基極區域9及源極區域1〇之元件形成區域3。 參照圖2,於經由以上步驟之石夕基板2之整體元件形成區 域3側’形成氧化石夕膜’並且介由具有特定之圖案之光阻膜 (未圆示），蝕刻此氧化矽膜而形成接觸孔12。氧化矽層之殘 部則成為氧化石夕膜1 1。 其後，於經由以上步驟之石夕基板2之元件形成區域3所形 成之側及其反對側，各供給特定金屬材料，各自形成電極 13、14。藉由此，係可獲得圖2所示之半導體裝置^ 乂上所述’此半導體裝置2 j係積極利用形成漂移層 7(超連接構造）之溝槽22，並形成閘極構造。 於以上之製造方法中，氧化膜17與氧化膜19係可以不同 之氧化條件（例如，石夕基板2之加熱温度或加熱時間）形成。 I03884.doc -22· 1377671 並且，於形成氧化膜19時，氧化膜17係以多晶矽膜ι8覆蓋 者。因此，係可獨立控制氧化膜17之形成厚度與氧化膜19 之形成厚度。 藉由此，如圖2所示，係可將絶緣膜25之厚度做成與設置 於閘極電極24與基極區域9間之部分（氧化膜19)相比，設置 於充填材23與矽基板2及漂移層7間之部分（氧化膜17)較厚。 於形成氧化膜17及氧化膜19之步驟中（參照圖3d及圖 3e) ’多晶石夕膜1 8 ’係藉由達到規定除去氧化膜丨7之區域之 光罩之功能’規定氧化膜17之形成區域（殘部區域）之同時， 且達到規定氡化膜1 9之形成區域之功能。因此，於溝槽22 内，藉由於適當之深度區域形成多晶矽膜18，係可於特定 區域形成氧化膜17及氧化膜丨9 ^藉由控制回蝕厚度，係可 易於控制溝槽22内之多晶矽膜丨8之形成深度。 於以上之製造方法中’取代形成氧化膜17或著於形成及 除去氣化膜17後，藉由形成具有與氧化膜丨9相同左右厚度 之氧化膜5，係可獲得圖1所示之半導體裝置丨。此情況，於 填埋於溝槽22(4)之多晶矽膜18(參照圖3(；)導入雜質且導電 化（低電阻化）’再以將多晶矽膜18作成與磊晶層15表面幾乎 同一面之方式，回蝕後做成閘極電極6 ^ 此發明之貫施形態之說明係如上所述，但此發明也可以 其他之形態實施。例如，半導體裝置1、2丨之各半導體部分 之導電型係亦可相反。亦即，於上述之實施形態中，p型之 刀可為N型且型之部分亦可為卩型〇 於圖2所示之半導體裝置21之製造方法’於形成氧化膜 103884.doc -23- 1377671 1、21 2 3 4 、 22 、 55 5 、 25 、 59 6 、 24 、 60 7 8 9、57
10 ' 58 11 12 13、 61 14、 62 15
16a 17、19、63 18 20 23 26 27 半導體裝置 ^夕基板 元件形成區域 溝槽 絶緣膜 閘極電極 漂移層 備用層 基極區域 從基極區域之溝槽内壁 面露出之露出部 源極區域 氧化矽膜 接觸孔 電極（源極電極） 電極（汲極電極） 蟲晶層 光罩 開口 氧化膜 多晶矽膜 超連接構造部 充填材 第1注入區域 第2注入區域 103884.doc -25- 1377671 51 半導體基板 52 漂移層（N型支柱層） 53 備用層（P型支柱層） 54 半導體層 56 N型區域 64 埋入層 S 漂移層與備用層之界面
I03884.doc -26·

Claims (1)

1377671 第094126534號專利申請案 中文申請專利範圍替換本(101年3月） 1. 一種半導體裝置，其係包含： 第1導電型之汲極區域，其形成於半導體基板； 疋件形成區域，其設置於此汲極區域上且形成有涵蓋 到上述沒極區域之凹處； 閘極電極，其配置於上述凹處内； 閘極絶緣膜’其介於此閘極電極與上述凹處之内壁面 之間；
第1導電型之漂移層，其配置於上述元件形成區域内， 且貫通上述凹處； 第2導電型之基極區域，其於上述元件形成區域中，以 連接於上述漂移層之方式配置於上述漂移層上，上述凹 處乃貫通’經由上述閘極絶緣膜而對向於上述閘極電 極’上述第2導電型係與上述第1導電型不同；
Μ年3月阡目修(更)正本 源極區域，其於上述元件形成區域中，形成於上述基 極區域上’且上述凹處乃貫通； 充填材’其於上述凹處内，配置於比上述閘極電極更 靠底部側，且具有導電性；及 導體間絕緣膜，其配置於上述充填材與上述閘極電極 之間。 2.如請求項1之半導體裝置，其中 於上述充填材的外側更進一步包含：絶緣膜，其於上 述凹處之内壁面，不覆蓋上述基極區域之與上述閘極電 極之對向部而覆蓋底部側之區域而形成，且具有與上述 l〇3884-l〇}〇3i3d( 1377671 閘極絶緣膜不同之膜厚。 3.如請求項2之半導體裝置，其中 沿著上述閘極電極的側面的上述閘極絕緣膜係比沿著 上述充填材的侧面的上述絶緣膜薄。 4·如請求項1或2之半導體裝置，其中 上述充填材的寬度係比上述閘極電極的寬度窄。 5·如請求項1或2之半導體裝置，其中 上述基極區域係不與上述充填材相對向。 6. 如請求項1或2之半導體裝置，其中 上述漂移層係與上述充填材相對向。 7. 如請求項1或2之半導體裝置，其中 於上述凹處，内部配置有上述閘極電極的部分的寬度 係比内部配置有充填材的部分的寬度寬； 上述凹處在内部配置有充填材的部分與内部配置有上 述閘極電極的部分之間，具有自内部配置有充填材的部 分向内部配置有上述閘極電極的部分漸漸變寬的部分。 8·如請求項1或2之半導體裝置，其中 於上述凹處的深度方向，上述充填材的長度係比上述 閘極電極的長度長。 9.如請求項1或2之半導體裝置，其中更進一步包含： 電極絶緣膜，其形成於上述元件形成區域上；及 源極電極，其形成於上述元件形成區域上，進入形成 於上述電極絕緣膜之開口内，並與露出於上述開口内之 上述源極區域電性連接。 103884-1010313 .doc 1377671 10.如請求項1或2之半導體裝置，其中 形成有複數之上述凹處；且 於相鄰之2個上述凹處之間更進一步包含：備用層，其 係為上述第2導電型’且其係設置於一方之上述凹處所貫 通之上述漂移層與另一方之上述凹處所貫通之上述漂移 層之間。 11_如請求項10之半導體裝置，其中 上述漂移層與上述備用層係在上述半導體基板上交互 配置，形成超連接構造部。 12. 如請求項1〇之半導體裝置，其中 上述備用層的雜質濃度係比上述基極區域的雜質濃度 低。 13. 如請求項1〇之半導體裝置，其中 上述漂移層的雜質濃度係比上述汲極區域的雜質濃度 低。 14. 如請求項1或2之半導體裝置，其中 於上述半導體基板上形成有絕緣閘雙極電晶體 (IGBT)。 15· —種半導體裝置之製造方法，該半導體裝置係於半導體 基板上所形成之第丨導電型之汲極區域上，具有上述第i 導電型之漂移層者，其製造方法包含以下步驟： 於上述汲極區域上形成與上述第丨導電型不同之第2導 電型之半導體層之步驟； 貫通此半導體層，形成涵蓋到上述汲極區域之凹處之 103884-1010313.doc ^ 1377671 步驟； 於露出於上述凹處之内壁面之上述半導體層，導入上 述第1導電型之雜質而形成沿著上述凹處之内壁面之上 · 述漂移層之步驟； 從上述半導體層之表面’導入上述第2導電型之雜質於 上述半導體層之表層部，形成具有對上述凹處之内壁面 之露出部之上述第2導電型之基極區域之步驟； 於上述凹處之緣部於上述基極區域之表層部，導入上 述第1導電型之雜質，形成露出於上述凹處之内壁面之第鲁 1導電型之源極區域之步驟； 於上述凹處之内壁面形成絶緣膜之步驟； 於形成上述絶緣膜之上述凹處内，以比上述基極區域 之上述露出部更深之方式，對底部區域充填具有導電性 之充填材至預先決定之特定深度為止之步驟； 將上述充填材作為光罩除去上述絶緣膜之除去步驟； 藉由此除去步驟所露出之上述凹處内壁面之露出表面 對應於上述基極區域之上述露出部之區域，形成比上述.· 絶緣膜更薄之閘極絶緣膜，並且於上述充填材之露出表 面形成導體間絶緣膜之步驟；及 於上述凹處之内部，形成分別挾持上述閘極絶緣膜與 上述導體間絶緣膜且應對向於上述基極區域之露出部與 上述充填材之閘極電極之步驟。 16.如請求項15之半導體裝置之製造方法，其中包含充填上 述充填材步驟為於上述凹處内至比上述特定深度上面為 103884-1010313.doc S 1377671 止供給上述充填材之充填材供給步驟；及 此充填材供給步驟後，將上述充填材回蝕到上述特定 深度為止之步驟。 17. 如請求項15或16之半導體裝置之製造方法，其中包含上 述基極區域之步驟為於上述凹處之内壁内植入上述第2 導電型之雜質離子步驟。 18. —種半導體裝置，其係包含： 第1導電型之汲極區域，其形成於半導體基板； 元件形成區域，其設置於此汲極區域上且形成有涵蓋 到上述沒極區域之凹處； 閘極電極，其配置於上述凹處内； 閘極絶緣膜，其介於此閘極電極與上述凹處之内壁面 之間； 配置於上述元件形成區域内，上述凹處所貫通之第1導 電型之漂移層、及連接於此漂移層並且與上述第1導電型 不同之第2導電型之漂移層； 第2導電型之基極區域，其於上述元件形成區域令，以 連接於上述漂移層之方式配置於上述漂移層上，上述凹 處乃貫通，經由上述閘極絶緣膜而對向於上述閘極電 極；及 源極區域，於上述元件形成區域中，形成於上述基極 區域上，且上述凹處乃貫通；且 上述備用層的雜質濃度係比上述基極區域的雜質濃度 低； 103884-1010313.doc S 1377671 上述漂移層的雜質濃度係比上述汲極區域的雜質濃度 低。 19.如請求項18之半導體裝置，其中 上述漂移層與上述備用層係在上述半導體基板上交互 配置，形成超連接構造部。 20·如請求項18或19之半導體裝置，其中 於上述凹處，於上述凹處的深度方向，與底部側相反 側的部分的寬度係比上述底部側的部分的寬度寬； 上述凹處在上述底部侧的部分及與底部側相反側的部 分之間，具有自上述底部侧向與底部侧相反側漸漸變寬 的部分。 21. 如請求項18或19之半導體裝置，其中更進一步包含： 電極絶緣膜，其形成於上述元件形成區域上；及 源極電極，其形成於上述元件形成區域上，進入形成 於上述電極絕緣膜之開口内，並與露出於上述開口内之 上述源極區域電性連接。 22. 如請求項18或19之半導體裝置，其中更進一步包含： 充填材，其於上述凹處内，配置於比上述閘極電極更 靠底部側，且具有導電性；及 導體間絕緣膜’其配置於上述充填材與上述閉極電極 之間。 23.如請求項22之半導體裝置，其中 於上述充填材的外側更進一步包含：絶緣膜，其於上 述凹處之内壁面，不覆蓋上述基極區域之與上述閘極電 103884-1010313.doc 且具有與上述 極之對向部而覆蓋底部側之區域而形成 閘極絶緣膜不同之膜厚。 24. 25. 26. 27. 28. 如請求項23之半導體裝置，其令 沿著上述閘極雷;& yB| … 電極的側面的上述閘極絕緣臈係比沿著 上述充填材的側面的上述絶緣膜薄。 如請求項22之半導體裝置，其中 上述充填材的寬度係比上述閘極電極的寬度窄。 如請求項22之半導體裝置，其中 上述基極區域係不與上述充填材相對向。 如請求項22之半導體裝置，其中 上述漂移層係與上述充填材相對向。 如請求項18或19之半導體裝置，其中 於上述半導體基板上形成有絕緣閘雙極電晶體 (IGBT)。 103884-1010313.doc
TW094126534A 2004-08-04 2005-08-04 Semiconductor device and method for manufacturing the same TWI377671B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004228500 2004-08-04
JP2005218470A JP5259920B2 (ja) 2004-08-04 2005-07-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200614512A TW200614512A (en) 2006-05-01
TWI377671B true TWI377671B (en) 2012-11-21

Family

ID=35756588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094126534A TWI377671B (en) 2004-08-04 2005-08-04 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
US (3) US8299524B2 (zh)
JP (1) JP5259920B2 (zh)
KR (1) KR20060048998A (zh)
TW (1) TWI377671B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1925028B1 (en) * 2005-09-02 2020-11-11 Infineon Technologies Americas Corp. Protective barrier layer for semiconductor device electrodes
KR100791342B1 (ko) * 2006-08-09 2008-01-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100790257B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008270365A (ja) * 2007-04-17 2008-11-06 Toyota Motor Corp 半導体装置とその製造方法
KR100875159B1 (ko) 2007-05-25 2008-12-22 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2009218304A (ja) * 2008-03-10 2009-09-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US7807576B2 (en) 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8330214B2 (en) * 2009-05-28 2012-12-11 Maxpower Semiconductor, Inc. Power semiconductor device
TWI407564B (zh) * 2010-06-07 2013-09-01 Great Power Semiconductor Corp 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US8530300B2 (en) * 2010-07-23 2013-09-10 Infineon Technologies Austria Ag Semiconductor device with drift regions and compensation regions
CN102403354A (zh) * 2010-09-15 2012-04-04 无锡华润上华半导体有限公司 Coo1MOS器件及其制造方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
CN103515245B (zh) * 2013-09-30 2015-12-02 桂林斯壮微电子有限责任公司 基于高能离子注入方式的通道分压场效应管及生产方法
KR20150051067A (ko) * 2013-11-01 2015-05-11 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP6340200B2 (ja) * 2014-01-27 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6514519B2 (ja) 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
JP7319072B2 (ja) * 2019-03-28 2023-08-01 ローム株式会社 半導体装置
CN111129109A (zh) * 2019-12-04 2020-05-08 深圳第三代半导体研究院 一种碳化硅高压mos器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
EP1026749B1 (en) * 1998-07-23 2003-09-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device obtainable thereby
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP4924781B2 (ja) * 1999-10-13 2012-04-25 株式会社豊田中央研究所 縦型半導体装置
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP4363736B2 (ja) * 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4559691B2 (ja) * 2001-05-25 2010-10-13 株式会社東芝 半導体装置の製造方法
US6878989B2 (en) * 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
AU2003228073A1 (en) * 2002-05-31 2003-12-19 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
WO2003103036A1 (en) * 2002-05-31 2003-12-11 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric

Also Published As

Publication number Publication date
JP5259920B2 (ja) 2013-08-07
US20060027861A1 (en) 2006-02-09
US20130009240A1 (en) 2013-01-10
US20150011065A1 (en) 2015-01-08
JP2006074015A (ja) 2006-03-16
TW200614512A (en) 2006-05-01
US8299524B2 (en) 2012-10-30
KR20060048998A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
TWI377671B (en) Semiconductor device and method for manufacturing the same
US6737704B1 (en) Transistor and method of manufacturing the same
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US8125025B2 (en) Semiconductor device
KR101293927B1 (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
TWI500114B (zh) 半導體組件及製造方法
JP3395603B2 (ja) 横型ｍｏｓ素子を含む半導体装置
US7821064B2 (en) Lateral MISFET and method for fabricating it
JP2004095962A (ja) トレンチゲート型半導体装置及びその製造方法
JP2004504711A (ja) 高速トレンチ二重拡散金属酸化膜半導体
TW201013936A (en) Structure and method for forming PN clamp regions under trenches
US7732862B2 (en) Power semiconductor device having improved performance and method
US7642139B2 (en) Semiconductor device production method and semiconductor device
JPH09246552A (ja) 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法
JPH11163341A (ja) 炭化珪素半導体装置
US6198129B1 (en) Vertical type insulated gate transistor
TW201725728A (zh) 在垂直功率半導體裝置中之源極－閘極區域架構
JP2008034805A (ja) 半導体装置および半導体装置の製造方法
JP2012094920A (ja) 半導体装置
US7649222B2 (en) Semiconductor device
JP2001127285A (ja) 縦型電界効果トランジスタ
JP2001210823A (ja) 半導体装置
TW200952176A (en) Semiconductor devices and methods for fabricating the same
TWI382476B (zh) 製作半導體元件之方法
JP2009038214A (ja) 半導体装置