TWI500114B - 半導體組件及製造方法 - Google Patents

半導體組件及製造方法 Download PDF

Info

Publication number
TWI500114B
TWI500114B TW098132534A TW98132534A TWI500114B TW I500114 B TWI500114 B TW I500114B TW 098132534 A TW098132534 A TW 098132534A TW 98132534 A TW98132534 A TW 98132534A TW I500114 B TWI500114 B TW I500114B
Authority
TW
Taiwan
Prior art keywords
electrode
termination
trench
layer
dielectric material
Prior art date
Application number
TW098132534A
Other languages
English (en)
Other versions
TW201025507A (en
Inventor
Prasad Venkatraman
Zia Hossain
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201025507A publication Critical patent/TW201025507A/zh
Application granted granted Critical
Publication of TWI500114B publication Critical patent/TWI500114B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體組件及製造方法
大體說來本發明係關於半導體組件，更特定言之係關於具有一邊緣終止結構之動力切換半導體組件。
金屬氧化物半導體場效應電晶體(MOSFETS)是一常用類型之動力切換裝置。一MOSFET裝置包括一個源極區，一個汲極區以及一個延伸於該等源極區和汲極區之間之通道區，及一個毗鄰該通道區提供之一閘極結構。該閘極結構包括一個位於毗鄰該通道區且以一薄介電層來與該通道區分離之導電閘極電極層。當有一足夠強之電壓施於該閘極結構以使該MOSFET裝置處於一導通狀態時，就會在該等源極區和汲極區之間形成一導電通道區從而使電流流通該裝置。若所施加在該閘極上的電壓不夠引起通道形成時，電流就不會流通且該MOSFET裝置是處於關閉狀態。
如今的高電壓動力切換市場主要被兩大主要參數所驅動：崩潰電壓(BVdss)及導通電阻(Rdson)。對於一特定的應用，需要一最小的崩潰電壓，且在實務上，設計者通常能滿足一崩潰電壓(BVdss)規格。然而，這些經常都是在犧牲導通電阻的情況下來達成的。這個在性能上權衡之考量對於高壓動力切換的製造者和使用者來說是個重大的設計挑戰。這些裝置的製造者通常將擴散場限制環及通道停止區與例如一厚的場氧化物之終止結構包含在一起來減少裝置洩露、減少不必要的寄生效應以及增強裝置的崩潰。這些方法解決了一平面接面之最大電場鬆弛的問題。每個終止方法皆有其益處和缺點，設計者要做的就是最小化一方法之負面效應同時加強其正面效應。在此等方法中，對於半導體裝置製造投資來說場限制環是花費最少的做法之一，因為用來形成主要裝置之PN接面的相同擴散步驟通常可用來形成該等場限制環。當仰賴漂移區來阻擋大量電壓時，該等防護環減少了電場曲率。
另外一種減少一平面接面之最大電場之方法為電荷平衡方法，其中在裝置漂移區中形成電荷平衡結構以在該漂移區內維持一充分均勻的電場從而增加了該裝置的崩潰電壓。該方法之缺點在於電荷平衡裝置中之邊緣終止結構佔用了很大的面積以在作用區和終止區之間的介面處達到電荷平衡。
因此，有一種半導體組件和一種製造該半導體組件之方法將會非常有利，該半導體組件具有能夠提供一更高的崩潰電壓及促進在作用區及終止區之間之介面處維持高的雪崩電流之能力的一終止結構。更加有利的是該半導體組件符合製造之成本效益。
本發明可經由閱讀以下詳細之發明說明並配合該等隨附圖式而獲得深一層之瞭解，其中相同之參考字元指明相同的元件。
大體說來，本發明提供了一半導體組件，其可包括一半導體裝置，例如一場效應電晶體、一溝槽場效應電晶體、一垂直功率場效應電晶體、一功率場效應電晶體、或諸如此類與包括一溝槽之一邊緣終止結構整合之組件。應注意，一功率場效應電晶體亦可被稱為一垂直功率裝置，且一垂直場效應電晶體亦可被稱為一功率裝置。該半導體組件包括一半導體裝置，舉例而言諸如一電晶體及由一半導體材料製造或作成之一基於溝槽之邊緣終止結構。用於製造該半導體裝置之半導體材料部分可被稱為一半導體裝置區或一裝置區，用於製造該基於溝槽之邊緣終止結構之半導體材料部分可被稱為一終止區或一邊緣終止區。應注意，一場效應半導體裝置可能為一頂側汲極接觸裝置或是一底側汲極接觸裝置。在具有該頂側汲極接觸或是該底側汲極接觸之一半導體裝置中，該汲極接觸可能會被製成在該半導體裝置區外側之該半導體材料的一區域。該區域可被稱為汲極接觸區。
依照本發明之一實施例，該邊緣終止結構包括具有側壁和一底面之一溝槽。一層介電材料(舉例而言，諸如氧化物)形成於該底面及該等側壁之靠近該底面的部分之上，且一電極形成於該介電層之上。一層介電材料形成於該電極之上、形成於鄰近於該底面的介電材料之上及形成於鄰近於該溝槽之口或開口的該等側壁之上，且一邊緣終止電極形成於此介電材料之上。較靠近底面之電極被稱為源極電極，因為它耦接至該半導體裝置之該等源極電極，其中較靠近該溝槽之開口之電極被稱為一浮動電極，因為在一電相關之意義下其處於浮動狀態。
依照本發明之另一實施例，該邊緣終止結構包括至少兩個溝槽，其中每個溝槽具有一底面和若干側壁。一源極電極和一浮動電極形成於該等溝槽之一者中。在另一溝槽中，一層介電材料形成於該底面和側壁之上及該半導體材料的表面之一部分之上，以及一電極形成於介電材料之上且較佳地電耦合至該半導體材料。
圖1係依照本發明之一實施例之一半導體組件10在製造期間之一部分的一橫截面視圖。圖1中顯示具有相對表面14和16的一半導體材料12。表面14亦被稱為一前表面或頂表面且位於半導體材料12之一頂側，表面16亦被稱為一底表面或是後表面且位於半導體材料12之一底側。依照本發明之一實施例，半導體材料12包括安置於半導體基板18上之一磊晶層20。基板18較佳係摻雜大量N型摻雜物或雜質材料之矽且磊晶層20係摻雜少量N型摻雜物之矽。在具有30伏特崩潰電壓之一半導體裝置的一實例中，基板層18之電阻可小於約0.01歐姆公分(「Ω-cm」)且較佳小於約0.005Ω-cm，且磊晶層20之電阻可大於約0.1Ω-cm且較佳大於約0.2Ω-Cm。基板層18為流經一功率電晶體之電流提供一低電阻傳導路徑且提供一低電阻連接至可形成於基板12之頂表面14上之一頂端汲極導體、至可形成於底表面16上之一底端汲極導體，或至兩者上。應瞭解，半導體材料12並不限於作為半導體基板上之一磊晶層。例如，半導體材料12可以是一半導體基板。摻雜有N型摻雜物的一區域或層被稱為具有一N型傳導性或一N導電類型，且摻雜有P型摻雜物的一區域或層被稱為具有一P型傳導性或一P導電類型。
在磊晶層20上或自磊晶層20形成一層具有一厚度約為1,000埃()至5,000埃()的介電材料22。依照本發明之一實施例介電層22係具有一厚度為約3,000埃()之一低溫氧化物(「LTO」)。介電材料之類型並非本發明之一限制。於氧化物層22之上圖案化一光阻層以形成一遮罩結構24，該遮罩結構24具有若干遮罩元件26及暴露氧化物層22之部分之開口28。遮罩結構24亦被稱為一遮罩或一蝕刻遮罩。
現在參閱圖2，氧化物層22的該等暴露部分及位於氧化物層22之該等暴露部分之下的磊晶層20之該等部分被移除來形成若干溝槽30、36、42和48，該等溝槽從表面14延伸至磊晶層20中。溝槽30和36形成於半導體裝置區35中，且溝槽42和48形成於終止或邊緣終止區49中。因此，溝槽30和36被稱為裝置溝槽，且溝槽42和48被稱為終止溝槽。較佳地，溝槽30及42與溝槽36等距，即，溝槽30與36之間的橫向距離大體上相同於溝槽36與42之間的橫向距離。溝槽30具有若干側壁32及一底面34，溝槽36具有若干側壁38及一底面40，溝槽42具有若干側壁44及一底面46，且溝槽48具有若干側壁50及一底面52。較佳地，溝槽30、36、42和48係使用異向性蝕刻(anisotropic etch)(舉例而言，諸如一異向性反應離子蝕刻(「RIE」))形成。側壁32、38、44和50可用作垂直表面，且底面34、40、46及50可用作水平表面。為清晰起見，側壁32、38、44和50已展示為與底面34、40、46和52係大體上垂直。然而，應瞭解，在實踐中底面34、40、46和52(即該等溝槽的底部)可為圓形的且側壁32、38、44和50係稍微逐漸變細的。雖然溝槽30、36、42和48被展示為結束於磊晶層20中，此並非本發明之一限制。舉例而言，溝槽30、36、42和48可結束於基板18處或者它們可延伸至基板18中。蝕刻技術及磊晶層20中形成的溝槽之數量並非本發明之限制。
現在參閱圖3，自側壁32、38、44和50或在該等側壁之上以及自底面34、40、46和52或在該等底面之上形成具有範圍從約500埃()至約2,000埃()之一厚度的一犧牲介電層54。較佳地，介電層54係在一乾燥環境中藉由熱氧化而形成。介電層54圍繞於溝槽30、36、42和48之底部和頂部角落，移除側壁32、38、44和50及底面34、40、46和52之源自RIE處理的任何損害，為後續氧化步驟提供一高品質表面，且拓寬溝槽30、36、42和48。
現在參閱圖4，犧牲氧化物層54及氧化物層22之剩餘部分皆從磊晶層20剝離。具有一厚度為從約500埃()至約2,000埃()之一層介電材料56係形成於表面14、側壁32、38、44和50及底面34、40、46和52之上。應注意，介電層56的厚度可根據所要之崩潰電壓而設定。例如，對於一30伏特的擊穿電壓(BVDSS)，介電層56具有範圍自約800埃()到約1,200埃()的一厚度。舉例而言，介電層56係為氧化物，其可藉由磊晶層20之暴露部分的氧化、四乙基正矽酸鹽或類似物之分解而形成。一層具3,500埃()至6,000埃()厚度範圍之多晶矽58係形成於介電層56之上且較佳填充溝槽30、36、42和48。當磊晶層20之導電類型為N型時，多晶矽層58之導電類型較佳為N型。多晶矽層58被蝕刻為具有高出氧化物層56之表面約2,000埃()之一大體上平坦表面。或者，可使用化學機械平坦化(「CMP」)、抗蝕劑平坦化、氧化及蝕刻技術或類似方式來平坦化多晶矽層58。在多晶矽層58上圖案化一光阻層來形成一遮罩結構60，該遮罩結構具有遮罩元件62及暴露多晶矽層58之部分的開口64。該遮罩結構60亦被稱為一遮罩或一蝕刻遮罩。
現在參閱圖5，多晶矽層58上之該等暴露部分係使用例如一活性離子蝕刻來蝕刻以暴露氧化物層56之部分。該蝕刻分別留下溝槽30、36和42中之多晶矽層58的部分58A、58B和58C。部分58A、58B和58C被稱為防護電極或是裝置電極。應注意的是，防護電極58A、58B和58C在一後續步驟中較佳地係連接至該源極電極。蝕刻亦留下多晶矽層58之部分58D及58E，其中部分58D及58E係位於在表面14上之氧化物層56之部分上且其中部分58D亦在溝槽48中。部分58D亦被稱為一終止電極、一防護電極或一保護。應注意，部分58E係可自半導體組件10省略之一任選部件且其被稱為一場終止結構。當半導體組件10包括部分58E時，部分58E可在一後續步驟中被連接至該基板上且用作一場終止結構並防止因該矽表面的反轉而形成一寄生MOSFET。部分58A和58B係在半導體裝置區35中，部分58C和58D係在終止區49中，且場終止結構58E係在汲極接觸區59中。遮罩結構60及氧化物層56之該等暴露部分被移除而分別暴露表面14之部分及側壁32、38和42之部分32A、38A和42A。以實例說明之，氧化物層56之該等暴露部分係使用一濕蝕刻移除，濕蝕刻在多晶矽部分58A、58B及58C之表面之下進行底切。一層犧牲介電材料(圖中無)於暴露部分32A、38A和42A之上形成且在源極電極58A、58B和58C、防護電極58D和場終止結構58E之上形成。依照本發明之一實施例，介電材料之犧牲層係氧化物，其在部分32A、38A和42A上具有範圍從約100埃()至約1,000埃()之一厚度及在源極電極58A、58B和58C、防護電極58D和場終止結構58E上具有範圍從約200埃()至約2,000埃()之一厚度。因為多晶矽層58之重摻雜，在源極電極58A、58B和58C及防護電極58D上之厚度較大。多晶矽上之氧化物厚度對矽上氧化物厚度之精確比率取決於多晶矽摻雜及氧化條件。以實例說明之，側壁32A、38A和48A上之該等層的厚度約為200埃()，且源極電極58A、58B和58C、防護電極58D和場終止結構58E上之介電層的厚度約為500埃()。側壁32A、38A和42A上之氧化物被移除，且源極電極58A、58B和58C、防護電極58D和部分58E上之氧化物被減薄，分別在源極電極58A、58B、58C、防護電極58D和場終止結構58E上留下氧化物層68A、68B、68C、68D及68E。
現在參閱圖6，在暴露部分32A、38A及42A之上或自該等暴露部分形成一介電材料層74；在多晶矽部分58A、58B、58C、58D和58E之上或自該等多晶矽部分分別形成介電材料層74A、74B、74C、74D和74E；在介於終止區49及汲極接觸區59之間之表面14的該暴露部分上或自該暴露部分形成一介電材料層74F；且在磊晶層20之橫向地鄰近汲極區59的部分上或自該部分形成一介電材料層74G。較佳地，介電層74、74A、74B、74C、74D、74E、74F及74G的材料係氧化物，其中介電層74之厚度為約200埃()至約1,000埃()，且氧化物層68A和74A、氧化物層68B和74B、氧化物層68C和74C、氧化物層68D和74D及氧化物層68E和74E之總厚度為約1,000埃()至約4,000埃()。應注意，在氧化物層56之該等餘下部分上可不形成氧化物。一層具有厚度為約6,000埃()至約10,000埃之多晶矽80形成於介電層74及74A至74G之上，且較佳充滿溝槽30、36和42。
現在參閱圖7，多晶矽層80被蝕刻而留下部分80A、80B和80C，其中部分80A、80B和80C分別位於溝槽30、36和42之內。部分80A和80B用作閘極電極或裝置控制電極。閘極電極80A及沿著溝槽30之側壁32之介電層74之該等部分形成一閘極結構，其中位於閘極電極80A與側壁32之間的介電層74之該等部分用作一閘極介電質或閘極介電材料，且閘極電極80B及沿著溝槽36之側壁38之介電層74之該等部分形成一閘極結構，其中位於閘極電極80B與側壁38之間的介電層74之該等部分用作一閘極介電質或閘極介電材料。部分80C形成一浮動電極。應注意，可利用可在圖7之平面外的一遮罩(圖中無)完成蝕刻以使多晶矽層80之部分留在表面上以促進形成一閘極電極連接。因為介電層74A、74B、74C、74D、74E及介電層68A、68B、68C、68D及68E較佳為相同材料，例如，氧化物，且為清晰起見，介電層74A和68A係展現為以參考字元75A所識別的一單一層，介電層74B和68B係展現為以參考字元75B所識別的一單一層，介電層74C和68C係展現為以參考字元75C所識別的一單一層，介電層74D和68D係展現為以參考字元75D所識別的一單一層，且介電層74E和68E係展現為以參考字元75E所識別的一單一層。
繼續參閱圖7，使用熟悉此項技術者熟知之技術在介電層75E中形成一開口79，以暴露場終止結構58E的一部分。
現在參閱圖8，於多晶矽層80之閘極電極80A和80B及介電層74之該等暴露部分之上圖案化一光阻層，以形成具有一遮罩元件92及一開口94之一遮罩結構90。遮罩結構90被稱為一高電壓植入遮罩或者一高電壓植入遮罩結構。開口94將介電層74之部分及多晶矽層80之閘極電極80A和80B暴露出來。一種P型傳導性雜質材料被植入於磊晶層20之橫向地鄰近於溝槽30及36的該等部分中，即磊晶層20之沒有被遮罩元件92所保護之該等部分。該植入形成用作主體區域的摻雜區98。該雜質材料亦被植入於閘極電極80A和80B之內。應注意，摻雜區98的形成可使用具有不同能量之多重植入物來完成以按需要制定P型雜質材料在該等主體區域中的分佈。該雜質材料亦被植入閘極電極80A和80B之中。根據一替代實施例，可利用遮罩結構90作為一植入遮罩藉由在一高能量下植入該雜質材料而貫穿多晶矽層80實施該植入，隨後蝕刻多晶矽層80。根據另一替代實施例，多晶矽層80可被蝕刻直至其頂表面高出表面14約2,000埃()。然後P型傳導性之雜質材料貫穿減薄之多晶矽層80而植入，隨後蝕刻多晶矽層80之該等剩餘部分直到其下凹至溝槽30、36和42之中。遮罩結構90被移除且磊晶層20被退火處理。
現在參閱圖9，一光阻層於介電層74和多晶矽層80之部分上被圖案化以形成一具有一遮罩元件104及開口106之遮罩結構102。遮罩結構102被稱為源極/汲極植入遮罩或源極/汲極植入遮罩結構。開口106暴露介電層74之部分、閘極電極80A和80B及在汲極接觸區59中之介電層74G。一種N型傳導性雜質材料被植入與溝槽30和36橫向地鄰近之磊晶層20之該等部分以及在汲極接觸區59中之磊晶層20之該等無保護部分，即，磊晶層20沒被遮罩元件102所保護之該等部分。該植入形成作為源極之摻雜區108及作為一汲極接觸區之一摻雜區109。該雜質材料亦被植入於閘極電極80A和80B之中。遮罩結構102被移除且摻雜區108和109皆被退火處理。
現在參閱圖10，閘極電極80A和80B以及浮動閘極電極80C被凹進表面14之下。將閘極電極80A和80B以及浮動閘極電極80C凹下之技術已被熟習本技術者所熟知。舉例而言，可形成一與遮罩結構90類似之蝕刻遮罩(圖中無)，閘極電極80A和80B以及浮動閘極電極80C在移除該蝕刻遮罩後被異向性地蝕刻。或者，電極80A和80B以及80C可於一先前蝕刻步驟中下凹。
可選擇地，一層耐火金屬(圖中無)係依形地沉積於閘極電極80A和80B、浮動電極80C、場終止結構58E之暴露部分以及介電層74之上。以實例說明之，該耐火金屬係具有一從約100埃()至約1,000埃()厚度之鈷。該耐火金屬被加熱至約450℃到約900℃之範圍的一溫度。詃熱處理使得鈷和矽反應以在鈷和多晶矽或矽接觸之所有區域中形成鈷矽化合物。熟知此項技術者明白，此等自對準之矽化物層被稱為自對準矽化物層。因此，鈷自對準矽化合物層110從閘極電極80A形成，鈷自對準矽化合物層112從閘極電極80B形成，鈷自對準矽化合物層114從浮動電極80C形成，以及鈷自對準矽化合物層116從場終止結構58E形成。應瞭解，矽化物的類型並非本發明之限制。舉例而言，其他適合的矽化物包括鎳矽化物、鉑矽化物、鈦矽化物以及諸如此類。如熟知此項技術者明白，矽會在形成矽化物時被消耗且被消耗的矽量取決於將要形成的矽化物的種類。
現在參閱圖11，一層具有厚度從約3,000埃()至約12,000埃()之介電材料124形成於自對準多晶矽化物層110、112、114、矽化物層116以及介電層74、74F、74G、74D、74E之上。以實例說明之，介電層124係具有一厚度約為10,000埃()之氧化物。介電層124可使用例如化學機械平坦化(「CMP」)來將其平坦化。或者，介電層124可係一層能藉由加熱而回焊之硼磷矽酸鹽玻璃(「BPSG」)。一光阻層於介電層124之上被圖案化以形成一遮罩結構126，其具有遮罩元件128及將介電層124之部分暴露之開口130。遮罩結構126亦被稱為一遮罩或是一蝕刻遮罩。介電層124之該等暴露部分係使用例如一活性離子蝕刻而異向性地蝕刻以在介電層124中形成開口，該等開口暴露位於溝槽30和36之間之摻雜區108之該部分以及橫向地鄰近於溝槽30和36之摻雜區108之該等部分。
現在參閱圖12，遮罩結構126被移除。磊晶層20之該等暴露部分係使用熟習此項技術者所熟知之技術將其等凹進一個比源極108稍深之處。一P型傳導性雜質材料被植入磊晶層20之橫向地鄰近於溝槽30和36之該等暴露部分(即，磊晶層20之未被介電層124所保護的該等部分)而形成摻雜區132。該植入物隨後被退火處理。一光阻層於介電層124之上被圖案化以形成一具有遮罩元件148及開口150之遮罩結構146。該遮罩結構亦被稱為一接觸蝕刻遮罩或一接觸蝕刻遮罩結構。介電層124被開口150所暴露之該等部分係使用熟習此技術者所熟知之技術而蝕刻以將自對準矽化物層116之一部分、非浮動終止電極58D之一部分以及與部分58E鄰近之摻雜區109之一部分暴露。遮罩結構146被移除。雖然圖中並未顯示，應瞭解，一矽化物可自終止電極58D之該等部分以及被開口150暴露之摻雜區109形成。
現在參閱圖13，形成與摻雜區132、源極/汲極區108和109、非浮動終止電極58D接觸之一阻障層以及在介電層124之上形成一阻障層。適合作為該阻障層的材料包括鈦氮化物、鈦鎢化物或諸如此類。形成一金屬化系統(圖中無)(舉例而言，諸如一鋁銅(AlCu)金屬系統)且其與該阻障層接觸。一遮罩結構形成於鋁銅金屬系統之上而將該鋁銅金屬結構之部分暴露於外。該鋁銅金屬結構被蝕刻形成一具有源極電極部分134A、134B、134C及134D之一源極導體134、一頂側汲極電極136、及一場終止電極140，該場終止電極140係藉由導體142電耦合至頂側汲極電極136。應注意，蝕刻該鋁銅金屬結構亦形成一與矽化物層110和112接觸之閘極電極(圖中無)。
圖14係半導體組件10在製造期間之一上視圖且其圖解說明閘極電極80A係和80B電耦合在一起。應注意，該等閘極電極80A和80B係以虛線指出。更特定而言，圖14圖解說明通過填滿之通道162和164電耦合閘極電極80A和80B之一傳導帶160。該等通道係以一導電材料填充。為清晰起見，圖14中已省略多種層以便更好地圖解閘極電極80A和80B係彼此電連接的。應注意，源極電極部分134A、134B及134C係和源極導體134電耦合在一起的。圖14亦圖解由接觸非浮動終止電極58D之一導電材料填充之一通道167和由接觸場終止結構58E之一導電材料填充之一通道169。
再次參閱圖13，一MOSFET 170係由半導體裝置區35形成，其中摻雜區108形成該源極區，磊晶層20及基板18之橫向地鄰近於溝槽30和36之該等部分形成該汲極區，且電極134A、134B及134C作為源極電極。MOSFET 170有一頂側汲極接觸136。半導體組件10包括一邊緣終止結構172，其包含形成於一源極電極58C上之一浮動終止電極80C，以及一邊緣終止結構174，其包含形成於終止區49內之一非浮動終止電極或非浮動保護58D。如上所述，頂側汲極接觸136可與場終止電極140電耦合。
圖15係依照本發明之另一實施例之一半導體組件200在製造期間之一橫截面視圖。應注意的是，製造半導體組件200之步驟與製造半導體組件10之步驟類似，除了半導體組件10之該溝槽48未在半導體組件200內形成。取而代之的是，其形成一保護板202(圖16中顯示)。圖15中所顯示的是具有溝槽30、36和42、介電層22、多晶矽層58及遮罩結構60之半導體基板12。製造溝槽30、36和42、介電層22、多晶矽層58及遮罩結構60之步驟已參考圖1至4予以描述。然而，類似於圖1中之遮罩結構24之一遮罩結構已被修改來避免溝槽48的形成。因此，圖15中沒有溝槽48。
圖16係圖15之半導體組件200在製造之一後續階段之一橫截面視圖。在圖16中所顯示的是形成於半導體裝置區35之內的MOSFET 170及形成於終止區49之內的一終止結構202。半導體組件200和半導體組件10類似，除了半導體組件200具有一無溝槽非浮動電極176而非終止結構174，即形成於一溝槽中之一非浮動終止電極或浮動保護58D係不存在於半導體組件200之中。
現在應了解到，已提供包括一半導體裝置和一邊緣終止結構之一半導體組件。包括含有例如浮動閘極電極80C之一浮動閘極電極之邊緣終止結構的一優勢在於該浮動閘極電極承擔著介於源極和汲極上之該等電壓中間之一電壓，其減少橫跨該閘極氧化物之電場。該閘極氧化物上之電壓的減少會增強裝置的可靠性。另外，根據本發明之實施例之終止結構允許該等溝槽之間固定的間距，其能夠形成降低表面電場(「RESURF」)區以降低該等半導體組件之導通電阻(Rds(on))。此外，根據本發明之實施例製造之終止結構提供一低成本之優勢，因為此等終止結構相比於其他邊緣終止結構使用較少的遮罩步驟。
儘管本文已揭示某些較佳實施例與方法，對於熟習本技術者從上述揭示內容將會瞭解能夠在不脫離本發明之精神及範圍下可對該等實施例和方法作出變動與修改。吾人意欲本發明僅限制於附加申請專利範圍及適用法律之規定及原則所要求之範圍。
10．．．半導體組件
12．．．半導體材料
14．．．半導體材料之前表面
16．．．半導體材料之後表面
18．．．基板
20．．．磊晶層
22．．．氧化物層
24．．．遮罩結構
26．．．遮罩元件
28．．．遮罩結構之開口
30．．．溝槽
32．．．側壁
32A．．．側壁32之被暴露部分
34．．．底面
35．．．導體裝置區
36．．．溝槽
38．．．側壁
38A．．．側壁38之被暴露部分
40．．．底面
42．．．溝槽
42A．．．溝槽42之被暴露部分
44．．．側壁
46．．．底面
48．．．溝槽
49．．．終止區
50．．．側壁
52．．．底面
54．．．犧牲介電層
56．．．介電層
58．．．多晶矽層
58A．．．多晶矽層於溝槽30之蝕刻部分
58B．．．多晶矽層於溝槽36之蝕刻部分
58C．．．多晶矽層於溝槽42之蝕刻部分
58D．．．終止電極
58E．．．場終止結構
59．．．汲極接觸區
60．．．遮罩結構
62．．．遮罩元件
64．．．開口
68A．．．氧化物層
68B．．．氧化物層
68C．．．氧化物層
68D．．．氧化物層
68E．．．氧化物層
74．．．介電層
74A．．．介電材料
74B．．．介電材料
74C．．．介電材料
74D．．．介電材料
74E．．．介電材料
74F．．．介電材料
74G．．．介電材料
75A．．．介電材料74A和氧化物層68A之合稱
75B．．．介電材料74B和氧化物層68B之合稱
75C．．．介電材料74C和氧化物層68C之合稱
75D．．．介電材料74D和氧化物層68D之合稱
75E．．．介電材料74E和氧化物層68E之合稱
75F．．．介電材料74F和氧化物層68F之合稱
79．．．開口
80．．．多晶矽層
80A．．．閘極電極
80B．．．閘極電極
80C．．．浮動電極
90．．．遮罩結構
92．．．遮罩元件
98．．．摻雜區
102．．．遮罩結構
104．．．遮罩元件
106．．．開口
108．．．摻雜區
109．．．摻雜區
110．．．鈷自對準矽化合物層
112．．．鈷自對準矽化合物層
114．．．鈷自對準矽化合物層
116．．．鈷自對準矽化合物層
124．．．介電層
128．．．遮罩元件
130．．．開口
132．．．摻雜區
134．．．源極導體
134A．．．源極電極部分
134B．．．源極電極部分
134C．．．源極電極部分
134D．．．源極電極部分
136．．．頂側汲極部分
140．．．場終止結構
142．．．導體
146．．．遮罩結構
148．．．遮罩元件
150．．．開口
160．．．傳導帶
162．．．通道
164．．．通道
167．．．通道
169．．．通道
170．．．氧化物半導體場效應電晶體(MOSFET)
172．．．終止結構
174．．．終止結構
200．．．半導體組件
202．．．保護板
圖1係根據本發明之一實施例之一半導體組件在製造初期之一橫截面視圖；
圖2係圖1之半導體組件在製造之一後續階段的一橫截面視圖；
圖3係圖2之半導體組件在製造之一後續階段的一橫截面視圖；
圖4係圖3之半導體組件在製造之一後續階段的一橫截面視圖；
圖5係圖4之半導體組件在製造之一後續階段的一橫截面視圖；
圖6係圖5之半導體組件在製造之一後續階段的一橫截面視圖；
圖7係圖6之半導體組件在製造之一後續階段的一橫截面視圖；
圖8係圖7之半導體組件在製造之一後續階段的一橫截面視圖；
圖9係圖8之半導體組件在製造之一後續階段的一橫截面視圖；
圖10係圖9之半導體組件在製造之一後續階段的一橫截面視圖；
圖11係圖10之半導體組件在製造之一後續階段的一橫截面視圖；
圖12係圖11之半導體組件在製造之一後續階段的一橫截面視圖；
圖13係圖12之半導體組件在製造之一後續階段的一橫截面視圖；
圖14係圖5至圖13之半導體組件在製造期間之一上視圖，其說明電耦合在一起之溝槽中的導電材料；
圖15係根據本發明之另一實施例之一半導體組件在製造期間之一橫截面視圖；及
圖16係圖15之半導體組件在製造之一後續階段的一橫截面視圖。
為了簡化說明及便於理解，不同外形之元件無需按照比例畫出，除非明確如此說明。在一些實例中，一些眾所周知之方法、程序、組件及電路並未詳細描述以免模糊本揭示文件。上述之詳細發明說明實際上僅為示範而非有意限制本文件之揭示部分及所揭示之實施例之用途。此外，吾人並無意以在前述文本中呈現之任何明示或暗示理論來限制本發明，包括發明名稱、發明所屬之技術領域、先前技術或發明摘要。
12．．．半導體材料
14．．．半導體材料之前表面
16．．．半導體材料之後表面
18．．．基板
20．．．磊晶層
30．．．溝槽
36．．．溝槽
42．．．溝槽
48．．．溝槽
56．．．介電層
58A．．．防護電極
58B．．．防護電極
58C．．．防護電極
58D．．．終止電極
58E．．．場終止結構
74．．．介電層
74F．．．介電材料
74G．．．介電材料
75A．．．介電材料74A和氧化物層68A之合稱
75B．．．介電材料74B和氧化物層68B之合稱
75C．．．介電材料74C和氧化物層68C之合稱
75D．．．介電材料74D和氧化物層68D之合稱
75E．．．介電材料74E和氧化物層68E之合稱
75F．．．介電材料74F和氧化物層68F之合稱
80A．．．閘極電極
80B．．．閘極電極
80C．．．浮動電極
98．．．摻雜區
108．．．摻雜區
109．．．摻雜區
110．．．鈷自對準矽化合物層
112．．．鈷自對準矽化合物層
114．．．鈷自對準矽化合物層
116．．．鈷自對準矽化合物層
124．．．介電層
132．．．摻雜區
134．．．源極導體
134A．．．源極電極部分
134B．．．源極電極部分
134C．．．源極電極部分
134D．．．源極電極部分
136．．．頂側汲極電極
140．．．場終止電極
142．．．導體

Claims (20)

  1. 一種用於製造一半導體組件之方法，該方法包括：提供一半導體材料，該半導體材料具有一第一主表面及一第二主表面；在該半導體材料之一第一區域中形成至少一半導體裝置，其中該至少一半導體裝置之一第一半導體裝置具有一第一電極；在該半導體材料之一第二區域中形成一第一終止溝槽，該第一終止溝槽具有側壁和一底面；在該第一終止溝槽之一第一部分中形成一第二電極，該第二電極係電耦合至該第一電極且藉由一第一介電材料而與該等側壁及該底面隔開；在該第二電極及該第一終止溝槽之該等側壁上形成一第二介電材料；及在該第一終止溝槽之一第二部分中形成一第三電極，該第三電極係藉由該第二介電材料而與該第二電極電絕緣。
  2. 如請求項1之方法，其中形成該第三電極包括形成該第三電極以作為一浮動電極。
  3. 如請求項1之方法，其中形成該第一半導體裝置包括形成至少一溝槽金屬氧化物半導體場效應電晶體。
  4. 如請求項3之方法，其中形成該至少一溝槽金屬氧化物半導體場效應電晶體包括：在該半導體材料之該第一區域中形成複數個溝槽，其 中在該第一區域中之該複數個溝槽之相鄰溝槽之間的一橫向距離和鄰近於該第一區域中之該複數個第一溝槽中之一溝槽的該第二區域中之該第一終止溝槽之間的一橫向距離實質上相同；在該第一區域中之該複數個溝槽的每一溝槽中形成一源極電極；在該複數個溝槽的每一溝槽中形成一閘極結構；及形成與該半導體材料接觸的一汲極電極。
  5. 如請求項1之方法，其中在該第一終止溝槽之該第一部分中形成該第二電極包括：在該第一終止溝槽之該底面及該等側壁上形成該第一介電材料及在該第一介電材料上形成一第一導電材料。
  6. 如請求項5之方法，其中在該第二電極上形成該第二介電材料包括：從該第一終止溝槽之該第二部分移除該第一介電材料以暴露該第一終止溝槽之該第二部分的該等側壁及在該第二介電材料之上形成多晶矽，該多晶矽作為該第二電極。
  7. 如請求項1之方法，其進一步包括在該半導體材料之該第二區域中形成一第二終止溝槽，該第二終止溝槽具有側壁和一底面。
  8. 如請求項7之方法，其進一步包括：在該第二終止溝槽之該等側壁和該底面之上形成一第三介電材料；及在該第二終止溝槽中形成一第四電極。
  9. 如請求項8之方法，其中形成該第四電極包括在該第二終止溝槽中形成多晶矽。
  10. 如請求項8之方法，其進一步包括將該第四電極電耦合至該第一電極。
  11. 一種半導體組件，其包括：一第一導電類型之一半導體材料，該半導體材料具有一第一主表面及一第二主表面；一個或多個裝置溝槽，該等裝置溝槽自該第一主表面延伸至該半導體材料之中，該一個或多個裝置溝槽中之每一裝置溝槽具有一第一側壁、一第二側壁和一底面；一第一終止溝槽，該第一終止溝槽自該第一主表面延伸至該半導體材料之中，該第一終止溝槽具有一第一側壁、一第二側壁和一底面；一第一層介電材料，該第一層介電材料位於該一個或多個裝置溝槽及該第一終止溝槽之該等底面和鄰近於該等底面之該等側壁的部分之上；一裝置電極，該裝置電極在該一個或多個裝置溝槽的每一裝置溝槽中，以及一第一終止電極，該第一終止電極在該第一終止溝槽的該第一層介電材料之上；一第二層介電材料，該第二層介電材料位於每個裝置電極之上及該終止電極之上；一裝置控制電極，該裝置控制電極在該一個或多個裝置溝槽的每一裝置溝槽中，及一第二終止電極，該第二終止電極在該第一終止溝槽中，其中每個裝置控制電極 係藉由該第二層介電材料而與每個裝置電極電絕緣，且該第二終止電極係藉由該第二層介電材料而與該第一終止電極電絕緣，且其中一浮動電極係與每個裝置電極及每個裝置控制電極電絕緣；一第二導電類型之一雜質材料，該第二導電類型之該雜質材料在該半導體材料之橫向地鄰近該一個或多個裝置溝槽之該第一側壁及該第二側壁以及該第一終止溝槽之該第一側壁之部分中，該第二導電類型之該雜質材料不在該半導體材料之橫向地鄰近該第一終止溝槽之該第二側壁之部分中；及一第一導電類型之一雜質材料，該第一導電類型之該雜質材料在該半導體材料之具有該第二導電類型之該雜質材料且鄰近該一個或多個裝置溝槽之該第一側壁及該第二側壁之部分中。
  12. 如請求項11之半導體組件，其中該一個或多個裝置溝槽包含一第一裝置溝槽及一第二裝置溝槽，且其中介於該一個或多個裝置溝槽之該第一裝置溝槽與該第二裝置溝槽之間的一橫向距離和介於該一個或多個一裝置溝槽之該第二裝置溝槽與該第一終止溝槽之間的一橫向距離實質上相同。
  13. 如請求項11之半導體組件，其中該第一終止電極係耦合至在該一個或多個裝置溝槽之每一裝置溝槽中的該等裝置電極之至少一者。
  14. 如請求項11之半導體組件，其進一步包括： 一第二終止溝槽，該第二終止溝槽自該第一主表面延伸至該半導體材料之內，該第二終止溝槽具有一底面及若干側壁；該第一層介電材料之一部分，位於該第二終止溝槽之該底面和該等側壁之上；及一第二終止電極，該第二終止電極在該第二終止溝槽中的該第一層介電材料之上。
  15. 如請求項14之半導體組件，其中該第二終止電極係電耦合至該裝置電極。
  16. 一種半導體組件，其包括：一半導體材料，該半導體材料具有一裝置區、一終止區，及一第一主表面和一第二主表面；一場效應電晶體，該場效應電晶體形成於該裝置區內；及一第一終止結構，該第一終止結構形成於該終止區內，該第一終止結構包括：一第一終止溝槽，該第一終止溝槽自該第一主表面延伸至該半導體材料內，該第一終止溝槽具有第一部分及第二部分；一第一層介電材料，該第一層介電材料在該第一終止溝槽之該第一部分中的該底面和該等側壁之上；一第一終止電極，該第一終止電極在該第一層介電材料之上；一第二層介電材料，該第二層介電材料在該第一終 止電極上及在該第一終止溝槽之該第二部分內的該等側壁上；及一第二終止電極，該第二終止電極在該第二層介電材料之上。
  17. 如請求項16之半導體組件，其中該場效應電晶體包括：一個或多個溝槽，該一個或多個溝槽自該第一主表面延伸至該半導體材料中，其中該一個或多個溝槽中之每一個溝槽具有第一部分和第二部分；該第一層介電材料，該第一層介電材料在該一個或多個溝槽之每一溝槽之該第一部分中的該底面和該等側壁之上；一源極電極，該源極電極在該第一層介電材料之上；該第二層介電材料，該第二層介電材料在該源極電極之上；一閘極介電材料，該閘極介電材料在該一或多個溝槽之每一溝槽之該第二部分中的該等側壁之上；及一閘極電極，該閘極電極在該一個或多個溝槽之每一溝槽中的該閘極介電材料上。
  18. 如請求項16之半導體組件，其中在該第二層介電材料上之該第二終止電極係電耦合至該半導體材料。
  19. 如請求項16之半導體組件，其進一步包括：一第二終止結構，該第二終止結構形成於該終止區內，該第二終止結構包括：一第二終止溝槽，該第二終止溝槽自該第一主表面延 伸至該半導體材料內；該第一層介電材料，該第一層介電材料在該第二終止溝槽之該底面及該等側壁上；及一第三終止電極，該第三終止電極在該第一層介電材料之上。
  20. 如請求項19之半導體組件，其中在該第一層介電材料上之該第三終止電極係電耦合至該半導體材料。
TW098132534A 2008-11-14 2009-09-25 半導體組件及製造方法 TWI500114B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/271,106 US8415739B2 (en) 2008-11-14 2008-11-14 Semiconductor component and method of manufacture

Publications (2)

Publication Number Publication Date
TW201025507A TW201025507A (en) 2010-07-01
TWI500114B true TWI500114B (zh) 2015-09-11

Family

ID=42171300

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132534A TWI500114B (zh) 2008-11-14 2009-09-25 半導體組件及製造方法

Country Status (4)

Country Link
US (1) US8415739B2 (zh)
CN (1) CN101740515B (zh)
HK (1) HK1144492A1 (zh)
TW (1) TWI500114B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051577B1 (ko) * 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
US8610205B2 (en) * 2011-03-16 2013-12-17 Fairchild Semiconductor Corporation Inter-poly dielectric in a shielded gate MOSFET device
JP6290526B2 (ja) * 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
US20130307058A1 (en) * 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
US8710575B1 (en) * 2013-01-31 2014-04-29 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing an integrated circuit
US9209109B2 (en) * 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
DE102013108518B4 (de) 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9343528B2 (en) 2014-04-10 2016-05-17 Semiconductor Components Industries, Llc Process of forming an electronic device having a termination region including an insulating region
US9324784B2 (en) 2014-04-10 2016-04-26 Semiconductor Components Industries, Llc Electronic device having a termination region including an insulating region
US9368621B1 (en) * 2014-11-26 2016-06-14 Sinopower Semiconductor, Inc. Power semiconductor device having low on-state resistance
US9478626B2 (en) 2014-12-19 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with an interconnect structure and method for forming the same
CN105990134B (zh) * 2015-01-27 2019-03-29 北大方正集团有限公司 一种制作二极管的方法
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
CN105957884A (zh) * 2016-06-24 2016-09-21 上海格瑞宝电子有限公司 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
KR102335489B1 (ko) 2016-12-13 2021-12-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
TWI726176B (zh) * 2017-12-06 2021-05-01 力智電子股份有限公司 溝槽式閘極金氧半場效電晶體的製造方法
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
TWI689977B (zh) * 2019-01-11 2020-04-01 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法
CN111916497B (zh) * 2019-05-09 2023-06-27 中国科学院微电子研究所 一种具有浮空电极的屏蔽栅功率mosfet及其制造方法
US11279614B2 (en) * 2019-06-28 2022-03-22 Analog Devices, Inc. Low-parasitic capacitance MEMS inertial sensors and related methods
CN116344622A (zh) * 2023-05-25 2023-06-27 成都吉莱芯科技有限公司 一种低输出电容的sgt mosfet器件及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445861A (zh) * 2002-03-19 2003-10-01 因芬尼昂技术股份公司 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US598833A (en) * 1898-02-08 Combined post and brace
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
CN101542731B (zh) * 2005-05-26 2012-07-11 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US8138033B2 (en) * 2007-05-09 2012-03-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8304314B2 (en) * 2008-09-24 2012-11-06 Semiconductor Components Industries, Llc Method of forming an MOS transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445861A (zh) * 2002-03-19 2003-10-01 因芬尼昂技术股份公司 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列

Also Published As

Publication number Publication date
TW201025507A (en) 2010-07-01
US8415739B2 (en) 2013-04-09
HK1144492A1 (zh) 2011-02-18
US20100123189A1 (en) 2010-05-20
CN101740515A (zh) 2010-06-16
CN101740515B (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
TWI500114B (zh) 半導體組件及製造方法
US9842925B2 (en) Insulated gate semiconductor device having a shield electrode structure and method
US8778764B2 (en) Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
US8021947B2 (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
US9099552B2 (en) Semiconductor device and method of manufacturing the same
US20090108343A1 (en) Semiconductor component and method of manufacture
KR101293927B1 (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
US7344945B1 (en) Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor
US8207037B2 (en) Method for manufacturing a semiconductor component that includes a field plate
US20100264488A1 (en) Low Qgd trench MOSFET integrated with schottky rectifier
TWI473173B (zh) 半導體元件及其製造方法
US20100123188A1 (en) Semiconductor device having trench shield electrode structure
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
TW201813005A (zh) 具有背對背場效應電晶體的雙向開關元件及其製造方法
US8138033B2 (en) Semiconductor component and method of manufacture
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
US10069006B2 (en) Semiconductor device with vertical field floating rings and methods of fabrication thereof
US9466707B2 (en) Planar mosfets and methods of fabrication, charge retention
US9190480B2 (en) Method and contact structure for coupling a doped body region to a trench electrode of a semiconductor device
US10553714B2 (en) Method for fabricating a folded channel trench MOSFET
KR20180032397A (ko) 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees