TWI376029B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI376029B TWI376029B TW095133880A TW95133880A TWI376029B TW I376029 B TWI376029 B TW I376029B TW 095133880 A TW095133880 A TW 095133880A TW 95133880 A TW95133880 A TW 95133880A TW I376029 B TWI376029 B TW I376029B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase compensation
- terminal
- output
- semiconductor wafer
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 239000003990 capacitor Substances 0.000 claims description 114
- 239000003985 ceramic capacitor Substances 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
1376029 (1) 九、發明說明 【發明所屬之技術領域】 壓調整器之 封裝），且 其中電容器 的接地端子 晶片中，輸 輸出端子》 使用作爲輸 堆疊陶瓷電 具有不同等 例如，電解 容器的等效 的等效串聯 之電容器的 調整器的相 本發明係關於半導體裝置，其中具有電 1C晶片安裝於晶片尺寸封裝（CSP :晶片尺j 特別地，關於具有電壓調整器之半導體裝置， 連接在用於相位補償之輸出端子及電壓調整器 之間。 【先前技術】 於相關技術中，於包括電壓調整器之1C 出電容器係連接至與負載平行之電壓調整器的 通常，電解電容器或鉬（tantalum)電容器被 出電容器，而近來，精密且能夠具有大容量之 容器已被開發且實施於特別用途。
電解電容器、鉅電容器及堆疊陶瓷電容器 效串聯電阻（若需要的話，縮寫爲“ESR”）。 電容器的等效串聯電阻係0.1至100Ω，鉅電 串聯電阻係〇.〇1至10Ω，以及陶瓷電容器的 電阻係0.00 1至0.1Ω。由於連接至輸出端子 不同等效串聯電阻，依照電容器的類型，電壓 位補償有時不能被適當地實施。
通常，電壓調整器的相位補償亦實施於電壓調整器的 電路；當輸出電容器與電壓調整器結合時，零點出現於頻 率特性曲線，且因此，相位邊限出現於頻率增益接近〇bB (2) 1376029 之區。當具有小等效串聯電阻之陶瓷電容器係連接至電壓 調整器時，然而，頻率特性曲線中之上述零點移至高頻側 ，相位邊限消失於頻率增益接近ObB之區，且此造成振盪 β爲解決此問題，當陶瓷電容器被使用作爲輸出電容器時 ，Ο.ΟΟΙπιΩ至1 .5 Ω的電阻性的電阻器係串聯連接至陶瓷 ‘電容器以含蓋等效串聯電阻的不足。 •例如，日本專利先行公開申請案第2003-86683號揭 φ 示此領域的技術。 圖11係解說習知技術的半導體裝置的實例之電路圖 ，其中具有電壓調整器之1C晶片安裝於晶片尺寸封裝（ CSP )。 圖11所示之半導體裝置包括CSP101、負載102、供 作爲輸入電力供應之直流供電103、具有電壓調整器之半 導體晶片110及陶瓷電容器C121。
Resr代表陶瓷電容器C1 21的等效串聯電阻，及Co # 代表陶瓷電容器C121的電容器。 CSP101中之電阻器R113用於補償陶瓷電容器C121 的等效串聯電阻。電阻器R113係由使用配置於CSP101 的***器之重路由線的配線電阻性所形成，且係形成在具 有電壓調整器之半導體晶片 Π0的輸出端子1]3及 CSP101的輸出端子OUT之間。 因爲電阻器R113係形成於CSP101，甚至當陶瓷電容 器C121係陶瓷電容器時，電壓調整器的相位補償可被適 當地實施，且甚至無負載102串聯地連接至陶瓷電容器 -5- (3) (3)1376029 C121時，振盪可被防止。 然而，因爲電阻器R 1 1 3係形成在半導體晶片1 1 〇的 輸出端子113及CSP101的輸出端子OUT之間，當通過負 載102之輸出電流變大時，跨接電阻器R113之壓降增加 且不能再被忽視。爲此理由，電阻器R 1 1 3的電阻必須相 對地小，例如，電阻器R 1 1 3的電阻於1 0m Ω至2 00m Ω的 範圍中。因爲此種輸出電容器C121，相位邊限可能變小 ，而且’於涉及大電流之應用中，跨接具有此種小電阻値 的電阻器R 1 1 3之壓降可能仍舊變太大而不能被忽視。 再者，因爲輸出電容器C121呈現作爲外部元件，安 裝面積不能減小太多：更者，自製造及管理的觀點來看， 輸出電容器C121的庫存控制及安裝的工作負載係需要的 ’且自輸出電壓的穩定性的觀點來看，使用者必須配合輸 出電容器C121及電壓調整器。由於此，不能充份地改善 該裝置的使用品質及容易性。 【發明內容】 本發明可解決相關技術的一或更多問題。 本發明的較佳實施例可提供具有電壓調整器之半導體 裝置而不需用於相位補償之外部輸出電容器》 依據本發明的第一形態提供一種半導體裝置，包含： 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、及用於輸出所產生的恆壓之輸出端子； 相位補償電容器，其係連接在該輸出端子及該接地端 -6 - (4) (4)1376029 子之間，用於該電壓調整器的相位補償； 其中該半導體晶片及該相位補償電容器容納於單封裝 l_jj 〇 依據本發明的第二形態提供一種半導體裝置，包含： 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、及用於輸出所產生的恆壓之輸出端子：及 串聯電路，其係連接在該輸出端子及該接地端子之間 ，且包括用於該電壓調整器的相位補償之相位補償電容器 及用於調整該相位補償電容器的等效串聯電阻的電阻値之 相位補償電阻器； 其中該半導體晶片及該串聯電路容納於單封裝。 依據本發明的第三形態提供一種半導體裝置，包含： 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、用於輸出所產生的恆壓之輸出端子、及連接端子 :及 相位補償電容器，其係連接在該連接端子及該接地端 子之間，用於該電壓調整器的相位補償； 其中 該半導體晶片及該相位補償電容器容納於單封裝中， 及 該半導體晶片包括相位補償電阻器，該相位補償電阻 器係連接在該連接端子及該輸出端子之間，用於調整該相 位補償電容器的等效串聯電阻的電阻値。 依據本發明的第四形態提供一種半導體裝置，包含： (5) 1376029 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、用於輸出所產生的恆壓之輸出端子、及並聯連接 至該輸出端子之連接端子：及 串聯電路，其係連接在該輸出端子及該接地端子之間 ，且包括用於該電壓調整器的相位補償之相位補償電容器 及用於調整該相位補償電容器的等效串聯電阻的電阻値之 •相位補償電阻器； φ 其中該半導體晶片及該串聯電路容納於單封裝。 作爲實施例，相位補償電容器係由使用***器的重路 由線連接至該半導體晶片。 作爲實施例，相位補償電阻器係由***器的重路由線 的配線電阻所形成。 作爲實施例，相位補償電阻器係由用於與該半導體晶 片的連接端子所連接之電阻性接合線而形成。 作爲實施例，相位補償電容器具有小於或等於1mm φ 之長度及小於或等於〇.5mm的寬度。 作爲實施例，相位補償電阻器具有小於或等於1mm 之長度及小於或等於0.5mm的寬度。 作爲實施例，相位補償電容器係陶瓷電容器。 作爲實施例，相位補償電容器具有自ΙΟηιΩ至500 ιηΩ之等效串聯電阻。 作爲實施例，相位補償電阻器具有自I 〇m Ω至1 .5 Ω 之電阻。 依據本發明的半導體裝置，因爲具有電壓調整器的半 -8 - (6) 1376029 導體晶片及用於電壓調整器的相位補償之相位補償電容器 ，或串聯連接至補償電容器之相位補償電容器容納於諸如 CSP之單封裝，外部元件及安裝步驟可被省略；再者，相 位補償電容器的庫存控制可被省略在使用者的側上。再者 ，因爲這係可能實施安裝電容器的檢查及品質確認，這係 可能改善操作穩定性及品質，且獲得容易使用的電壓調整 •器。 Φ 再者，因爲輸出電流不會流經相位補償電阻器，跨接 相位補償電阻器之電壓損失係小，且負載特性可被改善。 再者，因爲用於補償ESR之相位補償電阻器的電阻値可 被調整於寬範圍，這係可能增加高穩定性電壓調整器。 再者，因爲相位補償電阻器係由***器的重路由線的 配線電阻或電阻性接合線所形成，這係可能省略晶片電阻 器，且此減小該裝置的尺寸及成本。 再者，因爲具有小於或等於1mm之長度及小於或等 ^ 於〇.5mm的寬度之所謂的1005型小元件，或比1005型 元件之甚至更小的元件係使用作爲相位補償電容器及相位 補償電阻器（其爲被動元件），相較於半導體及被動元件 分開地安裝的相關技術，這係可能防止封裝尺寸的增加。 再者，因爲陶瓷電容器係使用作爲相位補償電容器， 相位補償電容器可被小型化同時具有大容量。 再者，因爲相位補償電容器可具有自ΙΟιηΩ至5 00 πιΩ之等效電阻，這係可能容易實施電壓調整器的相位補 償，且由電容器性能的檢查及品質確認而獲得高穩定性及 -9 - (7) (7)1376029 品質的電壓調整器。 再者，因爲相位補償電阻器可具有自ΙΟιηΩ至1.5Ω 之電阻，這係可能容易實施電壓調整器的相位補償，且獲 得高穩定性的電壓調整器。 自較佳實施例的以下詳細說明並參照附圖，本發明的 優點將變得更爲顯而易知。 【實施方式】 以下參照附圖解說本發明的較佳實施例。 第一實施例 圖1係解說依據本發明的第一實施例之半導體裝置的 實例之電路圖。 於圖1所示之半導體裝置1中，具有電壓調整器10 之半導體晶片2'及輸出電容器C1安裝於晶片尺寸封裝 (CSP)。半導體裝置1另包括電源輸入端子IN、輸出端 子OUT、及連接至接地電位之接地端子GND。來自直流 電力供應5之輸入電壓Vi η輸入至電源輸入端子IN。輸 出電容器C1供作爲電壓調整器丨〇的相位補償電容器。來 自電壓調整器10之輸出電壓Vo經由輸出端子OUT而供 應至負載6。 電壓調整器10構成將供應至電源輸入端子IN轉換輸 入電壓 V in到特定恆壓之串聯調整器，及經由輸出端子 OUT輸出輸出電壓v〇。 -10- (8) (8)1376029 電壓調整器〗〇包括參考電壓產生電路11，用於產生 及輸出參考電壓Vref ;輸出電壓檢測電阻器R11及R12, 劃分輸出電壓Vo，且產生及輸出分電壓Vfb ;輸出電晶 體Mil，其包括PMOS電晶體，用於控制輸出至輸出端子 OUT之電流以回應輸入至閘極之信號；及誤差放大電路 A 1 1，其控制輸出電晶體Μ 1 1的操作以使分電壓Vfb變成 參考電壓Vref。
> I 半導體晶片2包括電源輸入端子Tin、輸出端子Tout 、及接地端子Tgnd。電源輸入端子Tin係連接至CSP的 電源輸入端子IN，輸出端子Tout係連接至CSP的輸出端 子OUT，以及接地端子Tgnd係連接至CSP的接地端子 GND。輸出電容器C1係連接在輸出端子Tout及接地端子 •Tgnd之間。Resr表示輸出電容器C1的等效串聯電阻，而 Co代表輸出電容器C1的電容。例如，具有大ERS之鉬 電容器係使用作爲輸出電容器C1，而輸出電容器C1係內 建於CSP封裝。 於電壓調整器10中，輸出電晶體Mil係連接在電源 輸入端子Tin及接地端子Tgnd之間，且電阻器R11及 R12係串聯地連接在輸出端子Tout及接地端子Tgnd之間 。自電阻器及R12的連接點，輸出由分割輸出電壓 Vo所獲得之分電壓Vfb。分電壓Vfb係輸入至誤差放大 電路All的非反相輸入端子，且參考電壓Vref係輸入至 誤差放大電路All的反相輸入端子。誤差放大電路All 的輸出端子係連接至輸出電晶體Μ 1 1的閘極。 -11 - 1376029 Ο) 圖2係解說圖1中的半導體裝置之簡要橫向剖面圖。 例如，半導體晶片2的端子係由接合線連接在形成在 CSP的***器上的接合片》接合片係由***器的重路由線 所連接至CSP的對應連接端子。例如，如圖2所示，半 導體晶片2的輸出端子Tout係經由接合線及***器22的 重路由線23而連接至CSP的輸出端子OUT。輸出電容器 C1的一個端子係經由***器22的重路由線23而連接至 CSP的輸出端子OUT，且輸出電容器C1的另一端子係經 由***器22的重路由線24而連接至CSP的接地端子 GND。 如以上所述，於本實施例的半導體裝置中，***器 22的重路由線係使用來連接輸出電容器C1的端子及CSP 的端子，且半導體晶片2及輸出電容器C1係容納於單 CSP封裝；因此不需將輸出電容器C1安裝在CSP外側， 且安裝步驟中的輸出電容器C1的庫存控制可被省略。 第二實施例 圖3係解說依據本發明的第二實施例之半導體裝置的 實例之電路圖。 於圖3中，相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 圖3中之半導體裝置la不同於圖1所示的半導體裝 置1，其在於電阻器R13係配置用於調整輸出電容器C1 的 ESR。 -12· (10) 1376029 於如圖3所示之半導體裝置la中，半導體晶片2、 輸出電容器C1、及用於調整輸出電容器C1的ESR之電 阻器R13安裝於晶片尺寸封裝（CSp)。電阻器R1 3供作 爲相位補償電阻器。電阻器R13及輸出電容器C1的串聯 電路係連接在半導體晶片2的輸出端子Tout及CSP的輸 出端子OUT的連接點' 與半導體晶片2的接地端子Tgnd •及CSP的接地端子GND的連接點之間。 φ 以此種架構，小ESR的電容器可被使用作爲輸出電 容器C];例如，ESR在ΙΟηιΩ至50 0.πιΩ的範圍》由於此 ，具有小ESR之陶瓷電容器可被使用。 圖4係解說圖3中的半導體裝置la之簡要橫向剖面 圖。 於圖4中，相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 如以上所述，圖3中之半導體裝置la不同於圖1所 • 示的半導體裝置1，其在於電阻器R13被設置，電阻器 R13係由使用***器22的重路由線23a、連接輸出電容器 C1及輸出端子OUT之重路由線23a的配線阻抗所形成。 如圖4所示，用於連接輸出電容器C1及輸出端子 OUT之重路由線23a的一部份的寬度被減小以形成電阻器 R13，電阻器R13具有特定阻抗。 於圖4中，雖然其說到電阻器R 1 3係由利用重路由線 2 3 a的配線阻抗所形成，電阻器R 1 3亦可由利用晶片阻抗 所形成，且於此例，***器的重路由線可被使用作爲至晶 -13- (11) 1376029 片阻抗之線》 依據本實施例，半導體晶片2、輸出電容 阻器R13係容納於單CSP封裝；因此不需將 C1安裝在CSP外側，且安裝步驟中的輸出電 庫存控制可被省略。再者，因爲小ESR的電 用作爲輸出電容器C1，小電容器可被使用作 器C1。 φ 於相關技術中，如果電阻器R 1 3的電阻値 電流造成壓降變大，且此使輸出電壓的改變。 關技術中，電阻器R 1 3的電阻値不能作太大。 實施例的半導體裝置中，因爲輸出電流未流經 ，跨接電阻器R 1 3之電壓損失係小；因此電PJ 具有大阻抗，且這係可能選擇適用於輸出電容 佳電阻値》 如果Resr表示之對應至輸出電容器C1白 φ 阻，而Co代表之輸出電容器C1的電容，以: 電阻器R13的電阻値，通常，導致零點之頻率 曲線係由 l/{27rxCox(Resr+R13) }所表示 減小輸出電容器C1的電容及增加電阻器R13 這係可能產生零點在相同頻率。 因此，因爲小輸出電容器可被使用，這 CSP封裝的尺寸》當堆疊陶瓷電容器被使用作 器C1時，如果具有小於或等於lmm的長度及 0.5mm的寬度之所謂的1 005型電容器被使用 器C1及電 輸出電容器 容器C1的 容器可被使 爲輸出電容 係大，輸出 因此，於相 然而，於本 電阻器R 1 3 器R13可 器C1之最 ]ESR之電 泛R13代表 於頻率特性 。因此，由 的電阻値， 係可能減小 爲輸出電容 小於或等於 ，CSP封裝 -14- (12) (12)1376029 的尺寸實質上未增加，而保持在幾乎相同如習知相關技術 的CSP封裝。 第三實施例 於先前實施例中，相位補償電阻器（電阻器R 1 3 )係 配置在CSP’而相位補償電阻器亦可配置於半導體裝置。 圖5係解說依據本發明的第三實施例之半導體裝置的 實例之電路圖。 於圖5中，相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 於本實施例中，取代CSP，電阻器R]3係配置於半導 體裝置2a。再者’連接端子Ta係形成於用於連接輸出電 容器C1及電阻器R13之半導體裝置2a。 於如圖5所示的半導體裝置lb中，具有電壓調整器 10之半導體晶片2b及輸出電容器C1係安裝於CSP。 半導體晶片2b包括電壓調整器10與電阻器R13、電 源輸入端子Tin、輸出端子Tout、接地端子Tgnd、及連 接端子Ta。電阻器R13係連接在輸出電晶體Mil的汲極 及連接端子Ta之間，且輸出電容器C1係連接在連接端 子Ta及接地端子Tgnd之間。例如，電阻器R1 3的阻抗 在約ΙΟιηΩ至1.5Ω的範圍，且被最佳化以回應輸出電容 器C1的電容量及ESR。 圖6係解說圖5中的半導體裝置lb之簡要橫向剖面 圖0 -15- (13) 1376029 於圖6中，相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 如圖6所示’半導體晶片2b的端子係由接合線連接 在形成在CSP的***器上的接合片。接合片係由***器 的重路由線所連接至CSP的對應連接端子。例如，如圖6 ‘所示，半導體晶片2b的輸出端子Tout係經由接合線31 -及***器32的重路由線33而連接至CSP的輸出端子 φ OUT。半導體晶片2b的連接端子Ta係經由***器32的 接合線34及重路由線35而連接至輸出電容器C1 一個端 子。輸出電容器C1的另一端子係經由通孔36而連接至 CSP的接地端子GND。確實地，輸出電容器CI的另一端 子可經由***器32的重路由線而連接至CSP的接地端子 GND。 於本實施例中，因爲電阻器R 1 3配置於半導體晶片 2b，如先前實施例之相同功效可被獲得，且這係可能進一 φ 步減小CSP封裝的尺寸。 第四實施例 圖7係解說依據本發明的第四實施例之半導體裝置的 實例之電路圖。 於圖7中’相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 於本實施例中，電阻器R13係由連接半導體晶片的連 接端子Ta及輸出電容器C1的電阻接合線所形成。 -16- (14) 1376029 於如圖7所示的半導體裝置ic，具有電壓調整器]〇 之半導體晶片2c'輸出電容器C1、及電阻器R13安裝於 CSP « 半導體晶片2C包括電壓調整器10、及電源輸入端子 Tin、輸出端子Tout、接地端子Tgnd與連接端子Ta。 用於連接半導體晶片2c的連接端子Ta之接合線及輸 •出電容器C1被形成以持有特定阻抗，且此種接合線係使 φ 用作爲電阻器R 1 3。 例如，電阻器R 1 3的阻抗在約〗〇m Ω至1 · 5 Ω的範圍 ，且被最佳化以回應輸出電容器C1的電容量及ESR。 圖8係解說圖7中的半導體裝置lc之簡要橫向剖面 圖。 於圖8中，相同參考號碼被指定給如前所述之相同元 件，且重疊說明被省略。 如圖8所示，半導體晶片2c的端子係由接合線連接 φ 在形成在CSP的***器上的接合片。接合片係由***器 的重路由線所連接至CSP的對應連接端子。例如，如圖8 所示，半導體晶片2c的輸出端子Tout係經由接合線31 及***器32的重路由線33而連接至CSP的輸出端子 OUT。半導體晶片2c的連接端子Ta係經由作爲電阻器 R13的接合線34c及***器32的重路由線35而連接至輸 出電容器C1的一個端子。輸出電容器C1的另一端子係 經由通孔36而連接至CSP的接地端子GND。確實地，輸 出電容器C1的另一端子亦可經由***器32的重路由線而 -17- (15) (15)1376029 連接至CSP的接地端子GND。 本實施例中，因爲電阻器R 1 3係由接合線所形成，如 先前實施例的功效可被獲得，且這係可能進一步減小CSP 封裝的尺寸》 雖然參照爲解說目的所選擇之特定實施例來說明本發 明，本發明明顯地未限制此些實施例，而熟習此項技藝者 而言可作許多修改而不離開本發明的基本槪念及範圍。 例如，於第四實施例中，電阻器R 1 3可被形成以作爲 ***器32的重路由線35。 圖9係解說本發明的半導體裝置的修改之簡要橫向剖 面圖。 如圖9所示，電阻器R13被形成以作爲***器32的 重路由線35c。應注意到，圖8的接合線34c被代表爲圖 9的接合線34，且圖8的重路由線35被代表爲圖9的重 路由線3 5 c。 再者，於第二及第四實施例中，電阻器R13可由利用 晶片阻抗所形成。於此例中，相似於輸出電容器C 1，所 謂的1 005型電阻器可被使用作爲電阻器R13，電阻器 R13具有小於或等於imm的長度及小於或等於〇,5mm的 寬度。更者，電阻器R13可以是甚至更小。 再者’於先前實施例中，說到半導體晶片的端子係經 由接合線而連接至***器的重路由線。這只是—實例，且 本發明未受限於此實例。例如，半導體晶片的端子可直接 連接至***器的重路由線。 -18- (16) (16)1376029 圖10A及1 OB分別爲簡要解說本發明的半導體裝置 的另一修改之平面圖及橫向剖面圖。 如圖I0A及I0B所示，連接半導體晶片的連接端子 Ta及輸出電容器C1之線可具有切斷部’且電阻器可形成 在此些切斷部。 本專利申請案係基於2005年九月27曰申請之日本優 先權專利申請案第2005-280226號，該日本案的整個內容 因此倂入作爲參考。 【圖式簡單說明】 圖1係解說依據本發明的第一實施例之半導體裝置的 實例之電路圖； 圖2係解說圖1中的半導體裝置之簡要橫向剖面圖； 圖3係解說依據本發明的第二實施例之半導體裝置的 實例之電路圖； 圖4係解說圖3中的半導體裝置13之簡要橫向剖面 圖； 圖5係解說依據本發明的第三實施例之半導體裝置的 實例之電路圖； 圖6係解說圖5中的半導體裝置ib之簡要橫向剖面 圖； 圖7係解說依據本發明的第四實施例之半導體裝置的 實例之電路圖； 圖8係解說圖7中的半導體裝置ic之簡要橫向剖面 -19- (17) (17)1376029 j ta,| · 圖， 圖9係解說本發明的半導體裝置的修改之簡要橫向剖 面圖； 圖10A及10B分別爲簡要解說本發明的半導體裝置 的另一修改之平面圖及橫向剖面圖； 圖11係解說習知技術的半導體裝置的實例之電路圖 ’其中具有電壓調整器之1C晶片安裝於晶片尺寸封裝（
【主要元件符號說明】 CSP :晶片尺寸封裝 C 1 2 1 :陶瓷電容器 Resr :等效串聯電阻 Co :電容器 R ] 3 3 :電阻器 C1 :輸出電容器 IN :電源輸入端子 OUT :輸出端子 GND :接地端子 Vin :輸入電壓 Vo :輸出電壓 Vref :參考電壓 R 1 1及R1 2 :輸出電壓檢測電阻器 Vfb :分電壓 -20- (18) (18)1376029
Mil :輸出電晶體 A1 1 :誤差放大電路 Tin :電源輸入端子 Tout:輸出端子 Tgnd:接地端子 R 1 3 :電阻器 Ta :連接端子 ESR:等效串聯電阻 la :半導體裝置 I b :半導體裝置 lc :半導體裝置 1 :半導體裝置 2 :半導體晶片 2a :半導體裝置 2b =半導體晶片 2c :半導體晶片 5 :直流電力供應 6 :負載 1 0 :電壓調整器 11 :參考電壓產生電路 22 :***器 2 3 :重路由線 2 3 a :重路由線 24 :重路由線 -21 (19) (19)1376029 3 1 _接合線 3 2 :***器 33 :重路由線 3 4 :接合線 3 4 c .接合線 35 :重路由線 35c :重路由線 3 6 :通孔 101:晶片尺寸封裝 102 :負載 1 0 3 :直流供電 1 1 0 :半導體晶片 1 13 :輸出端子
-22
Claims (1)
1376029 第095133880號專利申請案中文申請專利範圍修正本 民國101年5月 7日修正 十、申請專利範圍 1. 一種配置爲單一裝置封裝的半導體裝置，包含： 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、及輸出端子，由該電壓調整器輸出所產生的恆壓 係透過該輸出端子而供應； 相位補償電容器，其係連接在該半導體晶片的該輸出 端子及該半導體晶片的該接地端子之間，用於該電壓調整 器的相位補償：及 ***器，包括（i)第一重路由線，其經由接合線連接 該裝置封裝的輸出端子與該半導體晶片的該輸出端子，及 連接該相位補償電容器的一端與該裝置封裝的該輸出端子 ，及（ii)第二重路由線，其連接該相位補償電容器的另一 端與該半導體裝置封裝的接地端子， 其中該相位補償電容器的該一端透過該第一重路由線 接收由該電壓調整器輸出所產生的恆壓，且該相位補償電 容器的該另一端係透過該第二重路由線連接到該接地端子 ，且 其中該***器、該半導體晶片及該相位補償電容器的 整體係容納於同一該單封裝中以透過該裝置封裝的該輸出 端子增加該電壓調整器輸出的相位邊限及穩定性。 2·如申請專利範圍第1項之半導體裝置，其中該相 位補償電容器係由使用***器的重路由線連接至該半導體 1376029 晶片。 3. 如申請專利範圍第1項之半導體裝置，其中該相 位補償電容器具有小於或等於1mm之長度及小於或等於 0 · 5 mm的寬度。 4. 如申請專利範圍第1項之半導體裝置，其中該相 位補償電容器係陶瓷電容器。 5. 如申請專利範圍第1項之半導體裝置，其中該相 位補償電容器具有自1〇μΩ至500πιΩ之等效串聯電阻。 6. —種配置爲單一裝置封裝的半導體裝置，包含： 半導體晶片，其包括電壓調整器 '電源輸入端子、接 地端子、及輸出端子，由該電壓調整器輸出所產生的恆壓 係透過該輸出端子而供應； 串聯電路，其係連接在該半導體晶片的該輸出端子及 該半導體晶片的該接地端子之間，且包括用於該電壓調整 器的相位補償之相位補償電容器及用於調整該相位補償電 容器的等效串聯電阻的電阻値之相位補償電阻器；及 ***器，包括第一重路由線，其具有（i)連接到該相位 補償電容器的一端以及（Π)連接到該半導體裝置封裝之一 輸出端子的一端，其中 其中該***器、該半導體晶片、該相位補償電容器及 該串聯電路的整體係容納於同一該單封裝中以透過該裝置 封裝的該輸出端子增加該電壓調整器輸出的相位邊限及穩 定性，且 該相位補償電阻器係由該重路由線的配線電阻所形成 -2- 1376029 7.如申請專利範圍第6項之半導體裝置，其中該相 位補償電阻器具有小於或等於1mm之長度及小於或等於 0.5mm的寬度。 - 8.如申請專利範圍第6項之半導體裝置，其中該相 位補償電阻器具有自ΙΟιηΩ至1.5Ω之電阻。 9. 一種配置爲單一裝置封裝的半導體裝置’包含： φ 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、輸出端子、及連接端子，由該電壓調整器輸出所 產生的恆壓係透過該輸出端子而供應： 相位補償電容器，其係連接到該半導體晶片的該連接 端子且係連接在該半導體晶片的該連接端子與該接地端子 之間，用於該電壓調整器的相位補償；及 ***器，包括（i)第一重路由線，其經由接合線連接 該裝置封裝的輸出端子與該半導體晶片的該輸出端子’及 (ii)第二重路由線，其連接該半導體晶片的該連接端子與 該相位補償電容器，其中 其中該***器、該半導體晶片及該相位補償電容器的 整體係容納於同一該單封裝中以透過該裝置封裝的該輸出 端子增加該電壓調整器輸出的相位邊限及穩定性’且 該半導體晶片包括相位補償電阻器，該相位補償電阻 器係連接在該連接端子及該輸出端子之間’用於調整該相 位補償電容器的等效串聯電阻的電阻値。 10. —種半導體裝置，包含： -3- 1376029 半導體晶片，其包括電壓調整器、電源輸入端子、接 地端子、輸出端子、及連接端子，由該電壓調整器輸出所 產生.的恆壓係透過該輸出端子而供應，該連接端子並聯連 接至該輸出端子；及 串聯電路，其係連接在該半導體晶片的該連接端子及 該接地端子之間，且包括用於該電壓調整器的相位補償之 相位補償電容器及用於調整該相位補償電容器的等效串聯 電阻的電阻値之相位補償電阻器， 其中該相位補償電阻器具有連接到該半導體晶片的該 連接端子的一端，且具有連接該相位補償電容器另一端， 且 其中該半導體晶片及該串聯電路的整體容納於單封裝
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005280226A JP2007094540A (ja) | 2005-09-27 | 2005-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200802793A TW200802793A (en) | 2008-01-01 |
| TWI376029B true TWI376029B (en) | 2012-11-01 |
Family
ID=37899572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095133880A TWI376029B (en) | 2005-09-27 | 2006-09-13 | Semiconductor device |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7989935B2 (zh) |
| EP (1) | EP1929392A4 (zh) |
| JP (1) | JP2007094540A (zh) |
| KR (1) | KR100880706B1 (zh) |
| CN (1) | CN101091143A (zh) |
| TW (1) | TWI376029B (zh) |
| WO (1) | WO2007037142A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4835493B2 (ja) | 2007-03-30 | 2011-12-14 | ブラザー工業株式会社 | 画像形成装置 |
| JP4997122B2 (ja) | 2008-01-15 | 2012-08-08 | 株式会社リコー | 電源供給回路及びその動作制御方法 |
| JP5332248B2 (ja) | 2008-03-18 | 2013-11-06 | 株式会社リコー | 電源装置 |
| JP5498896B2 (ja) * | 2010-08-26 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
| JP2012156700A (ja) * | 2011-01-25 | 2012-08-16 | Ricoh Co Ltd | 誤差増幅回路及びスイッチングレギュレータ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3469715B2 (ja) * | 1996-07-03 | 2003-11-25 | シャープ株式会社 | 高速応答低損失レギュレータ |
| JP2001274332A (ja) * | 2000-03-27 | 2001-10-05 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2002343927A (ja) | 2000-07-12 | 2002-11-29 | Hitachi Maxell Ltd | 半導体モジュール及びその製造方法 |
| JP4623248B2 (ja) * | 2000-11-28 | 2011-02-02 | ミツミ電機株式会社 | シリーズレギュレータ用ｉｃ |
| JP2003058260A (ja) * | 2001-08-10 | 2003-02-28 | Sharp Corp | 直流安定化電源回路 |
| EP1423876B1 (en) * | 2001-09-07 | 2013-07-10 | Ricoh Company, Ltd. | Semiconductor device and voltage regulator |
| JP3700934B2 (ja) | 2001-09-07 | 2005-09-28 | 株式会社リコー | ボルテージレギュレータおよびその製造方法 |
| JP4824228B2 (ja) * | 2001-09-07 | 2011-11-30 | 株式会社リコー | 半導体装置 |
| US6703697B2 (en) * | 2001-12-07 | 2004-03-09 | Intel Corporation | Electronic package design with improved power delivery performance |
| JP4263068B2 (ja) * | 2003-08-29 | 2009-05-13 | 株式会社リコー | 定電圧回路 |
-
2005
- 2005-09-27 JP JP2005280226A patent/JP2007094540A/ja active Pending
-
2006
- 2006-09-11 US US11/791,683 patent/US7989935B2/en not_active Expired - Fee Related
- 2006-09-11 CN CNA2006800014807A patent/CN101091143A/zh active Pending
- 2006-09-11 WO PCT/JP2006/318434 patent/WO2007037142A1/en active Application Filing
- 2006-09-11 KR KR1020077011840A patent/KR100880706B1/ko not_active IP Right Cessation
- 2006-09-11 EP EP06810226A patent/EP1929392A4/en not_active Withdrawn
- 2006-09-13 TW TW095133880A patent/TWI376029B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100880706B1 (ko) | 2009-02-02 |
| CN101091143A (zh) | 2007-12-19 |
| JP2007094540A (ja) | 2007-04-12 |
| US20080029846A1 (en) | 2008-02-07 |
| EP1929392A4 (en) | 2010-11-24 |
| EP1929392A2 (en) | 2008-06-11 |
| TW200802793A (en) | 2008-01-01 |
| US7989935B2 (en) | 2011-08-02 |
| WO2007037142A9 (en) | 2007-05-24 |
| KR20070068469A (ko) | 2007-06-29 |
| WO2007037142A1 (en) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI376029B (en) | Semiconductor device | |
| US7187069B2 (en) | Semiconductor device | |
| JP2007531419A (ja) | 単一電源直接駆動増幅器 | |
| EP1067658B1 (en) | DC-DC converter | |
| JP4885635B2 (ja) | 半導体装置 | |
| JP4959370B2 (ja) | 静電容量変化検出回路及び半導体装置 | |
| JP4995890B2 (ja) | 半導体装置及びｄｃ−ｄｃコンバータ | |
| TW200919132A (en) | Voltage regulator and method for generating indicator signal in voltage regulator | |
| US9158352B2 (en) | Power boosting circuit for semiconductor packaging | |
| US7863736B2 (en) | Semiconductor device and signal terminating method thereof | |
| US8368247B2 (en) | Semiconductor body and method for voltage regulation | |
| JPH04212512A (ja) | 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス | |
| WO2011121994A1 (ja) | 電源装置 | |
| JP4908091B2 (ja) | 半導体装置 | |
| CN101946412B (zh) | 用于限制非镜像电流的方法及其电路 | |
| US6806773B1 (en) | On-chip resistance to increase total equivalent series resistance | |
| TWI378335B (zh) | ||
| JP2001195139A (ja) | 定電圧電源回路および定電圧電源回路基板 | |
| TWI513161B (zh) | 雙路徑誤差放大電路及直流轉直流穩壓裝置 | |
| JP2004128329A (ja) | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 | |
| JP6916481B2 (ja) | 装置 | |
| JP3178520B2 (ja) | 増幅回路 | |
| TW200937544A (en) | Signal drop compensation at external terminal of integrated circuit package | |
| JP5153856B2 (ja) | 半導体装置 | |
| JP2009055116A (ja) | ローパスフィルタ及びオーディオアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |