CN101091143A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101091143A
CN101091143A CNA2006800014807A CN200680001480A CN101091143A CN 101091143 A CN101091143 A CN 101091143A CN A2006800014807 A CNA2006800014807 A CN A2006800014807A CN 200680001480 A CN200680001480 A CN 200680001480A CN 101091143 A CN101091143 A CN 101091143A
Authority
CN
China
Prior art keywords
phase compensation
semiconductor devices
semi
capacitor
voltage regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800014807A
Other languages
English (en)
Inventor
伊藤弘造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101091143A publication Critical patent/CN101091143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

公开了一种没有用于相位补偿的外部输出电容器的、具有电压调节器的半导体器件。该半导体器件包括：半导体芯片，其包括电压调节器、电源输入端、接地端和用于输出产生的恒定电压的输出端；以及，相位补偿电容器，被连接在输出端与用于所述接地端之间，用于所述电压调节器的相位补偿。所述半导体芯片和相位补偿电容器被容纳在单一封装中。

Description

半导体器件
技术领域
本发明涉及一种在芯片尺寸封装(Chip Size Package，CSP)中安装了具有电压调节器(voltage regulator)的IC芯片的半导体器件，具体地说，涉及一种具有电压调节器的半导体器件，该电压调节器具有连接在电压调节器的输出端与接地端之间的、用于相位补偿的电容器。
背景技术
在相关技术中，在包括电压调节器的IC芯片中，输出电容器与负载并联地连接到电压调节器的输出端。通常，电解电容器或钽质电解电容器被用作输出电容器，但近来，体积小、容量大的多层陶瓷电容器(stacked ceramiccondenser)已经被开发出来并且已经投入实际应用。
电解电容器、钽质电解电容器(tantalum condenser)和多层陶瓷电容器具有不同的等效串联电阻(需要时缩写为“ESR(equivalent series resistance)”)。例如，电解电容器的等效串联电阻为0.1-100Ω，钽质电解电容器的等效串联电阻为0.1-10Ω，而陶瓷电容器的等效串联电阻为0.001-0.1Ω。由于连接到输出端的电容器的等效串联电阻不同，因此有时不能根据电容器的类型适当地执行电压调节器的相位补偿。
通常，还在电压调节器的电路中对电压调节器进行相位补偿；当输出电容器与电压调节器结合(combine)时，在频率特性曲线中出现零点，因此，在频率增益接近0dB的区域中出现相位容限(phase margin)。但是，当等效串联电阻很小的陶瓷电容器被连接到电压调节器时，频率特性曲线中的上述零点移动到高频侧，在频率增益接近0dB的区域中不出现相位容限，而这会引起振荡。为了解决这个问题，当陶瓷电容器被用作输出电容器时，将电阻值为0.001mΩ到1.5Ω的电阻器与陶瓷电容器串联连接，以弥补等效串联电阻的不足。
例如，已经公开的日本专利申请No.2003-86683公开了一种这个领域中的技术。
图11为示出了相关技术的半导体器件的例子的电路图，其中，具有电压调节器的IC芯片被安装在芯片尺寸封装(CSP)中。
图11中示出的半导体器件包括CSP 101、负载102、起输入电源作用的直流电源103、具有电压调节器的半导体芯片110和陶瓷电容器C121。
陶瓷电容器C121的等效串联电阻用Resr表示，并且，陶瓷电容器C121的电容用Co表示。
CSP 101中的电阻器R113用于补偿陶瓷电容器C121的等效串联电阻。电阻器R113利用布置在CSP 101的***器(interposer)中再配线(rerouting wire)的配线电阻形成，并且位于具有电压调节器的半导体芯片110的输出端113与CSP 101的输出端OUT之间。
由于在CSP 101中形成电阻器R113，因此，即使当输出电容器C121为陶瓷电容器时，也能够适当地对电压调节器进行相位补偿，并且，即使没有与输出电容器C121串联连接的负载102，也能够防止振荡。
但是，由于在半导体芯片110的输出端113与CSP101的输出端OUT之间形成R113，因此，当通过负载102的输出电流变大时，电阻器R113两边的电压降增加并且不能再被忽略。由于这个原因，电阻器R113的电阻不得不相对较小，例如，电阻器R113的电阻在10mΩ到200mΩ的范围内。这样的输出电容器C121会导致相位容限变小，此外，在涉及大电流的应用中，具有这样的小电阻值的电阻器R113两边的电压降仍然可以变得很大，以至不能被忽略。
此外，由于输出电容器C121作为外部零件(external part)出现，不能将安装面积减小很多；另外，从制造和管理的观点看，需要对输出电容器C121进行库存控制以及进行安装的工作量，并且，从输出电压的稳定性的观点看，用户必须考虑使输出电容器C121与电压调节器匹配。由于这些原因，不能显著提高器件的质量以及使用的简易性。
发明内容
本发明可以解决相关技术的一个或多个问题。
本发明的优选实施例可以在没有用于相位补偿的外部输出电容器的情况下，提供具有电压调节器的半导体器件。
按照本发明的第一方面，提供了一种半导体器件，包括：
半导体芯片，包括电压调节器，并且具有电源输入端、接地端以及用于将产生的恒定电压输出的输出端；以及
相位补偿电容器，连接在输出端与用于接地端之间，用于对电压调节器进行相位补偿，
其中，半导体芯片和相位补偿电容器被容纳在单一封装中。
按照本发明的第二方面，提供了一种半导体器件，包括：
半导体芯片，包括电压调节器，并且具有电源输入端、接地端以及用于将产生的恒定电压输出的输出端；以及
串联电路，被连接在输出端与接地端之间，并包括用于对电压调节器进行相位补偿的相位补偿电容器以及用于对相位补偿电容器的等效串联电阻的电阻值进行调节的相位补偿电阻器；
其中，半导体芯片和串联电路被容纳在单一封装中。
按照本发明的第三方面，提供了一种半导体器件，包括：
半导体芯片，包括电压调节器，并且具有电源输入端、接地端、用于将产生的恒定电压输出的输出端以及连接端；以及
相位补偿电容器，连接在连接端与用于接地端之间，用于对电压调节器进行相位补偿；
其中
半导体芯片和相位补偿电容器被容纳在单一封装中，并且
半导体芯片包括相位补偿电阻器，它被连接在连接端与电压调节器的输出端之间，用于对相位补偿电容器的等效串联电阻的电阻值进行调节。
按照本发明的第四方面，提供了一种半导体器件，包括：
半导体芯片，包括电压调节器，并且具有电源输入端、接地端、用于将产生的恒定电压输出的输出端以及与输出端并联连接的连接端；以及
串联电路，被连接在连接端与接地端之间，并包括用于对电压调节器进行相位补偿的相位补偿电容器以及用于对相位补偿电容器的等效串联电阻的电阻值进行调节的相位补偿电阻器；
其中，半导体芯片和串联电路被容纳在单一封装中。
作为实施例，相位补偿电容器利用***器的再配线连接到半导体芯片。
作为实施例，相位补偿电阻器由***器的再配线的配线电阻形成。
作为实施例，相位补偿电阻器由用于与半导体芯片的连接端连接的电阻性焊接导线(resistive bonding wire)形成。
作为实施例，相位补偿电容器具有小于或等于1mm的长度，以及小于或等于0.5mm的宽度。
作为实施例，相位补偿电阻器具有小于或等于1mm的长度，以及小于或等于0.5mm的宽度。
作为实施例，相位补偿电容器为陶瓷电容器。
作为实施例，相位补偿电容器具有10mΩ到500mΩ的等效串联电阻。
作为实施例，相位补偿电阻器具有10mΩ到1.5Ω的电阻。
按照本发明的半导体器件，由于具有电压调节器的半导体芯片以及用于对电压调节器进行相位补偿的相位补偿电容器，或者与相位补偿电容器串联连接的相位电阻器被容纳在单一封装中，如CSP，因此可以省略外部零件和安装步骤；此外，在用户一方还可以省略相位补偿电容器的库存控制。此外，由于利用被安装的电容器进行检查和质量保证，因此可以提高运行稳定性和质量，并且获得易于使用的电压调节器。
此外，由于输出电流不流过相位补偿电阻器，因此相位补偿电阻器上的电压损失很小，并且可以改善负载特性。此外，由于可以在很宽的范围内对用于补偿ESR的相位补偿电阻器的电阻值进行调节，因此可以增加电压调节器的相位容限，并且获得高度稳定的电压调节器。
此外，由于由***器的再配线的配线电阻(wiring resistance)或者电阻性的焊接导线形成相位补偿电阻器，因此可以省略芯片电阻器，并且这减小了器件的尺寸和成本。
此外，由于将作为被动零件(passive parts)的、长度小于或等于1mm以及宽度小于或等于0.5mm的所谓的1005型小零件(small part)，或者甚至比1005型零件还小的零件被用作相位补偿电容器和相位补偿电阻器，因此，与半导体和被动零件分开安装的相关技术相比，可以防止封装尺寸增加。
此外，由于将陶瓷电容器用做相位补偿电容器，因此可以制作尺寸小、容量大的相位补偿电容器。
此外，由于相位补偿电容器可以具有10mΩ到500mΩ的等效电阻，因此可以方便地对电压调节器进行相位补偿，并且，通过检查电容器的性能和质量保证，可以获得高稳定性且高质量的电压调节器。
此外，由于相位补偿电阻器可以具有10mΩ到1.5Ω的电阻，因此可以方便对电压调节器进行相位补偿，并且可以获得高稳定性的电压调节器。
根据以下参照附图对给出的优选实施例进行的详细描述，本发明的这些以及其他目的、特性和优点将变得更加清楚。
附图说明
图1为示出了按照本发明第一实施例的半导体器件的例子的电路图；
图2为示出了图1中的半导体器件的示意性截面图；
图3为示出了按照本发明第二实施例的半导体器件的例子的电路图；
图4为示出了图3中的半导体器件1a的示意性截面图；
图5为示出了按照本发明第三实施例的半导体器件的例子的电路图；
图6为示出了图5中的半导体器件1b的示意性截面图；
图7为示出了按照本发明第四实施例的半导体器件的例子的电路图；
图8为示出了图7中的半导体器件1c的示意性截面图；
图9为示出了本发明的半导体器件的修改的示意性截面图；
图10A和图10B分别为示意性地示出了本发明的半导体器件的另一个修改的平面图和截面图；并且
图11为示出了相关技术的半导体器件的例子的电路图，其中，具有电压调节器的IC芯片被安装在芯片尺寸封装(CSP)中。
具体实施方式
以下将参照附图，对本发明的优选实施例进行说明。
第一实施例
图1为示出了按照本发明第一实施例的半导体器件的例子的电路图。
在图1所示的半导体器件1中，具有电压调节器10的半导体芯片2和输出电容器C1被安装在芯片尺寸封装(CSP)中。半导体器件1还包括电源输入端IN、输出端OUT以及连接到地电位的接地端GND。来自直流电源5的输入电压Vin被输入到电源输入端IN。输出电容器C1起电压调节器10的相位补偿电容器的作用。来自电压调节器10的输出电压Vo通过输出端OUT提供给负载6。
电压调节器10构成了串联调节器，这个串联调节器将提供给电源输入端IN的输入电压Vin转换为指定的恒定电压，并且通过输出端OUT输出输出电压Vo。
电压调节器10包括：参考电压生成电路11，用于生成并输出参考电压Vref；输出电压检测电阻器R11和R12，用于对输出电压Vo进行分压，并且生成和输出分压Vfb；输出晶体管M11，包括PMOS晶体管，用于响应于输入到栅极的信号，对输出到输出端OUT的电流进行控制；以及，误差放大电路A11，用于对输出晶体管M11的运行进行控制，使得分压Vfb变为参考电压Vref。
半导体芯片2包括电源输入端Tin、输出端Tout和接地端Tgnd。电源输入端Tin被连接到CSP的电源输入端IN，输出端Tout被连接到CSP的输出端OUT，而接地端Tgnd被连接到CSP的接地端GND。输出电容器C1被连接在输出端Tout与接地端Tgnd之间。Resr表示输出电容器C1的等效串联电阻，Co表示输出电容器C1的容量。例如，将具有大ERS的钽质电解电容器用作输出电容器C1，并且，将输出电容器C1安装(build in)在CSP封装中。
在电压调节器10中，将输出晶体管M11连接在电源输入端Tin与接地端Tgnd之间，并且，电阻器R11和R12串联连接在输出端Tout与接地端Tgnd之间。从电阻器R11和R12的连接点输出通过对输出电压Vo进行分压获得的分压Vfb。分压Vfb被输入到误差放大电路A11的非反相输入端，并且，参考电压Vref被输入到误差放大电路A11的反相输入端。误差放大电路A11的输出端被连接到输出晶体管M11的栅极。
图2为示出了图1中的半导体器件的示意性截面图。
例如，在形成在CSP的***器上的焊盘(bonding pads)上，利用焊接导线连接半导体芯片2的接线端(terminals)。利用***器的再配线，将焊盘连接到CSP的对应连接端。例如，如图2所示，半导体芯片2的输出端Tout通过焊接导线和***器22的再配线23连接到CSP的输出端OUT。输出电容器C1的一端通过***器22的再配线23连接到CSP的输出端OUT，输出电容器C1的另一端通过***器22的再配线24连接到CSP的接地端GND。
如上所述，在本实施例的半导体器件中，***器22的再配线被用于连接输出电容器C1的接线端与CSP的接线端，并且，将半导体芯片2和输出电容器C1容纳在单个CSP封装中；因此，不需要在CSP外面安装输出电容器C1，并且，在安装步骤中，可以省略对输出电容器C1的库存控制。
第二实施例
图3为示出了按照本发明第二实施例的半导体器件的例子的电路图。
在图3中，相同的标号表示与前述相同的元素，并且省略了重复描述。
图3中的半导体器件1a与图1中的半导体器件1的不同之处在于，布置了电阻器R13，用于对输出电容器C1的ESR进行调节。
在图3所示的半导体器件1a中，半导体芯片2、输出电容器C1以及用于调节输出电容器C1的ESR的电阻器R13被安装在芯片尺寸封装(CSP)中。电阻器R13起相位补偿电阻器的作用。电阻器R13和输出电容器C1的串联电路连接在半导体芯片2的输出端Tout和CSP的输出端OUT的连接点与半导体芯片2的接地端Tgnd和CSP的接地端GND的连接点之间。
利用这样的配置，可以将小ESR的电容器用作输出电容器C1；例如，ESR在10mΩ到500mΩ的范围内。因此，可以使用具有小ESR的陶瓷电容器。
图4为示出了图3中的半导体器件1a的示意性截面图。
在图4中，相同的标号表示与前述相同的元素，并且省略了重复描述。
如上所述，图3中的半导体器件1a与图1中的半导体器件1的不同之处在于提供了电阻器R13，电阻器R13利用***器22的再配线23a的配线电阻形成，再配线23a将输出电容器C1与输出端OUT连接。
如图4所示，使连接输出电容器C1和输出端OUT的再配线23a的一部分的宽度减小，以形成具有一定电阻的电阻器R13。
在图4中，尽管描述了利用再配线23a的配线电阻形成电阻器R13，但是，电阻器R13也可以利用芯片电阻形成，并且，在这种情况下，***器的再配线可以被用作到芯片电阻的导线。
按照本实施例，半导体芯片2、输出电容器C1以及电阻器R13被容纳在单个CSP封装中；不需要在CSP外面安装输出电容器C1，并且，在安装步骤中，可以省略对输出电容器C1的库存控制。此外，由于可以将小ESR的电容器用作输出电容器C1，因此可以将小电容器用作输出电容器C1。
在相关技术中，如果电阻器R13的电阻值很大，则由输出电流引起的电压降变大，这导致输出电压改变。因此，在相关技术中，不能将电阻器R13的电阻值制作得太大。但是，在本实施例的半导体器件中，由于输出电流不流过电阻器R13，因此电阻器R13上的电压损失很小；因此电阻器R13可以具有大电阻，并且，有可能选择适合于输出电容器C1的最佳电阻值。
通常，如果与输出电容器C1的ESR对应的电阻用Resr表示，输出电容器C1的电容用Co表示，而电阻器R13的电阻值用R13表示，则导致频率特性曲线中的零点的频率用1/{2π×Co×(Resr+R13)}表示。因此，通过减小输出电容器C1的电容并且增加电阻器R13的电阻值，可以在相同频率下产生零点。
因此，由于可以使用小输出电容器，因而可以减小CSP封装的尺寸。当将多层陶瓷电容器用作输出电容器C1时，如果使用长度小于或等于1mm以及宽度小于或等于0.5mm的所谓的1005型电容器，则CSP封装的尺寸基本不增加，而是维持与相关技术中的CSP封装的尺寸几乎相同的尺寸。
第三实施例
在前述实施例中，相位补偿电阻器(电阻器R13)被布置在CSP中，但是，也可以将相位补偿电阻器布置在半导体芯片中。
图5为示出了按照本发明第三实施例的半导体器件的例子的电路图，
在图5中，相同的标号表示与前述相同的元素，并且省略了重复描述。
在本实施例中，电阻器R13被布置在半导体芯片2a中，而不是在CSP中。此外，在半导体芯片2a中形成连接端Ta，用于将输出电容器C1与电阻器R13连接。
在如图5所示的半导体器件1b中，具有电压调节器10的半导体芯片2b以及输出电容器C1被安装在CSP中。
半导体芯片2b包括电压调节器10、电阻器R13、电源输入端Tin、输出端Tout、接地端Tgnd和连接端Ta。电阻器R13被连接在输出晶体管M11的漏极与连接端Ta之间，并且，输出电容器C1被连接在连接端Ta与接地端Tgnd之间。例如，电阻器R13的电阻在大约10mΩ到1.5Ω的范围内，并且，响应于输出电容器C1的容量和ESR，对电阻器R13的电阻进行优选。
图6为示出了图5中的半导体器件1b的示意性截面图。
在图6中，相同的标号表示与前述相同的元素，并且省略了重复描述。
如图6所示，在形成在CSP的***器上的焊盘上，利用焊接导线连接半导体芯片2b的接线端。利用***器的再配线，将焊盘连接到CSP的对应连接端。例如，如图6所示，半导体芯片2b的输出端Tout通过焊接导线31和***器32的再配线33连接到CSP的输出端OUT。半导体芯片2b的连接端Ta通过焊接导线34和***器32的再配线35连接到输出电容器C1的一端。输出电容器C1的另一端通过透孔36连接到CSP的接地端GND。当然，输出电容器C1的另一端也可以通过***器32的再配线连接到CSP的接地端GND。
在本实施例中，由于将电阻器R13布置在半导体芯片2b中，因此可以得到与前面的实施例相同的效果，并且，可以进一步减小CSP封装的尺寸。
第四实施例
图7为示出了按照本发明第四实施例的半导体器件的例子的电路图。
在图7中，相同的标号表示与前述相同的元素，并且省略了重复描述。
在本实施例中，由连接半导体芯片的连接端Ta和输出电容器C1的电阻性焊接导线形成电阻器R13。
在图7所示的半导体器件1c中，具有电压调节器10的半导体芯片2c、输出电容器C1和电阻器R13被安装在CSP中。
半导体芯片2c包括电压调节器10、电源输入端Tin、输出端Tout、接地端Tgnd和连接端Ta。
形成用于连接半导体芯片2c的连接端Ta与输出电容器C1的焊接导线，以具有规定的电阻，并且这样的焊接导线被用作电阻器R13。
例如，电阻器R13的电阻在大约10mΩ到约1.5Ω的范围内，并且，响应于输出电容器C1的容量和ESR，对电阻器R13的电阻进行优选。
图8为示出了图7中的半导体器件1c的示意性截面图。
在图8中，相同的标号表示与前述相同的元素，并且省略了重复描述。
如图8所示，在形成在CSP的***器上的焊盘上，利用焊接导线连接半导体芯片2c的接线端。利用***器的再配线，将焊盘连接到CSP的对应连接端。例如，如图8所示，半导体芯片2c的输出端Tout通过焊接导线31和***器32的再配线33连接到CSP的输出端OUT。半导体芯片2c的连接端Ta通过焊接导线34c和***器32的再配线35连接到输出电容器C1的一端，其中，焊接导线34c起电阻器R13的作用。输出电容器C1的另一端通过透孔36连接到CSP的接地端GND。当然，输出电容器C1的另一端也可以通过***器32的再配线连接到CSP的接地端GND。
在本实施例中，由于利用焊接导线形成电阻器R13，因此可以得到与前面的实施例相同的效果，并且，可以进一步减小CSP封装的尺寸。
尽管参照为了说明的目的而选择的特定实施例对本发明进行了描述，但是应该明白，本发明不限于这些实施例，而是可以在不脱离本发明的基本概念和范围的情况下，由本领域在技术人员对其进行许多修改。
例如，在第四实施例中，可以形成电阻器R13，以便起***器32的再配线35作用。
图9为示出了本发明的半导体器件的修改的示意性截面图。
如图9所示，形成电阻器R13，以便起***器32的再配线35c作用。注意，图8中的焊接导线34c表示图9中的焊接导线34，而图8中的再配线35表示图9中的再配线35c。
此外，在第二和第四实施例中，可以利用芯片电阻形成电阻器R13。在这种情况下，与输出电容器C1相似，可以将长度小于或等于1mm，宽度小于或等于0.5mm的所谓的1005型电阻器用作电阻器R13。此外，电阻器R13甚至可以更小。
此外，在前面的实施例中，描述了将半导体芯片的接线端通过焊接导线连接到***器的再配线。但是，这只是一个例子，本发明不限于此。例如，半导体芯片的接线端可以直接连接到***器的再配线。
图10A和图10B分别为示意性地示出了本发明的半导体器件的另一个修改的平面图和截面图。
如图10A和图10B所示，连接半导体芯片的连接端Ta和输出电容器C1的导线可以具有断流部分(cutout portions)，并且可以在这些断流部分形成电阻器。
本专利申请基于于2005年9月27日提交的日本优先权专利申请No.2005-280226，这里通过引用并入了其全部内容。

Claims (12)

1.一种半导体器件，包括：
半导体芯片，包括电压调节器、电源输入端、接地端、以及用于输出产生的恒定电压的输出端；以及
相位补偿电容器，被连接在所述输出端与所述接地端之间，用于所述电压调节器的相位补偿；
其中，所述半导体芯片和所述相位补偿电容器被容纳在单一封装中。
2.一种半导体器件，包括：
半导体芯片，包括电压调节器、电源输入端、接地端、以及用于输出产生的恒定电压的输出端；以及
串联电路，被连接在所述输出端与所述接地端之间，并且包括用于所述电压调节器的相位补偿的相位补偿电容器以及用于调节所述相位补偿电容器的等效串联电阻的电阻值的相位补偿电阻器；
其中，所述半导体芯片和所述串联电路被容纳在单一封装中。
3.一种半导体器件，包括：
半导体芯片，包括电压调节器、电源输入端、接地端、用于输出产生的恒定电压的输出端、以及连接端；以及
相位补偿电容器，被连接在所述连接端与所述接地端之间，用于所述电压调节器的相位补偿；
其中
所述半导体芯片和所述相位补偿电容器被容纳在单一封装中，并且
所述半导体芯片包括相位补偿电阻器，被连接在所述连接端与所述输出端之间，用于调节所述相位补偿电容器的等效串联电阻的电阻值。
4.一种半导体器件，包括：
半导体芯片，包括电压调节器、电源输入端、接地端、用于输出产生的恒定电压的输出端、以及与所述输出端并联连接的连接端；以及
串联电路，被连接在所述连接端与所述接地端之间，并且包括用于所述电压调节器的相位补偿的相位补偿电容器和用于调节所述相位补偿电容器的等效串联电阻的电阻值的相位补偿电阻器；
其中，所述半导体芯片和所述串联电路被容纳在单一封装中。
5.如权利要求1所述的半导体器件，其中，所述相位补偿电容器利用***器的再配线连接到所述半导体芯片。
6.如权利要求2所述的半导体器件，其中，所述相位补偿电阻器由***器的再配线的配线电阻形成。
7.如权利要求4所述的半导体器件，其中，所述相位补偿电阻器由用于与所述半导体芯片的连接端连接的电阻性焊接导线形成。
8.如权利要求1所述的半导体器件，其中，所述相位补偿电容器具有小于或等于1mm的长度以及小于或等于0.5mm的宽度。
9.如权利要求2所述的半导体器件，其中，所述相位补偿电阻器具有小于或等于1mm的长度以及小于或等于0.5mm的宽度。
10.如权利要求1所述的半导体器件，其中，所述相位补偿电容器为陶瓷电容器。
11.如权利要求1所述的半导体器件，其中，所述相位补偿电容器具有10mΩ到500mΩ的等效串联电阻。
12.如权利要求2所述的半导体器件，其中，所述相位补偿电阻器具有10mΩ到1.5Ω的电阻。
CNA2006800014807A 2005-09-27 2006-09-11 半导体器件 Pending CN101091143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP280226/2005 2005-09-27
JP2005280226A JP2007094540A (ja) 2005-09-27 2005-09-27 半導体装置

Publications (1)

Publication Number Publication Date
CN101091143A true CN101091143A (zh) 2007-12-19

Family

ID=37899572

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800014807A Pending CN101091143A (zh) 2005-09-27 2006-09-11 半导体器件

Country Status (7)

Country Link
US (1) US7989935B2 (zh)
EP (1) EP1929392A4 (zh)
JP (1) JP2007094540A (zh)
KR (1) KR100880706B1 (zh)
CN (1) CN101091143A (zh)
TW (1) TWI376029B (zh)
WO (1) WO2007037142A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385404A (zh) * 2010-08-26 2012-03-21 瑞萨电子株式会社 半导体芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835493B2 (ja) 2007-03-30 2011-12-14 ブラザー工業株式会社 画像形成装置
JP4997122B2 (ja) 2008-01-15 2012-08-08 株式会社リコー 電源供給回路及びその動作制御方法
JP5332248B2 (ja) 2008-03-18 2013-11-06 株式会社リコー 電源装置
JP2012156700A (ja) * 2011-01-25 2012-08-16 Ricoh Co Ltd 誤差増幅回路及びスイッチングレギュレータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469715B2 (ja) * 1996-07-03 2003-11-25 シャープ株式会社 高速応答低損失レギュレータ
JP2001274332A (ja) * 2000-03-27 2001-10-05 Mitsumi Electric Co Ltd 半導体装置
JP2002343927A (ja) 2000-07-12 2002-11-29 Hitachi Maxell Ltd 半導体モジュール及びその製造方法
JP4623248B2 (ja) * 2000-11-28 2011-02-02 ミツミ電機株式会社 シリーズレギュレータ用ｉｃ
JP2003058260A (ja) * 2001-08-10 2003-02-28 Sharp Corp 直流安定化電源回路
EP1423876B1 (en) * 2001-09-07 2013-07-10 Ricoh Company, Ltd. Semiconductor device and voltage regulator
JP3700934B2 (ja) 2001-09-07 2005-09-28 株式会社リコー ボルテージレギュレータおよびその製造方法
JP4824228B2 (ja) * 2001-09-07 2011-11-30 株式会社リコー 半導体装置
US6703697B2 (en) * 2001-12-07 2004-03-09 Intel Corporation Electronic package design with improved power delivery performance
JP4263068B2 (ja) * 2003-08-29 2009-05-13 株式会社リコー 定電圧回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385404A (zh) * 2010-08-26 2012-03-21 瑞萨电子株式会社 半导体芯片
CN102385404B (zh) * 2010-08-26 2015-06-17 瑞萨电子株式会社 半导体芯片

Also Published As

Publication number Publication date
KR100880706B1 (ko) 2009-02-02
JP2007094540A (ja) 2007-04-12
US20080029846A1 (en) 2008-02-07
TWI376029B (en) 2012-11-01
EP1929392A4 (en) 2010-11-24
EP1929392A2 (en) 2008-06-11
TW200802793A (en) 2008-01-01
US7989935B2 (en) 2011-08-02
WO2007037142A9 (en) 2007-05-24
KR20070068469A (ko) 2007-06-29
WO2007037142A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
US8912772B2 (en) LDO with improved stability
CN101091143A (zh) 半导体器件
US8208338B2 (en) Semiconductor device
US20060113632A1 (en) Semiconductor device and voltage regulator
JP2008028004A (ja) 半導体装置
JP3993473B2 (ja) 半導体集積回路装置
US20070114983A1 (en) Switching regulator with hysteretic mode control using zero-ESR output capacitors
US8368247B2 (en) Semiconductor body and method for voltage regulation
KR930010104B1 (ko) 반도체 집적회로
US7863736B2 (en) Semiconductor device and signal terminating method thereof
US20210311517A1 (en) Voltage Regulator Circuit Systems And Methods
CN100419613C (zh) 定电压电源电路、定电压电源电路基板及定电压施加方法
KR100252740B1 (ko) 반도체 장치
CN100432885C (zh) 恒压电路
TWI253156B (en) Providing in package power supplies for integrated circuits
JP3469715B2 (ja) 高速応答低損失レギュレータ
US20220068734A1 (en) Semiconductor device
US10332568B2 (en) Memory apparatus and memory module including a power management integrated circuit
US6664848B1 (en) On-chip power supply noise reduction
CN111064357B (zh) 电子装置电路板
TWI259945B (en) Multiple return terminal power supply method and apparatus
JPH0574140A (ja) 半導体メモリ回路
JP2001007286A (ja) 半導体装置
TWI442487B (zh) 於積體電路封裝之外部接頭上之信號削弱補償
SU1220005A1 (ru) Стабилизатор посто нного напр жени

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071219