TWI364057B - Semiconductor device and method of forming the same - Google Patents

Description

1364057 九、發明說明： 【發明所屬之技術領域】 本發明一般與半導體相關，且更特定地與一半導體裝置 及其製造方法相關。 【先前技術】 對於積體電路，對於限制由一半導體裝置注入其半導體 基板之電流通常係為重要的。對於在較高電壓和電流操作 之電源積體電路係為特別地重要。並且，所需的係為增加 _ 可與一電源積體電路使用之最大電壓。 … 【發明内容】 一種半導體裝置，包括： 一第一導電型式之一基板； ”玄第導電型式之—陽極，該陽極包括複數個播質濃 度，其中一第一部份之該摻質濃度係比一第二部分之該摻 質濃度高一等級之數值，其中不使用該第一部份或第i部 份以產生歐姆接觸； 鲁與該第-導電型式不同之H電型式之―陰極，該

陽極被配置相鄰該陰極且形成一陽極/陰極接面介面；A δ亥第二導電型式之—導電隔離特點’其中該導電隔離特 點包括一埋層和導電地連接至該埋層之一導電垂直部分， /、中該埋層在該基板和該陽極和陰極之—區域之間配置， 、及/、中”玄導電垂直部分從該區域之側邊圍繞該陽極和吟 極之區域；以及 w 一介電隔離區域’在該陽極之頂端和該導電隔離特點之 101084.doc 1364057 該導電垂直部分之陽極頂端之間之該半導體裝置之一部份 内配置。 其中該基板可包括一 ρ·型式基板；其中該第一導電型式 可包括P-型式而該第二導電型式包括N_型式；其中該等複 數個摻質濃度可包括高、低和中間摻質濃度之分開部分； 其中該陰極具有在3E16-6E16之等級上之摻質濃度；其中該 導電垂直部分從該區域之一表面延伸下至該埋層；其中該 導電垂直部分之寬度控制注入至該基板之寄生電流量，其 從由垂直NPN和垂直PNP區域所形成之寄生電晶體所產 生；其中該埋層包括一N+埋層而該導電垂直部分包括一糾 導電吸收者；其中該導電隔離特點電氣地連接至該陽極； 其中導電隔離特點電氣地連接至該陰極；其中該導電隔離 特點係電氣地浮動；尚包括：一介電，覆蓋在該陽極和該 陰極之間之區域’其包括跨越該陽極/陰極接面之至少一部 知’以及-導電層’覆蓋該介電，其中該導電層電氣地連 接至該陽極；其中加入該丰 成平導體裝置至一電源積體電路， 可於高電壓和高電流下裎你. 下钿作，其中該陰極尚可包括一歐姆 區域和環繞該歐姆區域之—入 域之介電隔離區域，圍繞僅該歐姆 區域之該等垂直侧邊， 』 ^姆£域和介電隔離區域在該陰 極之一頂端部分配置， ..^ 進 ^地，其中該歐姆區域包括一 適合於一歐姆接觸之重會 ^ h 也推雜區域；其中該陽極尚可包 括一歐姆區域，在玆陡 甘Λ 之一頂端部份中配置，進一步地， 其中該歐姆區域句杠$ A & / 域；尚可包括m於歐姆接觸之一重重地穆質區 / 乂 μ電隔離區域，從該導電隔離特點 101084.doc J邊環繞該導電隔離特點’該溝渠介電隔離區域從該導 電隔離特點之表面延伸下至該基板。 、V地該P-型式基板可包括覆蓋該基板之一 P-型式遙 晶層； . 曲其中該高掺質濃度可為在2E17_5E17之等級上，該低推質 娘度係在1E15-5E15之等級上，而該中間摻質濃度係在 2E16-5E16之等級上。 其中選擇該導電垂直部分之寬度以顯著地減少在該基板 中之寄生電流。 其中該導電隔離特點係電氣地連接至該陽極。 其中該介電可包括氧化物。 其中該導電層可包括多晶矽。 一種形成一半導體裝置之方法，包括： 提供一第一導電型式之基板； 植入一第二導電型式之一埋屉 . 層该埋層形成一導電隔離 特點之一部份； 沉積該第一導電型式之一菩曰思 φ ^ 却叫層，覆蓋該埋層，其中該 •R5日日層之一部份形成一陽極之—部份； 分別地植入具有該第一導電型式和該第二導電型式之第 -和第二區域，該第—區域對應至該陽極之—第二部分而 該第二區域對應至一陰極之一第—部份； 蚀刻於氧化物隔離之區域且沉 〜几/儿槓虱化物至1¾等蝕刻區 域； 以該第一導電型式植入箆：Γ A 、、价 式植弟—£&，該第三區域對應至該 101084.doc 1364057 陽極之一第三部份；以及 以該第二導電型式植人第四部分，該細區域形成該導 , 電隔離特點之一第二部分。 其中該陽極包括複數個摻質濃度，其中一部份之該摻質濃 . 度係比另-部分之該摻質濃度高-等級之數值，其中不使用 該等部份以產生歐姆接觸。 其中該陽極被配置相鄰該陰極且形成一陽極/陰極接面 介面。 其中該導電隔離特點包括該埋層和連接至該埋層之—導 電吸收者，其中該埋層在該基板和該陽極和陰極之一區域 之間配置，且其中該導電吸收者從該區域之側邊圍繞該陽 極和陰極之區域。 其中該導電隔離特點之該第二部分包括一導電吸收者， 該導電吸收者從該第二部分之—表面延伸下至該埋層，且 其中蝕刻於氧化物隔離之區域和沉積氧化物至該等蝕刻區 馨域&括形成在該陽極之一頂端和該導電隔離特點之該導 電吸收者之-頂端之間之該半導體袭置之一部份内配置之 介電隔離區域。 【實施方式】 在相同晶；i上整合電源裝置和類比和CM〇s(互補式金屬 T導體）之SMARTMOS之快速演化已經創造機會於系統單 ::片解決方案。在汽車、可攜式或電腦周邊應用中之電源 s理驅動對於各式各樣智慧電源技術之需要，能夠從較低 電池電壓至幾十伏特之高電壓操作。然而，—些傳統㈣ 101084.doc 1364057 體裝置，例如二極體’在某些情況下，可能遭受寄生基板 注入之問題。於抑制基板注入之目的之高電壓隔離二極體 裝置之整合至一智慧電源技術需要新結構和形成之方法。 圖1以剖面方式顯示根據本發明之一具體實施例之半導 體裝置。當圖1中所使用時’ "p_、P、p +和p + +"將代表具有 P型式導電性之半導體材料，其中該摻質濃度從最低摻質濃 度於P-，較高摻質濃度於P，甚至更高摻質濃度於p+，以及 最高摻質濃度於P++，而變化。相似地，"N、N+和N++"將 代表具有N型式導電性之半導體材料，其中該摻質濃度從最 低摻質）辰度於N，較高摻質濃度於N+，以及最高摻質濃度 於N++，而變化。 在圖1所顯示之本發明之具體實施例中，該半導體裝置1〇 係為二極體，其中該陽極42從P++區域30、P+區域2〇、ρ· 區域24和P區域26形成而陰極40從N++區域32和N區域22形 成。P區域12係為半導體基板而N+區域13可以是一埋層或 者可以是以任何方式形成之N+層。N+區域16可以實施為一 導電吸收者。N+區域16,與N+層13結合，形成一導電隔離 凹洞或導電隔離特點，可以使用以從剩餘之積體電路導電 性地隔離二極體1〇。介電層14形成一電氣隔離障礙層，其 可使用以從剩餘之積體電路電氣地隔離二極體10。注意介 電層14可以一任何介電材料形成。氧化物只是可以使用之 一種可能介電材料。可以使用任何其他適當材料，例如， 氧化物和多晶矽混和物。 陽極42包括P++區域3〇,陰極4〇包括N++區域32而隔離區 101084.doc 1364057 域16包括N++區域34。這些區域3〇、32和34全都重重地以 =純物摻雜以允許良好歐姆接觸，且因此在此可以被稱為 歐姆區域。在本發明之一些具體實施例中，金屬接觸（未顯 不）可以形成以分別地覆蓋區域3〇 ' 32和34。

在本發明之該所顯示之具體實施例中，一介電層27形成 以覆盍在該陽極42和陰極40之間之接面。注意介電層27可 以由任何介電材料所形成。在一具體實施例中，使用一薄 氧化物層以形成介電層27。一導電層28形成以覆蓋該介電 層27。注意該導電層28可以由任何導電或半導電材料所形 成在具體實施例中，使用一多晶矽層以形成導電層28。 也注意可以使用複數個層，形成每個介電層27和導電層28。 在本發明之該顯示之具體實施例中，一介電層19在該陽 極42和N+區域16之間形成。注意介電層19可卩由任何介電 材料形成。氧化物只是可以使用之一種可能介電材料。可 以使用任何其他適當材料。

在本發明之該所顯示之具體實施例中，一介電層18形成 為環繞該N++區域32之環。注意介電層啊以由任何介電 材料所形成。在一些具體實施例中，使用一場氧化物層以 形成介電層。氧化物僅是可以使用之一種可能材料。可 以使用任何其他適當材料n具體實施财，介電層 18可以係為-淺溝渠隔離區域。介電層此—目的係為支 援在N++區域32和導電層或導電平板“之間之較高電壓 差。本發明之另外具體實施例可以不使用介電層Μ，代替 的是允許其他區域延伸上至該表面平面（即是，相鄰層27之 10ltf84.doc -11 · 1364057 底部表面之表面平面）。 在本發明之一具體實施例中，陽極42藉由導電層44之方 式’電氣地連接至導電層28。導電層44未以任何特定拓璞 而顯示’以釐清可以使用任何所需拓璞。可以使用可在一 半導體裝置10上形成之任何導電材料形成導電層44。 本發明之另外具體實施例可以電氣地偏壓由N++區域 34、N+區域16和N+區域13所形成之n隔離區域，以減少從 該垂直寄生NPN和PNP裝置注入至基板12之該寄生電流。注 意在該所顯示之具體實施例中，該垂直寄生NPN電晶體具 有從區域32和22形成之一第一 N區域，具有從區域3〇、2〇、 24和26形成之一 P區域，以及具有從區域13形成之一第二n 區域。相似地，該垂直寄生PNP電晶體具有從區域3〇、2〇、 24和26形成之一第一P區域，具有從區域13形成之N區域， 具有從區域12形成之一第二p區域。 假如該N++區域34電氣地連接（例如，短路）至陽極42，該 垂直寄生PNP電晶體之射極和基極接近相同電壓，因此沒 有射極/基極偏壓。因此，該垂直寄生pNp電晶體產生注入 至P基板12之非常小集極電流。並且，假如該N++區域34電 氣地連接（例如，短路）至陽極42,該垂直寄生NpN電晶體之 基極和集極接近相同電壓；因此對於該集極電壓掉落小於 接地至一負電壓是不可能的。假如該集極允許下降至一負 電壓時，在N+區域13和P基板12之間之接面會形成一導電 之二極體接面’因此注入電流至基板丨2。 假如該N++區域34電氣地連接（例如，短路）至陰極4〇，可 101084.doc 1364057 月b在陰極40上支援一較高電壓。電氣地連接N++區域34和 陰極40在N區域22和P區域26之間之接面，並且在p區域26 和N+區域13之間之接面上產生一負偏壓。這些兩反相偏壓 接面一起減少在N區域22中之電場，特別地是最接近p區域 24和最接近介電層18之>^區域22之這些部分。該減少之電場 允許在陰極40上支援一較高最大電壓。 假如該N++區域34沒有電氣地連接至陽極42或陰極40， 且允許電氣地浮動，將可能在陰極40上支援一甚至較高電 壓。假如允許N+區域13之電壓浮動時，之後在陰極4〇上所 支援之最大電壓將不會被P+區域2〇和N+區域13之間之物 理距離所限制，但將由裝置丨〇之其他特性所限制（例如，區 域N+區域13和P區域12之摻雜濃度）。 在本發明之一具體實施例中，陽極42包括複數摻質濃 度。在一具體實施例中，P++區域30具有1E20等級之摻質濃 度，P+區域20具有2E17至4E17範圍之摻質濃度，Ρ·區域24 具有在1E15至5E15$&圍内之摻質濃度，而p區域26具有 2E16至5E1 6之範圍内之摻質濃度。僅因顯示目的給予這些 摻質濃度。本發明之另外具體實施例可以使用任何適當之 摻質濃度。注意在P++區域30中之該重摻質濃度僅因為了與 覆蓋導電層（未顯示）形成良好歐姆接觸之目的。因此， P++區域30可以在此稱為一歐姆區域。注意對於本發明之一 些具體實施例，在陽極42中使用之最低p_型式摻質濃度和 在陽極42之最高P-型式摻質濃度至少有一等級數值差異 (即是，十之一次方）。本發明之另外具體實施例可以在陽極 101084.doc 13 丄364057 42中所使用之最低ρ·型式摻質濃度和陽極42中所使用之最 问Ρ-型式摻質濃度之間之至少兩等級數值差異（即是，十之 兩次方，或100倍）。注意本發明之另外具體實施例可以指 明在任何0之間之所需點之最低和最高摻質濃度之間之差 異和由積體電路製造技術所允許之最大差異。 在本發明之一具體實施例中，陰極包括複數個摻質濃 度。在一具體實施例中，Ν++區域32具有5Ε20等級之摻質 濃度，Ν區域22具有3Ε16至6Ε16範圍内之摻質濃度。僅因 顯不目的給予這些摻質濃度。本發明之另外具體實施例可 以使用任何適當摻質濃度。注意在Ν++區域32中之該重摻 質濃度僅是為了與覆蓋導電層（未顯示）形成良好歐姆接觸 之目的。因此’ Ν++區域32可以在此稱為一歐姆區域。介 面49在陽極42和陰極40之間形成一陽極/陰極接面介面。 在本發明之一具體實施例中，該隔離區域（34、μ、13) 包括複數個摻質濃度。在一具體實施例中，Ν++區域34具 有5Ε20等級之摻質濃度，ν+區域16具有5[17至8£17範圍内 之摻質濃度，而Ν+區域13具有1Ε18至5Ε18範圍内之摻質濃 度。僅因顯示目的給予這些摻質濃度。本發明之另外具體 實施例可以使用任何適當摻質濃度。注意在Ν++區域34中 之該重推質濃度僅是為了與覆蓋導電層（未顯示）形成良好 歐姆接觸之目的。因此，Ν++區域34可以在此稱為一歐姆 區域。 對於本發明之另外具體實施例，可以摻雜ρ基板12以形成 一Ρ+基板12。在本發明之另外具體實施例中，基板12可以 101084.doc -14 - 1364057 疋具有在其上形成之覆蓋p-型式蟲晶層之P + +基板。之後可 以使用植入和擴散以形成一 Ν-型式埋層，作為與圖^所顯示 之N+區域π相似的功能。之後，可以沉積一第二p_型式磊 晶層以覆蓋該N-型式埋層》該第二p_型式磊晶層可以作為 圖1所顯示之P-區域24相似的功能。可以使用植入以形成該 P區域26和該N區域22。注意對於一些具體實施例來說，可 以使用相同植入遮罩以形成區域26和22。接下來，可以執 行蝕刻和氧化物沉積以形成層14、18和19 ^之後可以使用 植入以形成該P+區域20，以及可以使用一分開植入以形成 N+區域16。本發明之另外具體實施例可以使用複數個植入 步驟和用於形成N+區域16之遮罩。接下來，可以執行氧化 物沉積以形成層27，且可以執行多晶矽沉積以形成層28。 之後可以使用植入以形成N++區域32和34，以及可以使用 分開植入以形成P++區域30。本發明之另外具體實施例可以 使用任何其他處理步驟’以任何適當次序，以形成半導體 裝置10之許多具體實施例。 圖2以圖形顯示電流和電壓（陰極至陽極電壓）圖，顯示由 圖1之半導體裝置10所產生之陰極電流（1陰極5〇)和基板電 流（I基板52)。注意注入至基板12之該寄生電流（1基板52)(見 圖1)接近比該陰極電流（I陰極50)要少六個等級之數值。圖2 假設N++區域34(該隔離區域）已經短路至該陽極42和兩者 都接近0伏特，陰極40之電壓被拉至少於〇伏特，基板12偏 壓至-ίο伏特，而半導體裝置10之溫度接近攝氏15〇度。增 加N +區域16之寬度超過1〇微米可以進一步減少注入至基板 10I084.doc 1364.057 12之陰極電流；然而，在所需於形成半導體裝置ι〇和半導 體裝置10之電氣效能之間必須取得平衡。注意對於傳統非 隔離二極體，注入至該基板之寄生電流接近該陰極電流之 10%。因此，一傳統非隔離二極體注入非常大量之寄生電 流至該基板，導致在該相同積體電路上所形成之鄰近電路 之潛在功能異常。 雖然本發明已經參考特定導電型式或電位之極性所描 述’但疋熟悉此技藝的人士將了解可以反向導電型式和電 位之極性。並且，使用以形成半導體裝置10之許多部分之 該等半導體材料可以係為任何適合材料。例如，基板12可 以係為矽或任何其他適合半導體材料。並且，可以加入半 導體裝置10至一電源積體電路，其係為可在高電塵和高電 流下操作。 在前述申請書中’本發明已經參考特定具體實施例描 述。然而，普通熟悉此技藝的人士了解可以不背離在下面 之申請專利範圍所提出之本發明之範圍之下，可以產生許 多修：和改變。因此，本申請書和圓式被視為是說明性的 而不疋限制性，而全部這樣之修改意圖被 範圍内。 甘个I乃之 好處、其他優點和問題之解決方法已經參考特定且 施例而描述。然而，好處、立 /、貫 '、他優點和問喊之解決方法和 ::導致好處、其他優點和問題之解決方法發生 素並不被視為重要、所豐 .., 7 專利n 本特點或任何或全部申請 & 70素0當在此使用時，該等名言。=1 “包括I,、，·包

Wl0S4.doc •16* 1364057 【圖式簡單說明】 二或任何其他的變化’被視為涵蓋非全面性的包括、例如 …列元素之方法、商品或裝置，並不包括一這些元 素，但疋可以包括沒有表達地列出或這樣過程、方法、商 品或裝置中所本來具有之其他元素。 本發明藉由範例之方式說明，且不姑兮楚陡n 且不破該#隨附圖式所限 制’其中相同參考號碼指示相似元件，其中·

圖I以剖面方式顯示根據本發明之—具體實施例之一半 導體裝置；以及 圖2以圖形形式顯示，顯示由圖丨之半導體裝置所產生之 陰極電流和基板電流之電流與電壓（陰極至陽極電壓）圖。 熟悉此技藝的人士了解在該等圖式中之元件僅為了簡單 性和清楚性而顯示，且並不需要依比例繪製。例如，在該 圖式中之一些該等元件之尺寸可能相對其他元件誇張化以 幫助改進本發明之該等具體實施例之了解。 【主要元件符號說明】 10 半導體裝置 12 、 24 、 26 P區域 13、16 N+區域 14、18、19、 27介電層 20 P+區域 22 N區域 28、44 導電層 30 P + +區域 101084.doc 1364057 32 ' 34 N++區域 40 陰極 42 ' 陽極 49 介面 50 I陰極 52 I基板

101084.doc

Claims (1)

1364057 十、申請專利範圍： 第094H3757號專利申請案 中文申請專利範圍Jp換本(1〇〇年1!月） 1. 一種半導體裝置，包括： 一第—導電型式之一基板； 該第-導電型式之—陽極（42)，該陽極包括複數個換質 濃度’其卜第_部份之該摻質濃度係比—第二部分之 該摻質濃度高一等級之數值，其_不使用該第一部份或 第二部份以產生歐姆接觸；

與該第-導電型式不同之一第二導電型式之一陰極 (4〇)，該陽極被配置相鄰該陰極且形成-陽極/陰極接面 介面； 该第二導電型式之—導電隔離特點⑼，％ Μ)，其辛 該導電隔離特點包括—埋層（13)和導電地連接至該埋層 之一導電垂直部分（16)，其中 里層在《亥基板（12)和該陽極和陰極之一區域之間配 置， Φ ^導電垂直部分從該區域之側邊圍繞該陽極和陰極之 區域，以及 該導電隔離特點形成與該基板之一接面；以及 一介電質隔離區域，在該陽極之一頂端和該導電隔離 特點之料電垂直部分之—頂端之間之該半導體裝置之 一部份内配置。 2. 如請求们之半導體裝置，其中該基板包含一 p型基板。 3. 如睛求項2之半導體裝置，進一步其中該p型基板包含一 p 型蟲晶層覆蓋於該基板上β 101084-100H29.doc 1364057 4. 如 '求項i之半導體裝置，其中該第—導體形式包含p 型’以及該第二導體型式包含N型。 5. 如吻求項1之半導體裝置，其中該等複數個摻質濃度包括 高、和中間摻質濃度之個別部分。 6. 如印求項5之半導體裝置，其中該高摻值濃度係在 2E17 5E17之等級上，該低摻值濃度係在1Εΐ5_5Ει5之等 級上，而該中間摻值濃度係在2E16-5E16之等級上。 7. 如明求項1之半導體裝置，其中該陰極具有摻值濃度在 3E16-6E16之等級上。 8. 如請求項〗之半導體裝置，其中該導電垂直部分從該區域 之一表面延伸下至該埋層。 9. 如請求項丨之半導體裝置，其中該導電垂直部分之一寬度 ，控制注入至該基板之寄生電流量，其從由垂直NpN和垂直 PNP區域所形成之寄生電晶體所產生。 10. 如請求項9之半導體裝置，其中該導電垂直部分之一寬度 係選擇以實際地消除該基板中的該寄生電流。 11. 如請求項1之半導體裝置，其中該埋層包括一N+埋層而該 導電垂直部分包括一 N+導電吸收者。 12. 如請求項丨之半導體裝置，其中該導電隔離特點係電耦合 至該陽極及該陰極之其中一者。 ° 13. 如請求項丨之半導體裝置，其中該裝置藉由該導電隔離特 點與該基板間的該接面與該基板隔離。 14. 如請求項1之半導體裝置，尚包括： 一介電質，覆蓋在該陽極和該陰極之間之區域，复 101084-100H29.doc 1364057 括跨越該知極/陰極接面之至少一部份.、 及 一導電層，覆蓋該介電質，其中該導 斧電層電耦合至該 %極。 其中該導電隔離特點係電搞 其中該介電質包含氧化物。 其中該導電層包含多晶矽。 15. 如請求項14之半導體裝置 合至該陽極。 16. 如請求項14之半導體裝置 17. 如請求項14之半導體裝置 ，一 σ JX 曰曰乃 18. 如請求項1之半導體裝置，且中加 ，、Τ加入該+導體裝置至一電 源積體電路，其可於高電壓和高電流下操作。 19 ·如請求項1之半導體裝置，苴中嗜降 ，、甲孑陰極進—步包含一歐姆 &域和每·繞δ亥歐姆區域之一介雷暂臨轴；r_ "电貝隔離區域，其在該歐 姆區域的垂直面附近孤立，該歐姆區域和該介電質隔離 區域被配置在該陰極之頂部，纟中該歐姆區域更包含一 重度摻值區域以適用於一歐姆接觸。 20. 如請求則之半導體裝置，纟中該陽極進一步包含一歐姆 區域，該歐姆區域被配置在該陽極之頂部，其中該歐姆 區域更包含一重度摻值區域以適用於—歐姆接觸。 21. 如請求項1之半導體裝置，其進一步包含： 一溝狀介電質隔離區域，其從數面環繞該導電隔離特 點，該溝狀介電質隔離區域從該導電隔離特點之一表面 向下延伸至進入該基板。 101084-1001129.doc