TWI357709B - Dc-dc converter - Google Patents

Description

1357709 九、發明說明： C發明所屬之技術領域1 * 發明領域 * 相關案件之對照參考資料 £ 5 本案係根據並且主張於2006年7月13日提申之日本專 , 利第2006-192600號申請案之優先權，該案全部内容在此併 ' 入本案作為參照資料。 t先前技術：！ * 發明背景 10 本發明有關一種本發明係有關於一種直流對直流 (DC-DC)變換器，特別是一種在主要切換裝置中使用n型 FET(場效電晶體）之DC-DC變換器。 隨著用於增進切換調_器系統之DC-DC變換器之效能 的一種方法，建議在主要切換裝置中使用N型FET。與在主 15 要切換裝置中使用P型FET做比較’假使尺寸相同，則傳導 電阻可以降低大約42°/◦，這將大大地增進DC-DC變換器之 ® 效能。 • 使用一N型FET做為DC-DC變換器之主要切換裝置，此 N型FET之閘極驅動電壓係必須高於至源極端之輸入電 2〇 壓。如一種用於產生高閘極驅動電壓之裝置，其通常係使 " 用利用同步整流器電路之FET的充電泵電路。 第15圖係一使用習知充電泵電路之DC-DC變換器100 之電路圖。此DC-DC變換器1〇〇係建構在一電子器具（例如 筆記型電腦）’並且從一電池（未圖示）轉換電源輸入電壓 5 1357709

Vm，以及輸出用於操作此cpu及週邊裝置之一輸出電壓 Vout。 此DC-DC變換器1〇〇係由單晶片半導體或積體電路形 成之控制部份102、以及多個外接裝置所組成。 5 此控制部份丨〇2之第一驅動信號DH1係供應至主要 NM0S電晶體FET1之閘極端子，並且此電源電壓Vin係輸入 至此要NMOS電晶體FET1之汲極端。主要NMOS電晶體 FET1之源極端係連接至一同步整流器nm〇S電晶體FET2 之汲極端。此控制部份102之第二驅動信號DL1係供應至此 10 同步整流器NMOS之閘極端子，並且此同步整流器nm〇S 電晶體FET2之源極端係連接至接地電位。 主要NMOS電晶體FET1之源極端係透過抗流線圈L1連 接至輸出端子103。此輸出端子103係藉由一平滑電容器C1 連接至接地電位。 15 此控制部份102包括電位電阻器Rl、R2、一誤差放大 器ERA1、一三角波振盪器OSC1、一 PWM比較器PWM1、 及驅動器DVH1、DVL1，並且輸出一第一驅動電壓DH1與 一第二驅動信號DL1，並且藉此來控制此主要NMOS電晶體 FET1與此同步整流器NMOS電晶體FET2。 20 在此控制部份1〇2中’此輸出電壓Vout由此等電位電阻

Rl、R2所分壓，並且此分壓係輸入至一誤差放大器ERA1 之反相輸入端子β 一參考電壓el係輸入至此誤差放大器 ERA1之非反相輸入端子。此誤差放大器ERA1對根據此輸 出電壓Vout之分壓與此參考電壓el進行比較，並且放大此 6 1357709 電壓差值’並且輸出一輸出信號V〇pl。 第16圖是顯示在控制部份102内之操作波形之一時間 曲線圖。 在此控制部份102中，當在根據此輸出電壓Vout之分壓 5 (藉由電位電阻Rl、R2所分壓）與此參考電壓el之間的電壓 差較大時’則此誤差放大器ERA1之輸出信號Vopl之電壓有 很大變化’當在此分壓與此參考電壓el之間的電壓差較小 時’則此誤差放大器ERA1之輸出信號Vopl之電壓有較小變 化。 10 當此三角波信號係低於此誤差放大器ERA1之輸出信 號Vopl時，此PWM比較器PWM1設定一輸出信號Q1為高電 位，並且當此三角波信號係高於此誤差放大器ERA1之輸出 信號Vopl時，此PWM比較器PWM1設定Q1為低電位。因 此，當此誤差放大器ERA1之輸出信號Vopl之電壓上升時， 15 則此PWM比較器PWM1之輸出脈寬（此脈寬用於設定輪出 信號Q1為高電位）變長。 此PWM比較器PWM1之輸出信號Q1係經由此驅動器 DVH1輸入至此主要NMOS電晶體FET1之閘極端子以作為 第一驅動電壓DH1。因此，當此PWM比較器PWM1之輪出 20 脈寬變大，此主要NMOS電晶體FET1之傳導時間變長，並 且反之，當此PWM比較器PWM1之輸出脈寬變短，此主要 NMOS電晶體FET1之傳導時間變短。 在DC-DC變換器100中，此主要NMOS電晶體FET1之導 通與非導通係根據此PWM比較器PWM1之輸出信號Q1來 7 1357709 控制以致使此輸出電壓Vout可以成為由此參考電壓el與此 電位電阻Rl、R2決定之一固定電壓。 此PWM比較器PWM1輸出反轉此輸出信號Q1之邏輯 電位的一輸出信號XQ1。也就是，此等輸出信號Q1、XQ1 5係從此PWM比較器PWM1輸出當作相互地互補脈衝信號。 來自此PWM比較器PWM1之輸出信號XQ1係藉由此驅動器 DVL1供應至此同步整流器NMOS電晶體FET2之閘極端子 以當作第二驅動信號DL1。 因此，當此主要NMOS電晶體FET1導通時，同步整流 10器NMOS電晶體FET2不會導通，而當此主要NMOS電晶體 FET1不導通時，則此同步整流器NMOS電晶體FET2會導 通。也就是’藉由從此控制部份102輸出之第一驅動電壓 DH1與此第二驅動電壓DL1，此主要NMOS電晶體FET1與 同步整流器NMOS電晶體FET2擇一導通。 15 藉由此主要NMOS電晶體FET1之切換操作，此主要 NMOS電晶體FET1之輸出電流係被此抗流線圈L1與平滑電 容器C1平滑化。當此主要NMOS電晶體FET1導通時，此電 源輸入電壓Vin係經由此主要NMOS電晶體FET1供應至此 抗流線圈L1與此平滑電容器C1組成之平滑電路。當此主要 20 NMOS電晶體FET1不導通時’此電磁增益能量在此抗流線 圈L1内累積，而當此主要NMOS電晶體FET1導通時，則釋 放能量至輸出端子103側。 此輸出端子103之輸出電壓Vout在下列方程式中表示。

Vout = Vin x Ton/(Ton + Toff) 8 1357709 其中Ton為此主要NMOS電晶體FET1的導通期間，以及 Toff為此主要NMOS電晶體FET1的非導通期間。 因此，假如此電源輸入電壓Vin因為電池消耗或電子裝 置的操作環境而變動，藉由控制此輸出信號(^之工作週 5期’其可被補償以致使此輸出電壓Vout可維持在一穩定電 壓。 因為N型FET係用於此DC-DC變換器100之主要NMOS 電晶體FET1，需要高於此電源輸入電壓vin乏一電壓來當作 用以驅動此主要NMOS電晶體FET1之第一驅動電壓DH1。 10 據此’在此DC-DC變換器100中，當此主要NMOS電晶體 FET1導通或非導通時，藉著在此電源輸入電壓Vin内利用源 極電位之振動現象’此主要NMOS電晶體FET1之閘極端子 之驅動電壓係藉由充電泵而產生。 此PWM比較器PWM1之輸出信號Q1係透過此驅動器 15 DVH1輸入至此主要NMO S電晶體FET1之閘極端子以作為 第一驅動電壓DH1，並且此輸出信號XQ1係透過驅動器 DVL1供應至此同步整流器NMOS電晶體FET2之閘極端子 以作為第二驅動電壓DL1。 在此主要NMOS電晶體FET1之源極與閘極之間，二極 2〇 體D1與電容器C2之串聯電路係以並聯連接。因此，此二極 體D1之陰極係連接至電容器C2，以及其接面係連接至驅動 器DVH1之電源端。 在此DC-DC變換器100中，當此主要NMOS電晶體FET1 不導通與此同步整流器NMOS電晶體FET2導通時，此主要 9 1357709 NMOS電晶體FET1之源極電位為接地電位。在此時，一電 流透過此二極體D1流入電容器C2,並且此電容器C2被充電 直到其電壓變得與電源輸入電壓Vin相等為止。 在下一轉換中，此主要NMOS電晶體FET1為導通並且 5此同步整流器NMOS電晶體FET2不導通，此主要NM〇S電 晶體FET1之源極電位上升，並且透過此電容器匚2電容地耦 合之此端子BOOST之電位變得高於電源輸入電壓vin。高於 電源輸入電壓Vin之電壓係透過具有此源極端連接至此端 子BOOST之此驅動器DVH1供應至此主要NMOS電晶體 10 FET1之閘極端，並且因而此主要nm〇S電晶體FET1完全地 導通。 在此時期，此二極體D1防止此電壓高於電源輸入電壓 Vi η的電容器C 2之充電從反相地流入至此電源輸入電壓 Vm。此一極體D1通常為一蕭基二極體，其中正向電動勢 15 Vf係小於一般二極體之正向電動勢vf。 在此一極體D1中，然而，當對此電容器c2充電時，功 率消耗產生部伤的正向電動勢¥【，則此Dc dc變換器之效 能會降低。此外，針辦此正向電動勢Vf之部份，此在電容 器C2内充電之電位會降低。假設將此二極體⑴合併至單晶 2〇片半傳導或裝置之控制電路内，則用於形成蕭基二極體的 現存製程係複雜的。

【發明内容;J 發明概要 本發明之目的在於解決背景技術之問題，並且使此 10 而不須要外部 DC-DC變換器在轉換效能上有高度之表現 二極體。 組点二2到上述目的，提供一種DC_DC變換器，其包含 切換裝置之主要麵⑽電晶體；用於驅動此主 输―繼主要麵s “體之源，與驅動器之電源端之一第一電容器；以及 、在接近輸入電源之路徑與此驅動器之電源端之間之第 切換裝置，其中當此主要NMOS電晶體導通時，則此第 一切換U設為不導通，並且纽主要丽 «’則Μ-切換裝置設為導通。 根據此上述之DC-DC變換器，當此主要NM0S電晶體 不導通時’此第—切換裝置被設為導通以致使此第一電容 态可被充電。當此主要NMOS電晶體導通時，此第一切換 裝置被設為科通以致€此第-電容器流至此電源端之電 流從可被避免。 藉由使用第一切換裝置，相較於利用蕭基二極體之情 況下此正向電動勢可被降低。因此，此第一切換裝置的使 用可達成的是降低由正向電動勢引起電源浪費並且防止有 關於其容量之充電電壓降低。此外，在一LSI中建立此第一 切換裝置比起在LSI中建立蕭基二極體要容易得多。 需注意者為，此主要NMOS電晶體之源極端係設在與 連接至輸入電源之端子相反側之端子。也就是，此主要 NMOS端子之源極端相當於連接有抗流線圈或類似第一電 谷之端子。 1357709 上述或更進一步之目的將於下文中更完整地呈現，當 與附圖有關之相同的内容在解讀上係可被瞭解的，然而， 此等圖式僅是作為說明之用途而不作為限縮本發明用。 ' 圖式簡單說明 5 第1圖係顯示針對第一實施例之DC-DC變換器架構之 , 電路圖， 第2圖係顯示FET1至FET3之時序之一時間曲線圖； 第3圖係顯示仿效每一 F E T之狀態的電路操作之範例 鲁 圖； 10 第4圖係顯示仿效每一 FET之狀態的電路操作之範例 圖； 第5圖係顯示針對第二實施例之DC-DC變換器架構之 電路圖； 第6圖係顯示針對第三實施例之D C - D C變換器架構之 15 電路圖； 第7圖係顯示仿效每一 F E T之狀態的電路操作之範例 I 圖； 第8圖係顯示仿效每一FET之狀態的電路操作之範例 圖； 20 第9圖係顯示FET1之閘極電壓之產生的範例圖； ·' 第1 〇圖係顯示針對第二實施例之DC-DC變換器架構之 電路圖； 第11圖係顯示仿效每一 F E T之狀態的電路操作之範例 圖， 12 1357709 第12圖係顯示仿效每—fet之狀態的電路操作之範例 圖； 第13圖係顯示仿效每一 FET之狀態的電路操作之範例 圖； 5 第14圖係顯示仿效每一 FET之狀態的電路操作之範例 r£i · 圍， 第15圖係顯示針對傳統DC-DC變換器架構之電路圖； 以及 第16圖係顯示在DC-DC變換器内之控制部份之操作波 10 形的時間曲線圖。 【實施冷式】 較佳實施例之詳細說明 一放大器或發明之較佳實施例係配合第1-14圖在下文 說詳細敘述。 (第一較佳實施例） 第1圖是第一較佳實施例之DC-DC變換器的電路。此 DC-DC變換器1包含建立在單晶片或半導體裝置上之控制 部份2、一主要NMOS電晶體FET1、一同步整流器NMOS電 晶體FET2、一平滑電容器C1、一電容器C2、以及抗流線圈 20 L1。 此控制部份2包括電位電阻Rl、R2、一誤差放大器 ERA1、三角波振盪器OSC1、一 PWM比較器PWM1、驅動 器DVH1、DVL1、DLV1、及步降調節器REG1，並且其設 計來控制此主要NMOS電晶體FET 1與同步整流器NMOS電 13 1357709 晶體FET2。用於輸出輸出信號Ql、xqi之PWM比較哭 PWM1之操作與連接係與DC-DC變換器1〇〇相同，並且在此 省略其細節。 在主要NMOS電晶體FET1之源極處，連接著電容器匸2 5 之一端。此電容器C2之另一端係連接至此控制部份2之端子 BOOST。此端子BOOST係連接至此驅動器DVH1之電源端 子’以及此NMOS電晶體FET3之一源-j：及極端子。在此nm〇S 電晶體FET3之一源-汲極端子處’此輸出信號又口丨係經由驅 動器DLV1連接。在此NM0S電晶體FET3之另一源-汲極端 10子處，連接有一後閘極端子，並且其更連接至此步降調節 is REG1之輸出端。因為此後閘極端子係連接至另一源_沒 極端子，出現在源-没極端子與後端子之間之一寄生二極體 係以對電容器C2充電之順向方向連接。因此，假使此端子 BOOST之電位變得比此步降調節器之輸出端之電壓vg還 15 大，則可防止逆流。 此步降調節器REG1係由線性調節器所組成，並且此步 降調節器REG1輸出一比電源輸入電壓vin還低之電壓。因 此，此NM0S電晶體FET3在與從此驅動器DLV1輸出之電源 電壓Vin相同之電位的高位準處穩定地導通，並且此步降調 20節器REG1之電位可以傳送至此端子B〇〇ST。 接著，參考第2圖至第4圖，說明此DC-DC變換器1之運 作。第2圖係顯示此主要NM0S電晶體FET1、同步整流器 NM0S電晶體FET2、與NM0S電晶體FET3之時序之時間曲 線圖，並且第3圖與第4圖係顯示依照此主要nm〇S電晶體 14 1357709 FETl、同步整流器NMOS電晶體FET2、與NMOS電晶體 FET3之狀態的電路運作之略圖。 如第2圖所示，此NMOS電晶體FET3之閘極電壓vG3係 控制成與此主要NMOS電晶體FET1之閘極電壓VG1反相， 5並且控制成與此同步整流器NMOS電晶體FET2之閘極電壓 VG2同相。 第3圖中，當此PWM比較器PWM1之輸出信號Q1係位 於低位準並且輸出信號XQ1係位於高位準時，此主要NMOS 電晶體FET1不導通’此同步整流器NMOS電晶體FET2導 10 通，以及此NMOS電晶體FET3導通。因此，在此電容器C2 中，一端子連接至此NMOS電晶體FET3之電壓VG，以及另 外一端係透過同步整流器NMOS電晶體FET2而連接至接地 電位，並且因此此電容器C2之兩端係充電至電壓VG之電 位。當此NMOS電晶體FET3導通時，幾乎沒有傳導電阻， 15 並且由此NMOS電晶體FET3所消耗之電流接近於零。 接著，當此PWM比較器PWM1之輸出信號Q1改變成高 位準時以及此輸出信號XQ1改變成低位準時，則此主要 NMOS電晶體FET1導通，此同步整流器NMOS電晶體FET2 不導通，以及此NMOS電晶體FET3不導通。因此，此端子 20 LX之電位上升成電源輸入電壓Vin，並且藉由電容地耦合至 電容器C2’此端子BOOST之電位上升至此電源輸入電壓 Vin+電壓VG之電位。透過此驅動器DVH1，因此，此電源 輸入電壓Vin+電壓VG之電壓係施加至此主要NMOS電晶體 FET1之閘極端子，並且此主要nm〇S電晶體FET1穩定地以 15 1357709 導通狀態運作。 藉此運作，當透過此NMOS電晶體FET3對電容器C2充 電時，在此NMOS電晶體FET3中幾乎不會有電力消耗產 生。因此不需要外部二極體之一有效之DC-DC變換器可被 5 實現。 (第二較佳實施例） 接著’參考第5圖，說明在第二較佳實施例之DC-DC變 換器1A。第5圖係在第二較佳實施例之dc-DC變換器1A的 電路圖。其與第一實施例中之DC-DC變換器1相似，除了用 10 一PM〇S電晶體FET3A用於取代NMOS電晶體FET3、除了在 前一級中用反向器NOT1取代此驅動器DLV1之外、並且省 略此步降調節器REG1之外。此有這些相異部份會詳細地描 述’並且相同部份係簡略地描述或省略。 此電壓VG係連接至電源輸入電壓vin，並且連接至此 15 PMOS電晶體FET3A之一源-j：及極。此pm〇s電晶體FET3A之 一源-汲極之另一源-汲極端連接有一背閘極，並且其更連接 至此端子BOOST。因為此背閘極端子係連接至另一源_汲極 端，所以在此一源-汲極端與背閘極之間產生之此寄生二極 體係以對此電容器C2充電之順向方向連接。因此，假使端 20子BOOSTt電位變得大於此步降調節器之輸出之電壓 VG ’則可避免逆流。 此反向器N0T1之輸出係連接至此pM〇s電晶體FET3A 之閘極端子。此端子BOOST係連接至此反向sN〇T1之電源 端。因此，在反向器N0T1之輸出處於高位準之期間内，而 16 1357709 此位準係與閘極端子與此pM〇s電晶體FET3A之源_汲極端 之位準相同，則此PMOS電晶體FET3A穩定地不導通。 此DC-DC變換器1A係以與第一較佳實施例中之 DC-DC變換器1相同的方式進行運作。參考第3圖及第4圖， 5 說明此DC-DC變換器之運作。 第3圖中，當此PWM比較器PWM1之輸出信號Q1係位 於低位準並且輸出信號XQ1係位於高位準時，此主要Nm〇s 電晶體FET1不導通，此同步整流器nm〇S電晶體FET2導 通，以及此PMOS電晶體FET3A導通。因此，在此電容器 10 C2中’一端子連接至此pm〇S電晶體FET3A之電壓VG，以 及另外一端係透過同步整流器NMOS電晶體FET2而連接至 接地電位，並且因此此電容器C2之兩端係充電至電壓vG之 電位。當此PMOS電晶體FET3A導通時，幾乎沒有傳導電 阻，並且由此PMOS電晶體FET3A所消耗之電流接近於零。 15 接著，當此PWM比較器PWM1之輸出信號Q1改變成高 位準時以及此輸出信號XQ1改變成低位準時，則此主要 NMOS電晶體FET1導通，此同步整流器NMOS電晶體FET2 不導通，以及此PMOS電晶體FET3A不導通。因此，此端子 LX之電位上升成電源輸入電壓vin，並且藉由電容地揭合至 2〇 電容器C2，此端子BOOST之電位上升至此電源輸入電壓 Vin+電壓VG之電位。透過此驅動器DVH1，因此，此電源 輸入電壓Vin+電壓VG之電壓係施加至此主要NMOS電晶體 FET1之閘極端子，並且此主要NMOS電晶體FET1穩定地以 導通狀態運作。 17 1357709 藉此運作’當透過此PMOS電晶體FET3A對電容器C2 充電時，在此PMOS電晶體FET3A中幾乎不會有電力消耗產 生。因此不需要外部二極體之一有效之DC-DC變換器可被 實現。此外，當此步降調節器REG1沒有被使用時，此電路 5架構可比第一較佳實施例中之DC-DC變換器1更簡單。 (第三較佳實施例） 接著’參考第6圖，說明第三較佳實施例中之一種 DC-DC變換器1B。第6圖係第三較佳實施例中之DC-DC變換 器1B的電路圖。此DC-DC變換器1B係與第二較佳實施例中 10之DC-DC變換器1A相似，除了電容器C3係配置於端子LX 與電壓VG之間' 以及控制部份2B包括PMOS電晶體FET4、 邏輯閘NAND1、電壓比較器COMP1、與一參考電壓e2之 外。其他部份都與第二較佳實施例中之DC-DC變換器1A相 同，所以只有不同的部份會詳細說明，而相同的部份則簡 15 短描述或省略。 此PMOS電晶體FET4係一切換電路，用以導通和不導 通此在連接在電壓VG和端子LX間之電容器C3與連接在端 子BOOST和端子LX間之電容器C2之並聯接法。因為一源極 -汲極端係連接至只後閘極端子，在此另一源極-汲極端子與 2〇 後閘極端子之間產生之寄生二極體係以與此電壓VG至端 子BOOST相反的方向連接。因此，假使此電容器C3之電位 係高於此電容器C2之電位，當此PMOS電晶體FET4不導通 時，可防只從此電容器C3至電容器C2充電之洩漏。 此電壓比較器COMP1係用以監測此連接在端子 18 1357709 BOOST和端子LX間之電容器a之電慶之電壓比較器，並且 在非反相輸入期間内，連接至此參考電壓e2，因此電容器 C2之輸出係連接至反相輪入。在此邏輯，電壓 比較器C0MP1之輸出係連接至一端，並且此pwM比較器 5 PWM1之輸出k號(^1係連接至另一端。此邏輯閘NAndi之 輸出係連接至此PMOS電晶體FET4之閘極端子。 此電壓VG係輸入至此反向器N0T1與此邏輯閘NAND1 之電源端。因此，當在PMOS電晶體FET3A與PMOS電晶體 FET4之閘極端子之電位係處於高位準時，則pM〇s電晶體 10 FET3A與PM0S電晶體FET4保持不導通。 參考第7圖至第9圖，在第三實施例中之DC_DC變換器 1B之運作在下文中闡釋。第7圖及第8圖係顯示處理每一 FET之狀態的電路操作之範例圖。如第7圖所示，當主要 NMOS電晶體FET1不導通時’此同步整流器nm〇S電晶體 15 FET2與此PM0S電晶體FET3A導通’並且此主要NMOS電晶 體FET1之源極端之電位為接地電位，並且電容器充電達 到電源輸入電壓Vin。另一方面，當此主要nm〇S電晶體 FET1不導通時，此PWM比較器PWM1之輪出信號Q1係位於 低位準’並且此邏輯閘NAND1輸出一高位準輸出，並且此 20 PM0S電晶體FET4不導通。因此，電容器C2之連接係從此 電容器C3中被斷開，並且此電容器C2不被充電。 接著’如第8圖所示’當此同步整流器NMOS電晶體 FET2不導通而此主要NMOS電晶體FET1導通時，此主要 NM0S電晶體FET1之源極電位升高至電源輸入電壓Vin。因 19 1357709 此，藉由f絲合’此電容HC3之電位上升至約為電源輸 出电壓Vin的兩倍。然而，當與同步整流器NM〇s電晶體 FET2同步化時，此PM〇s電晶體FET3A不導通，並且假使 此電容器C3之電位比電源輸入電壓Vin高時，從電容器c3 5至電源輸入電壓Vin之逆流可被防止。 另一方面，當主要NMOS電晶體FET1導通時，此！>WM 比較器PWM1之輸出信號Qi係位於高位準，並且當電容器 C2之電位係比此參考電壓62低時，一低位準輸出至此邏輯 閘NAND1之輸出端。因此，此pm〇s電晶體FET4導通，並 10且此電容器C2與電容器C3為並聯連接，以及此電容器C2係 藉由電容器C3而充電。 在此時期，假使此電容器C2之電位係高於此參考電壓 e2，則此電壓比較器C〇MPl之輸出係位於低位準，並邏輯 閘NAND1之一端位於低位準，並且一高位準係輸出至邏輯 15閘NAND卜因此’此電容器C2與電容器C3之平行連接被斷 開’所以此電容器C2不會藉由此電容器C3而充電。 第9圖係顯示在DC-DC變換器1B中之FET1之閉極電壓 之產生的簡圖。在此上下文中，此開關SW係利用此DC-DC 變換器1B中之PMOS電晶體FET3A與PMOS電晶體FET4之 2〇 轉換電路。當此開關係連接至電源輸入電壓Vin時，在電容 器C3中累積之電荷Q表示為如下： Q = C2 X Vin。 當此開關SW係連接至電容裔C2時，在電容器C3中累 積之電荷Q係轉移至電容器C2。但是因為此電荷q之總量不 20 1357709 改變，假設此端子BOOST之電壓為VBOOST時，則此電荷 表示如下：

Q = (C2 + C3) X VBOOST 因此，此電壓VBOOST之輸出係如下所示。 5 VBOOST = C2/(C2 + C3) x Vin 因此，此端子BOOST之電壓VBOOST可以設定成比Vin 還低，並且此主要NMOS電晶體FET1導通，以及當此源極 電壓變成電源輸入電壓Vin時，此電壓(Vin + VBOOST)可以 設定成一低電壓。因此，此施加至此主要NMOS電晶體FET1 10 之閘極端子之電壓可設定為比當相等於電源輸入電壓Vin 之電壓VBOOST還低的電壓，並且此功率流失可在主要 NMOS電晶體FET1之閘極端子中被壓抑。藉由將電容器㈡ 之電容值定為大於電容器C3之電容值定，令人滿意的是此 電壓VBOOST可設定在一較低電壓。 15 當此主要NMOS電晶體FET1導通並且源極電壓變成電 源輸入電壓Vin時，此電壓之下限為vin+Vth (Vth為主要 NMOS電晶體FET1之臨界電壓）。 (第四較佳實施例） 參考第10圖，說明此DC-DC變換器1C。第10圖係 20 DC-DC變換器1C之電路圖。 在第一至第三較佳實施例内之DC-DC變換器中，當此 主要NMOS電晶體FET1導通時並且此接地電位改變至電源 輸入電壓Vin，藉由充電泵之電容耦合，產生一高於此電源 輸入電壓Vin之電壓。因此，當主電晶體FET1之傳 21 1357709 導為100%時，則此充電泵不作用，並且高於此電源輸入電 壓Vin之電壓不會在端子BOOST内產生。甚至當此主要 NMOS電日日體FET1之傳導效率為100%時，此dc_dc變換器 1C操作此充電泵，在此情況中，此變換器為其中一種切換 5 調節器系統。 在DC-DC變換器1(：中，一控制部份2(：包括用以操作充 電泵不與主要NMOS電晶體FET1之傳導操作同步之振盪器 0SC2、一步降調節器REG卜PM〇s電晶體FET3A、FET4、 FET6、及NM0S電晶體FET5。與第一較佳實施例至第三較 10佳實施例相同的參考標號為相同的元件，並且其說明在此 劣略。至此步降調節器REG1之輸出，連接有一pm〇S電晶 體FET3A之源極-j：及極端，以及此pm〇S電晶體FET3A之另 一源極-汲極端係連接至此P Μ 0 S電晶體F E T4之源極-汲極 端，以及此驅動器DVH1之電源端係連接至此PM0S電晶體 15 FET4之另一源極-汲極端。 此接地電位係連接至此NMO S電晶體FET5之源極-汲 極端，以及此NMOS電晶體FET5之另一源極-汲極端係連接 至此PM0S電晶體FET6之一源極-汲極端，以及此PMOS電 晶體FET6之另一源極汲極端係連接至此驅動器DVH1之接 20 地電源端。 用以驅動此充電泵之此振盪器0SC2之輸出係連接至 此反向器Ν0Τ1以及此等PM0S電晶體FET4、FET6、FET5 之閘極端子的輸入端子。此反向器Ν0Τ1之輸出係輸出至此 PM0S電晶體FET3A之閘極端子。因此，當此振盪器0SC2 22 1357709 輸出一高位準時，此PMOS電晶體FET3A及NMOS電晶體 FET5導通’而此等PMOS電晶體FET4、FET6不導通。另一 方面，當此振盪器0SC2輸出一低位準時，此pm〇S電晶體 FET3A及NM0S電晶體FET5不導通，而此等PMOS電晶體 5 FET4、FET6導通 ° 此控制部份2的外側，此主要NM0S電晶體FET1係連接 在此電源輸入電壓Vin與端子LX之間，並且此同步整流器 NMOS電晶體FET2係連接在此端子LX與此接地電位之 間。此外’此電容器C2係連接在此PMOS電晶體FET4及此 10驅動器DVH1之端子BOOST與端子LX之間，以及此電容器 C3係連接在此PMOS電晶體FET3A及PMOS電晶體FET4之 端子BOOST2與此NMOS電晶體FET5及此PMOS電晶體 FET6之端子B00ST3之間。 參考第11圖至第14圖，第四較佳實施例中之DC-DC變 15換器1c之運作在下文中說明。第11圖至第14圖係對應每一 FET之狀態的電路操作之範例圖。 在第11圖與第12圖中，此主要NMOS電晶體FET1導 通’以及此同步整流器NMOS電晶體FET2不導通，然而在 第13圖及第14圖中，此主要NMOS電晶體FET1不導通，以 20 及此同步整流器NMOS電晶體FET2導通。 首先，參考第11圖及第12圖，此電路運作說明當此主 要NMOS電晶體FET1導通時，則此同步整流器NMOS電晶 體FET2不導通。 當此振盪器OSC2之輸出係位於高位準時，如第η圖所 23 1357709 示，當此等PMOS電晶體FET4、FET6不導通時，則kPM〇s 電晶體FET3A與NMOS電晶體FET5導通。因此，此電容器 C3係透過此PMOS電晶體FET3A與NMOS電晶體FET5以來 自步降調節器REG1之電壓v G充電。在此時期，此電容器 5 C2則不充電，因為此PMOS電晶體FET6不導通，以及此接 地電位側未連接。 接著’當振盪器OSC2之輸出為低位準時，如第12圖所 示’當此等PMOS電晶體FET4、FET6導通時，則MOS電晶 體FET3A與NMOS電晶體FET5不導通。因此，此電容器C3 10 與電容器C2以並聯連接，並且此電容器C2藉由此電容器C3 之充電動作而充電。此電容器C2與電容器C3透過此NMOS 電晶體FET5自此接地電位斷開’並且不會被來自來此步降 調節器REG1之電壓V G所充電。 藉由重複第11圖及第12圖所顯示之運作，此電容器C2 15 會被充電達到來自此步降調節器REG1之電壓V G電壓。 接著，參考第13圖至第14圖，說明當此主要NMOS電 晶體FET1不導通與此同步整流器NMOS電晶體FET2導通 時之一電路運作》 當此振盪器OSC2之輸出係位於高位準時，如第13圖所 20 示，當此等PMOS電晶體FET4、FET6不導通時，則此PMOS 電晶體FET3A與NMOS電晶體FET5導通。因此，此電容器 C3係透過此PMOS電晶體FET3 A與NMOS電晶體FET5以來 自步降調節器REG1之電壓VG充電。換言之，因為此同步 整流器NMOS電晶體FET2導通，並且此電容器C2係連接至 24 1357709 接地電位’以及甚至假使此PMOS電晶體FET4不導通時， 此電容器C2也可被透過PMOS電晶體FET4之寄生二極體以 來自步降調節器REG1之電壓VG充電。 接者，當振盪器OSC2之輸出為低位準時，如第14圖所 5 示’當此等PMOS電晶體FET4、FET6導通時，則MOS電晶 體FET3A與NMOS電晶體FET5不導通，並且此電容器C3與 電容器C2以並聯連接。此同步整流器NMOS電晶體FET2導 通’並且電容器C2與電容器C3係連接至接地電位。假使此 NMOS電晶體FET3不導通時，則此電容器C2與電容器C 3 1〇 可被透過NMOS電晶體FET 3之寄生二極體以來自步降調 節器REG1之電壓V G充電。 如上所述，不管此主要NMOS電晶體FET1與同步整流 器NMOS電晶體FET2之狀態，此電容器C2可以來自步降調 節器REG1之電壓V G充電，並且甚至此主要NMOS電晶體 FET1之傳導效率為1 0 0%時，此DC-DC變換器亦可以運 作。 本發明並不受限於此等說明實施例，而且可以在不悖 離本發明之精神之範疇下進行變化及修改。 舉例而言，在第一至第四較佳實施例中，此控制部份 20 由單一半導體或裝置組成，但是也可以由多個半導體或裝 置組成。在第一至第四較佳實施例中之此主要NMOS電晶 體FET1與此同步整流器NMOS電晶體FET2可以是獨立分 離之電源裝置，或者是裝設於控制部份上作為一單晶片半 導體或裝置。此DC-DC變換器1至1C與控制部份2至2C可以 25 1357709 模組形式來組成。第一至第四較佳實施例中·之DC-DC變換 器1至1C可以應用至各種電源裝置。 此電容器C2是第一電容之範例，此等NMOS電晶體 FET3與PMOS電晶體FET3A為第一切換元件之範例，以及 5此PM0S電晶體FET3 A係PMOS電晶體與第一 PMOS電晶體 之範例。此驅動器DLV1為驅動電路之範例，此反向器!^。^ 係第一驅動電路之範例，此參考電壓e2、電壓比較器 COMP1、及邏輯閘NAND1為切換裝置控制部份之範例，此 PMOS電晶體FET4係第二切換裝置與第二pM〇s，晶體之 10 範例，以及此邏輯閘NAND1係第二驅動電路之範例。 本發明因此展現DC-DC變換器之轉換的效能而不需要 外部二椏體。 【圖式簡單說明】 第1圖係顯示針對第一實施例之DC-DC變換器架構之 15 電路圖； 第2圖係顯示FET1至FET3之時序之一時間曲線圖； 第3圖係顯示處理每一 FET之狀態的電路操作之範例 圖； 第4圖係顯示處理每一 FET之狀態的電路操作之範例 20 圖； 第5圖係顯不針對第二實施例之DC-DC變換器年構之 電路圖； 第6圖係顯示針對第三實施例之DC-DC變換器架構之 電路圖； 26 1357709 第7圖係顯 不處理每一 FET之狀 圆， 態的零; 路操作 之範例

10 第8圖係顯示處理 Fp 〜王母一 FET之狀態的電 圖； 軛作之範例 電路圖； 第11圖係_ 圖； 器架構之 [Ξ1 · 圖， 示處理每-FET之狀態的電路操作之範例 .第轉理每—FET之狀㈣魏操作之範例 9 .第13圖係顯示處理每—FET之狀態的電路操作之範例 15 圖； 第14圖係顯示處理每-F ET之狀態的電路操作之範例

第15圖係顯示針對傳統DC-DC變換器架構之電路圖； 以及 第16圖係顯示在D c _ D c變換器内之控制部份之操作波 形的時間曲線圖。 20 【主要元件符號說明】 卜1人、18、1〇“0(：-0(：變換器 ERA1···誤差放大器 2、2A、2B、2C·..控制部份 PWM卜.PWM比較器 REGl···步降調節器 FEH、FET2、FET3、FET3A、 DLV卜DVH1···驅動器 FET4、FET5、FET6…電晶體 27 1357709 R1、R2…電阻 Cl、C2、C3…電容器 LI…抗流線圈 oscn、osc2···振盪器 VG...電壓 Vm…輸入電壓 el...參考電壓 N0T1...反向器 C0MP1...比較器 NAND1…邏輯閘 D1".二^體 FBI、BOOST、Dm、LX、DL卜 Q卜Χφ、...端子

28

Claims (1)

1357709 第096125215號申請案申請專利範圍替換本 100.2.24 十、申請專利範圍： 1. 一種直流對直流(DC-DC)變換器，包含： 構成一主要切換裝置之一主要NMOS電晶體； 用以驅動該主要NMOS電晶體之一閘極端子之一驅動 5 器； 連接在該主要NMOS電晶體之一源極端子與該驅動器 之一電源端之間的一第一電容；以及 連接在到達一輸入電源之一路徑與該驅動器之該電源 端之間的一第一切換裝置； 10 其中當該主要NMOS電晶體導通時，則該第一切換裝置 即設成不導通，而當該主要NMOS電晶體不導通時，該第 一切換裝置則設成導通。 2·如申請專利範圍第1項之DC-DC變換器，其中該第一切 換裝置為一種NMOS電晶體，其背閘極端子係連接至在到 15 達該輸入電源之該路徑一侧之一端子。 3_如申請專利範圍第2項之DC-DC變換器，其更包含一步 降調節器，用以使自該輸入電源所供應之輸入電壓呈步 降，該步降調節器係設置在該輸入電源與該第一切換裝置 之間。 20 4·如申請專利範圍第3項之DC-DC變換器，其中該步降調 節器之輸出電壓之一下邊限值為該主要NMOS電晶體之臨 界電壓。 5·如申請專利範圍第1項之DC-DC變換器，其中該第一切 換裝置係一PM0S電晶體，其背閘極端子係連接至在該驅動 29 1357709 第096125215號申請案申請專利範圍替換本 100.2.24 器之一電源端一側之一端子。 6.如申請專利範圍第5項之DC-DC變換器，其更包含用以 驅動s亥PMOS電晶體之一閘極端子的一驅動電路，該驅動電 路係藉由將該電源端連接至該驅動器之該電源端而構成。 •如申請專利範圍第1項之DC-DC變換器，其更包含： 一第二切換裝置，其係配置在該第一切換裝置與該驅動 器之5玄電源端及該第一電容的一個連接點之間； 一第二電容器，其係連接在該第一切換裝置及該第二切 換駿置之一連接點與該主要ΝΜ 〇 S電晶體之一源極端之 Μ ;以及 一第一切換裝置控制部份，其用以在該主要NM〇s電晶 之導通命令處於動作狀態以及該第一電容之端子間電壓 為預定電壓或更低時，使該第二切換裝置導通。 8.如申請專利範圍第7項之DC-DC變換器，其中該第一切 換骏置為一第一 ρ Μ 0 s電晶體，其背閘極端子係連接至在該 驅動器之該電源端一側的一端子。 9·如申請專利範圍第8項之DC-DC變換器，其更包含用以 驅動該第一 PMOS電晶體之一閘極端子的—第一驅動電 略，該第一驅動電路係藉由連接該第一驅動電路之一電源 \至該第一切換裝置與該第二切換裝置之一連接點而構 成。 1〇.如申請專利範圍第7項之DC-DC變換器，其中該第—切 換骏置係—第一NMOS電晶體，其背閘極端子係連接至在 到達該輸入電源之該路徑一側的一端子。 30 1357709 第096125215號申請案申請專利範圍替換本 100.2.24 11. 如申請專利範圍第7項之DC-DC變換器，其中該第二切 換裝置係一第二Ρ Μ Ο S電晶體，其背閘極端子係連接至在該 驅動器之該電源端一側的一端子。 12. 如申請專利範圍第11項之DC-DC變換器，其更包含用以 5 驅動該第二PMOS電晶體之一閘極端子之一第二驅動電 路，該第二驅動電路係藉由連接該第二驅動電路之一電源 端至該第一切換裝置與該第二切換裝置之一連接點而構 成。 13. 如申請專利範圍第7項之DC-DC變換器，其中該第二切 10 換裝置為一第二NMOS電晶體，其背閘極端子係連接至在 到達該輸入電源之該路徑一側的一端子。 14. 如申請專利範圍第7項之DC-DC變換器，其中該第一電 容之電容量係大於第二電容器之電容量。

31