JP2000069746A - Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ - Google Patents

Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ

Info

Publication number
JP2000069746A
JP2000069746A JP10235595A JP23559598A JP2000069746A JP 2000069746 A JP2000069746 A JP 2000069746A JP 10235595 A JP10235595 A JP 10235595A JP 23559598 A JP23559598 A JP 23559598A JP 2000069746 A JP2000069746 A JP 2000069746A
Authority
JP
Japan
Prior art keywords
output
signal
circuit
voltage
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10235595A
Other languages
English (en)
Inventor
Hisaichi Takimoto
久市 滝本
Toshiyuki Matsuyama
俊幸 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP10235595A priority Critical patent/JP2000069746A/ja
Priority to US09/271,240 priority patent/US6025706A/en
Publication of JP2000069746A publication Critical patent/JP2000069746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】常に安定した出力電圧を出力することができる
ＤＣ−ＤＣコンバータの制御回路を提供する。 【解決手段】コンパレータ２１は、入力端子間に基準電
圧Ｖref に対するオフセット電圧ΔＶＴを有し、それら
入力端子に基準電圧Ｖref と出力電圧Ｖout が入力さ
れ、両電圧Ｖref ，Ｖout を比較する。コンパレータ２
１は、その比較結果に基づいて出力電圧Ｖout が基準電
圧Ｖref からオフセット電圧ΔＶＴだけ低くなると、デ
ューティ制御信号ＳＧ４のデューティ比を最大とするレ
ベルの出力信号ＳＧ５を出力する。ＰＷＭ比較回路２２
は、第１，第２非反転入力端子に入力される誤差出力信
号ＳＧ２，前記出力信号ＳＧ５のうちのレベルが高い方
の信号と、三角波信号ＳＧ３とを比較し、その比較結果
に基づいてデューティ制御信号ＳＧ４を出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に搭
載された中央処理装置（ＣＰＵ）、記憶装置（ＲＡＭ、
ＲＯＭ）等の各種半導体集積回路装置（ＩＣ）に動作電
源を供給するＤＣ−ＤＣコンバータの制御方法、ＤＣ−
ＤＣコンバータの制御回路、及び、ＤＣ−ＤＣコンバー
タに関するものである。
【０００２】近年の電子機器には、多数個の半導体集積
回路装置（ＩＣ）が搭載されている。これら各半導体集
積回路装置は個々に動作電源を必要としており、各動作
電源は一般にＤＣ−ＤＣコンバータで生成される。そし
て、この動作電源が不安定になると、半導体集積回路装
置の動作が不安定になり、このことが半導体集積回路装
置の誤動作を引き起こす。そのため、ＤＣ−ＤＣコンバ
ータは、常に安定した動作電源を生成することが要求さ
れている。
【０００３】
【従来の技術】図７は、従来のＤＣ−ＤＣコンバータ１
の一例を示す。ＤＣ−ＤＣコンバータ１は、１チップの
半導体集積回路装置上に形成された制御回路２と複数個
の外付け素子とから構成されている。制御回路２の出力
信号ＳＧ１は、エンハンスメント形ＮチャネルＭＯＳト
ランジスタで構成される出力トランジスタ３のゲートに
供給される。出力トランジスタ３のドレインには直流電
源電圧Ｖinが供給され、ソースは出力コイル４を介して
出力端子５に接続されている。出力端子５は、負荷とし
ての図示しない各半導体集積回路装置に接続されてい
る。そして、この出力端子５からは出力電圧Ｖout が出
力される。
【０００４】前記出力トランジスタ３のソースは、ショ
ットキーダイオードよりなるフライホイールダイオード
６のカソードに接続されている。フライホイールダイオ
ード６のアノードはグランドＧＮＤに接続されている。
前記出力端子５は、平滑化容量７を介してグランドＧＮ
Ｄに接続されている。即ち、この平滑化容量７と前記出
力コイル４とで前記出力電圧Ｖout を平滑化する平滑回
路が構成されている。又、前記出力端子５は抵抗８を介
して制御回路２に接続され、その時の出力電圧Ｖout が
制御回路２に出力される。
【０００５】前記制御回路２は、誤差増幅回路１１、Ｐ
ＷＭ比較回路１２、三角波発振回路１３、出力回路１４
を備えている。誤差増幅回路１１の反転入力端子には前
記出力電圧Ｖout が入力され、非反転入力端子には基準
電圧Ｖref が入力される。又、誤差増幅回路１１の出力
端子と反転入力端子との間には、外付けの位相補償容量
１５及び抵抗１６の直列回路が接続されている。この直
列回路は、誤差増幅回路１１の発振を防止するために設
けられている。そして、誤差増幅回路１１は、前記出力
電圧Ｖout と基準電圧Ｖref とを比較し、両電圧の差電
圧を増幅した誤差出力信号ＳＧ２を次段のＰＷＭ比較回
路１２に出力する。
【０００６】ＰＷＭ比較回路１２の非反転入力端子には
前記誤差増幅回路１１からの誤差出力信号ＳＧ２が入力
され、反転入力端子には三角波発振回路１３からの三角
波信号ＳＧ３が入力される。そして、ＰＷＭ比較回路１
２は、前記誤差出力信号ＳＧ２と三角波信号ＳＧ３とを
比較し、三角波信号ＳＧ３のレベルが誤差出力信号ＳＧ
２を超える期間ではＬレベル、三角波信号ＳＧ３のレベ
ルが誤差出力信号ＳＧ２以下となる期間ではＨレベルと
なるパルス信号をデューティ制御信号ＳＧ４として次段
の出力回路１４に出力する。
【０００７】出力回路１４は、前記ＰＷＭ比較回路１２
から出力されたデューティ制御信号ＳＧ４を前記出力信
号ＳＧ１として前記出力トランジスタ３のゲートに供給
する。
【０００８】このように構成されたＤＣ−ＤＣコンバー
タ１では、制御回路２から出力される出力信号ＳＧ１に
基づいて出力トランジスタ３がオンオフ動作され、出力
端子５から出力される出力電圧Ｖout が所定電圧（基準
電圧Ｖref ）一定となるように制御される。
【０００９】詳述すると、出力端子５に接続される各負
荷の負荷電流が増加すると、出力電圧Ｖout が下降す
る。すると、誤差増幅回路１１では、出力電圧Ｖout と
基準電圧Ｖref との差電圧が大きくなるため、誤差増幅
回路１１の誤差出力信号ＳＧ２のレベルが上昇する。
【００１０】誤差出力信号ＳＧ２のレベルが上昇する
と、ＰＷＭ比較回路１２では、三角波信号ＳＧ３のレベ
ルが誤差出力信号ＳＧ２を超える期間が短くなり、三角
波信号ＳＧ３のレベルが誤差出力信号ＳＧ２以下となる
期間が長くなる。つまり、ＰＷＭ比較回路１２のデュー
ティ制御信号ＳＧ４は、そのＨレベルとなる期間が長く
なる（デューティ比が高くなる）。
【００１１】デューティ制御信号ＳＧ４のデューティ比
が高くなると、同様に出力信号ＳＧ１のデューティ比も
高くなり、出力トランジスタ３のオンする時間が長くな
る。従って、出力電圧Ｖout の電圧値は直流電源電圧Ｖ
inに基づいて上昇する。
【００１２】出力電圧Ｖout が上昇すると、誤差増幅回
路１１では、出力電圧Ｖout と基準電圧Ｖref との差電
圧が小さくなるため、誤差出力信号ＳＧ２のレベルの上
昇が小さくなる。
【００１３】誤差出力信号ＳＧ２のレベルの上昇が小さ
くなると、ＰＷＭ比較回路１２では、三角波信号ＳＧ３
のレベルが誤差出力信号ＳＧ２を超える期間が長くな
り、三角波信号ＳＧ３のレベルが誤差出力信号ＳＧ２以
下となる期間が短くなる。つまり、ＰＷＭ比較回路１２
のデューティ制御信号ＳＧ４は、そのＨレベルとなる期
間が短くなる（デューティ比が低くなる）。
【００１４】デューティ制御信号ＳＧ４のデューティ比
が低くなると、同様に出力信号ＳＧ１のデューティ比も
低くなり、出力トランジスタ３のオンする時間が短くな
る。従って、出力電圧Ｖout の電圧値の上昇が緩やかに
なる。
【００１５】このような動作を繰り返すことにより、上
記したＤＣ−ＤＣコンバータ１は、出力電圧Ｖout が基
準電圧Ｖref に収束するように動作し、安定した出力電
圧Ｖout を生成するようになっている。
【００１６】
【発明が解決しようとする課題】ところで、上記構成の
ＤＣ−ＤＣコンバータ１は、出力電圧Ｖout が変動する
と、その出力電圧Ｖout が再び所定電圧値（基準電圧Ｖ
ref ）に収束するまでに時間を要する。この時間は、入
出力端子間に位相補償容量１５を接続した誤差増幅回路
１１の動作遅延時間がその多くを占めている。
【００１７】そのため、図８に示すように、出力端子５
に接続される負荷の負荷電流が急激に大きく変化する
と、ＤＣ−ＤＣコンバータ１はその変化に追従できず、
出力電圧Ｖout の電圧値が大きく下降してしまう。この
ように出力電圧Ｖout の電圧値が大きく下降すると、出
力端子５に接続される負荷、即ち半導体集積回路装置が
誤動作するおそれがある。
【００１８】本発明は、上記問題点を解決するためにな
されたものであって、その目的は、常に安定した出力電
圧を出力することができるＤＣ−ＤＣコンバータの制御
方法、ＤＣ−ＤＣコンバータの制御回路、及び、ＤＣ−
ＤＣコンバータを提供することにある。
【００１９】
【課題を解決するための手段】請求項１に記載の発明
は、基準電圧と、出力トランジスタのオンオフ動作に基
づいて生成される出力電圧とが入力され、両電圧を比較
してそれらの差電圧を増幅した誤差出力信号を出力する
誤差増幅回路と、三角波発振回路から出力される三角波
信号と、前記誤差出力信号の大小を比較し、該比較結果
に基づくデューティ比を持つデューティ制御信号を出力
するＰＷＭ比較回路とを備え、前記デューティ制御信号
のデューティ比に基づいて前記出力トランジスタをオン
オフ動作させて平滑回路の容量に充放電する時間を制御
し、前記容量の充放電電圧に基づく前記出力電圧を前記
基準電圧に近づけるようにしたＤＣ−ＤＣコンバータの
制御方法であって、前記出力電圧が前記基準電圧からオ
フセットした所定電圧よりも低いときに、前記デューテ
ィ制御信号のデューティ比を最大として、前記出力トラ
ンジスタをオン動作させるようにした。
【００２０】請求項２に記載の発明は、基準電圧と、出
力トランジスタのオンオフ動作に基づいて生成される出
力電圧とが入力され、両電圧を比較してそれらの差電圧
を増幅した誤差出力信号を出力する誤差増幅回路と、三
角波発振回路から出力される三角波信号と、前記誤差出
力信号の大小を比較し、該比較結果に基づくデューティ
比を持つデューティ制御信号を出力するＰＷＭ比較回路
とを備え、前記デューティ制御信号のデューティ比に基
づいて前記出力トランジスタをオンオフ動作させて平滑
回路の容量に充放電する時間を制御し、前記容量の充放
電電圧に基づく前記出力電圧を前記基準電圧に近づける
ようにしたＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧が前記基準電圧からオフセットした所定電
圧よりも低いときに、前記デューティ制御信号のデュー
ティ比を最大とするデューティ制御回路を備えた。
【００２１】請求項３に記載の発明は、請求項２に記載
のＤＣ−ＤＣコンバータの制御回路において、前記デュ
ーティ制御回路は、入力端子間に前記基準電圧に対する
オフセット電圧を有し、それら入力端子に前記基準電圧
と前記出力電圧が入力され、両電圧を比較し、その比較
結果に基づいて前記出力電圧が前記基準電圧からオフセ
ット電圧だけ低いときに、前記デューティ制御信号のデ
ューティ比を最大とするレベルの出力信号を出力するコ
ンパレータと、前記誤差出力信号又はデューティ制御信
号と、前記出力信号とが入力され、両信号のうちレベル
の高い信号を選択し、その信号を前記デューティ制御信
号として前記出力トランジスタに出力する信号選択回路
とを備えた。
【００２２】請求項４に記載の発明は、請求項３に記載
のＤＣ−ＤＣコンバータの制御回路において、前記コン
パレータは、前記オフセット電圧に対応して互いに異な
るサイズに形成した一対のトランジスタを入力初段に持
つ。
【００２３】請求項５に記載の発明は、請求項３に記載
のＤＣ−ＤＣコンバータの制御回路において、前記コン
パレータは、前記基準電圧を抵抗分割し、その基準電圧
より前記オフセット電圧だけ低い電圧を生成する抵抗分
割回路を備え、該抵抗分割回路で生成された電圧と前記
出力電圧とが入力される。
【００２４】請求項６に記載の発明は、請求項３に記載
のＤＣ−ＤＣコンバータの制御回路において、前記信号
選択回路は前記ＰＷＭ比較回路であって、該ＰＷＭ比較
回路は、前記誤差出力信号が入力される第１非反転入力
端子と、前記コンパレータの出力信号が入力される第２
非反転入力端子と、前記三角波信号が入力される反転入
力端子とを備え、前記第１，第２非反転入力端子に入力
される信号のうちのレベルが高い方の信号と、前記三角
波信号とを比較し、その比較結果に基づいて前記デュー
ティ制御信号を出力する。
【００２５】請求項７に記載の発明は、請求項３に記載
のＤＣ−ＤＣコンバータの制御回路において、前記信号
選択回路はＯＲ回路で構成され、該ＯＲ回路は、前記Ｐ
ＷＭ比較回路から出力されるデューティ制御信号と、前
記コンパレータの出力信号とが入力され、両信号の論理
演算結果を前記出力トランジスタに供給する。
【００２６】請求項８に記載の発明は、請求項２に記載
のＤＣ−ＤＣコンバータの制御回路において、前記出力
トランジスタと電源との間に接続され、前記平滑回路の
容量を放電する第２出力トランジスタと、前記誤差出力
信号と前記三角波信号に基づいて、第２出力トランジス
タを前記出力トランジスタと相補にオンオフ動作させる
ための信号を該第２出力トランジスタに出力する第２Ｐ
ＷＭ比較回路とを備えた。
【００２７】請求項９に記載の発明は、出力コイルと容
量からなる平滑回路と、オンオフ動作して前記平滑回路
を介して出力端子に出力電圧を発生させる出力トランジ
スタと、基準電圧と、出力トランジスタのオンオフ動作
に基づいて生成される出力電圧とが入力され、両電圧を
比較してそれらの差電圧を増幅した誤差出力信号を出力
する誤差増幅回路と、三角波発振回路から出力される三
角波信号と、前記誤差出力信号の大小を比較し、該比較
結果に基づくデューティ比を持つデューティ制御信号を
出力するＰＷＭ比較回路とを備え、前記デューティ制御
信号のデューティ比に基づいて前記出力トランジスタを
オンオフ動作させて平滑回路の容量に充放電する時間を
制御し、前記容量の充放電電圧に基づく前記出力電圧を
前記基準電圧に近づけるようにしたＤＣ−ＤＣコンバー
タであって、前記出力電圧が前記基準電圧からオフセッ
トした所定電圧よりも低いときに、前記デューティ制御
信号のデューティ比を最大とするデューティ制御回路を
備えた。
【００２８】請求項１０に記載の発明は、請求項９に記
載のＤＣ−ＤＣコンバータにおいて、前記デューティ制
御回路は、入力端子間に前記基準電圧に対するオフセッ
ト電圧を有し、それら入力端子に前記基準電圧と前記出
力電圧が入力され、両電圧を比較し、その比較結果に基
づいて前記出力電圧が前記基準電圧からオフセット電圧
だけ低いときに、前記デューティ制御信号のデューティ
比を最大とするレベルの出力信号を出力するコンパレー
タと、前記誤差出力信号又はデューティ制御信号と、前
記出力信号とが入力され、両信号のうちレベルの高い信
号を選択し、その信号を前記デューティ制御信号として
前記出力トランジスタに出力する信号選択回路とを備え
た。
【００２９】請求項１１に記載の発明は、請求項１０に
記載のＤＣ−ＤＣコンバータにおいて、前記コンパレー
タは、前記オフセット電圧に対応して互いに異なるサイ
ズに形成した一対のトランジスタを入力初段に持つ。
【００３０】請求項１２に記載の発明は、請求項１０に
記載のＤＣ−ＤＣコンバータにおいて、前記コンパレー
タは、前記基準電圧を抵抗分割し、その基準電圧より前
記オフセット電圧だけ低い電圧を生成する抵抗分割回路
を備え、該抵抗分割回路で生成された電圧と前記出力電
圧とが入力される。
【００３１】請求項１３に記載の発明は、請求項１０に
記載のＤＣ−ＤＣコンバータにおいて、前記信号選択回
路は前記ＰＷＭ比較回路であって、該ＰＷＭ比較回路
は、前記誤差出力信号が入力される第１非反転入力端子
と、前記コンパレータの出力信号が入力される第２非反
転入力端子と、前記三角波信号が入力される反転入力端
子とを備え、前記第１，第２非反転入力端子に入力され
る信号のうちのレベルが高い方の信号と、前記三角波信
号とを比較し、その比較結果に基づいて前記デューティ
制御信号を出力する。
【００３２】請求項１４に記載の発明は、請求項１０に
記載のＤＣ−ＤＣコンバータにおいて、前記信号選択回
路はＯＲ回路で構成され、該ＯＲ回路は、前記ＰＷＭ比
較回路から出力されるデューティ制御信号と、前記コン
パレータの出力信号とが入力され、両信号の論理演算結
果を前記出力トランジスタに供給する。
【００３３】請求項１５に記載の発明は、請求項９に記
載のＤＣ−ＤＣコンバータにおいて、前記出力トランジ
スタと電源との間に接続され、前記平滑回路の容量を放
電する第２出力トランジスタと、前記誤差出力信号と前
記三角波信号に基づいて、第２出力トランジスタを前記
出力トランジスタと相補にオンオフ動作させるための信
号を該第２出力トランジスタに出力する第２ＰＷＭ比較
回路とを備えた。
【００３４】（作用）請求項１に記載の発明によれば、
出力電圧が基準電圧からオフセットした所定電圧よりも
低くなると、デューティ制御信号のデューティ比が最大
とされ、出力トランジスタがオン動作される。そのた
め、出力電圧が所定電圧値以下に大きく下降しようとし
ても、その期間内では出力トランジスタがオン動作され
るので、出力電圧が速やかに上昇する。従って、ＤＣ−
ＤＣコンバータからは常に安定した出力電圧が出力され
る。
【００３５】請求項２，９に記載の発明によれば、デュ
ーティ制御回路は、出力電圧が基準電圧からオフセット
した所定電圧よりも低くなると、デューティ制御信号の
デューティ比を最大とし、出力トランジスタをオン動作
させる。そのため、出力電圧が所定電圧値以下に大きく
下降しようとしても、その期間内ではデューティ制御回
路によって出力トランジスタがオン動作されるので、出
力電圧が速やかに上昇する。従って、ＤＣ−ＤＣコンバ
ータからは常に安定した出力電圧が出力される。
【００３６】請求項３，１０に記載の発明によれば、コ
ンパレータは、入力端子間に前記基準電圧に対するオフ
セット電圧を有し、それら入力端子に基準電圧と出力電
圧が入力され、両電圧を比較し、その比較結果に基づい
て出力電圧が基準電圧からオフセット電圧だけ低くなる
と、デューティ制御信号のデューティ比を最大とするレ
ベルの出力信号を出力する。信号選択回路は、誤差出力
信号又はデューティ制御信号と、コンパレータの出力信
号とが入力され、両信号のうちレベルの高い信号を選択
し、その信号をデューティ制御信号として出力トランジ
スタに出力する。そのため、出力電圧がオフセット電圧
値以下に大きく下降しようとしても、その期間内ではコ
ンパレータ及び信号選択回路によって出力トランジスタ
がオン動作されるので、出力電圧が速やかに上昇する。
従って、ＤＣ−ＤＣコンバータからは常に安定した出力
電圧が出力される。
【００３７】請求項４，１１に記載の発明によれば、コ
ンパレータの入力初段の一対のトランジスタは、オフセ
ット電圧に対応して互いに異なるサイズに形成される。
従って、オフセット電圧付きのコンパレータの構成が簡
単になる。
【００３８】請求項５，１２に記載の発明によれば、コ
ンパレータには、基準電圧を抵抗分割し、その基準電圧
よりオフセット電圧だけ低い電圧を生成する抵抗分割回
路が備えられ、該抵抗分割回路で生成された電圧と出力
電圧とが入力される。従って、オフセット電圧付きのコ
ンパレータの構成が簡単になる。
【００３９】請求項６，１３に記載の発明によれば、Ｐ
ＷＭ比較回路には、誤差出力信号が入力される第１非反
転入力端子と、コンパレータの出力信号が入力される第
２非反転入力端子と、三角波信号が入力される反転入力
端子とが備えられる。そして、ＰＷＭ比較回路は、第
１，第２非反転入力端子に入力される信号のうちのレベ
ルが高い方の信号と、三角波信号とを比較し、その比較
結果に基づいてデューティ制御信号を出力する。従っ
て、出力電圧が基準電圧からオフセット電圧だけ低くな
ると、コンパレータはデューティ制御信号のデューティ
比を最大とするレベルの出力信号を出力するので、この
期間内では出力トランジスタはオン動作される。
【００４０】請求項７，１４に記載の発明によれば、Ｏ
Ｒ回路には、ＰＷＭ比較回路から出力されるデューティ
制御信号と、コンパレータの出力信号とが入力される。
そして、ＯＲ回路は、両信号の論理演算結果を出力トラ
ンジスタに供給する。従って、出力電圧が基準電圧から
オフセット電圧だけ低くなると、コンパレータはデュー
ティ制御信号のデューティ比を最大とするレベルの出力
信号を出力するので、この期間内では出力トランジスタ
はオン動作される。
【００４１】請求項８，１５に記載の発明によれば、出
力トランジスタと電源との間には、平滑回路の容量を放
電する第２出力トランジスタが接続される。そして、第
２ＰＷＭ比較回路は、誤差出力信号と三角波信号に基づ
いて、第２出力トランジスタを出力トランジスタと相補
にオンオフ動作させるための信号を該第２出力トランジ
スタに出力する。従って、平滑回路の容量の放電時に
は、第２出力トランジスタによってその放電速度が速く
なり、出力電圧の変化が速やかになる。
【００４２】
【発明の実施の形態】（第１の実施の形態）図１は、本
発明を具体化した第１の実施の形態のＤＣ−ＤＣコンバ
ータを示す。尚、本実施の形態において、図７に示す従
来例と同一構成部材は同一の符号を付して説明する。
【００４３】本実施の形態の特徴は、図１に示すよう
に、オフセット電圧付きコンパレータ２１が誤差増幅回
路１１と並列に設けられる。又、前記ＰＷＭ比較回路１
２が、第１及び第２非反転入力端子と反転入力端子を備
えたＰＷＭ比較回路２２に置換される。
【００４４】詳述すると、コンパレータ２１の反転入力
端子には出力電圧Ｖout が入力され、非反転入力端子に
は基準電圧Ｖref が入力される。このコンパレータ２１
は、入力端子間にオフセット電圧ΔＶＴを持つ。即ち、
出力電圧Ｖout と基準電圧Ｖref の差電圧がオフセット
電圧ΔＶＴ未満の時には、コンパレータ２１はＬレベル
の出力信号ＳＧ５を出力する。又、出力電圧Ｖout と基
準電圧Ｖref の差電圧がオフセット電圧ΔＶＴ以上とな
ると、コンパレータ２１はＨレベルの出力信号ＳＧ５を
出力する。
【００４５】つまり、言い換えると、コンパレータ２１
は、出力電圧Ｖout が基準電圧Ｖref よりオフセット電
圧ΔＶＴ分だけ低い電圧値以下になると、その期間内だ
けＨレベルの出力信号ＳＧ５を出力する。尚、本実施の
形態では、Ｈレベルの出力信号ＳＧ５は前記三角波発振
回路１３から出力される三角波信号ＳＧ３の最大レベル
と同じかそれよりも高いレベルに設定され、Ｌレベルの
出力信号ＳＧ５は前記三角波信号ＳＧ３の最小レベルと
同じかそれよりも低いレベルに設定されている。
【００４６】図２（ａ）は、前記コンパレータ２１の具
体的な回路の一例を示す。コンパレータ２１は、２つの
ｐｎｐ型バイポーラトランジスタＱ１，Ｑ２と、４つの
ｎｐｎ型バイポーラトランジスタＱ３〜Ｑ６と、３つの
定電流源ＣＳ１〜ＣＳ３とを備えている。
【００４７】トランジスタＱ１，Ｑ２はコンパレータ２
１の入力回路を構成している。トランジスタＱ１，Ｑ２
のコレクタはともに接続され、定電流源ＣＳ１を介して
電源Ｖccに接続される。トランジスタＱ１，Ｑ２の各エ
ミッタは、カレントミラー回路を構成するトランジスタ
Ｑ３，Ｑ４をそれぞれ介してグランドＧＮＤに接続され
る。トランジスタＱ３，Ｑ４はベースが互いに接続され
るとともに、そのベースがトランジスタＱ３のコレクタ
に接続される。
【００４８】前記トランジスタＱ１のベースはコンパレ
ータ２１の非反転入力端子であって、そのベースには前
記基準電圧Ｖref が入力される。又、トランジスタＱ２
のベースはコンパレータ２１の反転入力端子であって、
そのベースには前記出力電圧Ｖout が入力される。
【００４９】前記トランジスタＱ２のサイズは、トラン
ジスタＱ１のサイズの「ｎ」倍に形成されている。つま
り、このようにトランジスタＱ１，Ｑ２のサイズを変更
することで、コンパレータ２１はその入力端子間にオフ
セット電圧ΔＶＴを持つ。
【００５０】前記トランジスタＱ５，Ｑ６はコンパレー
タ２１の出力回路を構成している。トランジスタＱ５の
コレクタは定電流源ＣＳ２を介して電源Ｖccに接続さ
れ、エミッタはグランドＧＮＤに接続される。トランジ
スタＱ５のベースは、トランジスタＱ２のエミッタとト
ランジスタＱ４のコレクタとの間のノードＮ１に接続さ
れる。トランジスタＱ６のコレクタは定電流源ＣＳ３を
介して電源Ｖccに接続され、エミッタはグランドＧＮＤ
に接続される。トランジスタＱ６のベースは、定電流源
ＣＳ２とトランジスタＱ５のコレクタとの間のノードＮ
２に接続される。そして、定電流源ＣＳ３とトランジス
タＱ６のコレクタとの間のノードＮ３はコンパレータ２
１の出力端子であって、その出力端子からは前記出力信
号ＳＧ５が出力される。
【００５１】このように構成されたコンパレータ２１で
は、出力電圧Ｖout と基準電圧Ｖref の差電圧がオフセ
ット電圧ΔＶＴ未満のときには、トランジスタＱ２の電
流値がトランジスタＱ１のそれより小さくなる。そのた
め、ノードＮ１の電位が下降し、トランジスタＱ５の電
流値が小さくなり、ノードＮ２の電位が上昇する。これ
により、トランジスタＱ６がオンし、ノードＮ３の電
位、即ちコンパレータ２１の出力信号ＳＧ５がＬレベル
になる。
【００５２】又、出力電圧Ｖout と基準電圧Ｖref の差
電圧がオフセット電圧ΔＶＴ以上になると、トランジス
タＱ２の電流値がトランジスタＱ１のそれより大きくな
る。そのため、ノードＮ１の電位が上昇し、トランジス
タＱ５の電流値が大きくなり、ノードＮ２の電位が下降
する。これにより、トランジスタＱ６がオフし、ノード
Ｎ３の電位、即ちコンパレータ２１の出力信号ＳＧ５が
Ｈレベルになる。
【００５３】従って、上記したように、コンパレータ２
１は、出力電圧Ｖout が基準電圧Ｖref よりオフセット
電圧ΔＶＴ分だけ低い電圧値以下になると、その期間内
だけＨレベルの出力信号ＳＧ５を出力する。
【００５４】尚、前記コンパレータ２１の構成を適宜変
更して実施してもよい。図２（ｂ）は、コンパレータ２
１の別の具体的な回路を示す。コンパレータ２１は、ト
ランジスタＱ１，Ｑ２を同サイズで構成するとともに、
トランジスタＱ１のベース（コンパレータ２１の非反転
入力端子）に、基準電圧Ｖref からオフセット電圧ΔＶ
Ｔ分だけ低い電位（Ｖref −ΔＶＴ）を供給する抵抗分
割回路を接続して構成される。この抵抗分割回路は、基
準電圧Ｖref を抵抗分割する抵抗Ｒ１，Ｒ２で構成さ
れ、抵抗Ｒ１，Ｒ２の抵抗値によりノードＮ４の電位を
（Ｖref −ΔＶＴ）とする。
【００５５】図１に示すように、前記ＰＷＭ比較回路２
２の第１非反転入力端子には前記誤差増幅回路１１から
の誤差出力信号ＳＧ２が入力され、第２非反転入力端子
には前記コンパレータ２１からの出力信号ＳＧ５が入力
される。又、ＰＷＭ比較回路２２の反転入力端子には、
前記三角波発振回路１３からの三角波信号ＳＧ３が入力
される。
【００５６】ＰＷＭ比較回路２２は、第１非反転入力端
子に入力される誤差出力信号ＳＧ２と第２非反転入力端
子に入力される出力信号ＳＧ５のレベルが大きい方と、
反転入力端子に入力される三角波信号ＳＧ３とを比較す
る。そして、ＰＷＭ比較回路２２は、その比較におい
て、三角波信号ＳＧ３のレベルの方が大きくなる期間で
はＬレベル、三角波信号ＳＧ３のレベルの方が小さくな
る期間ではＨレベルとなるパルス信号をデューティ制御
信号ＳＧ４として次段の出力回路１４に出力する。
【００５７】即ち、前記コンパレータ２１の出力信号Ｓ
Ｇ５がＨレベルとなる期間では、上記したようにこのレ
ベルは三角波信号ＳＧ３の最大レベルと同じかそれより
も高いレベルに設定されているため、ＰＷＭ比較回路２
２から出力されるデューティ制御信号ＳＧ４はＨレベル
に固定される（デューティ比：１００％）。従って、こ
の期間内では、デューティ制御信号ＳＧ４に基づいて制
御回路２の出力信号ＳＧ１がＨレベルに固定され、出力
トランジスタ３がオン状態に維持される。
【００５８】一方、前記コンパレータ２１の出力信号Ｓ
Ｇ５がＬレベルとなる期間では、このレベルは三角波信
号ＳＧ３の最小レベルと同じかそれよりも低いレベルに
設定されているため、ＰＷＭ比較回路２２は、従来と同
様に誤差出力信号ＳＧ２と三角波信号ＳＧ３との比較に
基づいたデューティ比のデューティ制御信号ＳＧ４を出
力する。従って、この期間内では、従来例と同様に出力
トランジスタ３がオンオフ制御される。
【００５９】次に、上記のように構成されたＤＣ−ＤＣ
コンバータ１の作用を説明する。出力端子５に接続され
る負荷の負荷電流が比較的小さく変化、即ち基準電圧Ｖ
ref との差電圧がオフセット電圧ΔＶＴ未満の範囲で出
力電圧Ｖout が変化している場合、コンパレータ２１か
らはＬレベルの出力信号ＳＧ５が出力される。
【００６０】すると、ＰＷＭ比較回路２２は、従来と同
様に誤差出力信号ＳＧ２と三角波信号ＳＧ３との比較に
基づいたデューティ比のデューティ制御信号ＳＧ４を出
力し、出力回路１４はデューティ制御信号ＳＧ４を出力
信号ＳＧ１として出力する。従って、従来と同様に出力
トランジスタ３はこの出力信号ＳＧ１に基づいてオンオ
フ動作され、出力端子５から出力される出力電圧Ｖout
が所定電圧（基準電圧Ｖref ）に収束するように制御さ
れる。
【００６１】又、図３に示すように、出力端子５に接続
される負荷の負荷電流が急激に大きく変化、即ち出力電
圧Ｖout が基準電圧Ｖref よりオフセット電圧ΔＶＴ分
だけ低い電圧値以下になると、その期間内、コンパレー
タ２１からはＨレベルの出力信号ＳＧ５が出力される。
【００６２】すると、出力信号ＳＧ５がＨレベルとなる
期間では、ＰＷＭ比較回路２２のデューティ制御信号Ｓ
Ｇ４がＨレベルに固定される。従って、この期間内で
は、デューティ制御信号ＳＧ４に基づいて制御回路２の
出力信号ＳＧ１がＨレベルに固定され、出力トランジス
タ３がオン状態に維持される。すると、出力電圧Ｖout
の電圧値が直流電源電圧Ｖinに基づいて速やかに上昇す
る。そして、出力電圧Ｖout が基準電圧Ｖref からオフ
セット電圧ΔＶＴ分だけ低い電圧（Ｖref −ΔＶＴ）よ
り高くなると、コンパレータ２１の出力信号ＳＧ５はＬ
レベルとなり、上記と同様に動作する。
【００６３】このように本実施の形態のＤＣ−ＤＣコン
バータ１では、図３に示すように出力端子５に接続され
る負荷の負荷電流が急激に大きく変化しても、コンパレ
ータ２１の動作によって出力電圧Ｖout の電圧値が大き
く下降することが防止されている。
【００６４】上記したように、本実施の形態では、以下
の作用効果を得ることができる。 （１）コンパレータ２１は、入力端子間にオフセット電
圧ΔＶＴを有するとともに、その入力端子から出力電圧
Ｖout と基準電圧Ｖref とをそれぞれ入力し、両電圧Ｖ
out ，Ｖref の差電圧がオフセット電圧ΔＶＴ以上にな
ると、その期間内、Ｈレベルの出力信号ＳＧ５を出力す
る。ＰＷＭ比較回路２２は、前記期間内において、コン
パレータ２１から出力されたＨレベルの出力信号ＳＧ５
をデューティ制御信号ＳＧ４として出力回路１４に出力
する。そして、出力回路１４は、そのデューティ制御信
号ＳＧ４を制御回路２の出力信号ＳＧ１として出力トラ
ンジスタ３に出力する。そのため、出力電圧Ｖout がオ
フセット電圧値ΔＶＴ以下に大きく下降しようとして
も、その期間内ではコンパレータ２１、ＰＷＭ比較回路
２２等によって出力トランジスタ３がオン状態に維持さ
れるので、出力電圧Ｖout が速やかに上昇する。従っ
て、ＤＣ−ＤＣコンバータ１からは常に安定した出力電
圧Ｖout を出力することができる。 （２）しかも、従来例のＤＣ−ＤＣコンバータに対し
て、オフセット電圧付きのコンパレータ２１を追加し、
２入力のＰＷＭ比較回路１２を３入力のＰＷＭ比較回路
２２に置換するだけで本実施の形態のＤＣ−ＤＣコンバ
ータを構成することができる。従って、本実施の形態の
ＤＣ−ＤＣコンバータを簡単に構成することができる。
【００６５】（３）本実施の形態のコンパレータ２１
は、図２（ａ）に示すように入力初段のトランジスタＱ
２のサイズがトランジスタＱ１のサイズの「ｎ」倍で構
成され、入力端子間にオフセット電圧ΔＶＴを持たせて
いる。従って、オフセット電圧付きのコンパレータ２１
の構成を簡単とすることができる。尚、図２（ｂ）に示
すように抵抗Ｒ１，Ｒ２により基準電圧Ｖref を抵抗分
割して入力するように構成しても、オフセット電圧付き
のコンパレータ２１の構成は簡単である。
【００６６】（第２の実施の形態）図４は、本発明を具
体化した第２の実施の形態のＤＣ−ＤＣコンバータを示
す。本実施の形態の特徴は、図１に示す第１の実施の形
態のＤＣ−ＤＣコンバータに対し、ＰＷＭ比較回路２２
を従来例で用いた２入力のＰＷＭ比較回路１２に置換
し、ＯＲ回路２３を追加した。
【００６７】詳述すると、ＯＲ回路２３には、ＰＷＭ比
較回路１２のデューティ制御信号ＳＧ４と、コンパレー
タ２１の出力信号ＳＧ５が入力される。そして、ＯＲ回
路２３は、デューティ制御信号ＳＧ４と出力信号ＳＧ５
とを比較し、そのレベルが大きい方の信号を出力信号Ｓ
Ｇ６として次段の出力回路１４に出力する。
【００６８】このように構成されたＤＣ−ＤＣコンバー
タ１では、出力端子５に接続される負荷の負荷電流が比
較的小さく変化、即ち基準電圧Ｖref との差電圧がオフ
セット電圧ΔＶＴ未満の範囲で出力電圧Ｖout が変化し
ている場合、コンパレータ２１からはＬレベルの出力信
号ＳＧ５が出力される。
【００６９】一方、ＰＷＭ比較回路１２は、従来と同様
に誤差出力信号ＳＧ２と三角波信号ＳＧ３との比較結果
に基づいたデューティ比を持つデューティ制御信号ＳＧ
４を出力する。従って、ＯＲ回路２３は、デューティ制
御信号ＳＧ４を出力信号ＳＧ６として出力する。そのた
め、出力回路１４はＯＲ回路２３の出力信号ＳＧ６を出
力信号ＳＧ１として出力し、従来と同様に、出力トラン
ジスタ３はこの出力信号ＳＧ１に基づいてオンオフ動作
され、出力端子５から出力される出力電圧Ｖout が所定
電圧（基準電圧Ｖref ）に収束するように制御される。
【００７０】又、図３に示すように、出力端子５に接続
される負荷の負荷電流が急激に大きく変化、即ち出力電
圧Ｖout が基準電圧Ｖref よりオフセット電圧ΔＶＴ分
だけ低い電圧値以下になると、その期間内、コンパレー
タ２１からはＨレベルの出力信号ＳＧ５が出力される。
【００７１】すると、出力信号ＳＧ５がＨレベルとなる
期間では、ＯＲ回路２３の出力信号ＳＧ６がＨレベルに
固定される。従って、この期間内では、出力信号ＳＧ６
に基づいて制御回路２の出力信号ＳＧ１がＨレベルに固
定され、出力トランジスタ３がオン状態に維持される。
すると、出力電圧Ｖout の電圧値が直流電源電圧Ｖinに
基づいて速やかに上昇する。そして、出力電圧Ｖout が
基準電圧Ｖref からオフセット電圧ΔＶＴ分だけ低い電
圧（Ｖref −ΔＶＴ）より高くなると、コンパレータ２
１の出力信号ＳＧ５はＬレベルとなり、上記と同様に動
作する。
【００７２】このように本実施の形態のＤＣ−ＤＣコン
バータ１では、前記第１の実施の形態と同様に動作す
る。従って、このようにＤＣ−ＤＣコンバータ１を構成
しても、第１の実施の形態と同様の作用効果を得ること
ができる。
【００７３】（第３の実施の形態）図５は、本発明を具
体化した第３の実施の形態のＤＣ−ＤＣコンバータを示
す。本実施の形態の特徴は、図１に示す第１の実施の形
態のＤＣ−ＤＣコンバータに対し、ＰＷＭ比較回路２２
ａと、出力回路１４ａと、前記出力トランジスタ３と同
一構成の出力トランジスタ３ａとを追加した。
【００７４】詳述すると、ＰＷＭ比較回路２２ａには、
ＰＷＭ比較回路２２と同様に誤差出力信号ＳＧ２、出力
信号ＳＧ２、三角波信号ＳＧ３が入力される。そして、
このＰＷＭ比較回路２２ａは、ＰＷＭ比較回路２２と同
様の比較動作を行い、デューティ制御信号ＳＧ４の論理
を反転した反転デューティ制御信号・バーＳＧ４を次段
の出力回路１４ａに出力する。
【００７５】出力回路１４ａは、ＰＷＭ比較回路２２ａ
から出力された反転デューティ制御信号・バーＳＧ４を
反転出力信号・バーＳＧ１として出力トランジスタ３ａ
のゲートに供給する。この出力トランジスタ３ａは、前
記出力トランジスタ３のソースとグランドＧＮＤとの間
に接続されている。
【００７６】このように構成されたＤＣ−ＤＣコンバー
タ１では、ＰＷＭ比較回路２２，２２ａと出力回路１
４，１４ａによって、出力トランジスタ３，３ａが相補
的にオンオフ制御され、前記第１の実施の形態と同様に
動作する。従って、このようにＤＣ−ＤＣコンバータ１
を構成しても、第１の実施の形態と同様の作用効果を得
ることができる。
【００７７】しかも、本実施の形態では、出力トランジ
スタ３がオフ状態になると、出力トランジスタ３がオン
状態になるので、出力トランジスタ３のソース電位をグ
ランドＧＮＤレベルにすることができる。従って、出力
トランジスタ３のソース電位の変化を速やかにすること
ができる。
【００７８】（第４の実施の形態）図６は、本発明を具
体化した第４の実施の形態のＤＣ−ＤＣコンバータを示
す。本実施の形態の特徴は、図５に示す第３の実施の形
態のＤＣ−ＤＣコンバータに対し、ＰＷＭ比較回路２
２，２２ａを２入力のＰＷＭ比較回路１２，１２ａに置
換し、コンパレータ２１を相補出力信号ＳＧ５，バーＳ
Ｇ５を出力するコンパレータ２１ａに置換した。又、Ｏ
Ｒ回路２３とＡＮＤ回路２４を追加した。
【００７９】詳述すると、コンパレータ２１ａは、上記
したように相補出力信号ＳＧ５，バーＳＧ５を出力す
る。従って、コンパレータ２１ａは、出力電圧Ｖout が
基準電圧Ｖref よりオフセット電圧ΔＶＴ分だけ低い電
圧値以下になると、その期間内において、Ｈレベルの出
力信号ＳＧ５と、Ｌレベルの反転出力信号・バーＳＧ５
をそれぞれ出力する。
【００８０】ＯＲ回路２３には、ＰＷＭ比較回路１２の
デューティ制御信号ＳＧ４と、コンパレータ２１ａの出
力信号ＳＧ５が入力される。そして、ＯＲ回路２３は、
デューティ制御信号ＳＧ４と出力信号ＳＧ５とを比較
し、そのレベルが大きい方の信号を出力信号ＳＧ６とし
て次段の出力回路１４に出力する。
【００８１】ＡＮＤ回路２４には、ＰＷＭ比較回路１２
ａから出力される反転デューティ制御信号・バーＳＧ４
と、コンパレータ２１ａから出力される反転出力信号・
バーＳＧ５が入力される。すると、ＡＮＤ回路２４は、
ＯＲ回路２３の出力信号ＳＧ６の論理を反転した反転出
力信号・バーＳＧ６を次段の出力回路１４ａに出力す
る。
【００８２】このように構成されたＤＣ−ＤＣコンバー
タ１では、ＰＷＭ比較回路１２，１２ａ、ＯＲ回路２
３、ＡＮＤ回路２４等によって、出力トランジスタ３，
３ａが相補的にオンオフ制御され、前記第３の実施の形
態と同様に動作する。従って、このようにＤＣ−ＤＣコ
ンバータ１を構成しても、第３の実施の形態と同様の作
用効果を得ることができる。
【００８３】尚、本発明の実施の形態は以下のように変
更してもよい。 ○上記各実施の形態では、出力トランジスタ３をＮチャ
ネルＭＯＳトランジスタにて実施したが、ＰチャネルＭ
ＯＳトランジスタで実施してもよい。この場合、例えば
出力回路１４において、デューティ制御信号ＳＧ４を反
転させた出力信号ＳＧ１を生成する必要がある。又、出
力トランジスタ３をバイポーラトランジスタで構成して
もよい。尚、出力トランジスタ３ａについても同様であ
る。
【００８４】○上記各実施の形態では、出力回路１４，
１４ａを設けたが、これを省略してもよい。 ○上記各実施の形態では、１チップの半導体集積回路装
置上に形成した制御回路２は、誤動作増幅回路１１、三
角波発振回路１３、出力回路１４、コンパレータ２１、
ＰＷＭ比較回路２２等であったが、例えば、三角波発振
回路１３を別の半導体集積回路装置に形成したりする
等、適宜複数の半導体集積回路装置上に形成し、それを
電気的に接続して制御回路２を形成してもよい。又、制
御回路２を、出力トランジスタ３、出力コイル４及び容
量７よりなる平滑回路等と同じ１チップの半導体集積回
路装置上に形成し、１チップの半導体集積回路装置上に
ＤＣ−ＤＣコンバータを構成してもよい。
【００８５】
【発明の効果】以上詳述したように、本発明によれば、
常に安定した出力電圧を出力することができるＤＣ−Ｄ
Ｃコンバータの制御方法、ＤＣ−ＤＣコンバータの制御
回路、及び、ＤＣ−ＤＣコンバータを提供することがで
きる。
【図面の簡単な説明】
【図１】 第１の実施の形態におけるＤＣ−ＤＣコンバ
ータの回路図。
【図２】 コンパレータの回路図。
【図３】 ＤＣ−ＤＣコンバータの動作を説明するため
の波形図。
【図４】 第２の実施の形態におけるＤＣ−ＤＣコンバ
ータの回路図。
【図５】 第３の実施の形態におけるＤＣ−ＤＣコンバ
ータの回路図。
【図６】 第４の実施の形態におけるＤＣ−ＤＣコンバ
ータの回路図。
【図７】 従来のＤＣ−ＤＣコンバータの回路図。
【図８】 ＤＣ−ＤＣコンバータの動作を説明するため
の波形図。
【符号の説明】
３ 出力トランジスタ ３ａ 第２出力トランジスタ ４ 出力コイル ５ 出力端子 ７ 容量 １１ 誤差増幅回路 １２ ＰＷＭ比較回路 １２ａ 第２ＰＷＭ比較回路としてのＰＷＭ比較回
路 １３ 三角波発振回路 ２１ デューティ制御回路を構成するコンパレー
タ ２１ａ デューティ制御回路を構成するコンパレー
タ ２２ 信号選択回路としてのＰＷＭ比較回路 ２２ａ 第２ＰＷＭ比較回路としてのＰＷＭ比較回
路 ２３ 信号選択回路としてのＯＲ回路 Ｑ１，Ｑ２ ｐｎｐ型バイポーラトランジスタ Ｒ１，Ｒ２ 抵抗分割回路を構成する抵抗 ＳＧ２ 誤差出力信号 ＳＧ３ 三角波信号 ＳＧ４ デューティ制御信号 ＳＧ５ 出力信号 Ｖref 基準電圧 Ｖout 出力電圧 ΔＶＴ オフセット電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 俊幸 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5H730 AA04 BB13 BB57 DD04 EE08 EE10 EE14 FD01 FF02 FG05

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基準電圧と、出力トランジスタのオンオ
    フ動作に基づいて生成される出力電圧とが入力され、両
    電圧を比較してそれらの差電圧を増幅した誤差出力信号
    を出力する誤差増幅回路と、 三角波発振回路から出力される三角波信号と、前記誤差
    出力信号の大小を比較し、該比較結果に基づくデューテ
    ィ比を持つデューティ制御信号を出力するＰＷＭ比較回
    路とを備え、 前記デューティ制御信号のデューティ比に基づいて前記
    出力トランジスタをオンオフ動作させて平滑回路の容量
    に充放電する時間を制御し、前記容量の充放電電圧に基
    づく前記出力電圧を前記基準電圧に近づけるようにした
    ＤＣ−ＤＣコンバータの制御方法であって、 前記出力電圧が前記基準電圧からオフセットした所定電
    圧よりも低いときに、前記デューティ制御信号のデュー
    ティ比を最大として、前記出力トランジスタをオン動作
    させるようにしたことを特徴とするＤＣ−ＤＣコンバー
    タの制御方法。
  2. 【請求項２】 基準電圧と、出力トランジスタのオンオ
    フ動作に基づいて生成される出力電圧とが入力され、両
    電圧を比較してそれらの差電圧を増幅した誤差出力信号
    を出力する誤差増幅回路と、 三角波発振回路から出力される三角波信号と、前記誤差
    出力信号の大小を比較し、該比較結果に基づくデューテ
    ィ比を持つデューティ制御信号を出力するＰＷＭ比較回
    路とを備え、 前記デューティ制御信号のデューティ比に基づいて前記
    出力トランジスタをオンオフ動作させて平滑回路の容量
    に充放電する時間を制御し、前記容量の充放電電圧に基
    づく前記出力電圧を前記基準電圧に近づけるようにした
    ＤＣ−ＤＣコンバータの制御回路であって、 前記出力電圧が前記基準電圧からオフセットした所定電
    圧よりも低いときに、前記デューティ制御信号のデュー
    ティ比を最大とするデューティ制御回路を備えたことを
    特徴とするＤＣ−ＤＣコンバータの制御回路。
  3. 【請求項３】 請求項２に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記デューティ制御回路は、 入力端子間に前記基準電圧に対するオフセット電圧を有
    し、それら入力端子に前記基準電圧と前記出力電圧が入
    力され、両電圧を比較し、その比較結果に基づいて前記
    出力電圧が前記基準電圧からオフセット電圧だけ低いと
    きに、前記デューティ制御信号のデューティ比を最大と
    するレベルの出力信号を出力するコンパレータと、 前記誤差出力信号又はデューティ制御信号と、前記出力
    信号とが入力され、両信号のうちレベルの高い信号を選
    択し、その信号を前記デューティ制御信号として前記出
    力トランジスタに出力する信号選択回路とを備えたこと
    を特徴とするＤＣ−ＤＣコンバータの制御回路。
  4. 【請求項４】 請求項３に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記コンパレータは、前記オフセット電圧に対応して互
    いに異なるサイズに形成した一対のトランジスタを入力
    初段に持つことを特徴とするＤＣ−ＤＣコンバータの制
    御回路。
  5. 【請求項５】 請求項３に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記コンパレータは、前記基準電圧を抵抗分割し、その
    基準電圧より前記オフセット電圧だけ低い電圧を生成す
    る抵抗分割回路を備え、該抵抗分割回路で生成された電
    圧と前記出力電圧とが入力されることを特徴とするＤＣ
    −ＤＣコンバータの制御回路。
  6. 【請求項６】 請求項３に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記信号選択回路は前記ＰＷＭ比較回路であって、 該ＰＷＭ比較回路は、 前記誤差出力信号が入力される第１非反転入力端子と、 前記コンパレータの出力信号が入力される第２非反転入
    力端子と、 前記三角波信号が入力される反転入力端子とを備え、 前記第１，第２非反転入力端子に入力される信号のうち
    のレベルが高い方の信号と、前記三角波信号とを比較
    し、その比較結果に基づいて前記デューティ制御信号を
    出力することを特徴とするＤＣ−ＤＣコンバータの制御
    回路。
  7. 【請求項７】 請求項３に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記信号選択回路はＯＲ回路で構成され、 該ＯＲ回路は、 前記ＰＷＭ比較回路から出力されるデューティ制御信号
    と、前記コンパレータの出力信号とが入力され、両信号
    の論理演算結果を前記出力トランジスタに供給すること
    を特徴とするＤＣ−ＤＣコンバータの制御回路。
  8. 【請求項８】 請求項２に記載のＤＣ−ＤＣコンバータ
    の制御回路において、 前記出力トランジスタと電源との間に接続され、前記平
    滑回路の容量を放電する第２出力トランジスタと、 前記誤差出力信号と前記三角波信号に基づいて、第２出
    力トランジスタを前記出力トランジスタと相補にオンオ
    フ動作させるための信号を該第２出力トランジスタに出
    力する第２ＰＷＭ比較回路とを備えたことを特徴とする
    ＤＣ−ＤＣコンバータの制御回路。
  9. 【請求項９】 出力コイルと容量からなる平滑回路と、 オンオフ動作して前記平滑回路を介して出力端子に出力
    電圧を発生させる出力トランジスタと、 基準電圧と、出力トランジスタのオンオフ動作に基づい
    て生成される出力電圧とが入力され、両電圧を比較して
    それらの差電圧を増幅した誤差出力信号を出力する誤差
    増幅回路と、 三角波発振回路から出力される三角波信号と、前記誤差
    出力信号の大小を比較し、該比較結果に基づくデューテ
    ィ比を持つデューティ制御信号を出力するＰＷＭ比較回
    路とを備え、 前記デューティ制御信号のデューティ比に基づいて前記
    出力トランジスタをオンオフ動作させて平滑回路の容量
    に充放電する時間を制御し、前記容量の充放電電圧に基
    づく前記出力電圧を前記基準電圧に近づけるようにした
    ＤＣ−ＤＣコンバータであって、 前記出力電圧が前記基準電圧からオフセットした所定電
    圧よりも低いときに、前記デューティ制御信号のデュー
    ティ比を最大とするデューティ制御回路を備えたことを
    特徴とするＤＣ−ＤＣコンバータ。
  10. 【請求項１０】 請求項９に記載のＤＣ−ＤＣコンバー
    タにおいて、 前記デューティ制御回路は、 入力端子間に前記基準電圧に対するオフセット電圧を有
    し、それら入力端子に前記基準電圧と前記出力電圧が入
    力され、両電圧を比較し、その比較結果に基づいて前記
    出力電圧が前記基準電圧からオフセット電圧だけ低いと
    きに、前記デューティ制御信号のデューティ比を最大と
    するレベルの出力信号を出力するコンパレータと、 前記誤差出力信号又はデューティ制御信号と、前記出力
    信号とが入力され、両信号のうちレベルの高い信号を選
    択し、その信号を前記デューティ制御信号として前記出
    力トランジスタに出力する信号選択回路とを備えたこと
    を特徴とするＤＣ−ＤＣコンバータ。
  11. 【請求項１１】 請求項１０に記載のＤＣ−ＤＣコンバ
    ータにおいて、 前記コンパレータは、前記オフセット電圧に対応して互
    いに異なるサイズに形成した一対のトランジスタを入力
    初段に持つことを特徴とするＤＣ−ＤＣコンバータ。
  12. 【請求項１２】 請求項１０に記載のＤＣ−ＤＣコンバ
    ータにおいて、 前記コンパレータは、前記基準電圧を抵抗分割し、その
    基準電圧より前記オフセット電圧だけ低い電圧を生成す
    る抵抗分割回路を備え、該抵抗分割回路で生成された電
    圧と前記出力電圧とが入力されることを特徴とするＤＣ
    −ＤＣコンバータ。
  13. 【請求項１３】 請求項１０に記載のＤＣ−ＤＣコンバ
    ータにおいて、 前記信号選択回路は前記ＰＷＭ比較回路であって、 該ＰＷＭ比較回路は、 前記誤差出力信号が入力される第１非反転入力端子と、 前記コンパレータの出力信号が入力される第２非反転入
    力端子と、 前記三角波信号が入力される反転入力端子とを備え、 前記第１，第２非反転入力端子に入力される信号のうち
    のレベルが高い方の信号と、前記三角波信号とを比較
    し、その比較結果に基づいて前記デューティ制御信号を
    出力することを特徴とするＤＣ−ＤＣコンバータ。
  14. 【請求項１４】 請求項１０に記載のＤＣ−ＤＣコンバ
    ータにおいて、 前記信号選択回路はＯＲ回路で構成され、 該ＯＲ回路は、 前記ＰＷＭ比較回路から出力されるデューティ制御信号
    と、前記コンパレータの出力信号とが入力され、両信号
    の論理演算結果を前記出力トランジスタに供給すること
    を特徴とするＤＣ−ＤＣコンバータ。
  15. 【請求項１５】 請求項９に記載のＤＣ−ＤＣコンバー
    タにおいて、 前記出力トランジスタと電源との間に接続され、前記平
    滑回路の容量を放電する第２出力トランジスタと、 前記誤差出力信号と前記三角波信号に基づいて、第２出
    力トランジスタを前記出力トランジスタと相補にオンオ
    フ動作させるための信号を該第２出力トランジスタに出
    力する第２ＰＷＭ比較回路とを備えたことを特徴とする
    ＤＣ−ＤＣコンバータ。
JP10235595A 1998-08-21 1998-08-21 Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ Pending JP2000069746A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10235595A JP2000069746A (ja) 1998-08-21 1998-08-21 Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ
US09/271,240 US6025706A (en) 1998-08-21 1999-03-17 Method for controlling the output voltage of a DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10235595A JP2000069746A (ja) 1998-08-21 1998-08-21 Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ

Publications (1)

Publication Number Publication Date
JP2000069746A true JP2000069746A (ja) 2000-03-03

Family

ID=16988339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10235595A Pending JP2000069746A (ja) 1998-08-21 1998-08-21 Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ

Country Status (2)

Country Link
US (1) US6025706A (ja)
JP (1) JP2000069746A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120982A (ja) * 2002-09-30 2004-04-15 Rohm Co Ltd スイッチング電源装置
JP2005110468A (ja) * 2003-10-02 2005-04-21 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
US7098639B2 (en) 2002-11-22 2006-08-29 Fujitsu Limited DC-DC converter and method for controlling DC-DC converter
JP2007129841A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 電源回路および半導体集積装置
JP2007202273A (ja) * 2006-01-25 2007-08-09 Ricoh Co Ltd スイッチングレギュレータ
KR100786162B1 (ko) * 2006-03-06 2007-12-18 후지쯔 가부시끼가이샤 Ｄｃ-ｄｃ 컨버터 제어 회로, ｄｃ-ｄｃ 컨버터, 전원 장치및 ｄｃ-ｄｃ 컨버터 제어 방법
JP2009022125A (ja) * 2007-07-13 2009-01-29 Fuji Electric Device Technology Co Ltd スイッチング電源の制御方法
WO2010119761A1 (ja) * 2009-04-14 2010-10-21 株式会社村田製作所 スイッチング電源装置
KR101036867B1 (ko) 2006-07-13 2011-05-25 후지쯔 세미컨덕터 가부시키가이샤 Dc-dc 컨버터
US8134348B2 (en) 2008-03-10 2012-03-13 Ricoh Company, Ltd. DC-DC converter
JP2018107931A (ja) * 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351019B1 (ko) 1998-04-23 2002-08-30 마쯔시다덴기산교 가부시키가이샤 전원 공급 회로 및 반도체 칩 설계 방법
KR20000028826A (ko) * 1998-10-08 2000-05-25 아끼구사 나오유끼 Ｄｃ-ｄｃ 컨버터의 제어 방법, ｄｃ-ｄｃ 컨버터의 제어회로 및 ｄｃ-ｄｃ 컨버터
DE19854416A1 (de) * 1998-11-25 2000-05-31 Linde Ag Spannungswandler sowie Flurförderzeug mit Gleichspannungsversorgung
JP2000217340A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ
US6246222B1 (en) * 2000-08-30 2001-06-12 National Semiconductor Corporation Switching DC-to-DC converter and conversion method with rotation of control signal channels relative to paralleled power channels
US6320768B1 (en) * 2000-10-06 2001-11-20 Texas Instruments Incorporated Power supply pulse width modulation (PWM) control system
JP2005051956A (ja) * 2003-07-31 2005-02-24 Rohm Co Ltd Ｄｃ／ｄｃコンバータ
US6903537B2 (en) * 2003-10-22 2005-06-07 Aimtron Technology Corp. Switching DC-to-DC converter with multiple output voltages
US6861830B1 (en) 2003-10-22 2005-03-01 Aimtron Technology Corp. Method of improving transient noise of a switching DC-to-DC converter with multiple output voltages
US20070139010A1 (en) * 2005-12-20 2007-06-21 General Electric Company Systems and methods for charging a battery
US7595607B2 (en) * 2005-12-20 2009-09-29 General Electric Company Battery charging system and methods
US7388358B2 (en) * 2006-05-17 2008-06-17 Winbond Electronics Corporation Method and apparatus for a pulse width modulated DC-DC converter
JP2007312515A (ja) * 2006-05-18 2007-11-29 Sony Corp スイッチング電源装置、電子機器及びスイッチング電源回路の制御方法
US7932754B1 (en) * 2006-08-17 2011-04-26 National Semiconductor Corporation Optimal control of charge-modulated gate drivers
CN101753004B (zh) * 2008-12-03 2012-11-28 联咏科技股份有限公司 过电流保护电路及应用其的电源转换器
JP5447506B2 (ja) * 2009-04-14 2014-03-19 株式会社村田製作所 スイッチング電源装置
JP6421624B2 (ja) * 2015-01-29 2018-11-14 株式会社ソシオネクスト 降圧電源回路および集積回路
US11108321B2 (en) * 2019-06-24 2021-08-31 Dialog Semiconductor (Uk) Limited High-efficiency pulse width modulation for switching power converters
CN115001270B (zh) * 2022-07-29 2022-10-21 禹创半导体(深圳)有限公司 一种以四颗mos管组成的直流对直流的转换器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372636B2 (ja) * 1994-03-16 2003-02-04 アルプス電気株式会社 抵抗基板の製造方法
JPH07322602A (ja) * 1994-05-23 1995-12-08 Fujitsu Ltd 電源装置
US5745352A (en) * 1994-10-27 1998-04-28 Sgs-Thomson Microelectronics S.R.L. DC-to-DC converter functioning in a pulse-skipping mode with low power consumption and PWM inhibit
US5694305A (en) * 1996-08-30 1997-12-02 Astrodyne Corporation Method and apparatus for protection of electronic circuitry
US5831418A (en) * 1996-12-03 1998-11-03 Fujitsu Ltd. Step-up/down DC-to-DC converter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120982A (ja) * 2002-09-30 2004-04-15 Rohm Co Ltd スイッチング電源装置
US7098639B2 (en) 2002-11-22 2006-08-29 Fujitsu Limited DC-DC converter and method for controlling DC-DC converter
JP2005110468A (ja) * 2003-10-02 2005-04-21 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP2007129841A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 電源回路および半導体集積装置
JP2007202273A (ja) * 2006-01-25 2007-08-09 Ricoh Co Ltd スイッチングレギュレータ
KR100786162B1 (ko) * 2006-03-06 2007-12-18 후지쯔 가부시끼가이샤 Ｄｃ-ｄｃ 컨버터 제어 회로, ｄｃ-ｄｃ 컨버터, 전원 장치및 ｄｃ-ｄｃ 컨버터 제어 방법
KR101036867B1 (ko) 2006-07-13 2011-05-25 후지쯔 세미컨덕터 가부시키가이샤 Dc-dc 컨버터
JP2009022125A (ja) * 2007-07-13 2009-01-29 Fuji Electric Device Technology Co Ltd スイッチング電源の制御方法
US8134348B2 (en) 2008-03-10 2012-03-13 Ricoh Company, Ltd. DC-DC converter
WO2010119761A1 (ja) * 2009-04-14 2010-10-21 株式会社村田製作所 スイッチング電源装置
JPWO2010119761A1 (ja) * 2009-04-14 2012-10-22 株式会社村田製作所 スイッチング電源装置
JP5447507B2 (ja) * 2009-04-14 2014-03-19 株式会社村田製作所 スイッチング電源装置
JP2018107931A (ja) * 2016-12-27 2018-07-05 ローム株式会社 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
US6025706A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JP2000069746A (ja) Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ
US6917240B2 (en) Reconfigurable topology for switching and charge pump negative polarity regulators
US20090189681A1 (en) Self-oscillating regulated low-ripple charge pump and method
KR19980086531A (ko) Dc-dc 컨버터 제어 회로
JP6510288B2 (ja) チャージポンプ回路
JP2006136134A (ja) チャージポンプ回路
EP0856935B1 (en) Charge pump circuit
JPH09312968A (ja) チャージポンプ回路
JPH10323026A (ja) 放電制御回路及びシリーズレギュレータ
US11424678B2 (en) Frequency limit circuit and DC-DC converter including the same
JP2004056983A (ja) 電源回路
EP1026689B1 (en) Voltage down converter with switched hysteresis
US6822884B1 (en) Pulse width modulated charge pump
JPH03196208A (ja) パワー・ブースト・システムを備えた電圧レギュレータ装置
CN112054671B (zh) 电荷泵稳压器
JP3314226B2 (ja) 半導体集積回路装置
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
US20220069706A1 (en) Semiconductor integrated circuit for regulator
CN115102384A (zh) 软启动控制电路及其控制方法和供电电路
US7106038B1 (en) Increased output range and decreased gain variation PWM circuit and method
JP2001189645A (ja) 制御発振システムとその方法
US6037760A (en) Method and circuit for controlling the charge of a bootstrap capacitor in a switching step-down regulator
US10892675B2 (en) Voltage converting circuit and control circuit thereof
KR19990000642A (ko) 펄스폭 변조 제어기
CN112751480A (zh) 切换调节器控制

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003