TWI353634B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI353634B TWI353634B TW096130291A TW96130291A TWI353634B TW I353634 B TWI353634 B TW I353634B TW 096130291 A TW096130291 A TW 096130291A TW 96130291 A TW96130291 A TW 96130291A TW I353634 B TWI353634 B TW I353634B
- Authority
- TW
- Taiwan
- Prior art keywords
- dummy metal
- dummy
- metal structure
- semiconductor device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 159
- 239000002184 metal Substances 0.000 claims description 159
- 239000000463 material Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 2
- 241000282320 Panthera leo Species 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 62
- 230000035882 stress Effects 0.000 description 23
- 238000005520 cutting process Methods 0.000 description 19
- 238000000926 separation method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 101150001619 St18 gene Proteins 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1353634 九、發明說明: '【發明所屬之技術領域】 本發明係關於一種半導體裝置。 【先前技術】 近J來嘴著半導體裝置性能的提升,所謂「1 數低於Si〇2者之低介電常數膜(稱為 ^ = 術,已被導人轉舰餘巾。;「开f 1 = =ίί的龜裂會到達電路形成區域,:對=成: 形成虛設導孔的技術。以這種技術,即使 刀m生龜裂,虛設導孔亦可防止龜㈣播至密封環。 幻開專利公報第齡_號揭露—種程序,於其中在切 形,數的溝槽、順著切割線形成切割溝槽以及分割 二中由第i 專利公報第_-綱72號揭露—種構造, 在力ί Λ、4槽與第二溝槽之雙溝槽所構成的防止獅部份, 線Ϊ域中^成於半導體晶圓上之複數半導體⑼區域之間的切割 Α 當Lb膜的黏著強度降低時,剝離斷片的尺寸會增 的^寸增加時,即使設置如日本公開專利公“ 曰曰^ = Ϊ仍會在切割期間因磨料水刀财㈣而朝 期n進、橫與溝槽的嶋接觸。此時,在進行 ㈤7 I 7璧加砂水刀、Si斷片及剝離斷片會同時與内膜接觸; 會受到損傷°若龜裂存在晶片的内膜中時,此 會成^裝的異常,並且會降低糾裝良率。 ’如日本公開專利公報第2006-5288號所揭露,若吾人 1353634 Ξ虛所有層時’會引起難以釋放龜裂傳播的問 ‘通以下將參考冑14及圖15說明此問題的機構。 .在圖14中,半導體裝置2〇〇具有多層結構,Α =常數絕緣膜腿以及保護絕緣膜 複數次。在半導體裝置測中,虛設ί孔 常數絕':膜2°4與位“ 的邊界I離2艾成虛β又導孔208與低介電常數絕緣膜204之間 此^,若/^孔208内侧的衝擊傳播212。 放;並Γ進入2ns=了,會導致沒有位置可讓衝擊釋 界分μ側的衝擊傳播212的擴展會較邊 ^ 顯。因此,如圖16所示,會產生金屬斷裂214 ^膜下層之^邑不缘電^^ : f立於低介電常數絕 留=力晶若邊界分離216在中二in 進撕藉由熱應力 【發明内容】 -多;例巾,提供—種半導體裝置,包含:—半導於某招. 具有=形成在料導體基板切第ί緣 形成在件連結構的頂部觀看時,係 2在該第1緣膜中,並且當從ί頂設金屬結構,f 讀外周圍上;以及一第二虛設金屬結構,係形 6 緣膜中並且當從該頂部觀看 =密封環之間。其中將該第一虛設設,結構 設金屬結構之高表面配置在等於或高於該第二虛 有,具有實質上四邊形的構造;以及密封環可且 ,、-轉形成區域四邊的構造。此 結=二,第-虛設金屬結構及第二虛以 _結構以===::心可r _虛 區域半咖板上之=更線 期間之衡°人可配置虛设金屬結構,而當由於進行切割 虛設金屬結構其中之-時 應力,並沿著將此應力轉變成垂直 =由於絕緣膜之間的分離等等,以垂直方向沿著;一=金】 的應力可輕易地被轉變成水平應力。虛設金屬結 2 乂係由虛&互連及細導孔所構造。舉例來說,在此情況下, 以使上表面與具有相對介電常數不高 αϋ ΪΪ 數膜相接觸。·再者,吾人可設置虛設金屬結構, 觸ΐίϋϊ成虛設金屬結構之材料具有弱黏著性的薄膜接 ΐ/i與具㈣機械強度的薄膜接觸。以這種構造,可輕易地 ^生虛設金屬結構㈣膜之_分離’而可則地賤成水平應 力。構成虛設金屬結構的材料可以係例如Al、Cu、W等等。 通常,多層互賴構包含:形餘半導縣板上的局部多層 1353634 及更進一步形成於其上的 、:,互連層。舉例而言,在局部多層互連層係屬於五層的情们 巧,金屬結構係沿垂直方向連續形成於遍及整個局部多層 以播水I應力則不會被轉變至垂直方向;並且沒有用以釋i ^傳播之處。因此’產生虛設金屬結構的分離,以及由於^ 行組裝期間所產生的分離而產生組裝異常。 ' ^照本發明之實施例,储虛設金屬結構設置成··形 =虛设金屬結構的上表面係位於形成在削狀虛設金屬结構之 士表面與下表面之間的高度,或位於比形成在内側之虛設金屬处 fii表面還高的高度;因此’即使由於切騎產生的應力t 由=在切觀間之剝離斷狀接觸所產生的衝擊,係發生在多声 =結構的水平方向上,惟此衝擊還是可藉由虛設金屬結構的^ 水=十層側被轉變成垂直方向。又,此衝擊可再次被轉 ,本發明中,吾人可置虚設金屬結構,以使應力轉變成水 、垂直方向以及再次轉魏水平方向;最後,將應力從多 二互連結構的最上層向±職。以這種構造,在互連層中由於衝 所產生的龜裂可在剝離時被釋放;因此,可不留下龜裂。 虛設金屬結構可藉由互連與細導孔的組合加以形成I虛設金 > ^結構可作為多層互連結構巾的互連及導孔,並在同—時間,虛 设金屬結構可藉由單鑲嵌處理或雙鑲嵌處理加以製造。 依照本發明,吾人可釋放切割期間所產生的衝擊,而改善半 r導體裝置的良率。 【實施方式】 >現在本發明將在此參考例示實施例加以說明。熟習本技藝者 將認知:=多替代實施例可使用本發明之教示而加以實現,i且 本發明並不受限於為解釋之目的而說明的實施例。 依照本發明之實施例將參考圖式而說明於下。此外,在所有 8 圖式中,對類似的構造 .複其詳細說明。 件賦予相同.的參考符號,並且將不再重 (第一實施例) 圖1係顯禾依照本實施例 圖;而圖2係半導體裝置1〇/的=|裝置100之構造的橫剖面 在本實施例中,丰墓辦& 例如石夕基板,·多層互連層4(半繼板), 有顯示在圖式中)所構成的互/日么’其中由互連(沒 結構30a、第二虛設金屬結構二m第屬 3〇f、第七虛設全眉社槿孤ΐ屬、::構’、第六虛設金屬結構 L士播如f 4 g、第八虛設金屬結構施以及第九虛 ii i一形成在兀件形成區域50中的多層互連結構3 =ίΓ虛屬結構咖至第九虛設金屬結構3Qi係從外周圍 ΐϊΐ ί置i亦即’從树形成區域50側起依第九虛設金屬 :冓1、第八虛設金屬結構30h……第二虛設金屬結構30b、及 第一虛設金屬結構30a的順序做此配置。此外,在本實施例中, 互連可藉由單鑲嵌處理加以形成。 ' ,此情況下,第一虛設金屬結構3〇a至第九虛設金屬結構30i 中之每一者係由虛設金屬塊24所構成(此虛設金屬塊可由虛設互 連與虛設導孔所構成)。在本實施例中,第一虛設金屬結構3〇a至 弟九虛设金屬結構30i中之母一者係由一虛設金屬塊24所構成。 每一虛設金屬結構的虛設金屬塊24並非連續地配置於不少於預定 數目之多層互連結構3之互連層中。在本實施例中,於每一虛設 金屬結構中,虚設金屬塊24通過多層互連結構3的一互連層,且 在不少於兩層的互連層中為不連續配置。 再者,在本實施例中’當虛設金屬結構的虛設金屬塊24較靠 1353634 、50而配置時,I設金屬塊24係配置在多層互連 ίυ “ 。舉例而言,在第一虛設金屬結構3Ga與第二 * ίίίΐϋ 間的關係中,第二虛設金屬結構篇之虛設 3〇a之虛設金屬塊24的下表面及上表面較為上置又金I 口構 之第說,在最外關上位_元件形祕域50最遠 3的最ΐίΐ ί 的虛設金魏24係戦在多層互連結構 D面設,_層4相接觸。之後,將第$ 季乂為上層的位置上。如上所述’在本實施 =二 ίίί設if塊24,隨著接近元件形成區域5g‘最底 f上層。在内周圍側上位於離元件形成區域5G最 的上表面。以此種構造,吾人可將觸到多層互連結構3 連結構3的上方。了將切割期間的衝擊釋放於多層互 如圖2所示,元件形成區域5〇且 =多層互連結構3的頂部觀看時,密^ 饿。當 虛設金屬結構3Qa至第九虛設金屬3,頂部觀看時,第- 在第九虛設金屬結構30i的外周^ 構30h係形成 形成在其較外關圍上;以及第二人^虛设金屬結構3〇g係 金屬結構30a亦係用相同的方法屬結構3〇f至第-虛設 在圖2中,吾人省略虛設金屬結構^成价然而’關於這-點, 上所述,虛設金屬結構係圍繞元件 ^,並只顯示四列。如 因此,吾人可防止龜裂擴展的渗漏广:域50的四個邊而配置; 元件形成區域50之間。 ,對正記號40係配置在 之後’參相3至圖9,錢照本實施_半導體裝置· ^於圖月3中種S干於切割期間的應力可被轉變。 =====及保護 高於2. 9的絕緣ΪΓ有例如相對介電常數不高於3. 3或較佳地不 形成t Ϊ及保護絕緣膜2〇中。在本實施例中, 19-^^=^=,=電常數絕緣膜 二緣,=表崎顧制 絕緣層^中曰數膜層加以層疊之構造,如同在第一 設金屬塊24开;成至第情::声『2=产 上声紐㈣⑨第—麟層22的中&’以使虛設金屬塊24的 -^缘緣層22中之低介電f數膜的T表面。此外,第 、'、邑緣層21及苐二絕緣層22可構成局部多層互連層。 第 線執式賴賴半導體裝置⑽中’^設沿著切割 生之衝“發;異兄常此二局:圖多產 產蝴 23:== 此-施例令,吾人將第一絕緣層21中的虛設金屬塊24用 膜20二二配*置’俾使虛設金屬塊24的上表面位於與保護絕緣 表面同高度處,而虛設金屬塊24的下表面位於盥制 St18的下表面相同高度處。因此,當分離23到達虛設ί 2 ϋ 4,在低介電常數絕緣膜19與制止絕緣膜18之間的分ί 玲因為虛設金屬塊24而停止〉因此,吾人可將因為進行切割所 1353634 產生的衝擊方向改變成垂直方向。具體而言,如圖5所示,會產 *生··虛設金屬塊24與低介電常數絕緣膜μ之間的分離23,、進入 虛設金屬塊24内側的應力傳播31 '以及虛設金屬塊24的角形變 32。在此情況下,由於在邊界處垂直方向上之分離幻’及角形變 32兩者的作用’強烈的應力傳播33會產生在位於上層的第二絶緣 層22中。因此第二絕緣層22會產生斷裂或分離。 圖6係顯不在第二絕緣層22中產生斷裂25之範例。當斷裂 25到達半導體裝置1〇〇的表面側_,即會產生剝離。 圖7係顯示在虛設金屬塊24上方之第二絕緣層四與第〜絕 f層21^間的邊界上產生分離26之範例。在此情況下,分離26 如圖8所示,如同上述關於設置在第1 ίi緣又3塊24,吾人亦可將虛設金屬塊27設置在第 二雜、2βθ舍同主笛_此,在第一絕緣層21與第二、絕緣層22之間的 絕緣層22中的虛設金屬塊27而停止,而應力 二絕緣層22及虛設金屬塊27 ^ iml ίη l2 中的制止絕緣膜18及保&H2n2可包含如同在第一絕緣層21 層21包含氧化石夕膜17之構造·妙。圖3等等顯示第一絕緣 含氧化矽膜17的構造。一而,第一絕緣層21可具有不包 在回參考圖1,虛設金屬塊24可以牛、隹14、j· 以便在虛設金屬塊24以從外二d進方式加以重複配置, 連結構3之最底層至上表° ^^至70件形成區域50、從多層互 上層;因此,即使在進行切割期間0=2=50時能成為 人亦能防止龜裂擴展。此外,]^連層中產生分離,吾 設金屬塊24的上表面設置 將第九虛設金屬結構30i之虛 上表面相同高度處;因此置在龜不^於^多層互連結構3之最上層之 側。再者,以這種構造五ί釋敌到多層互連結構3的外 “。人最後可將因為進行‘ 12 丄353634 擊於剝離時向上釋放。 俾〜二ΐί可將鄰接虛設金屬結制虛設金屬塊24加以配置, 2月:使向度方向上的位置相互重疊。亦即’舉例而 禮t構Γ之虛設金屬塊24的下表面可配置在第八虛設金 2,之虛設金屬塊24之上表面層的下方。如上所述,吾人t ,豐的區域設置在鄰接列的虛設金屬塊24中;因此 屬塊24的邊界上輕易地將水平應力轉變成垂直應力。里°又、’ 此外,在依照本實施例的半導體裝置100中,可同時使用π ,例如日本公開專利公報第咖_57()1號以及日本公開專利公 =9-306872號所揭露之在切割線區域52中用以防止剝離溝槽之 =造。在此構造中,吾人可將虛設金屬結構群配置在用以防丄剝 離之溝槽的外觸上、關社或兩者上。以下將說明特殊範例。 圖忉顯不一種構造,於其中溝槽5被設置在切割線區域52 中丨並且係在虛設金屬結構群(第一虛設金屬結構3〇a至第九虛設 金屬結構30i)與密封環6之間。圖π顯示一種構造,於其中溝槽 ^被設置在切割線區域52中,並且係離此虛設金屬結構群(第一』 没金屬結構30a至第九虛設金屬結構3〇i)更遠的周圍上。 此外,在本實施例中,半導體裝置1〇〇可具有一種構造,此 構造,含各具有步進式虛設金屬結構(第一虛設金屬結構3〇a至第 九虛设金屬結構30i)的複數群組。圖12顯示將溝槽5設置在複數 的虛設金屬結構群組之間的構造。 如上所述,依照本實施例的半導體裝置100 ’由先進處理所 產生之包含具有弱機械強度及弱黏著性之低介電常數膜的晶圓, 可在沒有薄膜分離異常的情況下被切割。此外,吾人可製造切割 期間所留下的細微龜裂不會擴展至電路中之造;因此,可確保 封裝後的可靠度。 (第二實施例) 圖13係顯示依照本實施例之半導體裝置1〇〇的構造橫剖面 13 1353634 圖。 如Λ本ί施例中,半導體裝置100包含:第一虛設金屬結構 a、苐一虛設金屬結構3〇b、第三虛設金屬結構3〇c、第四虛設 、’ 、’Ό構以及第五虛設金屬結構3〇e。本實施例亦可進一步包 含如在第一實施例中的大量虛設金屬結構。 在本實施例中’每一個第一虛設金屬結構3〇a至第五虛設金 構3Ge分別係由複數的虛設金屬塊24所構成。在本實施例 @ =連續地配置於沿層#方向Λ之相同位置處的虛設金屬 鬼24,在一起,並且將其稱為一「虛設金屬結構广 〜ί 一虛設金屬結構具有如下配置:以虛設金屬塊24所形成的 二。沒有虛設金屬塊24 __㈣地設置於多層互連結構3 向上。此外,在—虛設金屬結構中’虛設金屬塊24係形 高度的區鄰結rf靡金屬塊24之區域相同 屬站播=中舉例而έ ’弟一虛設金屬結構30a與第二虛設金 30b之間的關係如下。在第二虛設金屬結構3Gb中,虛設 f形ί在與第一虛設金屬結構3〇a中未形成虛設金屬塊 — 同1^度的區域中。再者’在第一虛設金屬、结構3〇a中, . 码祁门冋度的區域中。亦即,吾人可將半導體裝置i〇Q 二士辑a 又金屬塊24在多層互連結構3之橫剖面圖中係形成例 吾晶格形狀。此外,如第—實施例所述, 邊界.祕將水《力·顔直應力。 點。^ 人可獲得與在第—實施例中相似的優 ~在^+導體裝置ι〇0中切割線之寬度狹窄的情況下, w還是能夠被有效地配置。尤其,即使當虛設金屬塊 方向的情、^互連結構3之上層的情況中,以及用在可改變衝擊 1353634 •(第三實施例) .圖。圖18侧示依照本實施例之半導體裝置⑽的構造平面視 轉角上料I 物f設金屬結辦6°可在元件職區域的 用,因“狀並不^限;^角時’任何形狀皆可被使 屬結構及-第二虛設金屬=盖;1 少一第一虛設金 可用於此情況所提及=二;=說明書所述之任何構造 因此切元件形成區域的轉角上; 放。因又此,===;直方向加以釋 在切割線區加記·__係配置 構群60係口配晋ϋ在圖式中)。在本構造中,虛設金屬結 改善辅助圖案配置在的m成區域50的轉角附近;因此’吾人可 不會射在元件形祕域哺肖上,所以元件 構群60係相斜认角内側上的情况。在此情況下’虛設金屬結 地形成在密封環6^外ϋ區,50之側,並以例如傾斜方向直線 部份係橫過元件形f此圖式中,虛設金屬結構群60的 可形成在元件形祕it〇5^Z而純賴;然而’這些部份 (第四實施例) 圖2〇係顯喊照本實施例之半導體裝置1GG的構造橫剖面 15 1353634 圖。 * 本實施例係不同於其他實施例,其相異之處為:由金屬#斜 •所構成的結構62係形成在位於最上層的虛設金屬μ上。纟士構^ 的金屬材料具有低於虛設金屬的硬度或彈性係數。在此圖^中, 沒有顯示表面保護膜(聚醯亞胺膜等等)的說明。 ·· 舉例而言,若構成例如虛設金屬61之虛設金屬的材料為Cu . 時’則A1可被使用作為形成於其上的結構62。結構62可由‘與元 1件形成區域50之墊片電極(沒有顯示在圖式中)相同之材料^構 成,且結構62可與墊片電極在同一時間形成。此外,圖2〇所示 魯 之虛δ又金屬結構係乾例,以及本說明書所述之任何構造皆可被使 用0 依照本實施例之半導體裝置100,此結構係由具有低硬度或 低彈性係數的金屬材料所形成,亦即,可形變的金屬材料係形成 在最上層的虛設金屬61上;因此,進行切割期間所產生的應力可 朝垂直方向而更有效地進行傳播。 (第五實施例) 圖21Α至21C係各自顯示依照本實施例之半導體裝置的 φ 構造橫剖面圖。在此圖式中,沒有顯示表面保護膜(聚醯亞胺膜等 等)的說明。圖21Β及圖21C分別係圖21Α之平面Α及Β的橫剖面 圖。 _ 在本實施例中’如圖21A至圖21C所示,虛設金屬結構30a - 至30f係由形成在互連層63中的虛設互連65以及形成在導孔層 • 64中的虛設導孔66所構成。虚設互連65係呈直線地被形成;虛 設導孔6 6並不係呈直線地形成’而係如同一般導孔的插塞形狀(圓 枉形)加以形成。由於在例如微影之製造處理上的問題,有一個在 導孔層中形成直線形虛設金屬的困難情況;因此,虛設導孔只能 形成一般插塞形狀(圓柱形)的導孔。 於上參考圖式而說明依照本發明的實施例;然而,這些實施 16 1353634 .用不同於上述的各種構造。 向可有心fίv ί南度(層疊方向上的長度)必須短至衝擊方 丧處理t程度’細’此可藉由單鑲嵌處理或雙鑲 ίΐ連,層中。吾人可配置每- ^程的低介電常數膜相接觸。然而,關於這一點, ίίϊ 絲轉上層齡電纽膜接觸的 箱接觸,或與具有職顧度_難_加以獲得。 此外,虛設互連可不用於整個互連層。舉例來今,扁、、Λ古庶 紅連射,吾人可省略形成虛設互連又。 之範圍及賴的奴下,當謂其轉開本發明 【圖式簡單說明】 上、f關紅下縣些實_的朗,錢本發明之 上述及其他目的、優點與特徵更顯明白,於盆中.料毛明之 圖;圖1係顯示依照本發明實施例之半導體裝置的構造橫剖面 圖2麵示依照本發明實關之半導 圖3係顯示在依照本發明實施例 ===, 切割期間觀賴翻; tit應力於進行 圖4係顯示在依照本發明實施例之半導體 切割期間轉變的機構圖; 、置中應力於進行 圖5係顯示在依照本發明實施例之半導 切割期間轉變的機構圖; 裝置中應力於進行 圖6係顯示在依照本發明實施例之半導體 切割期間轉變的機構圖; 、且中應力於進行 17 1353634 圖7係顯示在依照本發明實施例之 •切割期間轉變的機構圖; 牛導體裝置中應力於進行 圖8係顯示在依照本發明實施例之 切割期間轉變的機構圖; 等體裝置中應力於進行 圖9係顯示在依照本發明實施例 切割期間轉變的機構圖; 等體裝置中應力於進行 圖10係顯示依照本發明實_ 橫剖面圖; 謂裝置之另-範例的 .之另—範例的 橫剖面圖 係顯示依照本發明實施例之半導體裝置 _面圖^ _讀照本糾魏例之半導 圖 體裝置之另一範例的 圖13係辭倾本發明實麵之轉财置的構造橫剖面 圖14偏以說„知半導 圖15_以說明習知半導體二=f㈣I 圖16係用^ —裝置之問通的橫剖面圖; 圖 圖 圖; 圖 圖 17你田以:兒明習知半導體裝置之問題的橫剖面圖. …面視 圖19係顯祕照本發日精_之铸财置的構造平面視 圖;f 2M_城縣㈣實關之半導辟置㈣造橫剖面 構造!:圖至沉係各自顯示依照本發明實施例之半 【主要元件符號說明】 1聚醯亞胺層 1353634 3多層互連結構 . 4矽層 5 '溝槽 6密封環 17氧化矽膜 18制止絕緣膜 19低介電常數絕緣膜 • 20保護絕緣膜 ' 21 .第一絕緣層 22第二絕緣層 • 23分離 23’ 分離 24虛設金屬塊 25斷裂 26分離 27虛設金屬塊 28分離 30a第一虛設金屬結構 30b第二虛設金屬結構 φ 30c第三虛設金屬結構 30d第四虛設金屬結構 . 30e第五虛設金屬結構 - 30f第六虛設金屬結構 * 30g第七虛設金屬結構 " 30h第八虛設金屬結構 30i第九虛設金屬結構 31應力傳播 32角形變 33強烈的應力傳播 19 1353634 40 對正記號 50 元件形成區域 52切割線區域 60虛設金屬結構群 61虛設金屬 62結構 63 互連層 64導孔層 65 虛設亙連 66虛設導孔 100半導體裝置 200半導體裝置 202制止絕緣膜 204低介電常數絕緣膜 206保護絕緣膜 208虛設導孔 210邊界分離 210’邊界分離 212衝擊傳播 214金屬斷裂 216邊界分離 20
Claims (1)
- 十'申請專利範圍: ‘ 種半導體裝置,包含·· * 一半導體基板; 絕緣膜If 具有依序形成在該半導縣板上的-第- 絕緣臈中的互連’广、,以及分卿成在該第-絕緣膜及該第二 元件==敍賴翻獅觀看時 ’係形成在一 該頂部觀看af 中,並且當從 其中該第-虛設金屬并動㈣金t構與該岔封環之間, 配置,且/從該頂部觀看Ϊ並不相設^屬結構係彼此相鄰 設金屬結構^下表’^表面係配置在等於或高於該第二虛 2.如申請專利範圍第1項之半導 構及,第二虛設金屬結構當從該屋設金屬結 成區域的轉角附近。 規看寺係形成在該元件形 3·如申請專利範圍第1項之半導 二虚金屬材科所構成^之結構匕含:由形成在該第 性雜'麵轉料小於構賴麵麵結叙倾的硬度或彈 4.如申請專利範園第]項之半導 里 構及該第二虛設金屬結構分別係— 八中該第一虚設金屬結 成;以及 韻由—虛設互逹及一虛設導孔所構 21 1353634 該虛設導孔係形成成一插塞形狀 5. 如申,專利範圍第1項之半導體裝置’其中該第—虛設金屬結 構及該第二虛設金屬結構中之每一者被形成以通過該互連層其中 之一,但並非連續地被形成以通過不少於連續設置的該互連層i 中兩者。 〃 6. 如專利fen第1項之半導體裝置’其中該第―虛設金屬結構 係由複數虛設金屬塊所構成,該複數虛設金屬塊具有下列配置·· 以該虛設金屬躺形成的區域與不具有該虛設金屬塊的區域係交 替地設置在解層互連結構的層疊方向上,而該第三虛設金屬結 構係由複數虛設金屬塊所構成,該複數虛設金屬塊具有下列配 置丄=虛設金屬塊所形成的區域與不具有該虛設金屬塊的區域 係父替地設置在該多層互連結構的層疊方向上。 7. 如申請專利第6項之半導難置,其巾該第—虛設 虛設金屬結構的該複數虛設金屬塊係交替地配置在i 夕曰互連結構的層疊方向上,俾使該第一虛 . 屬結構之該不具 目R的4上’且該第二虛設金屬結_該虛 該第-虛設金屬結構之該不具有虛設金屬塊之區域相同的 專概圍第1項之半導體裝置,其愤第二虛設金屬姓 面的高ίΐ係配置在等於或高於該多層互連結構之最上層之上ΐ 十 囷式 22
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006251567 | 2006-09-15 | ||
JP2007190873A JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200818300A TW200818300A (en) | 2008-04-16 |
TWI353634B true TWI353634B (en) | 2011-12-01 |
Family
ID=39187743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096130291A TWI353634B (en) | 2006-09-15 | 2007-08-16 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (2) | US7498660B2 (zh) |
JP (1) | JP5175066B2 (zh) |
KR (1) | KR100879978B1 (zh) |
TW (1) | TWI353634B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080099884A1 (en) * | 2006-10-31 | 2008-05-01 | Masahio Inohara | Staggered guard ring structure |
US7960814B2 (en) * | 2007-08-08 | 2011-06-14 | Freescale Semiconductor, Inc. | Stress relief of a semiconductor device |
KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
JP5334459B2 (ja) | 2008-05-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8373254B2 (en) * | 2008-07-29 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for reducing integrated circuit corner peeling |
JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
KR101581431B1 (ko) | 2009-09-04 | 2015-12-30 | 삼성전자주식회사 | 가드링들을 갖는 반도체 칩들 및 그 제조방법들 |
US8124448B2 (en) * | 2009-09-18 | 2012-02-28 | Advanced Micro Devices, Inc. | Semiconductor chip with crack deflection structure |
JP2011199155A (ja) * | 2010-03-23 | 2011-10-06 | Consortium For Advanced Semiconductor Materials & Related Technologies | デバイス、及びデバイスの層間剥離判定方法 |
JP5468445B2 (ja) * | 2010-03-31 | 2014-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2012227421A (ja) * | 2011-04-21 | 2012-11-15 | Elpida Memory Inc | 半導体記憶装置 |
JP5879774B2 (ja) * | 2011-06-30 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US9059191B2 (en) * | 2011-10-19 | 2015-06-16 | International Business Machines Corporation | Chamfered corner crackstop for an integrated circuit chip |
US8592983B2 (en) * | 2011-12-02 | 2013-11-26 | The Boeing Company | Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device |
US8796855B2 (en) | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
JP5945180B2 (ja) * | 2012-07-19 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP6044260B2 (ja) * | 2012-10-22 | 2016-12-14 | 富士通セミコンダクター株式会社 | 半導体ウェハ及び半導体装置の製造方法 |
TWI495074B (zh) | 2012-11-30 | 2015-08-01 | Ind Tech Res Inst | 減能結構 |
US9343411B2 (en) | 2013-01-29 | 2016-05-17 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
CN104701271A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN104752325B (zh) * | 2013-12-30 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、提高晶圆切割成品率的方法 |
US9583410B2 (en) | 2014-03-21 | 2017-02-28 | International Business Machines Corporation | Volumetric integrated circuit and volumetric integrated circuit manufacturing method |
KR20150139357A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US20150371956A1 (en) * | 2014-06-19 | 2015-12-24 | Globalfoundries Inc. | Crackstops for bulk semiconductor wafers |
KR102520042B1 (ko) * | 2015-11-25 | 2023-04-12 | 삼성전자주식회사 | 3차원 반도체 장치 |
CN106898589B (zh) * | 2015-12-18 | 2020-03-17 | 联华电子股份有限公司 | 集成电路 |
JP2016178329A (ja) * | 2016-05-26 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR102356741B1 (ko) * | 2017-05-31 | 2022-01-28 | 삼성전자주식회사 | 절연층들을 갖는 반도체 소자 및 그 제조 방법 |
WO2019193896A1 (ja) * | 2018-04-02 | 2019-10-10 | 株式会社ソシオネクスト | 半導体装置 |
KR102599050B1 (ko) | 2018-08-20 | 2023-11-06 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
US11373962B2 (en) | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065701A (ja) | 1992-06-23 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09306872A (ja) | 1996-05-14 | 1997-11-28 | Sony Corp | 半導体装置 |
TW325576B (en) * | 1996-12-12 | 1998-01-21 | Winbond Electronics Corp | The manufacturing methods for die seal |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
JP4077987B2 (ja) | 1999-07-12 | 2008-04-23 | ローム株式会社 | 半導体装置の製造方法 |
JP4192348B2 (ja) | 1999-08-09 | 2008-12-10 | 株式会社デンソー | 半導体装置 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004235548A (ja) * | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
CN1617312A (zh) * | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP4401874B2 (ja) * | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4222979B2 (ja) * | 2004-07-28 | 2009-02-12 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2008066716A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-07-23 JP JP2007190873A patent/JP5175066B2/ja not_active Expired - Fee Related
- 2007-08-16 TW TW096130291A patent/TWI353634B/zh not_active IP Right Cessation
- 2007-08-24 US US11/844,928 patent/US7498660B2/en not_active Expired - Fee Related
- 2007-09-03 KR KR1020070089076A patent/KR100879978B1/ko active IP Right Grant
-
2008
- 2008-12-19 US US12/340,334 patent/US7777341B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080067690A1 (en) | 2008-03-20 |
US20100127357A1 (en) | 2010-05-27 |
US7777341B2 (en) | 2010-08-17 |
US7498660B2 (en) | 2009-03-03 |
JP5175066B2 (ja) | 2013-04-03 |
TW200818300A (en) | 2008-04-16 |
KR100879978B1 (ko) | 2009-01-23 |
KR20080025305A (ko) | 2008-03-20 |
JP2008098605A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI353634B (en) | Semiconductor device | |
TWI284934B (en) | Multi-layer semiconductor wafer structure and fabrication method thereof | |
TWI338911B (en) | Stacked structures and methods for fabricating stacked structures and semiconductor devices | |
TWI307922B (en) | Crack stop for low k dielectrics | |
TWI269374B (en) | Method for making a semiconductor device | |
TWI353023B (en) | Semiconductor device and method for fabricating th | |
JP4222979B2 (ja) | 半導体装置 | |
TW201143011A (en) | Chip package and method for forming the same | |
TWI331396B (en) | Semiconductor device and method for making same | |
TWI231562B (en) | Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology | |
JP2013115382A (ja) | 半導体装置及びその製造方法 | |
TW201230142A (en) | Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same | |
TW201243999A (en) | Semiconductor device and method for manufacturing same | |
TW201128736A (en) | Method for manufacturing an SRAM and method for manufacturing a semiconductor device | |
TW201010017A (en) | Semiconductor device and method for manufacturing the same | |
TW200926279A (en) | Semiconductor device having seal ring structure and method of forming the same | |
JP2007067372A (ja) | 半導体装置 | |
JP2010093241A5 (zh) | ||
JP2010080774A (ja) | 半導体装置 | |
TW200820398A (en) | Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof | |
WO2013168707A1 (ja) | 放熱基板及びその製造方法 | |
JP2006019429A5 (zh) | ||
JP2015119109A (ja) | 半導体装置の製造方法 | |
JP2004153174A (ja) | 半導体装置 | |
JP2005260059A (ja) | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |