TWI353454B - Testing device and testing method - Google Patents

Testing device and testing method Download PDF

Info

Publication number
TWI353454B
TWI353454B TW094108755A TW94108755A TWI353454B TW I353454 B TWI353454 B TW I353454B TW 094108755 A TW094108755 A TW 094108755A TW 94108755 A TW94108755 A TW 94108755A TW I353454 B TWI353454 B TW I353454B
Authority
TW
Taiwan
Prior art keywords
clock
output
test
comparison result
phase
Prior art date
Application number
TW094108755A
Other languages
English (en)
Other versions
TW200532227A (en
Inventor
Shusuke Kantake
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200532227A publication Critical patent/TW200532227A/zh
Application granted granted Critical
Publication of TWI353454B publication Critical patent/TWI353454B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Selective Calling Equipment (AREA)

Description

16406pif.doc 九、發明說明： 【發明所屬之技術領域(] 本發^歩及—種測試裝置及測試方法，特別是涉及被 測試記憶Μ類的職裝置及測試方法。對藉由文獻 參照而被認為可併，指定國，則由參照下述申請案所= 載的内容，併入本案作為本案的記载的—部份。χ' 特願2_-93310巾請日西元汹 【先前技術】 9 圖6顯示先前技術所屬❹置_的 測試裝置600具備位準比較器6〇4，時序比較器6〇6以= 邏輯比較ϋ 6G8。由被測試n以下稱為”DUT”)繼所 出的輸出㈣在以位準比較器6〇4來進行電觀較之後别 藉由測試裝置600的内部所預先決定的時序所產生的選通 (Strobe)脈衝，由時序比較器6〇6中取得該輸出資料。' = 後，在邏輯比較器608中與期待值作比較，依據比較結^ 來判定DUT602是否良好。 目前由於對先前技術文獻的存在尚不清楚，與先前技 術文獻有關的記載因此省略。 【發明内容】 近年，發送器側係將時脈埋入至資料中以進行發送， 接收器側由資料中使時脈再生，以已再生的時脈來接收資 料’以此種方式來進行通彳§的高速串列(serial)介面目前正 在開發。然後’在此種時脈埋入方式的高速_列介面的資 料中固定的大的時序不確定寬度(jitter)是容許的。然而， 1353454 16406pif.doc 在无則技術所屬的測試裝置6〇〇中，取得]〇1716〇2的輸出 資料所用^選通脈衝的時序由於是由測試裝置刚的内部 所預先決疋，則無法追蹤DUT602的輸出資料的時序變 =:地==有如上所述的高速串列介面的被測試 * W 0 ㈣·^的是提供—種可解決上述問題的測試裝 由申請專利朗中的獨立項所記載的特徵 • 1有二的具體實ί例申請專利範圍各附屬項規定了本發明 試裝1實施形式’被測試裝置測試用的測 .試裝置二令，原，其產生基準時脈以控制該被測 產”路，其產生-種再生時脈，其 料；延遲電i 略等於被測試裂置的輪出資 時序比較ΐ^延遲以產生一種選通脈衝； 值；邏親l據選通脈衝以取得該輸出.資料的輸出 •心ϊ=:;對該輸出值與預定的期待值作= 被測試裝置的良否r依據邏輯比較器的比較結果以判定該 時脈產生電路具備：第 以生時脈的相位進二 再生時脈 號，叹再生時脈產生部，其依據該加算 135.3454 16406pif.doc 結果彳5號以產生一種再生時脈β -果：可具備第1低通遽波器，其只使第1比較 通過第!低通·器之第丨比較結果信號 信號進行加算。 乂結果
顯4 1低通遽、波器的通過頻帶所用的第i 對應於被測試裝置的種類來設定。顯示第丨低㈣波器的 通過頻帶所㈣第丨解亦可對應於被測試^ ς 變動(jitter)頻率來設定。延遲電路的延遲量亦可 測試裝置的形態來設定。 ;不 ^測試裝置更可具備第2低通濾波器，其只使加算結 #號中較第2頻率還低的信號通過。再生時脈產生;亦可 依據已通過第2低通濾波器的加算結果信號來產生該再生 時脈。 ▲顯示第2低通濾波器的通過頻帶所用的第2頻率亦可 較第1頻率還高或與第1頻率大約相等。
第1低通滤波器在輸出資料不安定時亦可輸出一種固 定值的保持(hold)信號以取代第1比較結果信號。 ,第1低通濾波器在由被測試裝置之輸出資料開始輸出 後之固定時間内亦可輸出一種固定值以取代第丨比較结果 信號。 α ^依據本發明的第2實施形式，被測試裝置測試用的測 試裝置具備：時脈產生電路，其產生一種再生時脈，其相 位略等於被測試裝置的輸出資料；延遲電路，其使再生時 ⑧ 8 1353454 16406pif.doc 脈延遲以產生-種選通脈衝；時序比較器其依據該選通 脈衝以取得該輸出資料的輸出值；邏輯比較器，其對該輪 =值與預定的麟值作比較；以及良否判定部，其依據邏 輯比^的比較結果以判定該被測試裝置的良否。 棘日Γ脈產生電路具備：相位比較器，其對該被測試裝置 =輸出資料和再生時脈的相位進行比較以輸出—種比較沾 波器’其只使比較結果信號中較對應 所設定的固定頻率還低的信號通過； 再生時脈ό脈產生部’其依據該比較結果信號以產生一種 脈產的輸㈣脈和再生時 ::較:果信號。再生時脈產生部Ϊ可:種 試i置行分頻。相位比較器亦可對該被測 行，的再生時脈的相位進 試方發：2實，'二被測試㈣m用的夠 被測試裝置的動;’ ”產生—種基準時脈，以控制該 其頻率略等於基準_再生步驟’其產生—種再生時脈， 資料；另-產二镄。且其相位略等於被測試裝置的輸出 脈衝；取得步驟ΓΓ其使再生時脈延遲以產生 一種選通 輸出值；比較步驟，^ 衝以取得該輸出資料的 以及良否判定^其 1對雜出值與預定的期待值作比較； …"依據該比較結果以料該被測試裝 9 16406pif.doc 置的良否。 出資驟包含以下各步驟:對她則試裝置的輪 ===位進行比較’以輪出第_二 w:對親準時脈和再生時脈的相位运行 ^比較結果彳t號；對第1比較結果錢和第2錄 號進行加算，以輸出一種加算 二1δ 結果信號以產生-種再生時以及依據該加算 1方rii發明的第4實施形式’被職裝置測試用的列 於被測試裝置的輸出資料;產生步^生 :使再生時脈延遲喊生—種選通脈衝 通脈衝以取得該輸”料的輸出值；比較步驟，、ϊ 甘以拘出值與預定的期待值作比較；以及良否判定步驟， ’、依據邏輯比較器的比較結果以判定該被測試裝置 否。 民 …時脈再生步驟包含以下各步驟：一輸出步驟，其中对 /被測„式裝置的輸出資料和再生時脈的相位進行比較以輪 ，種比較結果^號；一通過步驟，其中只使比較結果信 ，广較對應於被測試裝置_賴設定_定頻率還低; ^虎通過，以及一再生時脈產生步驟，其依據該比較結果 k號以產生一種再生時脈。 時酿再生步驟亦可含有—種輸出_，其對該被測試 二置的輸出時脈與再生時脈產生步驟中所產生的再生時脈 的相位進行比較，以輸出1錄、纟#果信號。 1353454 ， » » 16406pif.doc 又，上述發明的概要並未列舉本發明的必要特徵的全 部’這些特徵群的下位組合(sub-combinati〇n)亦屬本發明。 發明的效杲 " 依據本發明所屬的測試裝置，可準確地測試一種具有 時脈埋入方式的高速串列介面的被測試裝置。 ·. 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細古兒 - 明如下。 • 【實施方式】 以下將依據本發明的實施形式來說明本發明，但以下 的實施形式不是用來限定各申請專利範圍所屬的發明。 又，實施形式中所說明的特徵的組合的全部不限於發明解 決手段中所必須者。 圖1係繪示本發明第1實施形式所屬的測試裝置 的構成的一例。圖2(a)係第1實施形式中DUT150的輪出 資料的時序圖的一例。圖2(b)係第1實施形式中vC038〇 • 所產生的再生時脈的時序圖的一例。圖2(c)係第1實施形 式中可變延遲電路124所產生的選通脈衝的時序圖的一 - 例。 . 測试裳置100具備基準時脈源102，時脈產生電路 104’位準比較器106，可變延遲電路124,時序比較器1〇8, 邏輯比較器110以及良否判定部112。又，良否判定部112 亦可藉由該測試裝置1 〇〇所具備的CPU進行程式化時來實 現’或亦可藉由設在該測試裝置100外部的工作站等的解 ^353454 ^^06pif.d〇c 析裝置來實現。
基準時脈源102產生—種基準時脈以控制DUT150的 ^作。DUTI50依據基準時脈源1〇2所產生的基準時脈來 動作’以輸出如圖2⑷所示的輸出資料。紐，位準比 器106使由DUT150所輸出的輸出資料來與預定的門限值 電壓相比較，以輸出2值的輪出資料。又，時脈產 1〇4產生如圖2(b)所示的再生時脈，其頻率略等於基^時 脈源102所產生的基準時脈且其相位略等於贿15 出資料。
可變延遲電路124使時脈產生電路1〇4所產生的再生 時脈延遲，以產生如圖2⑷所示的選通脈衝。彳變延遲電 路m的延遲量係對應於DUT150的形式來設定。例如， 可變延遲電路124的延遲量可為DUT15〇的輸出資料的半 周期時間。又’可變延遲電路124具有—種對相位比較器 122和犄序比較為1〇8之間的相位差進行調整的功能。因 此’可變延遲電路124亦可設在由N1分頻器128開始而 f向相位比較器122的傳送路徑中的相位比較器122之 刖。此時’ VC0138產生一種再生時脈，其具有一種對應 於DUT150的輸出資料所定的相位差。 時序比較器108依據可變延遲電路124所產生的選通 脈衝=取得DUT150的輸出資料的輸出值。邏輯比較器11〇 例如是一種互斥或(Exclusive 〇r)演算電路，其將時序比較 器108所取得的輸出值來與預定的期待值相比較，以輸出 一種不一致(fail)資料或一致(pass)資料。然後，良否判定部 ⑧ 12 1353454
， I 16406pif.doc 112依據邏輯比較器lio的比較結果以判定DUTi5〇的良 否。 時脈產生電路104具有低通濾波器(LPF)12〇、相位比 較益122、N2分頻器126、N1分頻器128、相位比較器130、 加法态132、低通濾、波器134'積分器136以及電壓控制振 盪器（VCO)138。時脈產生電路104藉由包含相位比較器 122、LPF120、LPF134、積分器 136、VC0138 以及 N1 分 ‘頻器128之相位同步回路(ι00ρ)，使再生時脈和輸出資料的 • 相位同步，又，藉由包含相位比較器130、LPF134、積分 器136、VC0138、N1分頻器128以及N2分頻器126之頻 率同步回路(loop)’使再生時脈和基準時脈的頻率相一致。 又’相位比較器122例如是一種早期領先(eai1y lead)電路， LPF120例如是一種數位濾波器。vc〇138是本發明的再生 時脈產生部的一例。 相位比杈器122對位準比較器1〇6所輸出的DUT15〇 的輸出資料和VC0138所產生之已由N1分頻器128完成 φ N1分頻之再生時脈的相位進行比較，以輸出第1比較結果 信號。LPF120只使相位比較器122所輸出的第！比較結果 信號中較第1頻率還低的信號通過，以供給至加法器132 中。又，顯示LPF120的通過頻帶所用的第i頻率對應於 DUT150的種類而設定，例如，可對應於中所容 許的變動頻率而設定。具體而言，DUT15〇的輸出資料的 頻率在6.50取的程度時，則第！頻率例如可設定成職出 的程度。 1353454 16406pif.doc 又N1刀頻器128和N2分頻器i26對v⑽％所產 生之再生時脈進行分頻，以供給至相位比較器㈣中。相 位比較H 13G對基準時脈源1()2所產生的基準時脈和 所產生之已由N1分頻器128和N2分頻器126完 丄x 2)分頻之再生時脈的相位進行比較，以輸出第2 比較結果信號且供給至加法器丨32。 奸加法器132對相位比較器122所輸出之已通過⑶ 的第1比較結果信號和相位比較器130所輸出的第2比較 結果信號進行加算，以輸出—種加算結果信號。题34 使力法器132所輸出的加算結果信號中較第2頻率還低 的信，通過，以供給至積分器136。又，顯示测34的通 ，頻π所用的第2頻率較顯示lpf12q的通過頻帶所用的 弟1頻率還高。具體而言，DUT15G的輸出f料的頻率在 ^5GHz的程度時’則第2頻率例如可設定成數驗的程 度:又，顯示LPF134的通過頻帶所用的第2.頻率亦可與 顯不LPF120的通過頻帶所用的第i頻率大約相等。 、積分器136對LPF134所輸出的加算結果信號進行積 二二供給至VC〇138。VC〇138依據LPF134所通過之由積 刀时136所積分的加算結果信號的積分值而產生一再生時 脈，以供給至相位比較器122和可變延遲電路丨24。 以下將依據DUT150的測試流程來說明該測試裝置 1〇0的動作。首先’進行初期設定時，依據DUT150的輸 f貧料速率，以對基準時脈源1〇2所產生的基準時脈的頻 ，N1分頻器128和N2分頻器120的分頻比(犯、 1353454 16406pif.doc 進行設定。然後，經過一定時間之後，藉由頻率同步回路 在達到頻率同步時，VC〇l38在基準時脈的頻率的ΝΐχΝ2 倍的頻率時產生一種相位與基準時脈同步的再生時脈。 其次，由DUT150產生該時脈產生電路104的訓練圖 樣(training pattern)。該訓練圖樣可為一種具有固定的資料 變化率的資料列，其使DUT15〇的輸出資料和再生時脈的 相位同步。因此’此時由邏輯比較器11〇而來的訓練圖樣 未與期待值進行一種比較處理。 鲁由DUT150所輸出的訓練圖樣的資料在測試裝置1〇〇 中輸入至時脈產生電路1〇4所連接的通道中。該測試裝置 1〇〇中若輸入該訓練圖樣，則在位準比較器1〇6中進行位 準比較之後分開，以輸入至時序比較器1〇8和相位比較器 122 中。 。 相位比較器122對已由N1分頻器128完成分頻的再 生時脈和訓練圖樣的相位進行比較，以輸出能顯示相位的 超前或落後的資料之第i相位比較結果信號。又，贿15〇 •的輸出資料是一種隨機(職bm)資料。由於由周期所造成 的資料的變化點的有無會不相同，則相位比較器122只有 在DUT150的輸出資料中存在著變化點時才會進行相位比 較’以輸出第1相位比較結果信號。DUT15〇的輸出資料 中未存在著變化點時不會進行相位比較。 相位比孝乂杰122所輸出的第^位比較結果信號藉由 LPF120平滑化之後，藉由加法器132來與相位比較器13〇 所輸出的第2比較結果信餘加。然後，則138進行回 16406pif.doc 授控制’使DUT150的輸出資料和再生時脈的相位誤差被 消除以產生再生時脈。結果，DUT150的輸出資料的頻率 維持在基準時脈的N1 χΝ2倍，再生時脈的相位是與 DUT150的輸出資料同步。 其次 /处於由日可脈產生電路1U4所造成的相位同步和 頻率同步的狀態時，則開始DUT150的測試。在DUT150 測試時，已由Ν1分頻器128完成Ν1分頻的再生時脈藉由 可變延遲電路124而被延遲，固定時序的選通脈衝供給至 時序比較器1〇8。然後，藉由時序比較器1〇8依據選通脈 ，所定的時序以取得DUT150的輸出資料，藉由邏輯比較 為110來與期待值相比較。 ；測試時，時脈產生電路104經常對DUT150的輸出資 ，和再生時脈_位進行比較，由於是藉由vc〇138來進 授控制，為了晶片溫度變動等所造成的偏移，即使 150的輸出資料的相位變動，若發生[PFU0的截止頻 位：1頻率以下的變動’則仍可追蹤DUT150的相 交動以產生—種再生時脈。 脈埋丄,康本實施形式中的測試裝置100，在時 資料產生列介面的測試中，由DUT15()的輸出 期望的時序植’在再生時脈的相位作為基準的所 時脈SHTUT15()的輸出㈣。又，藉由基準 可改變，則可r ^ 28以及N2分頻11126的分頻比 率，使作;νΙίΓ地對應於DUT15G的輸出資料速 羊使作為顯裝置時的廣用性增加。又，vc〇i38的輸 ⑧ 16 16406pif.doc 出頻率範圍由於通常可以階(⑽叫方式來改變，則藉由 使謂分頻器m以及N2分頻1126共2個分頻器可 使^0138的輸出頻率範圍對應於雨150的輸出資料速 率的範圍。 又，DUTISO由於是依據基準時脈源ι〇2所產生的基 準時脈來動作’職測科置刚*言dut15Q的輸出資 料的頻率必定已知而不會變動。因此，相位同步回路和頻 率同步回路可各別地構成且同時動作。又，藉由各別的 LPF120和LPF134，由於相位同步回路和頻率同步回路的 回路頻帶可各職設定，㈣由使鮮同步回路的回路頻 帶變高’可使解同步的設定時_短以抑制vc〇 138的 雜訊，且可藉由相位同步回路的回路頻帶變低，使DUD% 的輸出資料的變動成份被去除。又，LpF12㈣截止(⑽ 頻率成為可變時’其可對應於成為賴對㈣_15〇的 變動容許度(tolerance)規格。 圖3係第2實施形式的測試裳置細的構成的一例。 又，圖4(a)和圖5(a)係第2實施形式之DUT350的輸出資 料的時序圖的-例。圖4⑻和圖5(b)係第2實施形式之 DUT350的源極同步時脈的時序圖的一例。圖4⑷和圖⑽ 係第2實_式之VC0138所產生的再生時脈的時序圖的 一例。圖4(d)和圖5(d)係第2實施形式之可變延遲電路124 所產生的選通脈衝的時序圖的一例。又，第2實施形式之 測試裝置300的動作和功能除了以下說明的部份以外都與 第1實施形式之測試裝置100的動作和功能相同，相同的 1353454 I6406pif.doc 部份因此不再說明。 且借置中加人第1實施形式之測試裝置100所 愈牧1疋件且另外具備位準比較器306 °χ，時脈產 古的捲/41加入第1實施形式之時脈產生電路104所且 有的構成元件且糾具有邊緣娜電路謂、Μ分頻器 342、固疋選通脈衝產生器344以及開關祕。第工實施形 式，測試裝1_雖然具備時脈埋人方式的高速串列介面 測試用的時脈產生電路1G4，但第2實施形式之測試裝置 300具備源極同步方式的高速串列介面測試用的時脈產生 電路304。又，源極同步時脈是本發明的輸出資料或輪出 時脈的一例。第1實施形式之測試裝置100具有固定選通 脈衝產生器344和開關346，且亦可具有以下所說明的動 作和功能。
DUT350具備源極同步方式的高速串列介面，其輸出 如圖4(a)和圖5(a)中所示的輸出資料以及如圖.4(b)和圖5(b) 中所示的源極同步時脈。因此，在源極同步時脈方式中， 源極同步時脈的上升邊緣和下降邊緣此二者成為時序邊緣 處於雙倍資料速率(DDR)時的方式，源極同步時脈的上升 邊緣或下降邊緣中之一成為時序邊緣處於一倍資料速率 (SDR)時的方式。此處，邊緣切換電路340設在由DUT350 至相位比較器122的傳送路徑中的相位比較器122之前， 由DUT350所輸出的源極同步時脈的邊緣中藉由相位比較 器122來選取相位已比較的邊緣，以供給至相位比較器122 中。因此’測試裝置3〇〇可測試以下二種裝置，即，一種 丄切454 i6406pif.doc 具備雙倍資枓速率方式的高速串列介面之DUT35()以及一 種具備—倍資料速率方式的高速串列介面之DUT350。 又，在源極同步方式申，輸出資料的頻率和源極同步 時脈的頻率的比不限於1對1，亦可為1對2、1對4。因 此Μ刀頻器342設在由N1分頻器128至相位比較器122 =傳送路徑令的相位比較器122之前，已由N1分頻器128 =成N1分頻的再生時脈更進行M分頻以供給至相位比較 η。122。因此，]y[分頻342使供給至可變延遲電路124 中的再生時脈的頻率和供給至相位比較器122中的再生時 脈的頻率成為不同，且使供給至相位比較器122中的再生 %脈的頻率和源極同步時脈的頻率成為相同。於是，測試 裝置300可對一種具備輸出資料的頻率和源極同步時脈的 頻率之比是多樣性的源極同步方式的高速串列介面之 DUT350進行測試。 固定選通脈衝產生器344產生一種固定相位差信號， 其可顯示基準時脈和再生時脈的相位差。然後，開關346 • 對相位比較器m所輸出的第1比較結果信號和固定選通 脈衝產生益344所產生的固定相位差信號進行切換，以供 給至加法器132。即，開關346選擇第1比較結果信號以 供給至加法器132中時’ VC0138產生一種對DUT350的 源極同步時脈進行追蹤後之再生時脈，如圖4(c)和圖5(c) 所示。然後’可變延遲電路124使時脈產生電路3〇4所產 生的再生時脈延遲，以產生如圖4(d)和圖5(d)所示之選通 脈衝。另一方面，開關346選擇該固定相位差信號以供給 1353454 16406pif.doc 至加法器132中時，VC0138不對DUT350的源極同步時 脈進行追蹤，以對該基準時脈產生一種具有一固定相位差 所示之相位差的再生時脈。因此，測試裝置300不只可對 DUT350的源極同步時脈進行追蹤後之選通脈衝·而且亦可 對基準時脈藉由具有一固定相位差的選通脈衝來取得 DUT350的輸出資料以進行測試。 在DUT350開始輸出源極同步時脈後之固定時間内的 情況等的DUT350所輸出的源極同步時脈未安定之情況 • 下’LPF120依據一種保持信號以輸出一固定值且供給至加 法器132以取代第1比較結果信號。即，LpFi2〇選擇第工 比較結果信號以供給至加法器丨32時，如圖4(c)和圖5(c) 所示，VC0138會產生一種與DUT35〇的源極同步時脈的 相位同步的再生時脈。然後，可變延遲電路124使時脈產 生電路3〇4所產生的再生時脈延遲’以產生如圖4(句和圖 5⑷所示的選通脈衝。另—方面，哪⑽依據該保持信號 以供給該固定值至加法器132中時，vc〇138未與dut35〇 # ㈤源極同步時脈形成相位同步而是產生一種與基準時脈的 相位同步的再生B才脈。又，g !實施形式中的測試裝置⑽ 所具備的LPF12G亦能與上述的LpF12Q —樣依據該保持 (hold)信號以輸出一固定值。
不貝吧〜八T的測試裝置300中DUT350的 源極同步日械_位不安定時或第1實施形式中的測試裝 =⑻中D刪的輸出資料成為，，〇TO 樣時，在測試中相位同步停止的情況下，可暫時地停止相 20 1353454 16406pif.doc 位同步回路的動作。 術範二說明本發明’但本發明的技 式中，可施加載的範圍。上咖 的形式亦包含在本圍;'種已:力，更或改良 的記載即可明白。技心圍中，這由所請求的範圍 皇業性 式的古速㈣可明自’依據本發明，具有時脈埋入 !面的被測試裝置可被正確地測試。 雖“本發明已以較佳實施例揭 限定本發明，任何孰習,士減本‘〜、並非用以 和範圍内，當可作二不脫離本發明之精神 乾圍‘視後附之巾請專職圍所 …隻 【圖式簡單說明】 的構=:?本發明第1實施形式所屬的測試裝置1。。 ==!?，再生時脈以及選通脈衝的時序圖。 圖3係第2貫祕式的測試裝置_ 圖4係輸出資料，源極同步時 =: 脈衝的時序®的-例。 丹玍f脈以及k通 =5=出資料’源極同步時脈，再生時脈以 脈衝的時序圖的一例。 < 迎 圖6係先前技術所屬的測試裝置_的構 【主要元件符號說明】 21 1353454 » t 16406pif.doc
100 測試裝置 102 基準時脈源 104 時脈產生電路 106 位準比較器 108 時序比較器 110 邏輯比較器 112 良否判定部 120 低通濾波器(LPF) 122 相位比較器 124 可變延遲電路 126 N2分頻器 128 N1分頻器 130 相位比較器 132 加法器 134 低通濾波器(LPF) 136 積分器 138 電壓控制振盪器（VCO) 150 被測試裝置(DUT) 300 測試裝置 306 位準比較器 304 時脈產生電路 340 邊緣切換電路 342 Μ分頻器 344 固定選通脈衝產生器 ⑧ 22 1353454 16406pif.doc 346 開關 350 被測試裝置(DUT) 600 測試裝置 602 被測試裝置(DUT) 604 位準比較器 606 時序比較器 608 邏輯比較器

Claims (1)

16406pif.doc ‘申請專利範圍： 種士被測試裝置測試用的測試裝置，包括： 動作 ^ >才脈源’其產生基準時脈以控制該被測試裝置的 基準二略’其頻率略等於 =路’其使再生時脈延遲以產;=通脈衝; 輸出】 ，其依據該選通脈衝以取得該輸出資料的 以及痛比㈣，其對該細值與狀的期躲作比較； ㈣it判定部’其依據邏輯比較器的比較結果以判定該 被/則试裝置的良否， 時脈產生電路具備： μΪ·!4目位味11，其賴被測試裝置的輸出資料和再 、、相位進行比較以輸出第丨比較結果信號； ~ I· !·2相位比較器，其對基準時脈和再生時脈的相位進 饤t幸父以輸出第2比較結果信號； 加器，其對第i比較結果信號和第2比較結果信號 進饤加算’以輸出-種加算結果信號；以及 再生^時脈產生部，其依據該加算結果信號以產生一種 、2.如申請專利範圍第1項所述之被測試裝置測試用的 測試裝置’其中更可具備第！低通渡波器，其只使第！比 ⑧ 24 1353454 • I 16406pif.doc 較結果信號令較第1頻率還低的信號通過，以及 加法器亦可對已通過第1低通濾波器之第1比較結果 信號和第2比較結果信號進行加算。 3. 如申請專利範圍第2項所述之被測試裝置測試用的 測试裝置，其中顯示第丨低通濾波器的通過頻帶所用的第 1頻率對應於被測試裝置的種類來設定。
4. 如申請專利範圍第3項所述之被測試裝置測試用的 測試裝置，其中顯示第1低通濾波器的通過頻帶所用的第 1頻率對應於被測試裝置中所容許的變動頻率來設定。 一.如申請專利範圍第2項所述之被測試裝置測試用的 測=裝置，其中更可具備第2低通濾波器，其只使加首蛀 果L號中較第2頻率還低的信號通過，以及 、、、 再生時脈產生部依據已通過第2低通濾波器 果信號來產生該再生時脈。 結
▲ 6.如申請專利範圍第5項所述之被測試裝置測試 測试裝置，其中顯示第2低通滤波器的通過頻帶所用的 2頻率較第1解還高或與第1鮮大約相等。的第 7.如申請專利範圍第2項所述之被測試裝置 測試裝置，其中第1低通濾波器輸出-種固定值的位的 (hold)信號以取代第1比較結果信號。 待 8.如申請專利範圍第7項所述之被測試裝置測 測試裝罟，甘γΚ Μ α i U 、“气用的 ，、中第1低通滤波器在輸出資料不安定時 種固定值的保持(hold)信號以取代第1比較結果僧^出 9·如申請專利範圍第7項所述之被測試裝置剛執U用的 25 16406pird〇c :=:=遽波器在甴被測試裝置， r= 疋時間内輪出-種固定值以取代第1比 1〇·如申請專利範圍第1項所述之被測試裝置測試用 置’其巾㈣電_延遲量職於制試 形態來設定。 j 11.一種被測試裴置測試用的測試裝置，包括： 時脈產生電路，其產生一種再生時脈，其相位略等於 被測試裝置的輸出資料； 、 延遲電路’其使再生時脈延遲以產生一種選通脈衝； 時序比較器，其依據該選通脈衝以取得該輸出資料 輸出值； ' 邏輯比較器，其對該輸出值與預定的期待值作比較； 以及 良否判定部，其依據邏輯比較器的比較結果以判定該 被測試裝置的良否， 時脈產生電路具備： 相位比較器，其對該被測試裝置的輸出資料和再生時 脈的相位進行比較以輸出一種比較結果信號； 、第1低通濾波器，其只使比較結果信號中較對應於被 測試裝置的種類所設定的固定頻率還低的信號通過；以及 再生時脈產生部，其依據該比較結果信號以產生一種 再生時脈。 12.如申請專利範圍第11項所述之被測試裝置測試用 1353454 16406pif.doc 的測試裝置，其中相位比較器可對該被測試裝置的輸出時 脈和再生時脈產生部所產生的再生時脈的相位進 以輸出一種比較結果信號。 13·如中請專利範㈣u韻述之被測 具備-_， 已劃 信號。 处1 丁牢乂以輸出一種比較結果 被測試裝置測試用的測試方法，包含. 置的動作；、生種基準時脈’以控制該被測試裝 時脈再生步驟，i 基準頻率且其相位略莫μ—種再生時脈’其頻率略等於 另-產生步驟，裝置的輸出資料； 衝; 吏再生時脈延遲以產生-種選通脈 出值；仔步驟’其依據該選通脈衝以取得該輸出資料的輸 及 匕車又步驟’其對該輸出值與預定的期待值作比較·以 置的良否^步驟’其依據該比較結果以判定該被测試裒 時脈再生步驟包含 對該被測試裝置的& 乂 . 置的輸出= 貝料與再生時脈的相位進行比
27 1353454 16406pif.doc 較，以輸出第 〜平父鲒果信號， 對該基準時脈和再生時脈的相 比較結果信號； 咬仃比季乂以輸出弟2 對第1比較結果信號和第2 以輸出-種加算結果錢；以及、，，。果錢進行加算， 依據該加算結果信號以產生—種再生 !5.-種被測試裝置測試用的測試方法，包 時脈再生步驟’其產生 ：3 · 被測試裝置的輸出資料；料生_，其相位略等於 產生步驟，其使再生時脈延遲以產生—種 出值取得步驟，其依據該選通脈衝以取得該輸出資料的輸 及比較步驟，其對該輸出值與預定的期待值作比較；以 良否判定步驟，其依據邏輯 該被測試裝置的良否， “的味結果以判定 時脈再生步驟包含以下各步驟： 時r ^ f出步驟’其中對該被測試裝置的輸出資料和再生 良、目位進行比較’以輸出一種比較結果信號； 物驟’其中只使比較結果信號中較對應於被測 趟置的種類所設定的固定頻率還低的信號通過·以及 ―種^^脈產生步驟，其依據該比較結果信號以產生 4申明專利範圍第15項所述之被測試裝置測試用 1353454 1 I 16406pif.doc 的測試方法，其中時脈再生步驟含有一種輸出步驟，其對 該被測試裝置的輸出時脈與再生時脈產生步驟中所產生的 再生時脈的相位進行比較，以輸出一種比較結果信號。
TW094108755A 2004-03-26 2005-03-22 Testing device and testing method TWI353454B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004093310A JP4351941B2 (ja) 2004-03-26 2004-03-26 試験装置及び試験方法

Publications (2)

Publication Number Publication Date
TW200532227A TW200532227A (en) 2005-10-01
TWI353454B true TWI353454B (en) 2011-12-01

Family

ID=35056313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094108755A TWI353454B (en) 2004-03-26 2005-03-22 Testing device and testing method

Country Status (9)

Country Link
US (1) US7549099B2 (zh)
EP (2) EP2233936A1 (zh)
JP (1) JP4351941B2 (zh)
KR (1) KR20070027539A (zh)
CN (1) CN1934455B (zh)
AT (1) ATE483169T1 (zh)
DE (1) DE602005023850D1 (zh)
TW (1) TWI353454B (zh)
WO (1) WO2005093443A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895551B2 (ja) * 2005-08-10 2012-03-14 株式会社アドバンテスト 試験装置および試験方法
US7296203B2 (en) 2005-10-11 2007-11-13 Advantest Corporation Test apparatus, program and recording medium
US7490280B2 (en) * 2006-02-28 2009-02-10 International Business Machines Corporation Microcontroller for logic built-in self test (LBIST)
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
EP2026081A4 (en) * 2006-05-01 2010-10-06 Advantest Corp TEST DEVICE AND TESTING METHOD
JP4944771B2 (ja) * 2006-05-01 2012-06-06 株式会社アドバンテスト 試験装置、回路および電子デバイス
JP4792340B2 (ja) 2006-07-11 2011-10-12 株式会社アドバンテスト 試験装置および試験方法
US7574633B2 (en) 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium
JP4806599B2 (ja) * 2006-07-20 2011-11-02 株式会社アドバンテスト 電気回路および試験装置
JP4724774B2 (ja) * 2007-03-29 2011-07-13 富士通株式会社 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法
DE112007003471T5 (de) 2007-04-25 2010-03-18 Advantest Corp. Prüfgerät
JP5113846B2 (ja) * 2007-08-16 2013-01-09 株式会社アドバンテスト 取得装置、試験装置および製造方法
JPWO2009031404A1 (ja) 2007-09-04 2010-12-09 株式会社アドバンテスト 伝送回路、送信器、受信器、および、試験装置
JP4967942B2 (ja) * 2007-09-12 2012-07-04 横河電機株式会社 半導体試験装置
CN102057287B (zh) * 2008-06-09 2013-08-21 株式会社爱德万测试 测试装置
JPWO2009150819A1 (ja) 2008-06-10 2011-11-10 株式会社アドバンテスト 試験モジュール、試験装置および試験方法
KR100942953B1 (ko) 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
JP5337157B2 (ja) * 2008-07-09 2013-11-06 株式会社アドバンテスト 試験装置、及び試験方法
JP5208211B2 (ja) * 2008-07-09 2013-06-12 株式会社アドバンテスト 試験装置、及び試験方法
CN102099700A (zh) 2008-08-01 2011-06-15 株式会社爱德万测试 测试装置
WO2010021131A1 (ja) * 2008-08-19 2010-02-25 株式会社アドバンテスト 試験装置および試験方法
KR101214035B1 (ko) * 2008-09-04 2012-12-20 가부시키가이샤 어드밴티스트 시험 장치, 송신 장치, 수신 장치, 시험 방법, 송신 방법, 및 수신 방법
US8819474B2 (en) * 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
JP5202738B2 (ja) * 2010-07-12 2013-06-05 株式会社アドバンテスト 測定回路および試験装置
CN102854451A (zh) * 2011-06-29 2013-01-02 鸿富锦精密工业（深圳）有限公司 印刷电路板的信号群延迟分析***及方法
CN103116124B (zh) * 2011-11-17 2016-05-18 国民技术股份有限公司 可自校准内部晶振的芯片、晶振校准测试***及校准方法
CN103280241B (zh) * 2013-04-22 2018-05-01 北京大学深圳研究生院 存储器的测试电路及方法
CN103235254B (zh) * 2013-04-25 2016-03-02 杭州和利时自动化有限公司 一种可编程逻辑器件的检测方法和检测***
CN105807134A (zh) * 2014-12-31 2016-07-27 无锡华润矽科微电子有限公司 频率测试仪及频率测试***
CN104836576B (zh) * 2015-04-30 2018-11-02 华南理工大学 一种改进高频畸变波形相位检测的锁相环
CN107703437B (zh) * 2017-09-14 2019-08-13 西安交通大学 一种基于半频静电激振的高频体模态谐振器测试方法
US10719568B2 (en) * 2017-11-28 2020-07-21 International Business Machines Corporation Fixing embedded richtext links in copied related assets
CN108614206B (zh) * 2018-04-03 2020-08-04 上海华力微电子有限公司 一种芯片测试装置、测试方法及测试板
US11102596B2 (en) * 2019-11-19 2021-08-24 Roku, Inc. In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT)
KR102278648B1 (ko) * 2020-02-13 2021-07-16 포스필 주식회사 피시험 디바이스를 테스트하기 위한 방법 및 장치
CN112965910B (zh) * 2021-03-19 2024-06-21 携程旅游信息技术（上海）有限公司 自动化回归测试方法、装置、电子设备、存储介质
USD1023769S1 (en) 2021-07-01 2024-04-23 Diageo North America, Inc. Surface ornamentation for a bottle

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164947A (en) * 1979-05-29 1980-12-23 Fujitsu Ltd Test system for logic circuit
US4958243A (en) * 1988-09-15 1990-09-18 International Business Machines Corporation Phase discrimination and data separation method and apparatus
US5057771A (en) * 1990-06-18 1991-10-15 Tetronix, Inc. Phase-locked timebase for electro-optic sampling
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
EP0717491B1 (en) * 1994-12-13 2003-02-26 Hughes Electronics Corporation High precision, low phase noise synthesizer with vector modulator
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
JP3698657B2 (ja) * 2001-06-12 2005-09-21 シャープ株式会社 ゲーティッドクロック生成回路及び回路修正方法
JP2003023353A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2003098233A (ja) * 2001-09-27 2003-04-03 Sony Corp 動作時間測定回路
JP4048903B2 (ja) * 2001-11-28 2008-02-20 ヤマハ株式会社 テスト回路
JP3850856B2 (ja) * 2002-05-17 2006-11-29 富士通株式会社 Ｐｌｏ装置
JP4002471B2 (ja) * 2002-05-30 2007-10-31 エルピーダメモリ株式会社 試験装置
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
US6794913B1 (en) * 2003-05-29 2004-09-21 Motorola, Inc. Delay locked loop with digital to phase converter compensation

Also Published As

Publication number Publication date
US20070006031A1 (en) 2007-01-04
DE602005023850D1 (de) 2010-11-11
TW200532227A (en) 2005-10-01
JP2005285160A (ja) 2005-10-13
US7549099B2 (en) 2009-06-16
KR20070027539A (ko) 2007-03-09
ATE483169T1 (de) 2010-10-15
WO2005093443A1 (ja) 2005-10-06
CN1934455A (zh) 2007-03-21
EP1742074A1 (en) 2007-01-10
CN1934455B (zh) 2010-05-05
EP2233936A1 (en) 2010-09-29
JP4351941B2 (ja) 2009-10-28
EP1742074B1 (en) 2010-09-29
EP1742074A4 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
TWI353454B (en) Testing device and testing method
US7382146B2 (en) Semiconductor testing apparatus
JP4951534B2 (ja) 試験装置および試験方法
US7459915B2 (en) Electric circuit and test apparatus for outputting a recovered clock input signal
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
JP4907663B2 (ja) デジタル信号においてクロックを再生するストローブ技法
TWI271931B (en) Delay locked loop circuit
US7773667B2 (en) Pseudo asynchronous serializer deserializer (SERDES) testing
TW201140101A (en) Receiving apparatus, test apparatus, receiving method, and test method
JP5235196B2 (ja) 試験装置および試験方法
US8643412B2 (en) Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method
TW200900716A (en) Data reception circuit, test device using said circuit, and timing adjustment circuit of a strobe signal
WO2017087085A1 (en) Self-test for source-synchronous interface
US7532995B1 (en) Interpolator testing circuit
JPWO2007043480A1 (ja) 試験装置、プログラム、及び記録媒体
US8605825B2 (en) Receiving apparatus, test apparatus, receiving method and test method
TW201105990A (en) Reception device, test device, reception method, and test method
TWI328931B (en) Timing generator, testing device, and timing generating method
JPH10164030A (ja) 信号比較評価装置及び誤り検出装置
JP5062260B2 (ja) 位相比較器およびそれを用いたクロック・データ再生回路
JP2003084046A (ja) 試験装置
JP2004144599A (ja) 半導体集積回路