TWI352565B - - Google Patents

Download PDF

Info

Publication number
TWI352565B
TWI352565B TW099135471A TW99135471A TWI352565B TW I352565 B TWI352565 B TW I352565B TW 099135471 A TW099135471 A TW 099135471A TW 99135471 A TW99135471 A TW 99135471A TW I352565 B TWI352565 B TW I352565B
Authority
TW
Taiwan
Prior art keywords
layer
thickness
conductor
power supply
conductor layer
Prior art date
Application number
TW099135471A
Other languages
English (en)
Other versions
TW201106828A (en
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201106828A publication Critical patent/TW201106828A/zh
Application granted granted Critical
Publication of TWI352565B publication Critical patent/TWI352565B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

1352565 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種多層印刷電路板；提議-種關於高頻 α晶片 '特別即使是構裝在3 GHz以上之高頻區域之ic 晶片也不發生錯誤動作或錯誤等而能夠提高電氣特性或可 靠性之多層印刷電路板。 【先前技術】 在構成ic晶片用之封裝之增層（buUd_up)式之多層印刷 電路板，在形成通孔之芯基板之兩面或單面，形成層間絕 緣樹脂，藉由雷射或光餘刻而對於層間導通用之導通孔， 來進行開口，形成層間樹脂絕緣層。在該導通孔内壁和層 間樹脂絕緣層上，藉由電鍍等而形成導體層，經過蝕刻 等，形成圖案，作出導體電路。此外，藉由重複地形成層 間絕緣層和導體層而得到增層多層印刷電路板。配合於需 要藉由在表層’形成錫鉛凸塊、外部端子（pG趟Μ 等）’而成為能夠構裝1C晶片之基板或封裝基板。IC晶片 係藉由進行C4(覆晶）構裝而進行1€晶片和基板間之電氣連 接。 作為增層式夕層印刷電路板之先前技術係有日本特開平 6 260756號公報、日本特開平6_275959號公報等。同時， 在藉由填充樹脂來填充通孔之芯基板Λ，形成接端面 (land)’施行在兩面具有^通孔之層⑽緣層藉由加成 法而施行導體層，藉由連接於接端面而得到形成高密度 化、微細配線之多層印刷電路板。 151604.doc 【發明内容】 [發明所欲解決的課題] 疋隨著1C晶片成為高頻而使得錯誤動作或錯誤之發 生頻率變高。特別是在頻率 x 疋牡須早超過3 GHz時，因此，其程度 在超過5咖時，也完全無法動作。因此，在具備 晶片來作為咖之電腦，何以進行應該發揮功能之 ^、❹圖像之辨識、開關之切換、資料對於外部之傳 達等之要求之功能或動作。 在分別料㈣心以 ' 基板來進行非破壞㈣或分解 時，在1C晶片 '基板本身，不發生短路或開放等之問題， 在構裝頻率小（特別是未滿1 GHZ)之IC晶片之狀態下，並 無發生錯誤動作或錯誤。 本發明人們係為了解決前述課題，因此，正如日本特願 則5號中之所記載的，提議使得芯基板上之導體 T度之厚度更加厚於層間絕緣層上之導體層之厚度。但 是，在前述發明，在企圖製作具有微細之配線圖案之芯基 板時’使得配線圖案間之絕緣間隔變窄，成為絕緣可靠性 變差之印刷電路板。 B成為第1發明之目的係提議一種可以構成高頻區域找 晶片、特別即使是超過3 GHz也不發生錯誤動作或錯誤而 具有高絕緣可靠性之印刷基板或封裝基板之多層印刷電路 板。 在第2發明，作為在高頻之錯誤動作之對策係、本發明人 就使用多層芯基板來成為芯基板而在多層芯基板内設置厚 I5I604.doc 1352565 度變厚之導體層，來進行檢討。 就該多層印刷電路板而言，參考圖35，來進行說明。在 多層印刷電路板10，使用多層芯基板30。在多層芯基板3〇 表面之訊號電路34S、電源電路34P、地線電路34E之上 面，配置：形成導通礼60和導體電路58之層間絕緣層兄以 及形成導通孔160和導體電路158之層間絕緣層15〇。在該 導通孔160和導體電路158之上層，形成銲錫阻劑層7〇，透 過該銲錫阻劑層70之開口部71，而在導通孔16〇和導體電 路158 ’形成凸塊76U、76D。 多層芯基板30上側之電源電路34p係形成為電源用平面 層，下側之地線電路34E係形成為地線用平面層。此外， 在多層芯基板30内部之表面側，形成内層之地線電路i6E 和由電源用通孔36THP開始延出之假接端面UD，在背 面，形成電源電路16P和由地線用通孔36THE開始延出之 假接端面16 D。所謂假接端面係由通孔開#延出之導體電 路，係表不不導通於同—層内之其他配線之配線圖案或者 是呈電氣地連接相同電位之配線圖案（圖36(a)中之ΐ6〇ι)。 上側之地線電路16E係形成為地線用平面層，下側之電源 電路16P係形成為電源用平面層。圖36(A)係顯示_中之 X4-X4橫剖面，圖36(B)係顯示χ5_χ5橫剖面。設置多層芯 基板3〇表背面之連接用通孔36。假接端面16D係設置在^ 連接於地線電路16E、電源電路16p之通孔邗之周圍。在假 接端面之周圍，用以#仅v 確保假接知面和其他配線圖案間之絕 緣（非導體形成部分（非導體形成部分拉拔部35))。此外， I51604.doc 1352565 正如圖36(A)所示，在鄰接之位置位處有相同電位之通孔 之狀態下，也有形成在這些通孔周邊之總刮地形成之假接 端面16DI之狀態發生。 得知：在此種構造之多層印刷電路板，藉由使得多層芯 基板30之地線電路16E、16P變厚，而在開關成為〇>1(導通） 後，在發生複數次之1C之電壓下降中，主要改善第3次之 電壓下降。但是，得知：關於第丨次、第2次之電壓下降而 言，並無大幅度地改善。 第2發明係為了解決前述課題而完成的，其目的係提議 一種可以構成高頻區域之IC晶片、特別是即使超過3 GHz 也不發生錯誤動作或錯誤之印刷基板或封裝基板之多層印 刷電路板。特別是改善在開關成為〇N(導通）後之所發生之 電壓下降中之第1次和第2次之電壓下降。 [用以解決課題的手段] [第1發明] 本發明人們係朝向前述目的之實現而全心地進行研究， 結果’想到至以下所示之内容成為要旨構造之第1發明。 也就是說，第1發明係一種多層印刷電路板，在芯基板上 形成層間絕緣層和導體層而透過導通孔來進行電氣連接， 其特徵在於：芯基板之電源用或地線用導體層之厚度和之 至少一種係更加厚於層間絕緣層上之導體層之厚度。 也就是說，以芯基板作為多層芯基板，並非僅使得芯基 板表背面之導體層之厚度變厚，即使得各個導體層之厚度 和變厚。在多層芯基板之狀態下，分別足夠於芯基板之表 151604.doc 1352565 背面之導體層和内層之導體層之厚度係成為有助在對於IC 之電源供應或其穩定化之厚度。在該狀態下，表背面之導 體層和内層之導體層係有電氣之連接，並且，適用在玲 持以上之電氣連接時。也就是說，可以藉由進行多層 化’使得多層芯基板之各個導體層之厚度和變厚，使用芯 之導體層，來作為電源用導體層，而提高電源對於ic^ 之供應能力。此外，可以藉由使用忠之導體層，來作為地 線層，而減低對於IC晶片之訊號及重疊於電源之雜訊，或 者是在ic穩定地供應電源。因此，在該多層印刷基板上構 裝⑴晶片時’可以減低IC晶片〜基板〜電源為止之迴路電 ^ 匕初期動作之電源不足變小，所以’不容易引起 電源不足’結果’即使是藉此而構裝高頻區域之1C晶片， 也不引起初期啟動之錯誤動作或錯誤等。 訊，因此，不引起錯誤動作或錯誤。 咸低雜 此外’可以藉由成為多層芯基板，而在仍然確保多層芯 基板之導體層之厚度和之狀態下，使得多層芯基板之各個 導體層之厚度變薄。也就是說，可以藉此，而即使是形成 ，、田之配線圖案’也能夠確實地確保配線圖案間之絕緣間 ’因此’也能夠提供高絕緣可靠性之印刷電路板。 /、他政果係可以藉由使得芯基板之電源用或地線用 之=層之厚度變厚而增加芯基板之強度，即使是藉此而 使仔心基板本身變薄’也能夠藉由基板本身，來緩和彎曲 或發生之應力。 此卜也在經過Ic晶片〜基板〜電容器或電源層〜電源而 151604.doc 1352565 該狀態下之所謂絲板係指使用：麵環氧樹脂等含浸 在芯材之樹脂基板'陶瓷基板、金屬基板、複合著樹脂、 陶竞和金屬所使用之複合芯基板、在這些基板之内層設置 導體層之基板、形成3層以上之多層化之導體層之多層芯 基板等。 為了使得多層芯基板之電源用導體層之厚度和變厚，因 此，可以使用在埋入金屬之基板上藉由電錄、錢鍍等之一 般進行之形成導體層之印刷電路板之方法所形成者。 此外，在本發明，一種多層印刷電路板係在芯基板上形 成層間絕緣層和導體層而透過導通孔來進行電氣連接之多 層印刷電路板，其特徵在於：在多層芯基板之地線用導體 層之厚度和成為α3、層間絕緣層上之導體層之厚度成為α2 時，《3和《2係α2<α3$40α2。可以藉由成為該範圍而減低 重疊在對於1C晶片之訊號電源之雜訊。此外，能夠穩定地 進行對於ic之電源供應。此外，在成為丨2α1<α3$4〇α2之 範圍時’增加其效果。 此外，藉由相同厚度之材料所形成，因此，如果是層積 之多層印刷電路板的話，則定義具有電源層來作為印刷基 板之導體層之層或基板，來成為芯基板。 此外’多層芯基板係在内層具有相對厚之導體層，在表 層具有相對薄之導體層，内層之導體層係主要適合於電源 層用之導體層或地線用之導體層（所謂相對厚、相對薄係 比較於全部導體層之厚度而具有該傾向之狀態，在該狀賤 下’顯示内層係指在比較於其他導體層時而變得相對厚， 151604.doc -11 - 表層係指其相反°)。但是，可以使用表層之導體層，來 作為電源用或者是地線用之導體層，並且，也可以使用一 面’來作為電源用之導體層，使用其他面，來作為地線用 之導體層。 也就疋說，可以藉由在内層側，配置厚導體層，而即使 疋任思地改憂其厚度，也形成樹脂層，來覆蓋其内層之導 體層’因A，得到作為芯之平坦性。所以，在層間絕緣層 之？體層’並無產生起伏。即使是在多層芯基板之表層配 置薄導體層，也能夠以足夠於内層導體層之厚度，來確保 充分之導體層之厚度而作為芯之導體層。可以藉由使用這 些來作為電源層用之導體層或地線用之導體層，而改善多 層印刷電路板之電氣特性。 最好是在成為多層芯基板時，内層之導體層係使得導體 層之厚度相對地變厚，並且，使用作為電源層，表層之導 體層係形成夾住内層之導體層’並且’也有使用作為訊號 線之狀態發生。可以藉由該構造而達到前述之電源強化。 此外，可以藉由在芯基板内，配置導體層和導體層間之 訊號線而形成微型帶構造，因此，能夠降低電感，得到阻 抗之整合。因此，可以使得電氣特性也進行穩定化。此 外，成為表層之導體層相對地變薄之更加理想之構造。芯 基板係可以使得通孔間距成為6〇〇 μηι以下。 最好是多層芯基板係適合在呈電氣隔絕之金屬板之兩 面，介在樹脂層，内層之導體層係還在該内層之導體層之 外側，介在樹脂層，形成表面之導體層所構成。可以藉由 151604.doc 12 1352565 在中央g己置呈電氣隔絕之金屬板，而確保充分之機械 強度此外’藉由在金屬板之兩面’介在樹脂層，使得内 層之導體;t胃在§亥内層之導體層之外側，介在樹脂層， 形成表面之導體層，而在金屬板之兩面，具有對稱性，在 熱循環等’防止彎曲、起伏之發生。 多層芯基板係可以在36合I或42合金等之低熱膨張係數 之金屬板之兩面，介在絕緣層，使得内層之導體層，還在
該内層之導體層之外側，介在絕緣層，形成表面之導體 層。可以藉由在中央部，配置呈電氣隔絕之金屬板，而使 付多層印刷電路板之X-Y方向之熱膨脹係數，來接近冗之 熱膨脹係數’提高在IC和多層印刷電路板之連接部之樹脂 層之局部加熱循環性。此外，可以藉由在金屬板之兩面， 介在絕緣層’還使得内層之導體層，在該内層之導體層之 外側，介在絕緣層’形成表面之導體層，而在金屬板之兩 面’具有對稱性’在加熱循環等，防止^、起伏之發 生。 顯示時間 晶片之電 圖10係在縱軸，顯示IC晶片之電壓，在橫軸， 經過。圖ίο係以不具備構裝1 GHz以上之高頻ic
來作為模型。線A係顯 ’線B係顯示3 GHz之1C 源供應用之電容器之印刷電路板 示1 GHz之1C晶片之電壓經時變化 晶片之電壓經時變化。在該圖，顯示在開關成為〇n(導通） 後而在發生複數次之電壓下降内之第3次之電壓下降。該 經時變化係在開始啟⑽晶片時，瞬間需要大量之電源。 在該供應變得不足時，下降電壓（χ點、X,點）。然後，供 151604.doc 13 應之電源係逐漸地變得充足，因此，消除電壓之下降。但 是，在電塵下降時，容易引起IC晶片之錯誤動作或錯誤。— =就是說，成為由於電源之供應不足所造成之…晶片之功 把無法充分地發揮功能及啟動而引起之意外H原不足 (電壓下降)係隨著IC晶片之頻率增加而變大。因此，為了 肖除电壓之下降’所以，花費時間，進行要求之功能啟 動，結果，產生時滞。 ，為了補充前述之電源不足(電壓下降)，因此，可以藉由 連接於外部之電容器，釋出該電容器内之所儲存之電源， 而使得電源不足或電壓下降變小。
/在圖11，以具傷電容器之印刷基板，來作為模型。線C :系構裝小電容之電容器而顯示1 GHz之IC晶片之電麼經時 =化在比起並無構裝電容器之線A時，㈣下降之程度 變J —此外，線〇係比起在線c所進行者還構裝更大電容 之電今益而相同於線c來顯示經時變化。此外，即使是比 較於線C’也使得電屡下降之程度變小。可以藉此而使得 要求之IC晶片也進行功能及啟動。但是，正如圖⑺所示， 使付1C晶片成為p古+ * 曰 為更同之向頻區域，需要更多之電容器容 S，因此I ’ 必$音兮Λ·今+ —> 、。又疋電谷态所構裝之區域，所以，不容易 確保電壓’無法提高動作及功能，並且，即使是所謂高密 度化之方面，也變得困難。 將在使付夕層芯基板之電源用導體層之厚度和成為d、 -門”邑’彖層上之導體層之厚度成為α2而改變時之電 壓下降之狀態’顯示在圖12中之圖形。在圖^，線Μ 151604.doc -14- 1352565 構裝小電容之電容器而以！ GHziIC晶片來顯示α1=α2之電 壓之經時變化。此外，線F係構裝小電容之電容器而以\ GHz之ic晶片來顯示α1 = 15α2之電壓之經時變化，線e係 構裝小電容之電容器而以i GHZ2IC晶片來顯示αΐ=2〇α2 之電壓之經時變化。隨著芯之導體層之厚度和變厚而減小 電源之不足或電壓之下降。因此’可以說是所謂1(：晶片之 功旎、動作之意外之發生變少。藉由使得芯基板之電源用 導體層之厚度和變厚而增加導體層之體積。在增加體積 時，減低導體之電阻，因此，並無對於傳達之電源之電 壓、電流之損失。因此，在IC晶片〜電源間之傳達損失變 $，進行電源之供應，因此，並無引起錯誤動作或錯誤 寺。在該狀態下，特別是藉著由於電源用導體層之厚度和 斤這成之要因變大，使得芯基板之電源用導體層之厚度和 更加厚於層間絕緣層上之導體層之厚度，而㈣其效果。 此外，即使是在芯基板内而内藏電容器或介電質層、電 阻等之電子零件之基板’也顯著地顯示其效果。可以藉由 行二藏而縮短1C晶片和電容器或介電質層間之距離。因 此j可以減低迴路電感。能夠使得電源不足或電壓下降變 小:例如即使是在内藏電容器或介電質層之芯基板，也可 :稭由使得芯基板之導體層及電源層之導體層之厚度更加 曰j三間，..邑緣層上之導體層厚度，而減少主要電源和内藏 处電合态或介電質層之電源間之兩者之導體電阻，因此， :夠減低傳達之損失’來更加發揮内藏電容器之基板之 果0 151604.doc -15- 1352565 心基板之材料係成為樹脂基板而進行檢證，伯β ^ ° 彳-疋，得知 即使是陶瓷、金屬芯基板也達到同樣之效果 人不。此外，導體 層之材質係也藉著由銅所構成之金屬而進杆 1』 但疋，無法 確認所謂即使是其他金屬也抵銷效果來增加錯誤動作或_ 誤之發生，因此，認為在芯基板之材料不同或者是形2導 體層之材質不同，並無其效果之影響。更加希望的是芯2 板之導體層和層間絕緣層之導體層係藉由相同金屬而形 成。電氣特性、熱膨脹係數等之特性或物性並無改變，因 此，達到本案之效果。 [第I發明之效果] 可以藉由第I發明而減低IC晶片〜基板〜電源之導體之電 阻，減低傳達之損失。因此’傳達之訊號或電源係發揮要 求之能力。所以’為了使得1c晶片之功能、動作等係正常 地進行動作’因此’並無發生錯誤動作或錯誤。能夠減低 IC晶片〜基板〜地線之導體之電阻，可以減輕在訊號線、電 源線之雜訊之重疊，防止錯誤動作或錯誤。 此外’也得知：藉由第i發明而使得發生於冗晶片之初 期啟動時之電源不足（電壓下降）之程度變小；得知即使是 構裝高頻區域UC晶片、特別是3 GHz以上之Ic晶片，也 可^毫無問題地進行啟動。因此，也可以提高電氣特性或 電氣連接性。 接者，可以藉由使得以基板成為多層化使得導體層之 厚度和變厚，而成為也具有良好 <、、·邑緣可罪性之印刷電路 板。 151604.doc -16- 1352565 此外，可以比起習知之印刷電路板，來使得在印刷基板 之電路内之電阻變得更加小。因此，即使是附加偏壓，進 行在高溫高濕度下之所進行之可靠性試驗（高溫高濕度偏 壓試驗），也使得破壞之時間變長’所以，也可以提高可 靠性。 此外，由於使得電源用導體層之電阻變低，因此，即使 是流動多量之電氣，也抑制發熱。也相同於地線層。即使
疋在該方面，也不容易發生錯誤動作，使得lc構裝後之印 刷電路板之可靠性變高。 [第2發明] 的之實現而全心 作為第2發明係本發明人們朝向前述
地進打研究’!吉果，想到至以下所示之内容成為要旨構造 之第1發明。也就是說，第2發明係以在具備連接表面和背 面之複數個通孔並且具有纟面和背面之導體層&内層之導 體層之3層以上之多層芯基板上形成層間絕緣層和導體層 而透過導通孔來進行電氣連接之多層印刷電路板，其特徵 在於.岫述複數個通孔係由呈電氣地連接於ic晶片之電源 電路或地線電路或者是訊號電路之許多電源用通孔和許多 地線用通孔及a午多㉛號用通孔所構&，前述電源用通孔係 在貫通多層芯基板内層之地線用導體層之際，使得許多電 源用通孔内之至少1€正下方或7〇%以上之電源用通孔，在 地線用V體層’不具有由電源用通孔開始延出之導體電路 及/或前述地線料孔係在貫通多層3基板内層之電源用 v體層之際，使得許多地線用通孔内之至少ic正下方或 I51604.doc 17 70%以上之地線用通孔’在電源用導體層不具有由地線 用通孔開始延出之導體電路，來作為技術特徵。 但是’並不需要使得IC正下方之全部通孔成為前述特徵 之通孔，可以在—部分之通孔，適用本發明。 也就是說’―種印刷電路板係以在具備連接表面和背面 之複數個通孔亚且具有表面和背面之導體層及内層之導體 層之3層以上之多層芯基板上形成層間絕緣層和導體層而 透過V通孔來進彳τ電氣連接之多層印刷電路板，其特徵在 於：前述複數個通孔係由呈電氣地連接於ic晶片之電源電 路或地線f路或者是訊號t路之許乡電源㈣孔和許多地 =用通孔及許多訊號用通孔所構成，前述電源用通孔係在 貫通多層芯基板内層之地線用導體層之際，使得許多電源 用通孔内找正下方之—部分之電源用通孔，在地線用導 體層，不具有由電源用通孔開始延出之導體電路，前述地 線用通孔係在貫通多層芯基板内層之電源用導體層之際， 使得許多地線料孔内之1(：正下方之—部分之地線用通 孔’在電㈣導體層’不具有由地線用通孔開始延出之導 體電路，來作為技術特徵。 此外’以在地線科體層之不具有由電源用通孔開始延 出之導體電路之電源用通孔和在電源用導體層之不具有由 地線用通孔開始延出之導體電路之地線用通孔係呈格子狀 或千鳥狀地進行配置，來作騎徵。在該狀態下，電源用 通孔和地線用通孔係交互地進行位處。 以下，將在地線科體層之不具有由電㈣通孔開始延 151604.doc -18- 出之導體電路之電源用通孔，稱為不具有假接端面之電源 用通孔’將在電源用導體層之不具有由地線用通孔開始延 出之導體電路之地線用通孔，稱為不具有假接端面之地線 用通孔，僅稱為不具有假接端面之通孔。 此外，以多層芯基板之電源用導體層之厚度和αΐ相對於 、邑緣層上之導體層之厚度α2而成為α2<α1 $ 40α2，來 作為技術特徵。
此外，以多層芯基板之地線用導體層之厚度和α3相對於 邑緣層上之導體層之厚度α2而成為α3<α1$40α2，來 作為技術特徵。 [第2發明之效果] 。在第2發明，在電源用或/及地線用通孔中之1C正下方或 、上之通孔係在多層芯基板之内層不具有假接端面。 作2第2發明之第1效果係使得通孔間隔成為窄間距，因 此’能夠進行微細化。可以藉此而進行印刷電路板之小型
一：、’、苐2效果係此夠使得電源用通孔和地線用通孔間之 間隔良传狹窄，因此，可以減少相互電感。所以，由於1C 初期動作之第i次和第2次之電源下降所造成之電源不足變 小。不容易引起電源不足，即使是藉此而構裝高頻區域之 IC晶片’也不容易引起初期啟動之錯誤動作或錯誤等。 _作為第3效果係使得找以體來供應電源之配線長度 广因此’不容易引起IC之電壓下降。相對於此，在具 端面之多層印刷電路板’使得在1C電晶體來供應電 151604.doc •19- 1352565 源之配線長度變長。為何如此，由於電氣係容易流動在導 體之表面，因此，在具有假接端面之狀態下之配線長度係 在通孔之配線長度加入假接端面之表面之配線長度之緣 故。 即使不具有假接端面之通孔成為1(：正下方之一部分，也 得到同樣之效果。為何如此，由於電氣係優先地流動在電 阻小之配線，因此，即使不具有假接端面之通孔成為一部 为，也可以經由不具有假接端面之通孔，在IC電晶體來供 應電源之緣故。但是，不具有假接端面之電源用通孔和地 線用通孔係最好是分別對於全電源用通孔、全地線用通孔 而個別成為30%以上、更加理想是5〇%以上。在不具有假 接端面之通孔數目變少日夺’在此種通孔集中電氣，因此， 本發明之效果變小。 此外，$具有假接端面之電源用通孔和不具有假接端面 之地線用通孔係最好是呈格子狀或千鳥狀地進行配置。在 該狀態下，更加理想是交互地進行配置。為何如此，由於 相互電感減少，因此’在短時間，進行對於ic電晶體之電 源供應之緣故。 多層芯之内層之電源層或地線 兩導體層之導體電阻變小，結 作為第4效果係可以使得 層之導體面積變多，因此， 果，順暢地進行對於IC電晶體之電源供應。為何如此，由 於沒有假接端面，因此’可以更加接近通孔而形成電源層 或地線層之緣故（參考圖37)。在比較圖”中之通孔之㈣ 邊和w周邊時，在Wii無假接端面，目此，可以接近於通 151604.doc 孔而形成導體厗，# φ , . -7 m Α 體 …。果’比起V周邊，還形成更多之導 層。 :以上之結果而得知：即使是同時進行開關如果也藉 2發明之多層印刷電路板的話，則IC電晶體不容易成為 、不足不谷易發生錯誤動作。 卜取好疋使得多層芯基板之表面和背面之導體層及 2之導體層間之厚度變厚、特別是内層之導體層之厚度 變厚。 作為《亥效果係、可以藉由使得導體層變厚而增加導體本身 體，可以藉由增加其體積而減低在導體之電阻。因 此’稭由使用導體層來作為電源層而提高電源對於1C晶片 之供應能力。此外，可以藉由使用導體層來作為地線層而 減低重疊在對於1c晶片之訊號及電源之雜訊。因此，可以 在該印刷電路板構裝IC晶片時，減低IC晶片〜基板〜電源為 止之電感，能夠主要改善初期動作之第3次電壓下降。此 外，正如圖34所示，電位相反之通孔和導體層呈對向之部 分之面積（對向面積）和距離增大，同時，兩者呈接近，因 此i更加減低第i次和第2次之電塵下降。通孔係不具有假 接而面g此，例如不具有假接端面之電源用通孔和相反 電位之地線層間之距離呈接近。此外，地線層變厚，因 此’使得電源用通孔和地線層呈對向之距離變長。所以， 比起成為不具有假接端面之多層印刷電路板，還可以更加 改善電麼之下降。作為圖34所示之X距離係、最好是^
Mm。在成為Μ㈣以下時，降低絕緣可靠性。另-方面， 151604.doc 1352565 在超過150 μπι時，使得改善電壓下降之效果變小。 像這樣’在通孔貫通多層芯基板之具有其他電位之内層 Ν· ’在1C正下方或7〇%以上之通孔，不設置假接端面，可 以藉由使得導體層變厚，而改善發生於初期動作時之主要 之電壓下降（由第1次開始至第3次之電壓下降）。因此，即 使是在該印刷電路板構裝高頻之IC晶片’也不引起初期啟 動之錯誤動作或錯誤等。 不具有假接端面之通孔係即使是在1C正下方，成為一部 分’也得到相同之效果。 在内層亚無設置假接端面之多層芯構造係特別使得内層 之導體厚度更加厚於多層芯基板之表背面之導體厚度，有 效於確保芯之導體層之厚度和(α1)之狀態。其理由係由於 在表背面之導體層，必須有用以得到呈電氣地連接在形成 ^其上面之增層之層間之電氣連接之通孔接端面。如果表 背面之導體層之厚度變厚時，為了確保通孔接端面和其他 通孔接端面或其他導體電路間之絕緣可純，因此，必項 使得這些之間之絕㈣隔變寬，結果，無法進行通孔間隔 之窄間距化之緣故。此外’在使得多層芯基板之表背面之 導體厚度變厚時’在形以其上面之層間絕緣層產生起 伏’因此，無法進行阻抗整合。 刀別足夠於多層芯基板之表層之導體層和内層之導體層 之厚度係成為芯之導體層之厚度。在該狀態下，表層之^ 體層和内層之導體層係有電氣之連接，並且，❹曰在2個 部位以上之電氣連料。此外，如果是料、接端面程度 】51604.doc •22· '1352565 之面積的話，則該面積之導體層之厚度係並非足夠之厚 度。所謂導體層係最好是電源層或地線層。 在該狀態下，可以是由3層（表層+内層）所構成之多層芯 基板。可以是3層以上之多層芯基板，可以配合於需要， 而使用在多層芯.基板之内層埋入及形成電容器或介電質 層、電阻等之零件之電子零件收納多層芯基板。 此外，最好是在使得多層芯基板之内層之導體層變厚 時，在IC晶片之正下方，配置該導體層。可以藉由配置在 ic晶片之正下方而使得IC晶片和電源層間之距離成為最 紐，因此，能夠更加減低電感。所以，成為更佳效率之電 源供應，特別是消除第3次之電壓下降。在此時，也最好 疋相對於多層芯基板之導體層之厚度和成為αΐ、層間絕緣 層上之導體層之厚度成為α2而成為α2<α1$40α2。 使得多層芯基板之内層之導體層之厚度更加厚於層間絕 緣層上之導體層。可以藉此而即使是在多層芯基板之表面 配置薄導體層’也利用足夠於内層變厚之導體層，確保充 分之厚度，來作為芯之導體層。也就是說，即使是供應大 夺里之電源’也能夠毫無問題地進行啟動，因此，不引起 錯誤動作或動作不良。在此時’也最好是相對於多層芯基 板之導體層之厚度和成為αΐ、層間絕緣層上之導體層之厚 度成為α2而成為α2<α1 $ 40α2。 圖28係顯示由電源成為ON(導通）之瞬間開始之IC電壓之 寺門笑化。在縱轴，顯示IC之電壓’在橫軸’顯示時間經 過。圖28係以構裝1 GHz以上之高頻1C晶片並且不具備電 151604.doc •23· 1352565 源用電容器之印刷電路板，來作為模型。線B係顯示對於i GHz之1C晶片之電壓經時變化，線A係顯示對於3 GHz々 晶片之電壓經時變化。該經時變化係在開始啟動ic晶片 時，瞬間需要大量之電源。在該供應變得不足時，下降電 壓（X點、X’點：第1次之電壓下降）。然.後，重複地進行一 旦在電壓上升後、還下降（第2次之電壓下降）並且在上升 後、下降（第3次之電壓下降）以後之變小之振幅，同時，電 壓逐漸地上升。但是，在電壓下降時’容易引起IC晶片之 錯誤動作或錯誤。也就是說，成為由於電源之供應不足所 造成之1C晶片之功能無法充分地發揮功能及啟動而引起之 意外。該電源不足（電壓下降）係隨著IC晶片之頻率增加而 變大》因此’為了消除電壓之下降’所以，花費時間，進 行要求之功能、啟動’結果’產生時滯。 圖29係顯示在習知構造之印刷電路板及本發明之印刷電 路板構裝高頻之…晶片時之冗電壓之時間變化。此外，π 之電壓測定係無法直接地進行測^，因此，在印刷電路 板，形成能夠測定之測定電路。八之多層芯（習知構造）係 成為4層，全部之通孔具有假接端面，並且，電源用之各 層之導體厚度^全部相同而成為15 μηι(芯基板之電源層係 2層、層間絕緣層上之導體厚度係3〇，)。Β之多層芯係相 5而成為4層，但是，在表層具有15 μηι之電源用導體 層，在内層具有3〇 μιη之電源用導體層，ic正下方之電源 用通孔係在多層芯之内層之地線層’不具有由電源用通孔 開始延出之導體電路’ IC正下方之地線用通孔係在多層思 I5I604.doc •24- 丄352565 之内層之電源層’不具有由地線用通孔開始延出之導體恭 =C係在6之多層芯，使得内層之導體厚度成為75 μπι。 夕層心之導體層係交互地配置電源層和接地層。A、Β、。 係白'在刖述多層芯呈交互地增層著層間絕緣層和導體層之 多層印刷電路板。由圖29而得知：藉由成為本發明之不具 有由通孔開始延出之導體電路之多層芯構造而改善第1次 和第2次之電屋下降。因此，可以說是使得IC晶片之功能
和動作之意外之發生變少。此外，得知藉由使得内層之導 體厚度變厚而還更加改善第i次和第2次之電壓下降。在内 層電路之厚度成為40〜15〇叫之狀態下，也成為相同於乃 μιη之同樣結果。 ' 此外，在多層芯基板’即使是在多層芯基板之全部層之 電源層之導體層之厚度更加厚於層間絕緣層上之導體：之 厚度時’即使疋在多層芯基板之全部層之電源層之導體層 之厚度相同於層間絕緣層上之導體層之厚度或者是這個二 下之時，也在使得足夠於全部層之導體厚度之厚度總和更 加厚於層間絕緣層上之導體層之厚度時，達到其效果。 【實施方式】 A.第1貫施例 (第1實施例-1) -1之多層印刷電路 參考圖1〜圖9而就本發明之第1實施例 板，來進行說明。 首先，就第1實施例-1之多層印刷電路板1〇之構造而 言，參考圖8、圖9而進行說明。_係顯示該多層印刷電 151604.doc •25- 1352565 面圖，圖9係顯示在圖8所示之多層印刷電路板 _ 、Ca曰片90而載置至標點器板94之狀態。正如圖8所 :，在多層印刷電路板10，使用多層芯基板3〇。在刚 土㈣之表面側，形成導體電_、導體層34p，在背 X形成導體電路34、導體層34E。上層之導體層34p係形 成為笔源用平面層，下側之導體層34E係形成為地線用平 面層。此外，在多層怒基板3〇内部之表面側，形成内層之 導體電路16、導體層16E，在背面，形成導體電路16、曰導 體層16P。上層之導體層16£係形成為地線用平面層，下側 之導體層16P係形成為電源用平面層。和電源用平面層間 之連接係藉由通孔或導通孔而進行。平面層係可以是僅單 邊之單層，也可以配置成為2層以上。最好是藉由2層〜4層 所形成。在5層以上，無法確認電氣特性之提升，因此， 即使是成為這個以上之多層’也使得其效果成為相同於4 層之同樣程度。在内層成為5層以上時，芯基板之厚度變 f，因此，相反地，也有電氣特性惡化之狀態發生。特別 是由於藉由2層所形成者係在所謂多層芯基板之剛性整合 之方面，使得基板之延伸率呈一致，因此，不容易出二 曲之緣故。在多層芯基板3〇之中央’收納呈電氣隔絕之金 屬板12。（該金屬板12係也發揮作為芯材之功能，但是， 並無進行通孔或導通孔等之電氣連接。主要是提高對於基 板f曲之剛性。）在該金屬板12，透過絕緣樹脂層Μ= 在表面側，形成内層之導體電路16、導體層16e，在背 面，形成導體電路I6、導體層16P，並且’透過絕緣樹脂 151604.doc • 26 · 1352565 層18，而在表面側，形成導體電路34、導體層34p，在背 面，形成導體電路34、導體層34E。多層芯基板30係透過 通孔3 6而得到表面側和背面側間之連接。此外，也得到和 内層間之電氣連接。 在多層芯基板30表面之導體層34P、34E之上，配置形成 導通孔6 0和導體電路5 8之層間樹脂絕緣層5 〇以及形成導通 孔160和導體電路1S8之層間樹脂絕緣層15〇。在該導通孔 160和導體電路158之上層’形成銲錫阻劑層7〇，透過該銲 錫阻劑層70之開口部71，而在導通孔16〇和導體電路158， 形成凸塊76U、76D。 正如圖9中所示，多層印刷電路板1〇之上面側之錫鉛凸 塊76U係連接至1C晶片90之接端面92。此外，還構裝晶片 電容器98。另一方面，下側之外部端子76D係連接至標點 器板94之接端面96。該狀態下之所謂外部端子係指pGA、 BGA、錫船凸塊等。 第1實施例-1之多層印刷電路板之製造製程 A·層間樹脂絕緣層之樹脂薄膜之製作 將雙笨盼A型環氧樹脂（環氧當量455、油化蜆殼環氧公 司製Epikote 1001)29重量份、曱酚酚醛清漆型環氧樹脂（環 氧當量215、大日本油墨化學工業公司製邱仏以⑽n_ 673)39重量份、含三嗪構造之苯酚酚醛清漆樹脂（苯酚性氫 氧基當量120、大曰本油墨化學工業公司製苯酚鹽ka_ 7052)30重量份，攪拌同時加熱熔解於乙基二乙二醇乙酸 鹽20重量份和溶劑油2〇重量份，添加末端環氧化聚丁二烯 151604.doc -27- 1352565 橡>(Nagase化成工業公司製丁印阶心⑶重量 伤矛2苯基4,5-雙（％基甲基）咪。坐粉碎品i5重量份、微粉 碎二氧化矽2.5重量份、矽系消泡劑〇5重量份，調製環氧 樹脂組成物。 在使用滾輥塗敷器而將得到之環氧樹脂組成物塗敷在厚 度38 μηι之PET薄膜上來使得乾燥後之厚度成為5〇叫後， 藉由在80〜120C ’進行10分鐘之乾燥，而製作層間樹脂絕 緣層用樹脂薄膜。 B.樹脂填充材之調製 藉由將雙苯酚F型環氧單體（油化蜆殼公司製、分子量·· 〇 YL983U) 1〇〇重1份、在表面塗敷矽烷偶合劑之平均 粒徑1·6 μηι並且最大粒子之直徑15 μπι以下之si〇2球狀粒 子（Adotec么司製、CRS j 1〇1CE)17〇重量份以及矯平劑 (sann〇puko&司製、Peren〇ru S4)l 5重量份，放置在容 益，進行攪拌及混合，而調製其黏度在23±rc成為 44 49Pa s之树脂填充材。此外，作為硬化劑係使用咪唑 硬化劑（四國化成公司製、2E4MZ-CN)6.5重量份。作為填 充材用樹脂係可以使用其他之環氧樹脂（例如雙苯酚A型、 酌經β漆型專）、聚酿亞胺樹脂、苯紛樹脂等之熱硬化性 樹脂。 C.多層印刷電路板之製造 就圖8所示之多層印刷電路板10之製造方法，參考圖1〜 圖7而進行說明。 (1)<金屬層之形成製程> 151604.doc •28· 1352565 在圖1(A)所不之厚度20〜400 之間之内層金屬層（金屬 板）12，設置貫通表背面之開口 12a(圖1(Β))。在第！實施 例，使用20 μηι之金屬板。作為金屬層之材質係可以使用 配合銅、鎳、辞、鋁、鐵等之金屬者。在此，在使用低熱 膨脹係數之36合金或42合金時，可以使得芯基板之熱膨脹 係數接近於IC之熱膨脹係數，因此，能夠減低熱應力。開 口 12a係藉由穿孔、蝕刻、鑽孔、雷射等而進行穿設。可 以隨著狀態之不同，而在形成開口 12a之金屬層12之整個 面，藉由電解電鍍、無電解電錢、置換電鍵、滅鐘，來被 覆金屬膜13(圖1(C))。此外，金屬板12係可以是單層，也 可以是2層以上之複數層。此外，金屬膜"係最好是在開 口 12a之角部，形成曲面。藉此而並無應力集中之點，不 容易引起在其周邊之破裂等之意外。此外，金屬板12係可 以不内藏於芯基板内。 (2)<内層絕緣層及導體層之形成製程> 為了覆蓋金屬層12之整體而填充開口 12a内，因此，使 用絕緣樹脂。作為形成方法係例如可以藉由厚度3〇〜4〇〇 μηι程度之B台階狀樹脂薄膜，以金屬板12來夾住（圖 1(D))並且還在其外側層積12〜275 μιη之銅箔後，進行 熱壓合及硬化，形成絕緣樹脂層丨4及導體層i 6(圖丨（Ε))。 可以隨著狀態之不同而進行塗敷、塗敷和薄膜壓合之混 合、或者是僅塗敷開口部分，然後，藉由薄膜所形成。 作為材料係最好是使用將聚醯亞胺樹脂、環氧樹脂、苯 酿樹脂、ΒΤ樹脂等之熱硬化性樹脂來含浸於玻纖布、聚醯 151604.doc -29- 1352565 胺不織布等之芯材之膠片。除了這個以外，也可以使用樹 脂。在第1實施例，使用5〇 μπι之膠片。 形成導體層16之方法係可以在金屬落上，藉由電鍍等而 形成。 (3)<内層金屬層之電路形成製程> 可以成為2層以上。可以藉由加成法而形成金屬層。 經過加成法、蝕刻製程等而由内層金屬層16開始，形成 内層導體層16、16Ρ、16Ε(圖1(F))。此時之内層導體層之 厚度係形成為10〜250 μιΏ。但是，可以超過前述範圍。此 外，在第1實施例，内層之電源用導體層之厚度係25 ^⑺厚 度。為了能夠在該電路形成製程來評價芯基板之絕緣可靠 f生因此，作為測5式圊案（芯基板之絕緣電阻評價用圖案） 係形成導體幅寬/導體間之間隔=15〇 μηι/15〇 _之絕緣電 阻測定用之鑛齒狀圖案。此時，可以在呈電氣地連接於仄 電源之電源用通孔貫通内層電路之接地層時，不具有由電 源用通孔開始延出之配線圖案。同樣地，可以在呈電氣地 連接於1C接地之接地用通孔也貫通内層電路之電源層時， 不具有由接地用通孔開始延出之配線圖案。可以藉由成為 此種構造而使得通孔間距變得狭窄。此外，通孔和内層電 路間之間隔成為窄間距，因此，減少相互電感。 (4)<外層絕緣層及導體層之形成製程> 為了覆蓋内層導體層16、16P、16E之整體，並且，填充 其電路間之間隙，因此，使用絕緣樹脂。作為形成方法係 在一直到（3)為止之所形成之途中基板之兩面，例如在以厚 151604.doc -30- 1352565 度30〜200 μιη程度之5台階狀樹脂薄膜、厚度ι〇〜275叫^之 金屬羯之順序而進行層積後，在進行熱壓合之後，進行硬 化，形成芯基板之外層絕緣樹脂層18及芯基板之最外導體 層34«(圖2(B))。可以隨著狀態之不同而進行塗敷、塗敷和 薄膜壓合之〉昆合、或者是僅塗敷開口部分，然後，藉 膜所形成。可以藉由進行加壓而使得表面變得平坦。此 外，可以使用以玻纖布、聚酸胺不織布來作為芯材之B台 階狀膠片。在第i實施例’使用2⑽_厚度之膠片。作為 2成金屬m卜之方法係層積單面銅基板。可以在金屬 箔上，藉由電鍵等而成為2層以上。可以藉由加成法而形 成金屬層。 (5)<通孔之形成製程> 形成貫通基板表背面之開口直徑5〇〜彻㈣之通孔用通 ? 36α(圖2(C))。作為形成方法係藉由鑽孔、雷射、或 雷射和鑽孔之複合而形成（斧 攻（错由田射而進行最外層之絕緣 層之開口，隨著狀態之 ^ J而使用在该雷射之開口，央 作為標靶符號，然後，斧 _ 由鑽孔态而進行開口及貫 i。）。作為形狀係最好是且有 疋，、有直線狀側壁。可以隨著狀 ,%之不同而成為錐形狀。 為了確保通孔之導電性， 口此，最好是在通孔用通孔 3 6α内，形成電鍍膜22， 脂23予r… 在粗化表面後(圖2(D))，將填充樹 月S 3予M填充（圖2(E))。作為埴 為真充樹月0係可以使用進行藉 由電軋絕緣之樹脂材料（例 子等)、金屬叙早… 硬化劑、粒 • ’、 ^之電氣連接之導電性材料（例如含 151604.doc 2金、銅等之金屬粒子、樹脂材料、硬化劑等。）之任何 一種。在填充後，進行假乾燥，藉由研磨而除去附著於基 板表面之電解銅電鍍膜22上之多餘之填充樹脂，在 l5〇C，進行1小時之乾燥及完全硬化。 作為電鍍係可以使用電解電鍍、無電解電锻、面板電錢 (無電解電鍍和電解電鍍)等。作為金屬係藉由含有鋼、 錄、銘、碟等而形成。作為電鍍金屬之厚度係最好是形成 於5〜3 0 μη之間。 /真充於通孔用通孔36α内之填充樹脂23係最好是使用由 树脂材料、硬化劑、粒子等之所構成之絕緣材料。作為粒 子係藉由二氧化石夕、氡化銘等之無機粒子、金、銀、鋼等 之金屬粒子、樹脂粒子等之單獨或複合而進行配合。可以 使用粒錢卜5 _者成為相同粒徑或者是混合複合粒徑 者。作為樹脂材料係可以使用：環氧樹脂（例如雙苯紛型 環氧樹^、盼駿清漆型環氧樹脂等）、苯紛樹脂等之熱硬 化，樹月曰、具有感光性之紫外線硬化樹脂、熱塑性樹脂等 單或此°者。作為硬化劑係可以使用味嗤系硬化劑、 胺系硬化劑等。哈T , ^ ，、了坆個以外，也可以包含硬化穩定劑、 反應穩疋劑、粒子等。可以使用導電性材料。該狀態係由 金屬粒子、樹脂成分、硬化劑等之所構成者成為導電性材 料之導電f生糊膏。可以隨著狀態之不同而使用在錫錯、絕 緣樹脂等之絕緣姑祖+ + a 。 、’材枓之表層形成具有導電性之金屬膜者 等 °又藉由電鍍而填充通孔用通孔36α内。由於導電 f生糊月係成為硬化收縮，因此’在表層形成凹部之緣故。 151604.doc •32· 1352565 (6)<最外層之導體電路之形成製程> 可以藉由在正體，被覆電鍍膜，而在通孔％之正上方， 形成蓋電鍵25(圖3⑷）。然後，經過***法、㈣製程等 而形成外層之導體雷故^A ^ 双r曰—^路34、34p、3处（圖3(b))。藉此而完 成多層芯基板30。此外，太货，者# y丨a 在第1貫她例，多層芯基板表面 之電源用導體層之厚度係15 μιη厚度。 此時，耗並無進行圖示，但是，可以藉由導通孔或盲 通孔、盲導通孔而進行和多層芯基板内層之導體層Μ等之 間之電氣連接。 ⑺對於形成導體電路34之多層芯基板3g，來進行黑化 處理及還原處理，在導體電路34、導體層34p、34E之整個 表面，形成粗化面34β(圖3(C))。 (8)在多層芯基板3〇之導艚雷政非 等體電路非形成部，形成樹脂填 充材40之層（圖4(A))。 ' ⑼藉由帶狀打磨器等之研磨’來對於結束前述處理之 基板之單面，進行研磨，而在導體層34p、ME之外緣邛， 不殘留樹脂填充材40’接著，除去由於前述研磨所造叙 損傷，因此，在導體層34Ρ、34Ε之整個表面（包含通孔之 接端面表面）’藉由拋光等而還進行研磨。即使是就基板 之其他面而言，也同樣地進行此種一連串之研磨。接著， 在10CTC，進行丨小時之加熱處理，在15〇t，進行1小時之 加熱處理而硬化樹脂填充材40(圖4(B))。 此外’可以不進行導體電路間之樹脂填充。該狀態係藉 由層間絕緣層等之樹脂層而進行絕緣層之形成和導體電路 151604.doc -33- 1352565 間之填充。 (10) 在前述多層芯基板30 ’藉由噴霧器而將姓刻液吹附 在基板之兩面，藉由蝕刻等而蝕刻導體電路34、導體層 34P、34E之表面和通孔36之接端面之表面，在導體電路之 整個表面’形成粗化面36β(圖4(C))。 (11) 藉由在多層芯基板3〇之兩面’將層間樹脂絕緣層用 樹脂薄膜50γ載置於基板上，在進行假壓合及裁斷後，並
且’還使用真空層屋裝i ’進行貼附，而形成層間樹脂絕 緣層（圖5(A))。 (12)接著，藉由波長1〇 4叩之⑺2氣體雷射，以束直徑 >職、頂蓋模式、脈衝幅寬3.〇〜7外秒、罩幕之貫通孔 之直徑mo mm、卜3次發射之條件，在層間樹脂絕緣 層，形成直徑80〜1〇〇 μηΐ2導通孔用開口 s〇a(圖。 U3)將基板30浸潰在包含6〇 g/i之過錳酸之8〇t之溶液 分鐘’在包含導通孔用開口 5〇a内壁之層間樹脂絕緣層％
之表面，形成粗化面50α(圖5(c)p粗化面係形成於〇卜5 μηι之間。 (14) 接著，在將結束前述處理之基板％浸潰於中和容液 (Sibuley公司製）後，進行水洗。此外’藉由在粗面化處理 (粗化深度3㈣之該基板之表面賦予鈀觸媒，而在層間樹 月曰絕緣層之表面及導通孔用開口之内壁面，附著觸媒核。’ (15) 接著，在無電解銅電鍍水溶液中，浸潰賦予觸媒之 基板，在整體粗面，形成厚度〇.6〜3G μηι之無電解銅電錢 膜，得到在包含導通孔用開口50a内壁之層間樹月旨絕緣層又 151604.doc -34- 1352565 50之表面形成無電解銅電鍍膜52的基板（圖5(d))。 [無電解銅電鍍液] 硫酸銅·· 0.03 mol/1 EDTA : 0.200 mol/1 HCHO ： 0.18 g/1 NaOH : O.ioo mol/1 α，α’-聯二 啶：100 mg/i 聚乙二醇：0.10 g/1 [電鍍條件] 在34°C之液體溫度40分鐘 (16) 藉由在形成無電解銅電鍍臈52之基板，貼附市面販 買之感光性乾膜，在載置罩幕來進行曝光後，進行顯影處 理，而設置電鍍阻劑54(圖6(A)) ^此外，在該層間絕緣層 上之一部分’為了評價由於多層芯基板之導體厚度所發生 之層間絕緣層之起伏之影響，因此，形成電鍍阻劑，來使 得電鍍形成後之配線圖案（最小線間距、線幅寬形成能力 评價圖案）成為導體幅寬/導體間之間隔=5/5 μιη、7 5/7 5 μΓη 1〇/1〇 μπι、12·5/12.5 、15/15 μιη。電鍍阻劑之厚 度係使用10~30 μιη之間。 (17) 接著，在基板3〇施行電解電鍍，在電鍍阻劑54之非 形成部，形成厚度5〜20 μηι之電解銅電鍍膜56(圖6(B))。 [電解電鍍液] 硫酸 2.24 mol/1 硫酸鋼0.26 mol/1 151604.doc -35· 1352565 添加劑19.5 ml/l (Atoteck-Japan公司製、Kaparashido GL) [電解電鍍條件] 電流密度 lA/dm2 時間 90±5分鐘
溫度 22±2°C (18) 此外’在藉由5%程度之KOH而剝離及除去電錢阻劑 後，藉由硫酸和過氧化氫之混合液，來對於該電鍍阻劑下 之無電解電鍍膜’進行蝕刻處理及溶解除去，成為獨立之 導體電路58及導通孔60(圖6(C))。 (19) 接著’進行相同於前述（12)之同樣處理，在導體電 路58及導通孔60之表面，形成粗化面58α、60α。本實施例 之層間絕緣層上之導體層之厚度係2〇 μιη(圖6(d))。 (20) 藉由重複地進行前述（丨1)〜（丨9)之製程而還形成上層 之導體電路，得到多層電路板（圖7(A))。 (21) 接者’在户層電路基板之兩面，以12〜3〇 μιη之厚度 來塗敷市面販賣之銲錫阻劑組成物7〇，在以7〇。匚、2〇分鐘 之條件以及7CTC、30分鐘之條件而進行乾燥處理後（圖 7(B)) ’將描劃銲錫阻劑開口部之圖案之厚度5 之光 罩，密合在銲錫阻劑層70，以1000 mJ/cm2之紫外線來進 行曝光，以DMTG溶液來進行顯影處理，形成2〇〇 μιη直徑 之開口 71(圖 7(C))。 接著，還分別以在80°C、1小時、在1〇〇。匸、j小時、在 120 C、1小時、在15〇。(：、3小時之條件，個別地進行加熱 151604.doc • 36 - 1352565 處理，硬化鮮錫阻劑層，形成具有開口並且其厚… μηι之辉錫阻劑圖案層。 (22)接著，將形成辉錫 镇-針— 基板，浸潰在無電解 ^鍍液’在開口部71 ’形成厚度之錦電鍵層72。此 ’將該基板浸漬於無電解金電鍍液，在錄電鍍層72上， 开:成厚度0.03 _之金電鍍層74(圖7(D))。除了録金屬以 :，也可以形成錫、貴金屬層（金、銀、絶、白金等）之單
(23)然後，在載置基板之仄晶片之面之銲錫阻劑層7〇之 開口 71 ’印刷含有錫-鉛之錫鉛糊膏，並且，在其他面之 銲錫阻劑層之開口印刷含有錫_録之錫錯糊膏後，藉由在 2〇〇°C進行重熔而形成外部端子，製造具有錫鉛凸塊之多 層印刷電路板（圖8)。 透過錫錯凸塊76U而安裝IC晶片9〇,構裝晶片電容器 98 ^接著，透過外部端子76D而安裝至標點器板94(圖幻。 根據前述第1實施例-丨而製作第！實施例_2〜第【實施例_28 和第1比較例-1〜第丨比較例_3。但是，在各個實施例、比 較例，改變芯基板之導體層厚度、芯基板之導體層之層數 目不具有假接端面之通孔數目、不具有假接端面之區域 以及層間絕緣層上之導體層厚度。在改變内層之導體層厚 度之狀態下，在圖1(E)，改變銅箔之厚度。在改變芯基板 之表背面之導體層厚度之狀態下，改變圖2(B)之銅箔厚度 及圖2(D)、圖3(A)之電鍍厚度。在改變芯基板之導體層之 層數目之狀態下’在圖2(B)之製程後，藉由重複地進行既 151604.doc •37·
二人數之电路形成、電路表面之粗化、膠片和銅箔之層積 :進仃。在改變不具有假接端面之通孔數目或不具有假接 端面之區域之狀態下，在圖1(F)之電路形成(***法)時， 藉由改變用以蝕刻銅箔之蝕刻阻劑形成時之曝光罩幕而進 亍(參考圖19、圖38 ’在圖19，成為無假接端面之例子， 在圖38，成為全部假接端面之例子。）。在改變層間 層上之導體層厚度之狀態下，在圖6( # 度而進行。 又嚯鍍厚 在以下，顯示各個實施例和比較例之芯層數目、 m. m m. ^ 原用 ^ 厚又、層間絕緣層上之導體層厚度、不具有妒 端面之通孔數目及其區域等。 卩又接 (第1實施例-1) 4層芯基板之内層之電源用導體層之厚度：25 μηι 4層芯基板表層之電源用導體層之厚度：15 μηι 芯基板之電源用導體層之厚度和：4〇 μιη 層間絕緣層上之導體層之厚度：2〇μπι (第1實施例-2) 4層芯基板之内層之電源用導體層之厚度：15 μηι 4層芯基板表層之電源用導體層之厚度：9㈣ 芯基板之電源用導體層之厚度和：24μηι 層間絕緣層上之導體層之厚度：2〇μηι (第1實施例-3) 4層芯基板之内層之電源用導體層之厚度：45 _ 4層芯基板表層之電源用導體層之厚度：15 μιη 151604.doc -38· 1352565 怎基板之電源用導體層之厚度和：6〇 μιη 層間絕緣層上之導體層之厚度：2〇 (弟1實施例-4) 4層芯基板之内層之電源用導體層之厚度：6〇 μιη 4層芯基板表層之電源用導體層之厚度：1 5 μιη 芯基板之電源用導體層之厚度和：75 μΓη 層間絕緣層上之導體層之厚度：20 μιη (第1實施例-5 ) 14層怎基板之各個内層之電源用導體層之厚度：1〇〇 μιη 14層芯基板表層之電源用導體層之厚度：15 μΓη 这基板之電源用導體層之厚度和：615 μιη 層間絕緣層上之導體層之厚度：2〇 μπι (第1實施例-6) 18層芯基板之各個内層之電_導體層之厚度·· ι〇〇μιη 18層芯基板表層之電源用導體層之厚度：ΐ5叫 怎基板之電源用導體層之厚度和：815μηι 層間絕緣層上之導體層之厚度：2〇 (弟1實施例-7 ) 4層芯基板之内層之電源用導體層之厚度：ΐ5μιη 4層芯基板表層之電源用導體層之厚度：45 芯基板之電源用導體層之厚度和：6〇μιη 層間絕緣層上之導體層之厚度：2〇 μιη (第1實施例-8) 4層芯基板之内層之電源用導體層之厚度：ΐ5μιη 151604.doc -39- 4層芯基板表層之電源用導體層之厚度：6〇μπι 芯基板之電源用導體層之厚度和：75 μιη 層間絕緣層上之導體層之厚度：2〇 pm (第1實施例-9) 4層芯基板之内層之電源用導體層之厚度：π, 4層芯基板表層之電源用導體層之厚度：ΐ5 μπι 芯基板之電源用導體層之厚度和：μιη 層間絕緣層上之導體層之厚度：2〇 pm (第1實施例-10) 4層芯基板之内層之電源用導體層之厚度：15〇_ 4層芯基板表層之電源用導體層之厚度：ΐ5 μιη 芯基板之電源用導體層之厚度和：〖65 pm 層間絕緣層上之導體層之厚度：2〇 pm 此外，在前述（4)之<外層絕緣層及導體層之形成>製 程，使用300 μηι厚度之膠片。 (第1實施例-11) 4層芯基板之内層之電源用導體層之厚度：175 _ 4層忠基板表層之電源用導體層之厚度：15叫 芯基板之電源用導體層之厚度和：丨9〇 pm 層間絕緣層上之導體層之厚度：2〇 此外，在刚述（4)之 <外層絕緣層及導體層之形成 > 製 程’使用300 μηι厚度之膠片。 (第1實施例-12) m板之㈣之電源用導體層之厚度：2〇〇哗 151604.doc -40· 丄」32565 4層芯基板表層之電源用導體層之厚度：15 μιη 怒基板之電源用導體層之厚度和：215㈣ 層間絕緣層上之導體層之厚度：2〇叩 此外，在前述（4)之<外層絕緣層及導體層之形成>製 程，使用300 μηι厚度之膠片。 (第1實施例-13) 在第1實施例-3，使得電源用通孔和接地用通孔之—部 分，成為在前述（3)之<内層金屬層之電路形成製程>中之 所顯不之不具有假接端面之通孔。該區域係1C正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為5〇0/〇。 (第1實施例-14) 在第1貫施例-3，使得ic正下方部之全電源用通孔和全 接地用通孔’成為在前述（3)之< 内層金屬層之電路形成製 程>中之所顯示之不具有假接端面之通孔。 (第1實施例-15) 在第1實施例-9，使得電源用通孔和接地用通孔之一部 分’成為在前述（3)之< 内層金屬層之電路形成製程 > 中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50% ’不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-16) 151604.doc 41 1352565 在第9實施例_9，使得…正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之<内層金屬層之電路形成製 程> 中之所顯示之不具有假接端面之通孔。 (第1實施例-17) 在第1實施例-4，使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之<内層金屬層之電路形成製程〉中之 所顯不之不具有假接端面之通孔。該區域係1C正下方部， 不八有假接細面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-1 8) 在第1實施例-4，使得IC正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之<内層金屬層之電路形成製 程> 中之所顯示之不具有假接端面之通孔。 (第1實施例-1 9) 在第1實施例-10，使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之< 内層金屬層之電路形成製程 > 中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50。/。，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-20) 在第1實施例-10，使得1C正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之<内層金屬層之電路形成製 151604.doc -42- 程> 中之所顯示之不具有假接端面之通孔。 (第1實施例_21)
、在第1貫施例_u，使得電源用通孔和接地用通孔之—部 分，成為在前述（3)之<内層金屬層之電路 I 所顯示之不具有假接端面之通孔。該區域係IC=之 不具有假接端面之電源用通孔數目係相對於全電源用通孔
Mbo% ’不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 、 (第1實施例-22) 在第1實施例-η，使得1(：正下方部之全電源用通孔和全 接地用通孔’成為在前述(3)之<内層金屬層之電路形成製 私 > 中之所顯示之不具有假接端面之通孔。 (第1貫施例_23) 在第1實施例-12，使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之<内層金屬層之電路形成製程〉中之 所顯不之不具有假接端面之通孔。該區域係1C正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50 /。，不具有假接端面之接地用通孔數目係相對於 全接地用通扎而成為50%。 (第1實施例-2 4) 在第1實施例-12，使得1C正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之< 内層金屬層之電路形成製 程 > 中之所顯示之不具有假接端面之通孔。 (第1實施例-25) 151604.doc -43- 在第1實施例-7’使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之〈内層金屬層之電路形成製程〉甲之 所顯不之不具有假接端面之通孔。該區域係1C正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50/〇，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50〇/〇。 (第1實施例_26) 在第實施例-7，使得1(：正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)2(内層金屬層之電路形成製 程 > 中之所顯示之不具有假接端面之通孔。 (第1實施例_27) 6層芯基板之各個内層之電源用導體層之厚度： 6層芯基板表層之電源用導體層之厚度：Η 芯基板之電源用導體層之厚度和：80 μιη 層間絕緣層上之導體層之厚度：20 μιη (苐1實施例-2 8) 4層芯基板之内層之電源用導體層之厚度：125 4層芯基板表層之電源用導體層之厚度：丨5 芯基板之電源用導體層之厚度和：140 μπι 層間絕緣層上之導體層之厚度：2〇 μηι (第1實施例-29) 在第1實施例-27，使得電源用通孔和接地用通孔之一部 刀，成為在刖述（3)之〈内層金屬層之電路形成製程〉中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， I51604.doc -44· 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50。/。’不具有假接端面之接地用通孔數目係相對於 全接地用通礼而成為5〇 %。 (苐1實施例·3 0) 在第1實施例-29 ’使得1C正下方部之全電源用通孔和全 接地用通孔’成為在前述（3)之< 内層金屬層之電路形成製 程> 中之所顯示之不具有假接端面之通孔。 (第1比較例-1) 4層芯基板之内層之電源用導體層之厚度：1〇 μηι 4層芯基板表層之電源用導體層之厚度：10 μιη 芯基板之電源用導體層之厚度和：20 μιη 層間絕緣層上之導體層之厚度：20 μπι (第1比較例-2) 18層芯基板之各個内層之電源用導體層之厚度：丨〇〇 1 8層芯基板表層之電源用導體層之厚度：4〇 μηι 芯基板之電源用導體層之厚度和：840 μπι 層間纟巴緣層上之導體層之厚度：2 〇 μηι (第1比較例-3) 22層怒基板之各個内層之電源用導體層之厚度：1 〇〇 μιη 22層芯基板表層之電源用導體層之厚度：Η μιη 芯基板之電源用導體層之厚度和：1015pm 層間絕緣層上之導體層之厚度：2 0 μηι 此外，在第1實施例、第1比較例之多層印刷電路板，並 無關於假接端面之記述者係全部通孔具有假接端面。 151604.doc -45· 1352565 在第1實施例-1〜第1實施例-12、第1實施例_27、28和第t 比較例-1〜第1比較例-3之多層印刷電路板，構裝頻率3 j GHz之1C晶片，供應相同量之電源，測定在啟動時之電壓 之下降量（相當於發生複數次之電壓下降中之第3次之下降 量）。此外，在1C，無法直接地測定IC之電壓，因此，在 印刷電路板上，形成可測定之電路，測定IC之電壓。將此 時之電壓下降量之值，顯示在圖13、圖15。成為在電源電 壓1.0 V時之變動之電壓下降量之值。 此外，在第i實施例-卜第i實施例_12、第i實施例和 第1比較例-1〜第1比較例·3之印刷電路板，進行HAST試驗 (85°C、濕度85%、施加3.3 ν)β此外，被評價圖案係形成 於怒基板之絕緣電阻評價用測試圖案。㈣結果顯示在圖 13。試驗時間係115小時，合格係U5小時後之絕緣電阻值 成為1〇·7Ω以上，在低於這個時，成為不良。 此外I1實施例_3、4、7、8係在印刷電路板之製作 中，進行最小線間、線幅寬形成能力評價㈣以㈣ ==述剛程)之評價。使得該結果成為 而顯不於圖14中。在圖中，。係表示無短路，X係表… 鄰接之配線有短路存在。 ' 目 對於各種α 1 /α2而將雷原下限旦_^τΤΑ 姓里s 下降里和咖丁後之絕緣電阻之 ，.·〇果，顯示在圖„ 之 Μ兔 目15。⑽丁試驗後之結果係記載人 格成為〇、不良成為χ。 戳。 ^ 此外將對於各種α1/α2之雷厭^ 降置來進行圖形化者，顯示在圖17。 土下 在圖13、圖15之結果，如果在雨、.语喷广 如果在毛源電壓1.0 v時而使得 151604.doc -46· li52565 逢動容許範圍成為±_第3次之電麗下降量）的話，則電 麼之舉動變得穩定，不引起1(3晶片之錯誤動作等。也就是 說，在該狀態下，如果電壓下降量成為〇l v以内的咭疋 則不引起由於電塵下降所造成之對於起以片之錯誤動作 等。因此’如果是0.09 V以下的話，則增加穩定性。因 此，（多層怒基板之電源用導體層之厚度和/層間絕緣層上 之導體層之厚度）之比值係可以超過…此外，如果是 1叫多層芯基板之電源用導體層之厚度和/層間絕緣層上 之導體層之厚度）_之錢的話，則成為㈣容許 内。 但是，在該值超過8.25時，開始進行上升，在超過4〇 時，電壓下降量係超過(M V。推測這個係由於多層怎基 =導體層變厚，或者是增加内層之層數目，使得通孔長 又又長，在供應至1C之電源供應，需要時間之緣故。 但是’即使（多層芯基板之電源用導體層之厚度和/層間 >邑，，彖層上之導體層之厚度）成為前述範圍，僅i層之導體層 變厚之第!實施例-η、12係也使得芯基板之絕緣可靠性更 加差於其他之實施例而成為不良（參考圖⑺。由於這樣而 得知：不僅是僅1層變厚，也可以藉由對於芯進行多層 使仔电源用導體層之厚度和成為前述範圍，而即使是 搭载高頻之IC，也不發生錯誤動作，成為絕緣可靠性良好 之印刷電路板。 此外，在解析第i實施例七、12之芯基板之絕緣性評價 測相案時，使得線間之間隔變得狹窄。推測這個係成 15J604.doc -47- 1352565 ^原因而使得絕緣電阻低於規格。此外，也由_之第t 貫施例小4和第1實施例-7、8之比較而得知：多層芯基板 之表月面之¥體層之厚度係最好是更加薄於内層之導體層 ^厚度°由於這個係在表背面形成厚導體層時，因為其影 響而使得層間劑呈起伏’所以，在層間絕緣層1，無法形 成微細之配線之緣故。 就按照第1實施例]〜12、^ J丄U 27、28、第！比較例_卜3所製 造之多層印刷電路板而古， 错由以下說明之方法而確認在 搭载之1C晶片是否有錯誤動作。 作為IC晶片係將由以下之Ν 〇」〜3所選出之任何一種口 =構裝於各個多層印刷電路板’進行刚次之同時開關， 3平價有無錯誤動作發生。 將這些結果’顯示在圖丨5。
No.l :驅動頻率：3.06GHz、脈衝鎖（fsb): 533 ΜΗζ Νο·2 .驅動頻率：3 2 GHz、脈衝鎖（fsb广綱腦ζ Νο.3 ·驅動頻率：3 46 GHz '脈衝鎖（fsb广腦乙 由構裝No.l之1C晶片之結果而得知：如果α1/(χ2之比率 成為1.2〜40之範圍的話，則在IC並無觀察到錯誤動作。推 測迫個係由於電源層之導體電阻變低，因此，瞬間地進行 對於1C之電源供應之緣故。由構裝N〇 22ic晶片之結果而 得知.在1C之驅動頻率變得更加高速度時，必須在更短之 短時間，供應電源至1C，因此，存在更加適當之範圍。作 為在多層芯之内層之導體層變厚之第1實施例_u、12或内 層之層數目變多之第1實施例_5、6而發生錯誤動作之理由 151604.doc • 48 · 1352565 係推測除了在由於芯基板變厚所造成之電源之供應延遲以 外，也可々在訊號傳達至訊號用通孔（呈電氣地連接至ic 訊號電路之通孔（並無圖示））之際，發生惡化。在訊號用通 孔貫通4層芯之狀態下，該通孔係由上面開始貫通絕緣層 (圖9之表層之電源層和内層之接地層間之絕緣層）、接地 層、絕緣層（圖9之内層之接地層和内層之電源層間之絕緣 層）、電源層、絕緣層（圖9之内層之電源層和背面之接地層
間之絕緣層）。訊號配線係由於周圍之接地或電源之有無 等而改變阻抗，因此，例如以表層之電源層和接地層之間 之絕緣層及接地層間之界面，作為境界而使得阻抗值呈不 同。因此，在該界面，引起訊號之反射。即使是在其他界 面，也引起同樣現象。推測此種阻抗之變化量係隨著訊號 用通孔和接地層、電源層間之距離越加接近，接地層、電 源層之厚度越加厚，界面之數目越加多，而變得越大，因 此’在第1實施例-5、6、11、12，發生錯誤動作（訊號用通 孔及其周圍之電源層、接地層、絕緣層之示意圖和訊號反 射之界面（XI、X2、χ3、X4)係也顯示於圖Μ)。此外推 測第1實施例-1、2之錯誤動作之理由係由於電源層之厚度 和變少之緣故。 ^ 傅蒗JN〇.；3之之結果 ▲ .......卜疋尺加ΐί 高速度化時’在内層具有厚導體層並且α1/α2成為3〜7 層芯係變得有效。推測這個係由於能夠同時達成在短出 之電源供應和訊號惡化之防止之緣故。此外，由第^与 例-3、4和第丨實施例_7、8之比較而得知：呈電氣地在户 151604.doc -49-
)0D 配置厚導體層者係變得有利。推測這個係由於在内層見有 ，層’因此，由於電源用通孔和内層之接地層間及接 地用通孔和内層之電源層間之相 仰反作用而使得電感變小之 緣故。 就按照第！實施例-13〜26所製造之多料刷電路板而 吕’稭由以下說明之方法而確認在搭載之K晶片是否有錯 誤動作。 作為IC晶片係將由以下之N〇1〜3所選出之任何一種^晶 片構裝於各個多層印刷雷政技，门士 』电路板同時，進行1 00次之開 關’評價有無錯誤動作。 將這些結果，顯示在圖16。π i 口 在圖中之所使用之ΤΗ係通 孔之縮寫。 驅動頻率.3_06 GHz、脈衝鎖（FSB) : 533 MHz 驅動頻率.3.2 GHz、脈衝鎖（FSB) : 800 MHz 驅動頻率.3.46 GHz、脈衝鎖（FSB) : 1066 MHz 在比較第1實施例_1〇、2 27和第1貫施例、20、29、30 時而得知：藉由成為又目士 / ” ·、不八有假接端面之通孔而不容易發生 IC之錯誤動作。推測#袖#丄 J k個係由於不具有假接端面之部分、 黾位相反之通孔和内戶夕道挪Β η a之導體層呈接近，因此，減少相互 電感之緣故。或者早也w _ 疋推測11個係由於電流容易流動在導體 之表面’因此’益個拉、山^_ …版接iw面之部分、電氣流動之配線長度 變短之緣故。 將第1實施例·3、4 13、14、17、18、28之印刷電路 板’放置在高溫.离 呵肩度（85度.85%)之環境下100小時。 151604.doc 1352565 然後’在各個印刷電路板，構裝前述13之K：晶片，進行 同時開關’確認有無錯誤動作1 了第!實施例-3以外， 並錯誤動作發生。由於高溫高濕度試驗而使得導體層 之電阻變大1此，推測在第丨實施例_3,發生錯誤動 作★推測也相同於其他實施例，電阻係上升，但是，相對 於第1實鈀例-3，其他係導體層之厚度變厚，或者是成為 不八有假接端面之通孔’因在匕，電感係更加低於第i實施 例3所以，不發生錯誤動作。因此，認為内層之導體層 之厚度係還最好是60 μηι〜125帅。能夠由以上而推測：在 成為多層芯時，成為不具有内層之導體厚度和假接端面之 通孔者係相互地發生互相之影響。 Β.弟2貫施例
參考圖I8〜圖25而就本發明之第2實施例_丨之多層印刷電 路板’來進行說明。 首先，就第2貫施例-1之多層印刷電路板i 〇之構造而 言，參考圖22、圖23而進行說明。圖22係顯示該多層印刷 電路板1 0之剖面圖’圖23係顯示在圖22所示之多層印刷電 路板10安裝1C晶片90而載置至標點器板94之狀態。正如圖 22所示’在多層印刷電路板1〇，使用多層芯基板3〇。在多 層芯基板30之表背面，形成訊號電路34S、電源電路34p、 地線電路3 4E。此外，在多層芯基板3 0内部之表面側，形 成内層之地線電路16E及訊號電路16S1，在背面，形成電 源電路16P及訊號電路16S2。上側之地線電路16E係形成作 為地線用平面層，下側之電源電路16 P係形成作為電源用 15l604.doc -51 - 1352565 平面層。平面層係可以僅是單側之單層，也可以配置成為 2層以上。最好是藉由2層〜4層所形成。在超過4層時，芯 之厚度變厚，因此，並無確認電氣特性之提升，所以，即 使是成為這個以上之多層，也使得其效果成為相同於4層 之同等程度。相反地，也有惡化之狀態發生。特別是由於 糟著2層所形成者係在所謂通孔長度變短之方面和多層怎 基板之剛性整合之方面，使得基板之延伸率呈一致，因 此，不容易出現彎曲之緣故。此外，可以在多層芯基板3〇 之中央’收納呈電氣地隔絕之金屬板。該金屬板係也發揮 作為芯材之功能，但是，並無進行通孔或導通孔等之電氣 連接。主要提高對於基板彎曲之剛性。多層芯基板3 〇係透 過呈電氣地連接於1C訊號電路、地線電路和電源電路之訊 號用通孔（並未圖示）、地線用通孔36E、電源用通孔36P而 得到内層及表面側和背面側之間之連接。 在多層芯基板30表面之導體電路34P、地線電路34E、訊 號電路34S之上面，配置形成導通孔60和導體電路58之層 間樹脂絕緣層50以及形成導通孔160和導體電路158之層間 絕緣層150。在該導通孔160和導體電路158之上層，形成 銲錫阻劑層70，透過該銲錫阻劑層70之開口部71，而在導 通孔160及導體電路158，形成凸塊76U、76D。 正如在圖23中之所顯示的，多層印刷電路板1 〇之上面側 之錫鉛凸塊76U係連接至1C晶片90之接端面92。此外，還 構裝晶片電容器98。另一方面，下側之外部端子76D係連 接至標點器板94之接端面96。該狀態下之所謂外部端子係 151604.doc -52· 1352565 指PGA、BGA、錫鉛凸塊等。 圖25(A)係顯示圖22中之X3_X3橫剖面、也就是内層之地 線用平面層16E之平面，圖25(B)係顯示X2-X2橫剖面、也 就疋内層之電源用平面層16ρ之平面。在此，圖22和圖 25(A)、（B)係配置並無一致者，圖22係用以呈示意地顯示 - 多層印刷電路板之縱向構造。 正如圖25(A)所不，在多層印刷電路板3〇，在電源用通 _ 孔36P貫通多層芯之内層之地線用平面層16E之時，在地線 用平面層16E之内，電源用通孔36p係不具有由該通孔開始 I出之接ϋ而面等之導體電路。電源用通孔36p係配置在地 線用平面層16E所設置之拉拔部35。正如圖以⑺）所示，該 地線用通孔36E係也相同於貫通電源用平面.層l6p之地線用 通孔36E，在地線用通孔36E貫通内層之電源用平面層1 之寺在電源用平面層丨6p之内，使得地線用通孔配置 在拉拔。P 35内，不具有由該通孔開始延出之接端面等之導 # 電路可以藉由成為此種芯構造而使得電源用通孔和地 線用通孔間H平方向之電源用通孔和地線用平面層 間、以及芯水平方向之地線用通孔和電源用平面層間之間 t間隔變得狹窄，可以減少相互電感。此外，通孔係不具 有假接端面，因此，可以使得電源用平面層和地線用平面 1之導體面積變多。可以藉此而參考圖28、圖29,來減少 前述第1次和第2次之電壓下降，因此，不容易引起電源不 足，結果，即使是構褒更高之高頻區域之K晶片，也不引 起初期啟動之錯誤動作或錯誤等。 J51604.doc -53- 收565 在圖25，多層芯基板之通孔係成為交互地配置電源用通 孔3 6P和地線用通孔36E之構造。由於可以藉由成為此種交 互配置而減少相互電感，減少第1次和第2次之電壓下降之 緣故。 但是，不一定需要全部交互地進行配置，正如圖 31(A)、圖31(B)所示，一部分之電源用通孔和地線用通孔 間係可以相互地進行鄰接。正如圖3 1 (A)所示’在電源用 通孔36P、36P相互鄰接之狀態下，可以在地線用平面層 16E内，藉由電源電路161>1而連接兩者，並且，能夠不連 接兩者而在拉拔部35卡形成通孔36P。正如圖31(B)所示， 也相同於地線用通孔36E間相互鄰接之狀態。形成於拉拔 部3 5者係增加平面層之導體面積，因此，變得理想。 訊號用通孔係並無連接於電源用平面層16p和地線用平 面層16E，因此，並不需要在電源用平面層丨6p和地線用平 面層1 6E内，设置由該通孔開始延出之導體電路，但是， 如果有進行電路形成之空間的話，則即使是在任何一種平 面層，也可以進行電路形成。在藉由芯而配置訊號電路 時，在藉由增層之層來進行配線時，有利於微細化用。 此外，多層芯基板30之導體厚度係最好是内層之導體厚 度成為表層之導體厚度以上。多層芯基板3〇表層之電源電 路34P、地線電路34E、訊號電路34S係形成為厚度1〇〜6() ㈣，内層之電源電路16P、地線電路16£、訊號電路 16S1、16S2係形成為厚度10〜25〇 μηι，層間絕緣層5〇上之 導體電路58及層間樹脂絕緣層15〇上之導體電路158係形成 151604.doc -54- 1^52565 為二〜25 μΓη。多層芯基板内層之導體電路之厚度係更加理 想是多層芯基板表背面之導體電路之厚度之2倍以上。 在第2實施例]之多屠印刷電路板，藉由使得多層芯基 板30之电源層（導體層）34ρ、地線電路34ε、訊號電路 34S、内層之電源電路16ρ和地線電路16£變厚而增加多層 芯基板，強度。即使是藉此而使得多層芯基板本身變薄： 也能夠藉由基板本身而緩和彎曲或發生之應力。 此外，可以藉由使得訊號電路34S、電源電路34ρ、地線 電路34Ε、電源電路16ρ和地線電路16£變厚而增加導體本 身之體積。可以藉由增加其體積而減低在導體之電阻。 此外，可以藉由使用電源電路34ρ、16ρ來作為電源層而 提尚電源對於1C晶片9〇之供應能力。因此，可以在該多層 印刷基板上構裝1C晶片時，減低IC晶片〜基板〜電源為止之 迴路電感。因此，初期動作之第3次之電源下降變小，所 以’不容易引起電源不&，結果，即使是藉此而構裝高頻 區域之1C晶片，也不引起初期啟動之錯誤動作或錯誤等。 此外，可以藉由使用地線電路34E、16E來作為地線層，而 在1C晶片之訊號、電力供應，不重疊雜訊’防止錯誤動作 或錯誤。可以藉由構裝電容器而呈辅助地使用電容器内之 所儲存之電源，因此，不容易引起電源不足。特別是藉由 配置於1C晶片之正下方而使得其效果（不容易引起電源不 足）顯著地變好。作為其理由係由於如果是IC晶片之正下 方的話，則能夠使得在多層印刷電路板之配線長度變短之 緣故。 151604.doc •55- ^52565 在第2貫施例-1 ’多層芯基板3 〇係在内層具有厚電源電 路16Ρ和地線電路16Ε，在表面具有薄電源電路34ρ和地線 電路34Ε，使用内層之電源電路16ρ '地線電路ΐ6Ε和表面 之電源電路34Ρ和地線電路34Ε，來作為電源層用之導體層 和地線用導體層。也就是說，即使是在内層側，配置厚電 源電路16Ρ和地線電路16Ε，也形成覆蓋導體電路之絕緣 層。因此，可以藉由導體電路成為起因，抵銷凹凸，而使 得多層芯基板30之表面變得平坦。因此，為了在層間絕緣 層50、150之導體層58、158不產生起伏，所以，即使是在 多層芯基板30之表面，配置薄電源電路34ρ和地線電路 34Ε，也能夠以足夠於内層之電源電路l6p和地線電路ΐ6Ε 之厚度，來確保作為芯導體層之充分之厚度。由於不產生 起伏，因此，在層間絕緣層上之導體層之阻抗，不引起意 卜可以藉由使用電源電路16Ρ、34Ρ來作為電源層用導體 層，使用地線電路16Ε、34Ε來作為地線用導體詹，而改善 多層印刷電路板之電氣特性。此外’正如圖34所示，由於 增大電位相反之通孔和内層導體層之對向面積(對向距 離），因此，還可以更加改善電氣特性。 此外’使得多層芯基板内層之電源電路16Ρ、地線電路 則之厚度更加厚於層間絕緣層5〇 '⑽上之導體電路％、 158。可以藉此’而即使是在多層芯基板3〇之表面配置薄 地線電路34Ε、電源電路34ρ’也足夠於内層之厚電源電路 ⑽和地線電路16Ε，來確保作為芯導體層之充分之厚度。 其比率係最好仏(芯内層之導體電路之厚度/層間絕緣層 151604.doc -56· 之導體電路之厚度）$4〇。更加理想是丨2$(芯内層之導體 电路之厚度/層間絕緣層之導體電路之厚度。 此外，可以藉由在多層芯基板内，配置電源電路34P和 电源電路16P間之訊號線16S1而形成微型帶構造。同樣 也可以藉由配置地線電路16E和地線電路34E間之訊號線 (並無圖示、相同層於電源電路16p)而形成微型帶構造。 可以藉由形成微型帶構造而也降低電感，得到阻抗之整 合。因此，可以使得電氣特性也進行穩定化。 圖24係顯示第2實施例_丨之變化例。在該變化例，在IC 晶片90之正下方，配置電容器98。因此，冗晶片9〇和電容 态98間之距離變得接近，可以防止電源供應至ic晶片之 電壓下降。 接著’就圖22所示之多層印刷電路板1〇之製造方法而 舌，參考圖18〜圖23而進行說明。 C·多層印刷電路板之製造 多層芯基板之製作 (1) 以在由厚度〇.6 mm之玻璃環氧樹脂或BT(雙馬來酸酐 縮亞胺三嗪）樹脂所構成之絕緣性基板14之兩面層壓 10〜250 μηι之銅箔16之銅箔基板1〇，來作為起始材料（圖 18(A))。在第2實施例_丨，使用3〇 ^瓜之銅箔。 (2) 接著’藉由減法器法而在銅箔16 ’使得1(：正下方， 正如顯示表面側之圖19(Α)所示，在拉拔部35内，形成不 具有假接端面之導體電路16Ε，正如顯示背面側之圖19@) 所示，在拉拔部3 5，形成不具有假接端面之導體電路 I51604.doc •57- 1352565 16P。作為參考係在圖38顯示習知例。在習知例，在全部 之拉拔部35，存在由假接端面16D所構成之電路i6dd，在 該電路16DD内，形成通孔用通孔36。在形成通孔之位 置’形成拉拔部（開口）3 5。通常由假接端面16D所構成之 電路16DD係相對於通孔直徑而以+150〜250 μιη直徑所形 成，因此，可以藉由成為不具有假接端面之導體電路，而 相對於具有假接端面之通常之構造’來使得通孔間及電源 用通孔和地線用導體層間（圖34中之X)、地線用通孔和電 源用導體層間之間隔變得狹窄。像這樣，可以藉由不設置馨 假接面’而減少相互電感或者是降低導體電阻。此外， 增加能夠形成電源層、地線層之區域。 (3) 然後’對於該基板，進行以包含Na〇H(1〇 g/1)、 NaCl〇2(4〇 gn)和Na3P〇4(6 g/1)之水溶液作為黑化浴（氧化 浴）之黑化處理以及將包含仏〇11(1〇 g/l^NaBH4(6 g/i)之 水溶液作為還原浴之還原處理，在下層導體電路丨6e、 16S1、16P、16S2之表面，形成粗化面16(χ(圖18(c))。 (4) 在刖述基板之兩面，以2〇〇 μιη厚度之膠片丨8和a 籲 厚度之銅箔20之順序，來進行層積，然後，進行加熱及加 壓沖裁而製作4層之多層芯基板3〇(圖18(1)))。膠片之厚度 係配合於銅箔16之厚度而進行變更。 (5) 對於該多層芯基板3〇進行鑽孔削孔，穿設通孔用通 孔36(圖20(A))。然後，藉由施行無電解電鍵及電解電鍍， 触刻成為圖案狀’而在多層芯基板之表背面，形成導體電 路34S、34P、34E及250 μπι直徑之訊號用通孔36S(並未圖 151604.doc -58- 1352565 示）、電源用通孔36P、地線用通孔36E(圖20(B))。 (6) 使得在多層芯基板之表背面形成導體電路34S、 34P、34E及通孔36S、36P、36E之基板，進行以包含 Na〇H(1〇 g/l)、NaC102(40 g/Ι)和 Na3P〇4(6 g/Ι)之水溶液作 為黑化浴（氧化浴）之黑化處理以及將包含Na〇H(10 g/i)和 NaBH4(6 g/1)之水溶液作為還原浴之還原處理，在上層導 體電路和通孔之表面，形成粗化面34β(圖20(C))。 (7) 接著’在使用擦乾器而將相同於前述第1實施例_ j所 作成之通孔填充用樹脂組成物4 0填充於導體電路3 4 S、 34Ρ 34Ε 間及通孔 36S、36Ρ、36Ε 内之後，以 1 〇〇°c、20 分鐘之條件，來進行乾燥（圖21(A))。藉由對於該基板30之 表面來進行研磨及平坦化至露出導體電路表面及通孔之接 端面之表面為止，進行在^。^、！小時及在15〇。(：、i小時 之加熱，而形成硬化通孔填充用樹脂組成物4〇之樹脂填充 材料層，成為通孔36S(並無顯示）、36p、36E(圖21(B))。 多層芯基板之表背面之銅厚度係形成為75〜7〇 μπι。像 以樣’多層芯基板之表背面之銅厚度係適合比起内層之銅 厚度還變得更加薄。在第2實施例-1 ,成為25 μιη。 可以藉此，而使得表背層比起内層還形成更加微細之電 路，可以使得通孔接端面之小徑化和導體電路間或者是通 孔接端面和導體電路間之間隙變小。因此，表背層之通孔 接端面或導體電路係並不會成為使得通孔間距變得狹窄之 阻礙。 (8) 藉由在對於前述基板來進行水洗及酸性脫脂後，進 151604.doc •59· 1352565 行輕钱刻，接著，利用噴霧器，來將㈣液吹附在基板之 兩面，對於訊號電路34S、電源電路34p、地線電路WE之 表面和通孔36之接端面之表面，進行蝕刻，而在導體電路 之全表面’形成粗化面36(3(圖21(〇)。作為#刻液係使用 由咪唑銅(π)配位化合物10重量份、乙二醇酸7 3重量份和 氣化鉀5重量份所構成之姓刻液(Mekku公司製、 Mekkuetchbond)。 以後之製程係參考圖5〜HI 7 & 4。ri W ^ ** 回園7而相同於前述第1實施例-1， 因此，省略說明。但是，導 V體電路58、158之厚度係調整 電鍵時間而成為15 μηι。 [第2實施例-2] 第2實施例· 1係使得存在不具有由通孔開始延出之導體 電路之通孔之區域’成為IC正下方，但是，在第2實施例_ 2，正如以下而進行變更。$ 了這個以外之部分係相同於 第2貫施例-1。 圖26(A)係顯示4層芯之内層之代表性之地線層之橫剖 面’圖26(B)係顯示4層芯之内層之代表性之電源層之橫剖 面 ° 第2實施例-2之夕層芯係也成為4層芯，在電源用通孔 36P貫通地線層16E之際，不具有由該通孔開始延出之導體 電路16D之電源用通孔係相對於連接在以源電路之全通 孔而成為5G%，並且，在地線用通孔湖貫通電源層i6p之 際’不具有由該通孔開始延出之導體電路之地線用通孔係 相對於連接在K：地線電路之全通孔而成為5()%。不具有假 J51604.doc • 60 - 1352565 接端面之通礼數目之調整係可以參考圖18(B)而在前述（2) 之製程，在銅箔16形成電路時，來改變曝光薄膜之圖案。 [第2實施例-3] 第2實施例-3係除了在第2實施例_2，使得不具有由通孔 開始延出之導體電路之通孔成為7〇%以外，其餘相同於第 2貫施例_ 2。 [弟2實施例-4] 第2實施例-4係除了在第2實施例_2，使得不具有由通孔 開始延出之導體電路之通孔成為8〇%以外，其餘相同於第 2實施例-2。 [第2實施例-5] 第2實施例-5係除了在第2實施例_2，使得不具有由通孔 開始延出之導體電路之通孔成為9〇%以外，其餘相同於第 2實施例-2。 [第2實施例-6] 第2實施例-6係除了在第2實施例_丨，使得内層之電源層 和地線層之導體層之厚度改變成為45 μηι以外，其餘相同 於第2實施例-1。 [第2實施例-7 ] 苐2貫她例-7係除了在第2實施例· 1，使得内層之電源層 和地線層之導體層之厚度改變成為60 μιη以外，其餘相同 於第2實施例-1。 [第2實施例-8] 第2貫細•例-8係除了在第2貫施例-1，使得内層之電源層 151604.doc -61 - Ϊ352565 μιη以外，其餘相同 使得内層之電源層 μιη以外，其餘相同 和地線層之導體層之厚度改變成為75 於第2實施例-1。 [第2實施例-9] 第2實施例-9係除了在第2實施例_3 和地線層之導體層之厚度改變成為75 於第2實施例-3。 [第2實施例-10] 參考圖27而就本發明之第2實施例_1〇之多層印刷電路 板，來準行說明。 參考圖22，在前述第2實施例-丨之多層印刷電路板，使 用在内層配置2層之地線電路16E、16p之多層芯基板3〇。 相對於此，在第2實施例-10，使用設置4層之内層地線電 路16E、116E、16P、116PP之多層芯基板2〇。交互地配置 地線電路和電源電路。 [第2實施例-11〜19]
在第2實施例-1〜9，改變起始材料之厚度和芯基板表背 面之導體層之厚度。具體地說，使得圖18(A)之銅箔基板 10之厚度成為0.2 mm，圖20(b)之芯基板表背面之導體層 (34S、34P、34E)之厚度成為10 μηι。這個以後之製程係按 照第2貫施例-1。 [第2實施例-20J 第2實施例-20係在第2實施例-16，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為30°/。’同時，使得不具有1C正下方之假接端面之地線 151604.doc •62· 用通孔數目相對於全地線用通孔數目而成為30%。 [第2實施例-21] 第2實施例-21係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為60 μηι。 [第2實施例-22] 第2實施例-22係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為75 μιη。 [第2實施例-23] 第2實施例-23係在第2實施例_2〇，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為1 5 0 μηι。使得圖 18(D)之膠片之厚度成為275 μηι。 [第2實施例-24] 第2實施例-24係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為3〇〇 μηι。使得圖 18(D)之膠片之厚度成為450 μηι。 [第2實施例-25] 第2實施例-25係在第2實施例-20，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50% ’同時，使得不具有IC正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為5〇%。 [第2實施例-26；] 第2實施例-26係在第2實施例-21，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50% ’同時’使得不具有IC正下方之假接端面之地線 151604.doc •63- 1352565 用通孔數目相對於全地線用通孔數目而成為50〇/〇。 [第2實施例-27] 第2實施例-27係在第2實施例-22，使得不具有ic正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50°/。’同時，使得不具有ic正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為5〇0/〇。 [第2實施例·28] 第2貫施例-28係在第2實施例-23，使得不具有ic正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50°/。，同時’使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50〇/〇。 [第2實施例-29] 第2實施例-29係在第2實施例-24，使得不具有IC正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50% ’同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-30] 第2實施例-30係在第2實施例-20，使得不具有IC正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70 %，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-31] 第2實施例-31係在第2實施例-21，使得不具有IC正丁方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 151604.doc •64- 1352565 成為70。/。’同時，使得不具有IC正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。
[第2實施例-32J 第2實施例-32係在第2實施例-22，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通扎數目而 成為70。/。’同時，使得不具有IC正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為7〇0/〇。
[第2實施例-33 J 第2實施例-33係在第2實施例_23，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為7〇% ’同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為7〇0/〇。 [第2實施例-34] 第2實施例-34係在第2實施例-24，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70%，同時，使得不具有IC正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為7〇%。 [第2實施例-35] 第2貫施例-3 5係在第2實施例-12，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為6 〇 μ m。 [第2實施例-36] 第2實施例-36係在第2實施例-25，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為3〇 μηι。 第2實施例-2〜5、12〜15、19、3S之不具有1(：正下方之假 】5l604.doc •65- 1352565 接端面之通孔數目係由圖30和圖33中之所顯示之％來減去 10〜15%之數字。 (第2比較例· 1) 形成多層芯基板而成為厚度相同於第2實施例_丨之同樣 厚度之内層之導體層及表層之導體層。但是，參考圖36、 圖38，相同於前述相關技術，將假接端面16配置在全部之 通孔。 (第2比較例-2) 在第2比較例· 1，除了使得多層芯基板之導體厚度成為 15 μηι以外’其餘係相同於第2比較例q。 (第2比較例-3) 在第2比較例-1，改變起始材料之厚度。具體地說，使 得圖18(A)之銅箔基板10之厚度成為〇·2 mm。此外，在圖 18(A)，使得銅箔16之厚度成為5 μηι。 在第2實施例-1〜9和第2比較例-1、2之基板，構裝頻率 3.1 GHz之1C晶片，供應相同量之電源，測定在啟動時之 電壓之下降量。此外，無法直接地測定IC晶片之電壓，因 此，在印刷電路板上’形成可測定1C電壓之電路。顯示此 時之電壓下降量之值。成為在電源電壓丨.0 V時之變動之 電壓下降量之值。 此外’確s忍第2實施例-1 ~9和第2比較例-1、2之初期動 作。將該結果顯示在圖33中之圖表。 此外，即使是就不具有假接端面之通孔數目，也進行驗 證。在以下，顯示這些結果。將在橫軸成為不具有假接端 I51604.doc -66- 1352565 面之通孔數目並且在縱軸成為 果’顯不在圖32(A)、（B)。 電壓下降量 之值之（V)結 由第2實施例]和第2比較例之比較而得知··藉由使得 K：正下方之通孔成為不具有由通孔開始延出之導體電路之 通孔’而改善第1次和第2次之雙下降，不產生IC之錯誤
由第2實施例·2〜5和第2比較例奴結果而得知：在電源 用和地線㈣孔成為不具有假接端面之通孔而使得其數目、 電壓下降（參考 (B)、圖 33)。 由第2實施例-卜卜^之比較而得知：藉由使得多層 芯之内層之導體厚度變厚而還更加改善第】次和第2次之電 壓下降（參考圖40)。接著’在内層之導體厚度成為增層之 層之導體厚度之3倍以上時，其改善效果係變差。 由第2實施例-2〜5和第2比較例^而得知：藉由增加不具 有由通孔開始延出之導體電路之通孔數目，而改善第1次 和第2次之電壓下降。接著，在成為7〇%以上時，不發生 1C之錯誤動作。接著，在不具有由通孔開始延出之導體電 路之通孔數目成為70%以上時，其改善效果係變差。 藉由使得導體厚 由第2實施例-1和第2比較例_2而得知 度變厚而改善第3次之電壓下降。 也由前述試驗結果而得知：藉由本案發明之構造而使得 1C晶片之初期啟動時之所發生之電源不足（電壓下降）之程 度欠),彳于知·即使疋構裝尚頻區域之IC晶片、特別是3 151604.doc -67- 1352565 GHz以上之1C晶片，也宅無問題地進行啟動。因此，也能 夠提升電氣特性或電氣連接性。 此外，比起習知之印刷基板，還可以使得在印刷基板之 電路内之電阻變小。因此’即使是附加偏壓，進行在高溫 高濕度下之所進行之可靠性試驗（高溫高濕度偏壓試驗）， 也使得破壞之時間變長’所以’也可以提高可靠性。 接著’就按照第2實施例-11〜36、第2比較例_3所製造之 多層印刷電路板而言，藉由以下說明之方法而測定1(：晶片 之電壓下降量。 在構裝下列No.3iIC晶片之各種多層印刷電路板，進行 同時開關，測定此時之1C晶片之電壓下降量。此外，無法 直接地測定1C晶片之電壓，因此，在印刷電路板上，形成 可測定1C電壓之電路。成為在電源電壓i ·〇 v時之變動之 電壓下降量之值。 此外，就按照第2實施例_n〜36、第2比較例·3所製造之 多層印刷電路板而言，藉由以下說明之方法而確認在搭載 之1C晶片是否有錯誤動作。 -3所選出之任何一種ic晶 ，同時，進行100次之開 作為1C晶片係將由以下之Ν〇. 1 片構裝於各個多層印刷電路板 關’評價有無錯誤動作。 脈衝鎖（FSB) : 533 MHz 脈衝鎖（FSB) : 800 MHz 脈衝鎖（FSB) : 1066 MHz 將這些結果，顯示在圖3 〇。 No.l :驅動頻率：3 〇6 gHz、 No.2 .驅動頻率：3,2 GHz、 No_3 .驅動頻率：3 4ό 、 15l604.doc 由構裝No. 1之IC晶片之結果而得知：如果通孔之一部分 成為不具有假接端面之通孔的話，則能夠抑制π晶片之錯 誤動作或電壓T降。推測這個係由於根據在說明書内之所 說明之第2發明之效果2〜4之緣故。 由構裝No.2之1C晶片之第2實施例_12和第2實施例_36之 比幸乂而付知.形成不具有假接端面之通孔之區域係最好是 1C正下方。 此外，由構裝No_3之1C晶片之第2實施例-20〜24和第2實 施例-25〜29之比較而得知：在内層之導體厚度和不具有假 接而面之通孔數目，具有相互作用。可以在内層之導體厚 度變薄之狀態下，必須使得不具有假接端面之通孔變多， 在内層之導體厚度變厚之狀態下，必須使得不具有假接端 面之通孔變少。推測這個係由於根據使用圖34所說明之效 果之緣故。 此外，内層之接地層之導體厚度係相同於内層之電源層 之導體厚度，芯基板背面之接地層之導體厚度係相同於表 面之電源層之導體厚度。因此，接地層之導體厚度和係也 成為相同於電源層之同樣厚度，所以，能夠減低雜訊，結 果’不容易發生錯誤動作。 此外，在比較構裝Νο·2之1C晶片之第2實施例-12和第2 實施例-36時而得知：即使是多層芯之導體層之厚度或者 是不具有假接端面之通孔數目成為相同，也藉由設置不具 有假接端面之通孔之區域而使得電壓下降量或錯誤動作呈 不同。推測這個係由於IC正下方之通孔，使得1(：為止之連 151604.doc •69· 1^52565 接配線長度變短，因+ ’糟由在ic正下方’設置不具有假 接端面之通孔，而祐々β . 于本案之特徵變得更加有效之緣故。 【圖式簡單說明】 圖1(A)至圖1(f)係顯示本發明之第}實施例·ι之多層印刷 電路板之製造方法之製程圖。 圖2(Α)至圖2(Ε)係顯示第1實施例-1之多層印刷電路板之 製造方法之製程圖。 圖3(A)至圖3(c)係顯示第i實施例」之多層印刷電路板之 製造方法之製程圖。 之 圖4(A)至圖4(C)係顯示第丨實施例_丨之多層印刷電路板 製造方法之製程圖。 之 圖5(A)至圖5(D)係顯示第丨實施例_丨之多層印刷電路板 製造方法之製程圖。 之 圖6(A)至圖6(D)係顯示第}實施例之多層印刷電路板 製造方法之製程圖。 圖7(A)至圖7(D)係顯示第i實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖8係第1實施例-1之多層印刷電路板之剖面圖。 圖9係顯示在第1實施例_丨之多層印刷電路板載置晶片 之狀態之剖面圖。 圖1 〇係顯示1C晶片之動作中之電壓變化之圖形。 圖11係顯示1C晶片之動作中之電壓變化之圖形。 圖12係顯示1C晶片之動作中之電壓變化之圖形。 圖13係顯示第1實施例和第1比較例間之試驗結果之圖 151604.doc •70· 1352565 表。 圖14係顯示第1實施例之最小線間距、線幅寬形成能力 評價圖案之評價結果之圖表。 圖15係顯示第1實施例和第1比較例間之試驗結果之圖 表。 圖16係顯示第1實施例之試驗結果之圖表。 圖17係相對於α1/α2之電壓下降量之圖形。 圖18(A)至圖18(D)係顯示本發明之第2實施例-1之多層印 刷電路板之製造方法之製程圖。 圖19(A)至圖19(B)係顯示第2實施例-1之多層印刷電路板 之製造方法之製程圖。 圖20(A)至圖20(C)係顯示第2實施例-1之多層印刷電路板 之製造方法之製程圖。 圖21(A)至圖21(C)係顯示第2實施例-1之多層印刷電路板 之製造方法之製程圖。 圖22係第2實施例-1之多層印刷電路板之剖面圖。 圖23係顯示在第2實施例-1之多層印刷電路板載置ic晶 片之狀態之剖面圖。 圖24係顯示在第2實施例-1之變化例之多層印刷電路板 載置1C晶片之狀態之剖面圖。 圖25(A)係圖22中之内層之電源用平面層16Ρ之俯視圖， 圖25(B)係内層之地線用平面層16Ε之俯視圖。 圖26(A)係圖22中之内層之電源用平面層16Ρ之俯視圖， 圖26(B)係内層之地線用平面層16Ε之俯視圖。 151604.doc 圖27係第2實施例-10之多層印刷電路板之剖面圖。 圖28係顯示IC晶片之動作中之電屋變化之圖形。 圖29係顯示IC晶片之動作中之電堡變化之圖形。 圖30係顯示第2實施例和第2比較例間之試驗結果之圖 表。 圖31(A)係、圖22中之内層之其他例子之電源用平面層16P 之俯視圖，圖31(B)係内層之地線用平面層16£之俯視圖。 圖32(A)至圖32(B)係就不具有假接端面之通孔數目而在 橫轴顯示不具有假接端面之通孔數目並且在縱㈣示電壓 下降量之值（V)之圖形。 Η 3係員示内層之導體厚度和第1次〜第3次之電壓下降 之關係之圖表。 圖34係顯示通孔和導體層間之關係之說明圖。 圖35係關於本案發明之相關技術之多層印刷電路板之剖 面圖。 圖36(A)係圖35之多層印刷電路板之Χ4_Χ4橫剖面圖，圖 36(B)係Χ5-Χ5剖面圖。 圖37(A)係内層之電源用平面層ι6ρ之俯視圖，圖37(β) 係内層之地線用平面層16Ε之俯視圖。 圖3 8係先前技術之多層印刷電路板之橫剖面圖。 圖39係貫通多層芯之訊號用通孔之示意圖。 圖40係顯示第1次和第2次之電壓下降量之圖形。 【主要元件符號說明】 151604.doc 72· 1352565
X2 界面 X3 界面 X4 界面 10 多層印刷電路板 12 金屬層（金屬板） 12a 開口 14 樹脂層 16 導體電路 16a 粗化面 16D 假接端面 16D1 假接端面 16DD 電路 16E 導體層 16P 導體層 16P1 電源電.路 16S1 訊號電路 16S2 訊號電路 18 樹脂層 20 銅猪 22 電鍍膜 23 填充樹脂 25 蓋電鍍 30 基板 32 銅络 151604.doc •73- 1352565 34 導體電路 34α 最外導體層 34β 粗化面 34Ε 導體層 34Ρ 導體層 34S 訊號電路 35 拉拔部 36 通孔 3 6α 通孔用通孔 36β 粗化面 36Ε 地線用通孔 36Ρ 電源用通孔 36S 訊號用通孔 36ΤΗΕ 地線用通孔 36ΤΗΡ 電源用通孔 40 樹脂填充層 50 層.間樹脂絕緣層 50α 粗化面 50a 導通孔用開口 52 無電解銅電鍍膜 54 電鍍阻劑 56 電解銅電鍍膜 58 導體電路 5 8α 粗化面 -74- 15I604.doc 1352565
60 導通孔 60α 粗化面 70 銲錫阻劑層 71 開口 72 鎳電鍍層 74 金電鍍層 76D 錫鉛凸塊 76U 錫鉛凸塊 90 1C晶片 92 接端面 94 標點板 96 接端面 98 晶片電容益 116Ε 内層地線電路 116ΡΡ 内層地線電路 150 層間樹脂絕緣層 158 導體電路 160 導通孔 50γ 層間樹脂絕緣層用樹脂薄膜 151604.doc -75-

Claims (1)

1352565 第099135471號專利申請案 ’中文申請專利範圍替換本(1〇〇年7月） 七、申請專利範圍： 1. 一種多層印刷電路板，在包含表背面之導體層和至少i • 層以上之内層之導體層之多層芯基板上形成層間絕緣層 • 和導體層而透過導通孔來進行電性連接者， • 其特徵在於： 則述多層芯基板之電源用導體層之厚度和或前述多層 芯基板之地線用導體層之厚度和中，至少一者係比層間 絕緣層上之導體層之厚度厚； 刚述多層芯基板係於内層具有厚度比表面及背面之導 體層厚之導體層； 刖述内層之導體層之全部皆比表面及背面之導體層 厚。 2. 如申請專利範圍第丨項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α1、層間絕緣 層上之導體層之厚度為α2時，〇^和“係…化丨$ 4〇α2。 3. 如申°月專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之地線用導體層之厚度和為α3、層間絕緣 層上之導體層之厚度為心時，a和〇12係〇12<〇13$4〇(12。 4. 如申請專利範圍第i項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α1、層間絕緣 層上之導體層之厚度為α2時，α1和α2係1 2α2$ α1 $ 40α2 〇 5. 如申請專利範圍第丨項之多層印刷電路板，其中，令前 述多層芯基板之地線用導體層之厚度和為α3、層間絕緣 151604-1000712.doc 1352565 層上之導體層之厚度為α2時，α3和α2係1 ·2α2 $ α3 S 40α2 » 6.如申。月專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α丨、層間絕緣 層上之導體層之厚度為^時，αι和α係α2<αι$40α2， 令前述多層芯基板之地線用導體層之厚度和為α3時， α3和前述 α2係 α2<α3 $ 40α2。 7·如申請專利範圍第i項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α1、層間絕緣 層上之^體層之厚度為α2時，αΐ和α2係1 ·2α2 g al S 40α2， 令前述多層芯基板之地線用導體層之厚度和為α3時， α3和前述 α2係 1.2α2$α3$ 40α2。 8.如申請專利範圍第丨項〜第7項之任一多層印刷電路板， 其中，刚述多層芯基板之表背面之導體層之厚度係比内 層之導體層之厚度薄。 151604-1000712.doc 2-
TW099135471A 2004-02-04 2005-02-03 Multilayer printed wiring board TW201106828A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004028073 2004-02-04
JP2004029201 2004-02-05

Publications (2)

Publication Number Publication Date
TW201106828A TW201106828A (en) 2011-02-16
TWI352565B true TWI352565B (zh) 2011-11-11

Family

ID=34840141

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099135471A TW201106828A (en) 2004-02-04 2005-02-03 Multilayer printed wiring board
TW094103371A TW200529722A (en) 2004-02-04 2005-02-03 Multilayer printed wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW094103371A TW200529722A (en) 2004-02-04 2005-02-03 Multilayer printed wiring board

Country Status (7)

Country Link
US (2) US7800216B2 (zh)
EP (1) EP1713313A4 (zh)
JP (2) JP4722706B2 (zh)
KR (5) KR101137749B1 (zh)
CN (3) CN1771771B (zh)
TW (2) TW201106828A (zh)
WO (1) WO2005076682A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9744629B2 (en) 2014-01-28 2017-08-29 Delta Electronics (Shanghai) Co., Ltd. Power supply and method for assembling power supply
TWI663895B (zh) * 2014-06-03 2019-06-21 日商三菱瓦斯化學股份有限公司 用以形成微細介層孔的印刷電路板用樹脂疊層體及在樹脂絕緣層設有微細介層孔的多層印刷電路板與其製造方法
TWI677070B (zh) * 2017-03-08 2019-11-11 美商格芯（美國）集成電路科技有限公司 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
TW200806144A (en) 2004-02-04 2008-01-16 Ibiden Co Ltd Multilayer printed wiring board
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
BRPI0720961A2 (pt) * 2006-12-28 2014-03-18 Ntt Docomo Inc Aparelho transmissor, aparelho receptor, estação móvel, estação de base de rádio, sistema de comunicação móvel e método de comunicação móvel.
US7951447B2 (en) * 2007-01-31 2011-05-31 Kyocera Corporation Method and apparatus for manufacturing prepreg sheet and prepreg sheet
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8186053B2 (en) * 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN102783258B (zh) * 2010-02-26 2016-08-03 三菱电机株式会社 印刷线路板的制造方法以及印刷线路板
TW201217809A (en) * 2010-10-27 2012-05-01 Hon Hai Prec Ind Co Ltd Memory load adapter board
KR101107589B1 (ko) * 2011-09-16 2012-01-25 안치욱 두께동 밀착력이 강화된 다층 인쇄회로기판 및 그 제조방법
TW201347051A (zh) * 2012-01-27 2013-11-16 Mosaid Technologies Inc 連接記憶體晶粒形成記憶體系統的方法與設備
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
WO2014024754A1 (ja) * 2012-08-07 2014-02-13 三菱瓦斯化学株式会社 半導体パッケージ用回路基板及びその製造方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20140115886A1 (en) * 2012-10-26 2014-05-01 Volex Plc Method and system for marking substrate and placing components for high accuracy
JP2014093332A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd プリント配線板及びその製造方法
KR101420520B1 (ko) * 2012-11-07 2014-07-17 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US20140262440A1 (en) * 2013-03-14 2014-09-18 Xilinx, Inc. Multi-layer core organic package substrate
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2018221273A1 (ja) * 2017-06-02 2018-12-06 株式会社村田製作所 高周波モジュール及び通信装置
AT520105B1 (de) * 2017-06-16 2019-10-15 Zkw Group Gmbh Leiterplatte
JP2019062092A (ja) * 2017-09-27 2019-04-18 イビデン株式会社 プリント配線板
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JP6867268B2 (ja) * 2017-10-13 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
JP7055109B2 (ja) * 2019-01-17 2022-04-15 三菱電機株式会社 半導体装置
CN110398680B (zh) * 2019-08-14 2021-07-20 华芯电子(天津)有限责任公司 一种pcb可靠性测试方法
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
JP6819803B2 (ja) * 2020-01-16 2021-01-27 株式会社ニコン 基板、撮像ユニットおよび撮像装置
US11948918B2 (en) * 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260756A (ja) 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JPH06275959A (ja) 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
JP4117951B2 (ja) * 1998-11-20 2008-07-16 イビデン株式会社 多層プリント配線板の製造方法及び多層プリント配線板
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
JP2000261147A (ja) 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2001044591A (ja) * 1999-08-03 2001-02-16 Ngk Spark Plug Co Ltd 配線基板
EP2265101B1 (en) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
EP1744606A3 (en) 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP2002064272A (ja) 2000-08-16 2002-02-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2002261455A (ja) 2001-02-27 2002-09-13 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP4863564B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
TW200806144A (en) * 2004-02-04 2008-01-16 Ibiden Co Ltd Multilayer printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9744629B2 (en) 2014-01-28 2017-08-29 Delta Electronics (Shanghai) Co., Ltd. Power supply and method for assembling power supply
TWI663895B (zh) * 2014-06-03 2019-06-21 日商三菱瓦斯化學股份有限公司 用以形成微細介層孔的印刷電路板用樹脂疊層體及在樹脂絕緣層設有微細介層孔的多層印刷電路板與其製造方法
TWI677070B (zh) * 2017-03-08 2019-11-11 美商格芯（美國）集成電路科技有限公司 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法

Also Published As

Publication number Publication date
TW200529722A (en) 2005-09-01
CN101840898A (zh) 2010-09-22
JP2011044739A (ja) 2011-03-03
CN1771771B (zh) 2014-09-24
KR20090036152A (ko) 2009-04-13
CN1771771A (zh) 2006-05-10
US7800216B2 (en) 2010-09-21
TW201106828A (en) 2011-02-16
US20100321914A1 (en) 2010-12-23
CN101848597A (zh) 2010-09-29
JP5158179B2 (ja) 2013-03-06
EP1713313A4 (en) 2010-06-02
KR20080088670A (ko) 2008-10-02
TWI341704B (zh) 2011-05-01
KR20080089528A (ko) 2008-10-06
JPWO2005076682A1 (ja) 2007-10-18
KR20100080634A (ko) 2010-07-09
KR101137749B1 (ko) 2012-04-25
KR20060118578A (ko) 2006-11-23
WO2005076682A1 (ja) 2005-08-18
US20060244134A1 (en) 2006-11-02
JP4722706B2 (ja) 2011-07-13
EP1713313A1 (en) 2006-10-18
KR101088338B1 (ko) 2011-11-30
US8569880B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
TWI352565B (zh)
TWI293858B (zh)
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
CN100461383C (zh) 多层印刷线路板
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JP2010283396A (ja) 多層プリント配線板
US20100103634A1 (en) Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
EP1936682A1 (en) Printed wiring board
WO2009088000A1 (ja) 配線基板、半導体装置及びそれらの製造方法
JP2010027948A (ja) キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP2005183466A (ja) 多層プリント配線板
JP2004095854A (ja) 多層配線基板
TWI277191B (en) Method for manufacturing leadless package substrate
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2001144398A (ja) 配線基板および配線基板の製造方法
TW201116186A (en) Multi-layer printed circuit board
CN117412471A (zh) 布线基板
KR20050050077A (ko) 다층프린트배선판