TWI338725B - Methods for etching dielectric materials - Google Patents

Methods for etching dielectric materials Download PDF

Info

Publication number
TWI338725B
TWI338725B TW092130263A TW92130263A TWI338725B TW I338725 B TWI338725 B TW I338725B TW 092130263 A TW092130263 A TW 092130263A TW 92130263 A TW92130263 A TW 92130263A TW I338725 B TWI338725 B TW I338725B
Authority
TW
Taiwan
Prior art keywords
electrode
upper electrode
reaction chamber
dielectric material
plasma
Prior art date
Application number
TW092130263A
Other languages
English (en)
Other versions
TW200416304A (en
Inventor
H Lenz Erich
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200416304A publication Critical patent/TW200416304A/zh
Application granted granted Critical
Publication of TWI338725B publication Critical patent/TWI338725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

1338725 玖、發明說明： . 【發明所屬之技術領域】 本發明係關於用於在電漿反應器中蝕刻介電材料之方 法。 【先前技術】 在半導體材料處理領域中，真空處理室係用於蝕刻材 料，並將材料化學氣相沈積（CVD)於基板上。對流入蝕刻處 理室之處理氣體施加一射頻（RF)場以産生一電漿。在共同 受讓之美國專利第4,340,462號、第4,948,458號、第 5,200,232號和第5,820,723號中揭示示例性平行板變壓器耦 合電漿（tcptm)，其也稱爲感應耦合電漿（Icp)，並揭示有 電子迴旋共振（ECR)反應器和組件。 在電漿蝕刻過程中，藉由向一處於相對較低壓力下之氣 體增加大量能量，導致該氣體電離，在該基板之被遮罩表 面上形成電漿。藉由調節該待蝕刻基板之電位，可使該電 漿中帶電物沿大體上垂直於該晶圓之方向撞擊之，以去除 該基板未遮罩區域之材料。 欲使該電漿在該基板表面上平均分佈，以在該整個基板 表面上達成一均勻之蝕刻率。例如，美國專利第4,595,484 號、第4,792,378號、第4,820,371號和第4,960,488號揭示用 於向一半導體基板提供均勻氣流之蓮蓬頭電極。 一反應離子蝕刻系統典型包括一蝕刻室，在其中佈置有 一上電極或陽極，以及一下電極或陰極。該陰極相對於該 陽極和反應室壁係被負偏壓。將該待蝕刻之基板覆蓋一合
O:\89\89099.DOC 1338725 適之遮罩，並置於該陰極i。向㈣刻室導人__化學反應 氣體並保持一選定之壓力。該上電極中包括氣孔，透過其 可將處理氣體散佈至該反應室。建立於該陽極和該陰極之 間之電場分離該處理氣體以形成電漿。藉由與活性離子化 學作用，並藉由將撞擊於該基板表面之該等離子之動量轉 移，可姓刻言亥基板之-纟®。由言亥等電極所建立之電場將 離子吸引向該陰極，導致該等離子撞擊該基板表面，並從 5亥基板上去除材料。 【發明内容】 提供在電漿處理裝置中蝕刻介電材料之方法。 在i漿蝕刻反應器之一反應室中蝕刻一介電材料之 一方法之較佳實施例包括在該反應室中放置包含該介電材 料之基板，該反應室包括一厚矽電極和一第二電極。該矽 電極較佳係一上電極，且該第二電極較佳係一下電極。將 一處理氣體導入該反應室，並向該矽電極施加一選定之功 率位準，則從該石夕電極之-邊緣部分傳輸熱量。從在該反 應室之該處理氣體中產生一電毁，且利用該電激姓刻該介 電材料。 在一較佳實施例中，言亥介電材料具有一低孔隙[可利 用該厚矽電極在高功率位準下蝕刻此等介電材料。 根據一較佳實施例，複數個包括一介電材料之基板係連 續被電漿蝕刻，即在該反應室中利用該厚矽電極一次蝕刻 一個基板。在較高功率位準下，相較於薄電極，該矽電極 可提供一延長之服務壽命。
O\89\89099.DOC • 6 - 1338725 【實施方式】 ’ 提供在一電漿裝置中蝕刻介電材料之方法。該等方法之 較佳貫施例採用一厚上電極，其能提供一在飯刻介電材料 中之延長之服務壽命。 根據一較佳實施例，在一電漿反應器中利用一厚電極作 爲上電極以處理一半導體基板。例如，該電極可係爲— 單晶圓平行板蝕刻反應器之一上電極，在該反應器t，於 該上電極下，在一包括一下電極之靜電夾頭上支撐有一晶 圓。具有不同尺寸和成份之晶圓，例如一 200毫米或3〇〇毫 只之矽BB圓，可於§亥反應器中處理。如以下所描述，在較 佳實施例中，可利用該厚電極來電漿蝕刻在基板上提供之 介電材料。 ^ 該厚電極可係爲一電極構件之一組件。在一電漿反應器 中之電漿蝕刻過程中，在該反應器中電極曝露於電漿和产 理氣體」其導致該等電極由於侵㈣損耗。如此處所採用" ^衡3吾又侵姓”?包括由於侵師/或腐敍而損耗。隨著電極 知耗’其厚度減小。該電極係—消耗零件，當其由於侵姓 ::度損耗或失效後需要被替換。已_，在用於㈣ "電材料之電漿蝕刻過程中，相較 捭 权於潯包極，該厚電極可 ^ 1八—延長之服務壽命。在一較祛音 孫—士 Μ ^佳貫轭例中，該介電材料 係—相對較厚之低孔隙度材料，复 ^1〇〇〇〇i, 、厚度例如從約5,〇〇〇埃至 埃。可利用該厚電極在—電漿反應室中於較高功 率位準下蝕刻此等介電材料。 、 該厚電極可在此較高功率位準 卜扼供一延長之服務壽 O：\89\89099D〇c 1338725 命。在一較佳實施例中，·該電極或電極構件係被安裝以利 於將其從該電漿室"多除。例 “ U 了糟由任何合適技術將 二亥電極機械上夹於一支架’例如在Lenz等人申請之共同受 讓之美國專利第5,569 356號人― w ，％就（其全文以引用方式併入本文 述之技術。作爲替代，該電極可以任何合適之技 術用冶金方式或黏著接合於一支架，例如採用在㈣等 人申請之共同受讓之美國專利第5,〇74,456號（其全文以引 用方式併人本文中）所描述之技術。也可藉由—彈性連接將 該電極接合於-支架，例如採用在Ulleland等人申請之丘 同受讓之美國專利第M73,577號（其全文以引用方式併入 本文中）所据述之技術。 該電極可用於多種電⑽刻系統中，例如在圖】中顯示之 該電漿㈣系統。該電裝㈣系統包括—電極構㈣，其 包括位於-平行板反應器系統5G中之—上電極Μ，該反應 為’系統包括-室52、一入口承載止動器M、和一出口承載 止動态56’ #更詳細内容在共同受讓之美國專利第 4,340,462號中指述，其全…用方式併入本文中。該室 52包括-τ電極板58，其在其上表面支律—單晶圓基板。 該電極構件10安裝於一上罩59。可藉由一機構⑼垂直移動 β玄上罩59，以調節該電極12和該電極58之間之間隙。 該等承載止動器54和56包括傳送裳置以將晶圓從一晶圓 供應器62,經過該室52,傳送至—晶圓接收器64。一敍刻 劑氣體源7G連接至該罩59以將包括—種或多種氣體之触刻 J氣肢輸送至该電極構件1 〇。_真空泵配置72在該室中保
O:\89\89099.DOC 1338725 和58提供射頻（RF)功率 持一需要之例如0.001陶_(7〇打）至1〇陶爾之真空。一冷卻 夂源74連接至該上電極丨2和下電極58以使它們保持於所需 要溫度。一承載止動器泵配置76在該等承載止動器“和％ 中提供一所需要真空壓力。一電源78向該上和/或下電極以 该電極構件10之一較佳實施例之細節顯示於圖2。藉由一 2適之接合技術將一碟形電極12接合於一支撐環14，例如 w由更卜軟~、黏著接合或類似技術。該電極12包括一 蓮蓬頭電極，其包括孔16以使一處理氣體從其中分佈通 過。該支撑環Μ包括-凸緣及延伸部分，其大小配合該電 極12之該上表面。該支撐環丨4係經由結件（未顯示）固定於一 導電背板80 ’例如一紹板。由板64覆蓋之-冷卻通道84形 成冷部官，用於源74所供應冷卻水之循環。將來自源78 之射頻功率供應至該板8 〇，並經過該泰 極—該咖之«供應能量。作爲替代=2 可接地’以冑由該下電極58在該室中産生之電聚提供一接 地路徑。來自源70之處理氣體經過通路86進入板8〇，然後 進入一包括擋板87和88之擋板機構。雖然顯示兩個擋板， 但可採用任何合適之擋板機構。在一較佳實施例中，該等 ^ /、該電極12之該上表面不接觸。作爲替代，可省略該 擋板機構 内部絕緣或導電環90和一外部絕緣環92環繞 該支撐％ 14，保護該支撐環14不接觸該電漿。 X電極還可用於一受控（。_代）電極系統，例如顯示於 圖3和圖4。該電極構件包括一電極130、一支樓元件132和
〇 \89\89099 DOC 1338725 一電漿限制環134’其將該·電極13〇夾於該元件132。藉由結 件135以螺紋旋入支撐元件132，將該環134附著於該支撐元 件132。該支撐元件132包括一氣體通路U6，以向一包含擋 板140之凹部138提供氣體。在一較佳實施例中，該等擋板 不接觸該電極130之上表面。元件132之下表面i32a銜接至 電極130以向該電極供應射頻功率，且支撐元件丨32之一放 射狀外表面丨32b接觸環丨34之一上表面。支撑元件132之— 凸緣146致使該電極構件得以附著於一電漿反應室之内 部。/C件132中之冷卻通道152致使該電極構件得以冷卻。 環134之-凸緣15〇提供一彈性夾緊力，以夾緊該電極⑽ 之該曝露表面之一外部。 該限制環134較佳係一介電材料製成，例如一耐熱熱固聚 合物（例如，由杜邦（Dup〇nt)製造之VespelTM)，其在一電漿 喊支兄下穩定。作爲替代，該環可由陶究材料製成，例如一 種或多種氧化鋁、氧化锆、氡化鈦、氮化矽、碳化矽及類 似物或t佈電介質之金屬。如果該環係一無彈性材料， 則該等::栓135可係由合適之有彈性不變形材料組成，例如 Vespeiw，以在該電極13〇上提供彈性夾緊力。作爲替代， 該環134和螺检135可由彈性不變形材料組成。在美國專利 第5,569,356號中描述有合適夾緊配置之細節。 透匕在衣134中之氣體通路154可監視該電漿反應室中之 室壓力。一®繞通路154之密封物144，例如一〇形環，在支 擇兀件132和環134之間提供一密封。爲增加在電極⑼和支 撐兀件132之間的熱傳導，可透過通路155供應處理氣體，
O:\89\89099.DOC 1338725 並使其在支樓7L件132之-豸道（未顯示）中保持壓力。密封 物142和143’例如⑽環’可用來保持在該通道中氣體之壓 力。 圖5至圖7說明另一較佳實施例，其中藉由一彈性連接⑽ 將-電極210接合於一支撐環212。該電極21〇係一平面碟 形，從其W至其邊緣具有均勾厚度。藉由—夾環216，例 如-链夹環，將環212上之—外凸緣夾至—具有水冷卻通道 213之紹溫度控制元件214。藉由水入口/出口連接仙使水 在該冷卻通道213中循環。由一相互間隔之環（例如石英環） 堆疊所組成之一電漿限制環217環繞該電極21〇之該外部周 邊。該電聚限制環217係用螺栓固定於一電介質圓環^ 其用螺栓固定於-電介質罩218a。該限制環217在該反應器 中産生一壓力差，並增加該反應室壁和該電漿之間之電 阻，該電阻可將電漿限制於上電極21〇和—下電極（未顯示） 之間。夾環216之一向内作放射狀延伸之凸緣與支撐環212 之該外凸緣銜接。在電極210之該曝露表面沒有直接施加之 夾緊壓力。 透過在邊溫度控制元件214之一中央孔22〇向該電極21〇 供應來自-氣體供應處之處理氣體。將該處理氣體散.佈透 過一個或多個垂直相互間隔之擋板222，並經過在該電極 210之氣體散埤孔（未顯示）以將該處理氣體平均分散至反應 室224。在一較佳實施例中，該等擋板不與該電極21〇之上 表面之一個或多個區域相接觸。爲提高從電極21〇至溫度控 制元件214之熱傳導，可供應處理氣體以填充在溫度控制元 O:\89\89099DOC -11 - 1338725 件214反面和支撐環212間之開放空間。另外，連接至一在 該圓環218或限制環217中之氣體通路（未顯示）之氡體通路 227製使得以在該反應室224中監視壓力。爲保持在溫度控 制元件214和支撐環212間之處理氣體壓力，在支樓環212 之一内表面和溫度控制元件2 1 4之一反面之間提供一密封 物228’例如一〇形環，並且在支撐環212之一上表面之一外 面部分和元件2 14之一反面之間提供一密封物229，例如一 〇 形環。爲保持在室224内之真空環境，在溫度控制元件214 和柱狀元件21 8b之間，以及在圓柱狀元件2i8b和罩218a之 間提供密封物230、232，例如〇形環。 圖6顯示一蓮蓬頭構件240之更細節處，其包括藉由一？ 性連接246接合於該導電支撐環212之該電極2〗〇<>彈性連名 246可處於一凹部248，顯示如圖7。該凹部248較佳在該j 撐環212之一内壁（未顯示）和一外壁25〇之間連續延伸圍务 該支撐環2! 2。每一壁2 5 〇可儘量薄，例如約3 〇密爾（⑺⑴厚 其允許該彈性體在與每一壁25〇相接觸之該區域形成一兵 層（例如’當該彈性體視情況包括〇7微米至2微米尺寸填夭 物，如紹、石夕、矽碳化物或類似物之導電顆粒情形下，、 係2微米厚）’並在該凹部248形成一厚層(例如約_孕 寸由該等壁所形成之該凹部可非常淺，例如約2密爾深 供：有足夠力以將該電極210黏著接合於該支樓環之 極’專之彈性連接，但在_雪.播杜々、田士 电極構件之&度循環期間仍然大 二^極聊對該切環⑴移動。另外，該凹部之該等 土可保護該彈性連接不受該反應器中之該電聚環境衝擊。 O:\89\89099 iX>c
-12- 1338725 可省略该凹部248，並且在該電極2丨〇之配合平面和—支撐 兀*件之間，以孤立或連續之薄彈性體聯珠形式提供該彈性 體接合。例如，該彈性體可作爲—個或多個薄環狀聯珠在 5亥電極和一支撐元件之間堆積。 該厚電極可由不同材料組成，例如包括碳化矽、石墨、 多晶矽和單晶矽。在一較佳實施例中，該厚電極係由：晶 矽組成。當在-電聚反應室十處理基板時，向該上電極供 應射頻電流導致該上電極在其上下表面之間升溫。該上電 極之該上表面較佳只接觸該支樓環。在此配置令，藉由: 支撐％，熱里只在该電極之周邊從該上電極導出，從該電 極之泫中心至該邊緣’産生一抛物線形溫度分佈。在該電 極中〜出現壓應力，而在該電極邊緣處出現張應力。如果 ^張應力之值過大，則該電極會立即破裂且失效。 已經明確’隨著該電極由於曝露於電漿和反應處理氣體 而在該蚀刻至中抽耗，由於此熱應力，該上電極可破裂且 失效減少該電極之厚度。已經發現’增加該電極 之厚度’可減少在該電極中心和邊緣之間之溫度梯度。從 而，藉由該溫度梯度所産生之熱應力可藉由增加該電極厚 度而減少。已經明確，對於石夕電極，因爲石夕之熱傳導性隨 溫度而下降，此溫度梯度之效果增強。 运已經明確，該電極可操作而無熱應力相關之失效之最 大功率位準係與該電極厚度成比例。如此處所用，該術語 總功率位準”係在-既料間同時對該上電極和下電極 所施加之功率。當兩個電極具有—近似相等之曝露於電锻
O:\89\89099 DOC -13- 1338725 之表面區域時，由兮 率。例如，w σ T電極典型吸收近似相等之總功 例如，在一總功率位準 相等功率時，該上和下〜，瓦特情況下，當它們吸收 电極分別操作於2,500瓦特。 在—些實施例中，該上+权七 極，而該上、… Α極或該下電極可係該供電電 茨上包極或該下電極中夕5 極。在另一些實施似由 中之另一電極可係該接地電 且1 ，可同時向、.該上電極和下電極供電， 且違兩個電極之供電相 器可伤鱼…、 之間關於電壓異相。該蝕刻反應 上、貝以反應益。例如，藉由同時向該 上电極和下電極供應射頻功 *, 且對5亥下電極所使用之頻 旱低於對該上電極使用之功 該上電極可接地，i可向…了產生，。作爲替代， 向11亥下電極供應處於兩個不同頻率 (例如約10姻赫和小於ίο死赫)之射頻功率。 兩圖8。兒明在。亥上電極厚度和總功率位準在一包括一上矽 —# 了石夕电極之電衆反應器中已經明確之關係。利用 —ΕΧ^ΤΜ處理室（其得自加州佛利蒙仰则m，⑸ifornia) ^科林研發公司（Lam Researeh ，採用具有8 8 央寸直技和不同厚度之板狀石夕上電極測定圖8。該總功率近 似等於由該反應器之該上電極和下電極所吸收之功率。在 線A以上之區域ϊ代表該上電極之一較佳操作範圍。在線a 以下之區域II代表該上電極之—失效範圍。在—既定之上電 極厚度下’在區域II之該功率位準值在該上電極産生熱應 力，其高至足以使該上電極立即失效，然而在相同之上電 極厚度下，在區域I之功率位準在該上電極中不會産生高至 足以使該上電極失效之熱應力。因此，該上電極係操作於
O:\89\89099 OOC -14· 1338725 區域i。 如圖8所顯示，藉由增加該上電極之厚度，可由該上電極 傳运該功率而不使失效增加。例如，—厚度爲Μ英寸之上 :極可吸收多達2,500瓦特之功率而不失效。一厚度爲〇4 夬寸之上電極可吸收多達3，_瓦特之功率而不失效。 但是，已經明確，由於在一電聚反應室中服務期間之侵 蝕，該上電極會損耗，該上電極可傳送之不失效之最大功 率也減f。例如，圖8顯示當該上電極厚度從0.3英寸下降 至0.25英寸時，該上f極在料少之厚度不立即失效而可 吸收之該功率位準減少至約2>1⑼瓦特。因爲該⑪上電極在 電衆敍刻過程中由於侵蚀而損耗，在一較佳實施例中，該 上電極係操作於—選定功率位準，其低於㈣具有該厚度 之上電極立即失效之最大功率位準。例如，對於-具有： 厚度0.30英寸之上電極’在該上電極所吸收功率位準至少 以〇〇瓦特下’該上電極可較長時期操作於—電漿反應器中 而不失效。藉由在此低於該最大功率位準之較低功率位準 下操作該上電極，當該上電極之厚度由於在電漿處理過程 中損耗而降低時’該上電極可連續在區域4操作。 典型地，對於處理200毫米晶圓，該石夕電極具有直徑約9 央寸。該石夕電極之厚度t較佳實質上係常數。該最小厚度（ 較佳係從約0.27英寸至約〇.4英寸，更佳從約。 0.35英寸。 巧 該支擇環可由任何合適之材料製成，例如包括石墨或碳 化矽。邊支撐壌典型具有一寬度评約〇5英寸。當一具有此
〇:^89\89〇99.d〇C -15- 1338725 尺寸之支撐環在-直徑爲9英寸之#電極中使用時，該石夕電 ;之上表面之該部分(其在該反應器室中不接觸任何其他 表面）直徑係約8英寸。 r =替代，該上電極可係一階式電極，如在共同受讓之 ^專利第6’391’787號（其全文以引用方式並入本文中）所 描述。圖9說明-包括一階3〇2之石夕階式電極細之一較佳實 該電極扇除該階以外具有-最小厚度t，從約0.27 央;4‘〇夬寸，更佳係從約0.3〇英寸至約〇.35英寸。 4電極構件可用於—電漿反應室中以㈣多種介電材 雜 於，摻雜氧切，例如含氟之氧化歸叫； :雜乳切，例如二氧化石夕；旋塗式破璃⑼G”㈣鹽 :::卿夕玻璃（BPSG)和·夕玻璃（MG);低介電值 材枓，摻雜或未摻雜之埶成長童 ΤΕ〇ς.. ^ ^ …、成長虱化矽，·摻雜或未摻雜之 Γ 石夕及類似物。用於介電材料之推雜劑可包 括，但不限於，硼、磷和/或砷。 t較佳實施例中，該㈣刻之介電材料可具有一至少 如密度（即’―低孔隙度級別W列 且較佳2=S13队。具^如此高密度之介電材料係難於敍刻， 介電x值：：採用一高功率餘刻過程。低密度材料，例如低 ;:材科，隸刻難度要低些，且可採用更低之電極功 埃例h亀等具有-厚度至少約_ 矣及上至丨〇,〇〇〇埃之高密度介 增加，對該介+材料蝕歹丨 枓。&該介電材料厚度 '材❹刻所需要時間亦增加。例如，對於
O:\89\89099.DOC -16 - 1338725 Γ = #有—厚度至少約5肩埃之高密度介電材料，在一 3 ^•極功率約2’500瓦特時，該蝕刻時間可係典型大於約1 丨丨如力2-5分鐘。典型實施一過度触刻阻止步驟。 該介電材料可佈置於—導電或半導體層上，例如多晶 石夕’金屬，例如鋁、銅、鈦、鎢、鉬及其合金；氮化物， 例如氮化鈦；以及金屬石夕化物，例如石夕化欽、石夕化姑、石夕 化鎢矽化鉬和類似物。在一較佳實施例中，該介電材料 可佈置於一晶圓上之墊上。 在較佳實施例令，該厚矽電極係在一中密度或高密度電 漿蝕刻反應器中用作一上電極。可採用厚矽電極之示例性 電漿反應器包括該ExClanTM和4520 XLeTM處理室，其可得 自於加州佛利冡（Frem〇nt，Calif〇rnia)之科林研發公司（[只出 Keseaixh C〇rporati〇n)。熟習此項技術者將理解此等反應室 僅係可採用厚矽電極之示例性電漿反應器。 該等石夕電極可用於多種電漿氣體中以蝕刻不同介電材 料典型钱刻化學物質包括，例如含氣氣體包括，但不限 於’ Ch、HC1和BC13 ;含氧氣體包括，但不限於〇2、H2〇 和S〇2 ;含氟氣體包括，但不限於cf4 ' C2F6、C3F8、（:4f8、 CHF3、CH2F2、CH3F、NF> SF6 ;以及惰性氣體和其他氣 體包括，但不限於He、Ne、Kr、Xe、Ar和N2。在處理例如 矽氧化物之介電材料中，氬有助於氟之進擊。例如，在一 南後、度電聚反應器中，可將量約25至300 seem(每分鐘通場 立方公分數）之氬提供至該反應器。該載體氣體較佳有助於 該電介質餘刻率’例如，由於該氧化物之滅鍍，可提高該
0 \89\89099 D0C -17- 1338725 氧化物蝕刻率。當在一電介質蝕刻過程中使用該蝕刻氣體 % ’可結合使用此等及其他氣體。 用於蝕刻一介電材料（例如Si〇2)之示例性電漿反應器蝕 刻操作條件如下：晶圓直徑2〇〇毫米，介電材料厚度至少約 5，_埃，介電材料密度至少約爲理論密度之·，較低電 極溫度從(TC至約9(rc，室壓從約〇陶爾到約職爾，處理 氣體流量從約U)咖至則卿s隨，厚單晶碎上電極厚 度（在其使用初期）爲0.27英寸至㈣英寸，在該上電極和該 下電極之間傳送之總功率至少約2,500瓦特，雙頻率，介電 材料之㈣時間至少約1分鐘，並且該上電極之服務壽命至 小時。在—較佳實施财，該介電材料編虫刻以 曝路一位於一矽晶圓上之墊。 藉由利用該厚矽電極，可在 在4上電極不失效下，使傳送 之功率位準增加。採用一古帝 門回电極功率位準和較長蝕刻時 φ 而，和用該厚上電極可增加介 電材料之蝕刻率。例如，利 垃/八#入 用3玄厚電極可獲得至少約6,〇〇〇 矣/刀刼之介電材料蝕刻率。 另外，相較於薄電極， 壽命。例如，— 提供延長之服務
、有起始厚度約〇.30英寸之矽卜雷搞 該電極由於侵蝕而被損 P 少約1500瓦转古 厚度)可不失效地傳送至 少、”’500瓦特’直至其厚度 蝕而下曝S Λ 1 - 电跟處理基板過程中之侵 蝕而下降至(Μ英寸爲止。當操 〈仪 時，該矽電極且有一晟择 、在區域1中之功率位準 佳1有H 從約〇.27英寸至約〇·4英寸，兑較 佳具有一射頻哥命(亦即 抹用5玄電極之電漿反應器
ΟΛ映89099DOC •18- 1338725 中，産生電漿之時間量）至少約250小時，更佳爲約·小時。 雖已參考其具體實施例對本發日以行了詳細描述，但是 熟習此項技術者應理解在不背離哕0 雕°亥所附申請專利範圍條件 下可作不同變化和修改’並可採用等同物 【圖式簡單說明】 藉由以上詳細描述，並結合該等 寻所附圖式可容易理解本 發明之不同較佳實施例，其中： 圖1說明一電漿反應器系統，在1中 牡’、中可採用根據本發明之 一電極。 圖2係一根據一第一實施例之一 疋逢碩電極構件之側剖 面圖。 圖3係一根據一第二實施例之一 + 面圖。 逆逢碩电極構件之側刮 圖4係—如圖3所顯示該蓮蓬 剖面圖。 連逢頭電極構件之-細節W之側 圖5係一根據一第三實施例 圖心 構件之側剖面圖。 圖6顯示在圖5中所顯示之該電極構件之細節。 圖7係一顯示於圖6之該雷搞拔丛 A 圖h 之°亥電極構件-部分之側剖面圖。 圖8垅明在上電極厚度和 電極之間）之間之關係，㈣把加於上電極和下 和-失效範圍Π。 “之该較佳操作範圍！ 圖9顯示一階式電極之一實施例。 【圖式代表符號說明】 10 電極構件
O\89\89099.DOC -19- 1338725 12 電極 14 支撐環 16 子L 50 平行板反應器系統 52 室 54 入口承載止動器 56 出口承載止動器 58 下電極板 59 上罩 60 機構 62 晶圓供應器 64 晶圓接收器 65 板 70 蝕刻劑氣體源 72 真空泵配置 74 冷卻水源 76 承載止動器泵配置 78 電源 80 導電背板 84 冷卻通道 86 通路 87 擋板 88 擋板 90 内部絕緣或導電環 O.\89\89099.DOC -20- 1338725 92 外部絕緣環 130 電極 132 支撐元件 132a 支撐元件之下表面 132b 支撐元件放射狀外表面 134 電漿限制環 135 結件 136 氣體通路 138 凹部 140 擋板 142 密封物 143 密封物 144 密封物 146 凸緣 150 凸緣 152 冷卻通道 155 通路 210 電極 212 支撐環 213 水冷卻通道 213a 水入口 /出口連接 214 溫度控制元件 216 爽壤 217 電漿限制 O:\89\89099 DOC -21 - 1338725 218 電介質圓環 218a 電介質罩 218b 圓枉狀元件 220 中央孑L 222 擋板 224 反應室 227 氣體通路 228 密封物 229 密封物 230 密封物 232 密封物 240 蓮蓬頭構件 246 彈性連接 248 凹部 250 壁 300 階式電極 302 階 〇 \89\89099 DOC -22

Claims (1)

1338725 第092130263號專利申請案月叫日修正替換 中文申請專利範圍替換本(99年8月） 拾、申請專利範圍： -種在-電聚蝕刻反應器之—平行板反應室中蝕刻一介 電材料之方法，其包括： 將-包括一介電材料之基板放置於一電聚触刻反應器 之一反應室之一基板支架上’該反應室包括-下電極和 包括具有-最小厚度至少約Q27英寸之―石夕上電極之一 蓮蓮頭電極構件； 向該反應室引入一處理氣體； 向該上電極施加—選定功率位準 攸泫上電極之—邊緣部分傳送熱量； 在該反應室令從該處理氣體産生一電疲；以及 利用該電漿蝕刻該介電材料。 2. 3. 如申請專利範圍第丨項之方法， 度係從約0.3英寸至約〇4英寸。 如申請專利範固第1項之方法， 形成。 其中該上電極之該最小厚 其中a亥上電極係由單晶石夕 4. ^專利範圍第1項之方法，其中該上電極在該以 年位準下星右— 至少約25〇射頻（RF)小時之服務壽命。 5. 如申請專利範圍坌7 s 少約瓦特 方法’其中該選定功率位準令 月專#j把圍第㈣之方法，其中該介電材料具有一 〉'、为5，〇 〇 〇埃之戶电、 少約1分铲 干又，並且利用該電漿蝕刻該介電材申 89099-990826.doc
^請專利範圍第1之方法，其中該介電材料係 或氮化矽。 8·如申凊專利範圍第】項之方法，其進一步包括在該上電極 之該服務壽命期間，蝕刻複數個不同基板。 9. 如申請專利範圍第1項之方法，其包括將處於-第-頻率 之射頻功率施加於該上電極，並將處於-低於該第一頻 率之第二頻率之射頻功率施加於該下電極。 10, 如申請專利範圍第丨項之方法，其包括將處於兩不同頻率 之射頻功率施加於該下電極。 •種在-電聚姓刻反應器之一平行板反應室中敍刻 電材料之方法，其包括： 將-包括-介電材料之基板放置於_電㈣刻反應 益之一反應室t，該反應室包括—下電極和包括具有一 最小厚度至少約〇.27英寸之一階式石夕上電極； 向該反應室引入處理氣體； 向該上電極施加一選定功率位準； 在該反應室中從該處理氣體産生一電漿；以及 利用该電漿银刻該介電村料。 12·=申請專利範圍第U項之方法，其中該上電極係處於一 連蓬頭電極構件中。 種在电毁餘刻反應之一平行板反應室中姓刻一介 電材料之方法，其包括： „„ f匕括彳電材料之基板放置於一電漿轴刻反應 一反應室中，該反應冑包括一下電極和包括具有一 -2 - 1338725 Γ-____________ 'δ •八·〆、 最小厚度至少約0·27英寸之一矽上電極； 向該反應室引入處理氣體； 向έ玄上電極施加一選定功率位準； 在4反應至中從§亥處理氣體産生一電嘴· 只在該上電極之-邊緣部分從該上電極傳送熱量；以 利用該電漿蝕刻該介電材料。 14. =申請專利範圍第13項之方法’其中該上電極係處於— 蓮蓮頭電極構件中。 15. -種在一電毁蝕刻反應器之一平行板反應室中蝕刻—介 電材料之方法，其包括： 將-包括-介電材料之基板放置於一電聚触刻反應器 之反應室之|板支架上，該反應室包括一下電極和 包括具有—最小厚度至少約Q27英寸之_碎上電極之一 蓮蓬頭電極構件； 向該反應室引入一處理氣體： 向该上電極施加一選定功率位準； 在該反應冑中從言亥處理氣體産生-t漿，·以及 利用該電漿蝕刻該介電材料。 其中該上電極之該最小 其中該上電極係一階式 】6·如申請專利範圍第15項之方法， 厚度係從约0.3英寸至約〇 4英寸。 17.如申請專利範圍第丨5項之方法 電極。 89099-990826.doc 133S725 rf；ii ——， 其中該上電極具有ί至 其中利用該電漿蝕刻該 其中該介電材料係氧化 18. 如申請專利範圍第15項之方法 少約250射頻小時之服務壽命。 19. 如申請專利範圍第15項之方法 介電材料從約2分鐘至5分鐘。 20. 如申請專利範圍第15項之方法 石夕或氮化石夕。 其中從該上電極只在該 其進一步包括在該反應 其包括將處於一第一頻 並將處於一低於該第一 21♦如申請專利範圍第I5項之方法 上電極之一邊緣部分傳導熱量 22.如申請專利範圍第15項之方法 室中蝕刻複數個不同基板。 23·如申請專利範圍第15項之方法 率之射頻功率施加於該上電極 頻率之第一頻率之射頻功率施力口於該下電極 24. 如申請專利範圍第14項之 疋丹巴祜將處於兩不同步 率之射頻功率施加於該下電極。 25. -種在一電聚蝕刻反應器之一平行板反應室中蝕刻—< 電材料之方法，其包括： j 應器之一反應室之一基板支架上； 將一包括氧切或氮化石夕之基板放置於—電聚姓刻反 以一蓮蓬頭電極構件將一含氟處理氣體引入該反應室 中，遠蓮蓬頭電極構件包括一最小厚度至少約〇 3英寸之 單晶石夕上電極和一下電極； 向該上電極施加一選定功率位準；在該反應室中從咳 89099-990826.doc , 或氮化矽。 利用該電聚姓刻該氧化石夕 其中該上電極具有約250 26.如申請專利範圍第25項之方法 小時之一服務壽命。 之方法，其十該上電極於該反應 之前之最小厚度從约〇3英寸至約 27.如申請專利範圍第25項 室中由於侵蝕而被損耗 0.4英寸。 28. 如申請專利範圍第25項之方法，其包括將處於-第_頻 率施加於該上電極，並將處於一低於該第 頻率之弟二頻率之射頻功率施加於該下電# 29. =_請專利範圍⑽項之方法，其包括將處於兩不同頻 率之射頻功率施加於該下電極。 ， 89099-990826.doc
TW092130263A 2002-10-31 2003-10-30 Methods for etching dielectric materials TWI338725B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/284,251 US6838012B2 (en) 2002-10-31 2002-10-31 Methods for etching dielectric materials

Publications (2)

Publication Number Publication Date
TW200416304A TW200416304A (en) 2004-09-01
TWI338725B true TWI338725B (en) 2011-03-11

Family

ID=32174833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092130263A TWI338725B (en) 2002-10-31 2003-10-30 Methods for etching dielectric materials

Country Status (4)

Country Link
US (1) US6838012B2 (zh)
KR (1) KR101057610B1 (zh)
CN (1) CN100399516C (zh)
TW (1) TWI338725B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772827B2 (en) * 2000-01-20 2004-08-10 Applied Materials, Inc. Suspended gas distribution manifold for plasma chamber
US7270713B2 (en) * 2003-01-07 2007-09-18 Applied Materials, Inc. Tunable gas distribution plate assembly
JP4698251B2 (ja) * 2004-02-24 2011-06-08 アプライド マテリアルズ インコーポレイテッド 可動又は柔軟なシャワーヘッド取り付け
US7442114B2 (en) * 2004-12-23 2008-10-28 Lam Research Corporation Methods for silicon electrode assembly etch rate and etch uniformity recovery
US7430986B2 (en) * 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
US20070032081A1 (en) 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US7641762B2 (en) * 2005-09-02 2010-01-05 Applied Materials, Inc. Gas sealing skirt for suspended showerhead in process chamber
US20070210037A1 (en) * 2006-02-24 2007-09-13 Toshifumi Ishida Cooling block forming electrode
US7854820B2 (en) * 2006-10-16 2010-12-21 Lam Research Corporation Upper electrode backing member with particle reducing features
US7875824B2 (en) * 2006-10-16 2011-01-25 Lam Research Corporation Quartz guard ring centering features
US7776178B2 (en) * 2006-10-25 2010-08-17 Applied Materials, Inc. Suspension for showerhead in process chamber
US8069817B2 (en) * 2007-03-30 2011-12-06 Lam Research Corporation Showerhead electrodes and showerhead electrode assemblies having low-particle performance for semiconductor material processing apparatuses
SG187386A1 (en) * 2007-12-19 2013-02-28 Lam Res Corp A composite showerhead electrode assembly for a plasma processing apparatus
WO2009078923A2 (en) * 2007-12-19 2009-06-25 Lam Research Corporation Film adhesive for semiconductor vacuum processing apparatus
US8221582B2 (en) 2008-07-07 2012-07-17 Lam Research Corporation Clamped monolithic showerhead electrode
US8161906B2 (en) * 2008-07-07 2012-04-24 Lam Research Corporation Clamped showerhead electrode assembly
US8367965B2 (en) * 2008-08-28 2013-02-05 Hermes-Epitek Corp. Electrode design for plasma processing chamber
CN101924003B (zh) * 2009-06-12 2013-09-11 北京北方微电子基地设备工艺研究中心有限责任公司 电极结构及等离子体设备
JP6104157B2 (ja) * 2010-05-21 2017-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 大面積電極にぴったりと嵌合されたセラミックス絶縁体
CN102543644A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 干法刻蚀设备反应腔的上部电极
US9177763B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. Method and apparatus for measuring pressure in a physical vapor deposition chamber
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
CN112912251A (zh) * 2018-10-23 2021-06-04 Hzo股份有限公司 涂覆的基板的等离子灰化

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340462A (en) 1981-02-13 1982-07-20 Lam Research Corporation Adjustable electrode plasma processing chamber
US4595484A (en) 1985-12-02 1986-06-17 International Business Machines Corporation Reactive ion etching apparatus
US4960488A (en) 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
US4820371A (en) 1987-12-15 1989-04-11 Texas Instruments Incorporated Apertured ring for exhausting plasma reactor gases
US4792378A (en) 1987-12-15 1988-12-20 Texas Instruments Incorporated Gas dispersion disk for use in plasma enhanced chemical vapor deposition reactor
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5074456A (en) 1990-09-18 1991-12-24 Lam Research Corporation Composite electrode for plasma processes
US5200232A (en) 1990-12-11 1993-04-06 Lam Research Corporation Reaction chamber design and method to minimize particle generation in chemical vapor deposition reactors
US20010054601A1 (en) * 1996-05-13 2001-12-27 Jian Ding Low ceiling temperature process for a plasma reactor with heated source of a polymer-hardening precursor material
US6077384A (en) * 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
US5569356A (en) 1995-05-19 1996-10-29 Lam Research Corporation Electrode clamping assembly and method for assembly and use thereof
US5820261A (en) 1995-07-26 1998-10-13 Applied Materials, Inc. Method and apparatus for infrared pyrometer calibration in a rapid thermal processing system
US5820723A (en) 1996-06-05 1998-10-13 Lam Research Corporation Universal vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US6090304A (en) 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US6112697A (en) * 1998-02-19 2000-09-05 Micron Technology, Inc. RF powered plasma enhanced chemical vapor deposition reactor and methods
JP3987637B2 (ja) * 1998-05-22 2007-10-10 東京エレクトロン株式会社 エッチング方法
US6073577A (en) 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
JP2000156370A (ja) * 1998-09-16 2000-06-06 Tokyo Electron Ltd プラズマ処理方法
US6297163B1 (en) 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
JP3283026B2 (ja) * 1999-04-30 2002-05-20 新光電気工業株式会社 ボール状端子の吸着装置及びボール状端子の搭載方法
TW531820B (en) * 2000-05-12 2003-05-11 Tokyo Electron Ltd Method of adjusting the thickness of an electrode in a plasma processing system
US6391787B1 (en) 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity

Also Published As

Publication number Publication date
US20040084410A1 (en) 2004-05-06
KR20040038875A (ko) 2004-05-08
US6838012B2 (en) 2005-01-04
KR101057610B1 (ko) 2011-08-18
CN100399516C (zh) 2008-07-02
TW200416304A (en) 2004-09-01
CN1512551A (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
TWI338725B (en) Methods for etching dielectric materials
KR101432832B1 (ko) 유전체 스페이서 링을 갖는 에지 링 어셈블리
EP2469582B1 (en) Substrate processing method
TW548741B (en) Electrode for plasma processes and method for manufacture and use thereof
KR100504614B1 (ko) 반도체 처리를 위한 가스 분산장치
JP4971365B2 (ja) プラズマ反応チャンバ用の電極アセンブリ
JP3408245B2 (ja) プラズマ処理のためのエラストマ結合材と、その製造並びに利用方法
TWI415165B (zh) 保護在用於一電漿處理系統中之一基材支承內的結合層之方法
US7482550B2 (en) Quartz guard ring
US20040025791A1 (en) Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US20100108262A1 (en) Apparatus for in-situ substrate processing
TW201207920A (en) Method and apparatus for cleaning a substrate surface
CN101495670A (zh) 具有减少聚合物沉积特性的等离子约束环组件
JPH04229619A (ja) 化学的腐食から保護する作用をなす導電性コーティングをチャンバの内側金属面上に有するプラズマエッチング装置と、それを形成する方法
WO2001013404A1 (en) Diamond coated parts in a plasma reactor
JP2002338388A (ja) ダイヤモンドコート部材
TW201001530A (en) Electrode structure and substrate processing apparatus
JP5090443B2 (ja) ドライエッチング方法
JPH11340207A (ja) エッチング方法
JP2023547089A (ja) ハードマスクを形成する方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees