TWI325153B - Relaxation of layers - Google Patents
Relaxation of layers Download PDFInfo
- Publication number
- TWI325153B TWI325153B TW095139733A TW95139733A TWI325153B TW I325153 B TWI325153 B TW I325153B TW 095139733 A TW095139733 A TW 095139733A TW 95139733 A TW95139733 A TW 95139733A TW I325153 B TWI325153 B TW I325153B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- layers
- thickness
- crystalline
- strain
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000000203 mixture Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000002178 crystalline material Substances 0.000 claims abstract description 20
- 230000006835 compression Effects 0.000 claims abstract description 12
- 238000007906 compression Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 56
- 239000013078 crystal Substances 0.000 claims description 32
- 239000000126 substance Substances 0.000 claims description 13
- 241000894007 species Species 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 6
- 230000005693 optoelectronics Effects 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 4
- 241000238631 Hexapoda Species 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000012777 electrically insulating material Substances 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 14
- 239000012212 insulator Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005498 polishing Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Magnetic Heads (AREA)
- Materials For Medical Uses (AREA)
- Lubricants (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Description
九、發明說明:
t發明所届技術領域;J 本發明係有關於意欲供電子裝置、光學裝置或光電裝 置應用所用的無應變(unstrained)結晶材料層的形成方法, 並特定言之,本發明係有關於包含該層的一結構之製造方 法。 C先前技術:! 於此稱為“應變(strained)”的一層係其之結晶結構在受 張力或壓縮下彈性地應變,導致其之晶格參數大體上與其 之構成材料的名義晶格參數不同,當材料係為塊狀式並為 單晶狀況下時其之名義晶格參數係為其之晶格參數。 對比地,假若構成結晶材料之晶格參數大體上與其之 名義晶格參數相同,則稱為“完全鬆弛(e〇mpletelyreiaxed)” 或“無應變(unstrained)”層。 因此,一無應變層當其承受諸如熱應力的外部應力時 具有一穩定結晶結構。 能夠於塊狀晶圓中直接地發現該等無應變層。然而, 塊狀材料之製作係限定在少數目之材料,諸如矽、砷化鎵 (AsGa) '鍺、藍寶石或是其他材料。 為生產藉由其他類型材料所構成的無應變層,所熟知 地在藉由另-結晶材料所組成的—塊狀基板上於相同晶圓 中構成一層,在基板與該層之間***一緩衝層。 於該一構形中,“緩衝層”係為所瞭解的一轉換層,其 經叹汁以基板之晶格參數構成該層之晶格參數。該一緩衝 1325153 層因而可具有一成分係隨著深度逐漸地變化,緩衝層之成 分的逐漸變化因而係與介於基板與層之個別晶格參數之間 其之晶格參數直接地相關聯。 所提及的一實例係為經由具有於基板與SiGe層之間漸 5 進增加鍺成分的一矽鍺(SiGe)緩衝層由一塊狀矽基板形成 一石夕鍺層。 ‘‘緩衝層”因而能夠用以產生由非為或極少為塊狀形式 的材料所構成的無應變層。 再者’有利地將該無應變層併入絕緣體上覆半導體 10 (semiconductor-on-insulator)結構,因而絕緣體上覆半導體 結構在一電絕緣層上包含無應變層,該絕緣材料係以一塊 狀基板(例如,諸如一玻璃基板)組成,或是構成一在無應變 層與一在下方的塊狀基板之間***的厚層(諸如_si〇2或 Si3N4層)。與塊狀結構相較該等絕緣體上覆半導體結構具 15有較佳的電氣及/或光學特性,從而改良無應變層中所產生 成分的性能。 絕緣體上覆半導體層典型地係由自—施體晶圓(d〇n〇r wafer)轉換成一受體晶圓(receiver wafer)之層所構成,施體 晶圓可為塊狀或合成物,諸如包含一緩衝層及一次遙晶 2〇 (sub-epitaxial)無應變層的一晶圓。 該等層轉換(layer transfer)技術包含一晶圓接合(wafer bonding)步驟,施體晶圓係與受體晶圓接合,接著為將部分 施體晶圓剝離的步驟用以在受體晶圓上僅留下該轉移層。 例如’施體晶圓能夠藉由使用所熟知的“拋光背面 6 1325153 (polish-back)’’及/或“蝕刻背面(etch-back)”的技術對背部部 分的化學機械侵蝕(例如,藉由拋光、研磨、化學機械平坦 化、化學姓刻、選擇性化學蝕刻等)而去除,或是藉由使用 热知此技藝之人士所熟知被稱為Smart Cut®的一技術(經由 5 實例,可參考由Jean-Pierre Colinge所著標題為“絕緣體上覆 矽技術:對於超大規模積體電路的材料 (”Silicon-on-Insulator Technology : Materials to VLSI”),第 二版”著作,Kluwer Academic Publishers,pp 50及51)在待 切割區域處於原子注入之後切割施體晶圓。 10 於國際專利申請案第WO-A-01/99169號中說明一技 術’用以使用一蝕刻背部技術將一無應變SiGe層自一包含 一緩衝層的合成施體晶圓轉移。 然而,該無應變層轉移技術係為冗長、昂貴的並導致 轉移後施體晶圓的損失。 15 WO-A-02/27783號說明一用以轉移一無應變SiGe層的
Smart Cut®技術。該技術容許針對能夠回收利用作業而恢 復施體晶圓之剝離部分。 然而,該層轉移無法確保其之厚度的完美均勻性,並 且必需完成一附加的拋光步驟用以增加近程均勻性。然 20 而,該拋光作業降低遠程均勻性(亦即,介於晶圓之中心與 邊緣之間所測量的均勻性)。 WO-A-02/15244 號及 WO-A-04/06327 號說明一種將一 無應變SiGe層自一包括介於緩衝層與無應變SiGe層之間的 —應變矽(Si)層的施體晶圓轉移的方法。該方法在於將無應 7 1325153 變SiGe層及應變Si層轉移在一受體晶圓上,接著選擇性地 去除與無應變SiGe層相對的應變Si層。該方法使用Smart Cut®技術並且不需完成最終拋光作業即產生具有近程及長 程均勻性的一最終無應變SiGe層。 5 然而,於應變Si層的轉移期間,施以熱處理,並致使 鍺擴散進入應變Si層中,因而降低應變Si層與無應變SiGe 層之間對最後化學蝕刻所需的選擇性。如果一應變Si層係 為薄的,則此選擇性的減少導致無應變SiGe層受侵蝕,並 因而降低其之品質以及其之近程厚度均勻性。 10 【發明内容】 本發明之一主要目的在於提出一構成具有良好厚度均 勻性之一完全鬆弛層的方法,用以克服該等所有缺點。 本發明之進一步目的在於構成一絕緣體上覆半導體 層,其具有一無應變結晶材料層並具有良好厚度均勻性。 15 本發明藉由提出構成意欲供電子、光學或光電應用裝 置所用的一彈性無應變結晶材料層的方法而達成該等目 的,其之特徵在於該方法係由包含一在張力下(或分別地於 壓縮下)係彈性應變的第一結晶層,以及一在壓縮下(或分別 地於張力下)係彈性應變的第二結晶層,第二層係與第一層 20 相鄰,的一結構而執行,其中該方法包含於二層之間的一 擴散步驟,因此該二層之個別成分之間的差異逐步地減小 直至其為相同為止,接著將該二層構成僅為一單一最終結 晶材料層,彙總地,具有一均勻的成分,其中該二層之個 別的成分、厚度及應變度初使地經選定,在擴散之後,因 8 1325153 此該材料組成最終層,彙總地,不再顯現彈性應變。 以下係為此構成無應變層之方法的其他特性: •第一及第二應變層之晶格參數係分別等於組成最終 層之材料的名義晶格參數; 5 •第二層係為在第一層上蟲晶地成長的一層; •第一及第二層於其之共有的個別成分中具有至少一 元素; •第一層係以Sii_xGex構成,第二層係以Si]_yGey構成以 及最終層係以Si^Ge,構成,X及y分別位在0(包含)至1(包含) 10 的範圍内,X大體上係與y不同,以及: z = (x*thi + y*th2)/(thi + th2) th,係為第一層之厚度; th2係為第二層之厚度; 以及第一及第二應變層之個別晶格參數係分別等於 15 Si 1 _zGez之名義晶格參數, •該結構進一步地包含一配置位在二結晶層下方的非 結晶質材料層; •非結晶質材料層係為電氣絕緣; •非結晶質材料層包含以下材料:Si02、Si3N4、SixOyNz 20 的至少其中之一者; •藉由熱處理完成擴散。 於一第二觀點中,本發明提供構成包含意欲供電子、 光學或光電應用裝置所用之一彈性無應變結晶層的一結構 的方法,其之特徵在於包含以下步驟: 9 1325153 •於在張力下(或分別地於壓縮下)係彈性應變的一第一 結晶層上結晶體成長一第二結晶層,因此第二層係藉由第 一層於壓縮下(或分別地於張力下)彈性地應變,並因此第二 層之厚度係選定為一參考厚度的大小,參考厚度係與構成 5 第二層之元素的總成及構成第一層之元素的總成的一厚度 相一致,一經結合在一起,即能夠構成一均勻層,彙總地, 係無應變。 •將二層之間的元素擴散,因此二層之個別成分間的 差異係逐步地降低直至其為相同為止,該二層接著構成僅 10 為具有一成分,彙總地,係為均勻且無彈性應變的一結晶 材料之一單一最終層,產生該結構的至少一部分。 此構成一包含一無應變層的結構之方法的進一步特性 如下: •選定第一層之晶格參數俾便大體上與構成最終層之 15 材料的名義參數相等; •亦完成結晶成長因此第二層之厚度係小於或等於超 越彈性應變大體上鬆弛的一臨界厚度; •再者,在結晶成長步驟之前,將第一層與一受體基 板接合,最終構成該結構因而包含該最終層並亦包含該受 20 體基板; •經由構成位在待接合之其中一面及/或另一面上的一 接合層而完成接合作業; •接合層包含以下二材料:Si02、Si3N4的至少其中之 一者; 10 1325153 •接合係為分子方式並因而藉由一適合的熱處理增強; •在接合期間於一晶圓中包含第一層,以及該方法進 一步包含,在接合與結晶成長步驟之間,將未包含第一層 的晶圓之·--部分剝離, 5 •未包含第一層的晶圓之一部分係藉由以下技術的至 少之一者而剝離:研磨、化學機械平坦化(CMP)、選擇性 CMP、化學蝕刻、選擇性化學蝕刻; •在接合之前,該方法進一步包含將原子物種注入晶 圓中用以於其中在大體上與第一層之厚度相等的一深度處 10 產生一脆弱區域;藉由讓脆弱區域承受能夠將脆弱接合破 裂的應力而剝離晶圓部分,從而將該第一層自晶圓之剩餘 部分分離; •再者,在剝離部分之晶圓與結晶成長之間,完成對 第一層之表面的最後加工步驟用以製備其之供第二層之結 15 晶成長所用的表面; •第一層係由SiUxGex構成,第二層係由Si^Gey構成以 及最終層係由SiNzGez構成,X及y分別位在0(包含)至1(包含) 的範圍内,X大體上係與y不同,以及: z = (x*thi + y*th2)/(thi + th2) 20 也係為第一層之厚度; th2係為第二層之厚度; 以及第一應變層之晶格參數大體上係等於SinGeziS 義晶格參數, •第一層係以應變Si構成,並係包含於一應變絕緣體 11 1325153 上覆矽基板(sSOI)中。 圖式簡單說明 藉由以下圖式,於上述本發明之非限定說明内容中說 明其他特性、目的及優點: 5 第1A至1C圖係為本發明之用以構成包含一無應變層 的一結構的一方法中不同的步驟。 第2A及2B圖係分別為根據本發明在擴散之前及之後 的一絕緣體上覆半導體結構。 第3A至3E圖係為本發明之用以構成包含一無應變層 10 的一特定結構的一方法中不同的步驟。 C實施方式3 本發明之方法包含於二彈性應變結晶層之間擴散的一 步驟,用以構成具一彈性無應變均質成分的一單一最終結 晶層。 15 於第1A圖中,該無應變層係由一結構30構成,其包含 一在張力下(於圖式中藉由背離箭頭概略地顯示張力)彈性 地應變的第一結晶層1,以及一在壓縮下(於圖式中藉由會 合箭頭顯示壓縮)彈性地應變的第二結晶層2,第二層2係與 第一層1相鄰。 20 於本發明之一可任擇的構形中,對比地,第一層1係受 壓縮以及第二層2係受張力,不需修改接著進行的擴散步 驟。 結構30可僅由二層1及2構成,或是其可在二層1及2之 一及/或另一層之一側邊上包^—支樓件(諸如一加強件或 12 1325153 一成長基板)。 於一第一構形中’層2具有已磊晶成長在層1上的一層 之特性,此層因而係為一成長基板。可交替地,層丨具有位 在層2上的一磊晶成長層之特性’該層因而使用作為一成長 5 基板。 蟲晶層之結晶成長可使用所熟知的LPD、CVD及 MBE(分別為低功率沉積(low power deposition)、化學蒸氣 沉積及分子束蠢晶(molecular beam epitaxy))的技術完成。 為避免磊晶成長層中出現塑性型式缺陷同時保證所需 10 彈性應變,所需的磊晶成長層之厚度係低於一臨界厚度, 實質上係如構成二層1及2之個別材料的名義晶格參數差異 的一函數所測定。此臨界厚度能夠經由先前技術及公開案 而測定。就一實例而言,能夠參考由Friedrich Schaffler所發 表“高遷移率矽及鍺結構(High Mobility Si and Ge 15 Structures)” 文件(“Semiconductor Science Technology” 12 (1997) 1515-1549),用以測定Si,-xGex之層 1及SiUyGey之層2 的臨界厚度(x係與y不同)。 於一第二構形中,層1及2已使用熟知的接合技術(針對 進一步細節,例如,見由Q.-Y. Tong及U. G6sele所著”半導 20 體晶圓接合科學及技術(Semiconductor Wafer Bonding Science and Technology),,-Wiley Interscience publicati〇n,Johnson Wiley & Sons,Inc)接合在一起。因此, 例如,在傳統式退火或是快速熱退火(RTA)處理之後’可選 定親水性表面或是有助於親水性的表面的分子接合’或是 13 在待接合二表面的其中之—及/或另一表面的電漿處理之 後接合0 在二層1及2已相互接合的例子中,基本上選擇不易妨 礙二層1-2之間根據本發明接著實行之擴散作業的接合技 5術。特別地,以熟知方式,細心製備待接合表面有效地使 其平滑且清潔’因此表面不具干擾擴散作業的污染物及隔 離的微粒。完成適於清潔待接合表面的化學處理,諸如脆 弱化學餘刻、RCA處理、臭氧浴、漂洗(rinsing)等。亦實行 機械或化學機械處理,諸如拋光、磨蝕、化學機械平坦化 10 (CMP)或原子物種撞擊。再者,無接合層(例如,si〇2或SbN4 型式之接合層),或是利用一夠薄因此實質上不致妨礙或使 一層1與2之間擴散作業緩慢的一接合層亦能夠實行接合作 業0 選定二層1及2之個別的成分、厚度及應變程度因此, 15在完成擴散之後’接著組成待構成之最終無應變層的材 料,彙總地,係不再彈性地應變。 特別地’應變層1及2之晶格參數有利地係分別等於組 成待構成之最終層的材料之名義晶格參數。 特別地,有利地選定應變層1及2之個別成分及厚度因 2〇 此’ 一旦已達成藉由二層1及2擴散成一最終層的均質性, 最終層即具有所需的成分。 參考第1B圖’該方法包含於層1與2之間擴散的一步 驟,因此其之個別成分間的差異係逐步地減小。 此現象因而導致層1與2其之材料的構成元素之間發生 14 1325153 位移,逐步地減小成分中的差異性(圖式中藉由箭頭顯示層 1與2之間的位移)。 藉由熱處理有利地完成擴散作業,於一或更多時段期 間分別地適於一或更多預定溫度用以獲得所需結果,亦 5 即,一最終彈性無應變層。就一實例而言,在900°C至1200 °C範圍中的一溫度下進行熱處理持續30分鐘(min)至數小時 (h)。 第1C圖顯示在完成擴散作業後所獲得的結果:二層1 及2之個別成分大體上係彼此相同,二層1及2因而僅構成為 10 一單一最終層3,其係由一具有係為均勻且無彈性應變成分 的結晶材料構成。 於本發明之一特定構形中,構成層1及2的材料初使地 共同具有其之個別成分之至少一元素。因此,假若二層1或 2其中之一層的成分與另一層相較包含更多的此元素,則該 15 元素會由第一層更為朝向另一層擴散用以使總成的成分均 質化。 就一實例而言,考量第一層1係由Sii-xGex構成,第二 層係由SkyGey構成。根據本發明,選定其之厚度及應變程 度(亦即,視其之成分而定,其之個別晶格參數)用以獲得無 20 應變Si^Gez的一最終層3(x及y分別位在0(包含)至1(包含) 的範圍内,X大體上係與y不同): 接著,選定X、y、出丨及出],因此: z = (x*th] + y*th2)/(thi + th2) (1) • th 1係為第一層1之厚度; 15 1325153 • th2係為第二層2之厚度。 因此,第一及第二應變層1及2之個別晶格參數係分別 地等於Sii.zGez之名義晶格參數。 明確地,應注意的是仇1及比2係分別地小於層1及2之臨 5 界厚度。 第2A圖顯示本發明之一特定應用,其中結構30初使地 係為一應變絕緣體上覆矽(sSOI)結構,因而包含於一第一構 形中(未顯示)的一應變矽之第一層1以及一塊狀絕緣基板, 或是於一第二構形(如圖所示)中的一應變矽之第一層1、一 10 塊狀基板20以及一***絕緣層4。 此類型之sSOI基板30係為市售品。 於此實例中,矽之第一層1的應變度係藉由選擇一sSOI 基板30而固定於一預定的應變度。從而選定待構成之最終 層3的晶格參數。 15 於一第二步驟中,磊晶成長的第二層2之成分以及第一 層1(其因而可任擇地加以修改)與第二層2之個別厚度係經 選定用以構成一最終層3,在藉由擴散作業將二層1-2均質 化之後,具有一與第一層之晶格參數相等的名義晶格參數。 就一實例而言,假若選定第二層2之成分為SiUyGey, 20 則根據本發明藉由熱處理在一簡單的擴散作業步驟之後, 參考第一層1之厚度(見上述關係式(1)),根據本發明,藉由 其之厚度在sSOI基板30上SiNyGey之第二層的簡單磊晶成 長,能夠構成無應變Si^Gez之一最終層3。 亦能夠藉由與臨界厚度有關的限制引導對於SiNyGey 16 1325153 之成分的初使選擇。事實上,假若選定的Ge之一濃度y係高 於一預定限制濃度,則所選定最終構成一無應變SikGezi 層3的厚度th2係大於臨界厚度。從而利用塑性應變鬆弛法 (轉位(dislocation)、堆疊缺點及/或其他塑性缺陷)獲得一第 5二層2 ;因此’最終層3係為不良的結晶品質。 然而’針對磊晶成長的特定狀況,諸如由D.C. Houghton 所著“Sii-zGez/Si異質結構之應變鬆他動力學(Strain Relaxation Kinetics in SiNzGez/Si heterostructures)” 中(J. Appl. Phys. 70(4),15 August 1991)所說明之該等狀況,能夠 10 產生超越理論臨界厚度的層之結晶成長;參考J.W. Matthews等人發表之“蟲晶積層中之缺陷(Defects in Epitaxial Multilayers),,(Journal of Crystal Growth 27(1974) 118-125) ’其說明超越臨界厚度出現的物理現象,以及沉積 技術對該等現象的影響。 15 因而構成結構’接著根據本發明實行擴散作業。就 一實例而言,能夠選擇一約為1〇5〇。〇的溫度持續約2小時。 第3A至3E圖顯示本發明之一進一步特定方法的複數 步驟,其包含以下步驟: (1) 在一施體表面10上彈性應變結晶材料之一第一薄層 20 1的蟲晶成長; (2) 於應變層1處將一受體基板2〇與施體基板1〇接合; (3) 將施體表面1〇剝離; (4) 一第二彈性應變層2之結晶成長; (5) 根據本發明之擴散作業。 17 1325153 第3八圖顯示一晶圓係由一施體基板10及Sii-xGex(x係 位在0(包含)至1(包含)的範圍内)之一第一應變層1構成。 於受體基板10之一構形中,其係為一假基板 (pseudo-substrate)包含一緩衝層(如以上所定義)位在一支撐 5基板(於第3A圖中未顯示)上。siGe之緩衝層因而,例如, 其係自塊狀單晶矽之支撐基板藉由磊晶而構成,彙總地, 於其之厚度中其之Ge濃度增加,俾便逐漸地修改支撐基板 之石夕的名義晶格參數以及SiGe之名義晶格參數。配置緩衝 層俾便進一步包含鬆弛511不同)之一上層,具有 10 一預定晶格參數並具有一足夠大的厚度能夠將其之晶格參 數加在下方的應變第一層1上,層丨大體上不致影響上層的 結晶結構。 不論針對施體基板10所選定的構形,該基板1〇具有一 結晶結構,其導致應變層1中彈性應力以及一低密度之塑性 15 缺陷。 由於Ge之晶格參數大於Si之晶格參數4.2%,所以經選 疋用以構成該應變層1之材料因而假若X小於w則係在張力 下應變,以及假若X小於w則處於壓縮狀況。 第一應變層1係有利地藉由結晶成長構成在施體基板 20 10上,諸如使用LPD、CVD及MBE之熟知技術的磊晶方式。 較佳地沉積層1因此其具有一大體上固定的厚度,並具 有大體上不變的内在特性及/或有助於未來與受體基板2〇 接合(如第3B圖中所示)。 為避免應變層1鬆弛或是出現内部塑性型式缺陷,較佳 18 地保持此層1之厚度低於針對彈性應變的一臨界厚度。 關於Sil-xGex層之臨界厚度值’特別地參考由Friedrich Schaffler發表標題為“高遷移率矽及鍺結構间迚
Mobility
Si and Ge Structures),,之文件⑸加⑽如时%嶋 5 Technol〇gy” 12(1997) 1515-1549)。 就其他材料而言,熟知此技藝之人士參考有關於針對 構成位在施體基板1G上的應變層丨選定材料之彈性應變的 _^臨界厚度的先前技術。 <因此,特別地經設計適於該等成長參數,蟲晶成長於 10鬆弛石夕上的-SluGex層(X係位在〇 10至〇 3〇範圍中)具有一 位在約200A[埃]至2000A範圍内的典型厚度。 -旦構成’應變層1因而具有—晶格參數係大體上接近 纟之成長基板_晶格參數’並具有—晶格參數係大體上 - 等於根據本發明構成的無應變層之晶格失數。 15 第3B圖顯示施體基板10與受體基板20接合。 • #合之前’可實行一可任擇的步驟在待接合的二表面 之其中至少-表面上構成-接合層,該接合層在周圍溫度 或是在較高溫度下具有接合特性。 & • ®此,例如,特別是假若待接合的另-表面係由Si〇2 2〇構成或包含矽,構成一以〇2或&以4層可改良結合品質。2 因而有利地藉由沉積Si02之原子物種或假若待接合表 面包含矽則將表面熱氧化而構成一 Si02接合層。 σ 有利地在接合作業之前完成製備待接合表面的步驟, 有助於該等表面儘可能平滑且清潔。 7 19 就其本身而言,藉由使待接合表面接觸而完成接合作 業。接合本質上較佳地係為分子方式的,利用待接合表面 之親水性質。接合表面亦可經電漿處理。 可將接合總成退火用以加強接合,例如藉由修改接合 5之本質,諸如共價鍵或其他接合》 因此’特別地,假若接合層已在接合作業之前構成, 則退火可增強接合。 可自由Q.Y. Tong,U· G6sele,Wiley所著標題為”半導體 晶圓接合(Semiconductor Wafer Bonding)’’的文件(Science 10 and Technology,interscience Technology)獲得有關接合技術 的更多細節。 參考第3C圖,一旦總成經接合,將施體基板1〇去除。 由於黏合力因而第一層1中的應變實質上係為保留的 (就進一步細節而言,特別地,見WO-A-04/006326號,特此 15 併入本案以為參考資料)。 於一應用中,藉由供給能量,於施體基板1〇中存在的 一脆弱區域處將施體基板10之至少一部分分離而將材料去 除。 此脆弱區域(未顯示)係為一大體上與接合表面平行的 2〇區域’其中接合脆弱,當供給適量的能量時’諸如熱及/或 機械能量,能夠使該脆弱接合破裂。 藉由將原子物種注入施體基板10可構成脆弱區域。 注入的原子物種可為氫、氦、一二物種之混合物或是 其他物種,較佳地為輕物種。 20 1325153 於接合之前,在構成應變層1之前或之後,完成該注入 作業。 脆弱區域中的接合主要地係藉由選擇注入物種之劑量 而使其脆弱。就氫注入而言,劑量典型地係位在1〇16 cm·2 5至l〇17cm_2的範圍中,更精確地係位在自約2xl〇i6cm-2至約 7xl016 cnf2的範圍中。 因而通常藉由供給機械及/或熱能量於該脆弱區域完 成分離作業。 就與此Smart Cut®方法有關的更進一步細節而言,應 10 參考由“Kluwer Academic Publishers”所發行由 j.-P.Collinge 所者標題為“絕緣體上覆石夕技術:對於超大規模積體電路的 材料,第一版(Silicon-on-Insulator Technology: Materials to VLSI ’ 2nd Edition,,),,,pp 50及51 的文件。 在於脆弱區域處的分離作業之後,去除施體基板l〇之 15 可任擇的剩餘部分俾便在受體基板20上僅保持應變層1。 接著實行最後加工技術,諸如拋光' 磨钱、CMP、RTA、 犧牲氧化(sacrificial oxidation)、化學姓刻,單獨使用或結 合使用(接合介面之增強、消除粗縫度、消除缺陷等)。 有利地’最後加工材料去除作業’至少於結束階段, 20使用一選擇性化學蝕刻結合機械構件或以其他方法。 可任擇地,就剝離施體基板1〇的步驟而言,可實行一 無分離作業且無一脆弱區域之用以去除材料的進一步技 術。 包括元成化學姓刻及/或化學機械钱刻。 21 ' 、沈實例而言,能夠使用一“蝕刻背部(etch-back),,型方 - &⑽選擇性地蝴待娜之施體基板10之材料。 該技術包括“自背部,’,亦即,自施體基板10之自由表 ' 面蝕刻施體基板10。 可實行濕式蝕刻其使用適於待去除材料的蝕刻溶液。 亦可使用乾式蝕刻用以去除材料,諸如電漿蝕刻或是 藉由噴濺法。 _ 在〜縣板1G之機械魏,諸如研磨、拋光、機械敍 刻或是原子物種喷濺之前或之後進行蝕刻。 可伴隨著諸如拋光的機械侵姓而進行钮刻,可任擇地 結合一CMP法中的機械研磨動作。 於本說明書中經由實例提出用以自施體基板1〇去除材 料的所有6玄等技術,但絕無具限定之意,根據本發明之方 ••法,本發明能夠擴展至可去除施體基板1〇的所有類型之
15 術。 I • 參考第3D圖,如上所述,實行本發明之一 8丨1^〇6^?之第 二應變層2之磊晶。 假若第一層1係在張力下(亦即,假若χ係小於w)應變, 則選定第二層2因此其係處於壓縮狀況(亦即,y係大於。 20 因此,假若第一層1係處於壓縮狀況下(亦即,假若<係 大於w),則選定第二層2因此其係處於張力狀況(亦即,y係 小於W) 〇 根據上述說明的内容確定對於成分'厚度及晶格參數 的選擇。 22 1325153 可交替地’在接合之前第二層2可磊晶地成長於第一層 1上’因而在層2之表面處實行接合作業。如此構成一結構 30其連續地具有受體基板2〇、層2接著為層1(與第3D圖成對 比)。 5 參考第3E圖,實行本發明之一擴散熱處理,用以構成 一結構3 0 ’其具有一 S i K z G e z之最終層3。該結構係為一絕緣 體上覆SiGe(SiGeOI)結構,其中受體基板2〇係為一電絕緣體 或是一足夠厚的接合層係包含於sii zGez之層3與受體基板 • 20之間。 10 一旦獲得最終結構30,可完成最後加工處理,例如退 火。 因而可於最終層3中構成電子、光學及光電組件。 在最終結構30上亦可實行任何類別的一或更多磊晶成 長步驟(參考第1C、2B或3E圖),諸如siGe或SiGeC層的磊晶 15成長,或是應變SlC或&層之磊晶,或可交替之SiGe或SiGeC φ 層及應變&匸或81層用以構成一積層結構。 本發明並未限定在Si4SiGe之應變層1及2,亦能夠擴 展至其他麵的材料’諸域々或π •賴金屬或是其他結 晶材料。 2〇 於此說明的結晶層中,可添加其他成分,諸如掺雜元 素或碳,層中所考量碳濃度係為5〇%或大體上較低,或更 特定言之’濃度為5%或更低。 I[圖式簡單說明】 藉由以下圖式,於上述本發明之非限定說明内容中說 23 1325153 明其他特性、目的及優點: 第1A至1C圖係為本發明之用以構成包含一無應變層 的一結構的一方法中不同的步驟。 第2A及2B圖係分別為根據本發明在擴散之前及之後 的一絕緣體上覆半導體結構。 第3A至3E圖係為本發明之用以構成包含一無應變層 的一特定結構的一方法中不同的步驟。 【主要元件符號說明】
卜··第一結晶層 2···第二結晶層 3…最終層 4…絕緣層 10…施體表面 20…塊狀基板/受體基板 30…結構/sSOI基板
24
Claims (1)
13251 P5139733號專利申請案申請專利範圍修正本修正味(更)正本 —.-I »1 I |_ _ 十,申請專利範圍: • 1. 一種構成一彈性無應變結晶材料層的方法,該層係欲供 電子、光學或光電應用裝置所用,該方法之特徵在於該 方法係由一結構來執行,該結構包含—在張力下(或分 別地於壓縮下)係彈性應變的第一結晶層,以及一在壓 縮下(或分別地於張力下)係彈性應變的第二結晶層,第 二層係與第一層相鄰,其中該方法包含於二層之間的一 擴散步驟’因此該二層之個別組成之間的差異逐步地減 ® 小直至其為實質相同為止’接著該二層形成僅為一整體 來5兒具有一均勻組成之結晶材料的早一最終鬆弛層,其 中該二層之個別的組成、厚度及應變度初始地經選定, 、 藉此在擴散之後,構成該最終鬆弛層之材料整體來說不 再顯現彈性應變;其中該二層中之一層係以SiNxGed4 成’另一層係以Sii_yGey構成以及該最終鬆弛層係以 SkzGez構成,X及y分別位在〇至U包含)的範圍内,且z % 大於0但小於1。 2. 如申請專利範圍第1項之構成一彈性無應變結晶材料層 的方法,其中該第一及第二應變層之晶格參數係分別等 於組成最終鬆弛層之材料的名義晶格參數。 3. 如申請專利範圍第1項之構成一彈性無應變結晶材料層 的方法,其中該第二層係為在第一層上蟲晶地成長的一 層。 4. 如申請專利範圍第1項之構成一彈性無應變結晶材料層 的方法,其中該第一及第二層於其個別之組成中具有至 [S3 25 1325153 少一共同元素。 5. 如申請專利範圍第4項之構成一彈性無應變結晶材料層 的方法,其中該第一層係以Si丨_xGex構成,第二層係以 Si^yGey構成以及最終鬆弛層係以SikGez構成,X及y分 別位在0(包含)至1(包含)的範圍内,X大體上係與y不 同,以及: z = (x*thi + y*th2)/(thi + th2) th,係為第一層之厚度; th2係為第二層之厚度; 以及第一及第二應變層之個別晶格參數係分別等 於SikGez之名義晶格參數。 6. 如申請專利範圍第1至5項中任一項之構成一彈性無應 變結晶材料層的方法,其中該結構進一步地包含一配置 位在二結晶層下方的非結晶質材料層。 7. 如申請專利範圍第6項之構成一彈性無應變結晶材料層 的方法’其中該非結晶質材料層係為電氣絕緣。 8. 如申請專利範圍第7項之構成一彈性無應變結晶材料層 的方法,其中該非結晶質材料層包含以下材料中至少一 者:Si02、Si3N4、SixOyNz。 9. 如申請專利範圍第1項之構成一彈性無應變結晶材料層 的方法,其中藉由熱處理完成擴散。 10. —種構成包含意欲供電子、光學或光電應用裝置所用之 一彈性無應變結晶層的一結構的方法,其之特徵在於包 含以下步驟: [S 26 於在張力下(或分別地於壓縮下)係彈性應變的一第 —結晶層上結晶體成長一第二結晶層,因此第二層係藉 由第一層於壓縮下(或分別地於張力下)彈性地應變,並 因此第二層之厚度係選定為一參考厚度的大小,參考厚 度係與構成第二層之元素的總成及構成第一層之元素 的總成的一厚度相一致,一經結合在一起,即能夠構成 整體來說無應變之一均勻層; 將二層之間的元素擴散,因此二層之個別組成間的 差異係逐步地降低直至其為實質相同為止,該二層接著 構成僅為具有一成分,整體來說,係為均勻且無彈性應 變的一結晶材料之一單一最終鬆弛層,產生該結構的至 少一部分, 其中一層係以SiNXGex構成’另一層係以Si^Gey構 成以及該最終鬆弛層係以Si丨_zGez構成,X及y分別位在〇 至U包含)的範圍内,且z大於0但小於1。 •如申請專利範圍第10項之構成一結構的方法,其中該選 定第一層之晶格參數俾便大體上與構成最終鬆弛層之 材料的名義參數相等。 •如申請專利範圍第10項之構成一結構的方法,其中亦完 成結晶成長因此第二層之厚度係小於或等於一臨界厚 度’彈性應變在超越該臨界厚度時將大體上鬆弛。 .如申凊專利範圍第10項之構成一結構的方法,其進一步 包含在結晶成長步驟之前,將第一層與—受體基板接 合’最終構成該結構因而包含該最終鬆弛層並亦包含該 1325153 受體基板。 14. 如申請專利範圍第13項之構成一結構的方法,其中經由 構成位在待接合之其中一面及/或另一面上的一接合層 而完成接合作業。 15. 如申請專利範圍第14項之構成一結構的方法,其中該接 合層包含以下二材料中至少一者:Si02、Si3N4。 16. 如申請專利範圍第13項之構成一結構的方法,其中接合 係為分子方式並因而藉由一適合的熱處理增強。 17. 如申請專利範圍第13、14、15或16項之構成一結構的方 法,其中在接合期間於一晶圓中包含第一層,以及該方 法進一步包含,在接合與結晶成長步驟之間,將未包含 第一層的晶圓之部分剝離。 18. 如申請專利範圍第17項之構成一結構的方法,其中該未 包含第一層的晶圓之部分係藉由以下技術中至少之一 者而剝離:研磨、化學機械平坦化(CMP)、選擇性CMP、 化學蝕刻、選擇性化學蝕刻。 19. 如申請專利範圍第17項之構成一結構的方法,其進一步 包含,在接合之前,將原子物種注入晶圓中用以於其中 在大體上與第一層之厚度相等的一深度處產生一脆弱 區域;藉由讓脆弱區域承受能夠將脆弱接合破裂的應力 而剝離一部分,從而將該第一層自晶圓之剩餘部分分 離。 20. 如申請專利範圍第17項之構成一結構的方法,其進一步 包含,在剝離部分之晶圓與結晶成長之間,完成對第一 28 1325153 層之表面的最後加工步驟用以製備其之供第二層之結 晶成長所用的表面。 21.如申請專利範圍第10項之構成一結構的方法,其申該第 一層係由Sii-xGex構成,第二層係由SibyGey構成以及最 終鬆弛層係由Sii.zGez構成,X及y分別位在0(包含)至1(包 含)的範圍内,X大體上係與y不同,以及: z = (x*thi + y*th2)/(thi + th2) th!係為第一層之厚度; th2係為第二層之厚度; 以及第一應變層之晶格參數大體上係等於Si,_zGez 之名義晶格參數。 [S 3 29
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0511040A FR2892733B1 (fr) | 2005-10-28 | 2005-10-28 | Relaxation de couches |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200729295A TW200729295A (en) | 2007-08-01 |
TWI325153B true TWI325153B (en) | 2010-05-21 |
Family
ID=36591270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095139733A TWI325153B (en) | 2005-10-28 | 2006-10-27 | Relaxation of layers |
Country Status (10)
Country | Link |
---|---|
US (1) | US7452792B2 (zh) |
EP (1) | EP1786025B1 (zh) |
JP (1) | JP4926652B2 (zh) |
KR (1) | KR100921837B1 (zh) |
CN (1) | CN1971850A (zh) |
AT (1) | ATE491222T1 (zh) |
DE (1) | DE602006018696D1 (zh) |
FR (1) | FR2892733B1 (zh) |
SG (1) | SG131912A1 (zh) |
TW (1) | TWI325153B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE102010046215B4 (de) | 2010-09-21 | 2019-01-03 | Infineon Technologies Austria Ag | Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers. |
FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
JP7094082B2 (ja) * | 2017-06-14 | 2022-07-01 | 日本ルメンタム株式会社 | 光半導体素子、光サブアセンブリ、及び光モジュール |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024258B2 (ja) | 1991-05-22 | 2000-03-21 | 松下電器産業株式会社 | 化合物半導体装置の製造方法 |
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
EP1295319A2 (en) * | 2000-06-22 | 2003-03-26 | Massachusetts Institute Of Technology | Etch stop layer system for sige devices |
JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
US6805962B2 (en) * | 2002-01-23 | 2004-10-19 | International Business Machines Corporation | Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications |
FR2842349B1 (fr) * | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
JP3837527B2 (ja) * | 2002-12-06 | 2006-10-25 | 国立大学法人東北大学 | 歪み半導体単結晶の作製方法 |
JP3967695B2 (ja) * | 2003-08-27 | 2007-08-29 | 株式会社東芝 | 歪み緩和SiGe基板の製造方法 |
US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
WO2005112129A1 (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Limited | 半導体装置およびその製造方法、半導体基板の製造方法 |
US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
US7585792B2 (en) * | 2005-02-09 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Relaxation of a strained layer using a molten layer |
US7265004B2 (en) * | 2005-11-14 | 2007-09-04 | Freescale Semiconductor, Inc. | Electronic devices including a semiconductor layer and a process for forming the same |
-
2005
- 2005-10-28 FR FR0511040A patent/FR2892733B1/fr active Active
-
2006
- 2006-01-19 US US11/337,267 patent/US7452792B2/en active Active
- 2006-10-27 SG SG200607480-1A patent/SG131912A1/en unknown
- 2006-10-27 TW TW095139733A patent/TWI325153B/zh active
- 2006-10-27 EP EP06123069A patent/EP1786025B1/fr active Active
- 2006-10-27 AT AT06123069T patent/ATE491222T1/de not_active IP Right Cessation
- 2006-10-27 DE DE602006018696T patent/DE602006018696D1/de active Active
- 2006-10-27 KR KR1020060104823A patent/KR100921837B1/ko active IP Right Grant
- 2006-10-27 CN CNA2006101639198A patent/CN1971850A/zh active Pending
- 2006-10-30 JP JP2006294710A patent/JP4926652B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP1786025A1 (fr) | 2007-05-16 |
CN1971850A (zh) | 2007-05-30 |
ATE491222T1 (de) | 2010-12-15 |
JP4926652B2 (ja) | 2012-05-09 |
US20070099399A1 (en) | 2007-05-03 |
US7452792B2 (en) | 2008-11-18 |
FR2892733B1 (fr) | 2008-02-01 |
JP2007197818A (ja) | 2007-08-09 |
FR2892733A1 (fr) | 2007-05-04 |
DE602006018696D1 (de) | 2011-01-20 |
KR20070045983A (ko) | 2007-05-02 |
KR100921837B1 (ko) | 2009-10-13 |
SG131912A1 (en) | 2007-05-28 |
EP1786025B1 (fr) | 2010-12-08 |
TW200729295A (en) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449394B2 (en) | Atomic implantation and thermal treatment of a semiconductor layer | |
JP4602474B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
US7348260B2 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
JP6487454B2 (ja) | 層状半導体構造体の製造方法 | |
US20040192067A1 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
KR20080036209A (ko) | 스트레인드 실리콘-온-인슐레이터 구조의 제조 방법 | |
JP2010016390A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
TW200816398A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
TW200411820A (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
TWI698960B (zh) | 製造絕緣體上半導體之方法 | |
TWI711118B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
KR20110086038A (ko) | 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비 | |
JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
KR100787261B1 (ko) | 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법 | |
JP5591949B2 (ja) | 多層結晶構造体の製造方法 | |
TWI325153B (en) | Relaxation of layers | |
JP2013516767A5 (zh) | ||
JP4980049B2 (ja) | 遷移後の薄層の緩和 | |
EP1597759A1 (en) | Relaxation of a thin layer at a high temperature after its transfer | |
US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
US20180005872A1 (en) | Preparation of silicon-germanium-on-insulator structures |