JP3967695B2 - 歪み緩和SiGe基板の製造方法 - Google Patents
歪み緩和SiGe基板の製造方法 Download PDFInfo
- Publication number
- JP3967695B2 JP3967695B2 JP2003209066A JP2003209066A JP3967695B2 JP 3967695 B2 JP3967695 B2 JP 3967695B2 JP 2003209066 A JP2003209066 A JP 2003209066A JP 2003209066 A JP2003209066 A JP 2003209066A JP 3967695 B2 JP3967695 B2 JP 3967695B2
- Authority
- JP
- Japan
- Prior art keywords
- sige layer
- composition
- sige
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、集積回路素子の形成要素たる電界効果トランジスタを作製するための素子形成用基板の製造方法に係わり、特に歪みSiチャネルSOI−MOSFETに用いる歪み緩和SiGe基板の製造方法に関する。
【0002】
【従来の技術】
近年、CMOS回路素子の高性能化,高機能化のため、歪みSiなどの高移動度のチャネル材料を用いることが検討されている。歪みSiは、より格子定数の大きな格子緩和SiGe基板上に形成され、基板面内方向に引張り歪みを有している。この引張り歪みの影響でバンド構造が変化し、電子,正孔の移動度はいずれもSiに比べて増大する。下地のSiGe層のGe組成が大きくなるほど歪みSiの歪み量が大きくなり、移動度はより高くなる。
【0003】
このような歪みSiチャネルを有するMOSFETでCMOSを構成すれば、同じサイズのSi−CMOSよりも高速動作が期待できる。さらに、歪みSiチャネルMOSFETに埋め込み酸化膜を有する構造を組み合わせた歪みSOI−MOSFETは更なる高性能化が期待できる。この歪みSOI−MOSFETにおいて移動度増大の利点を最大限に利用するためには完全空乏型であることが望ましいが、そのためには埋め込み酸化膜上の歪み緩和SiGe層及び歪みSi層を数十ナノメートル程度という非常に薄い膜にしなくてはならず、従って極薄のSiGe層を埋め込み酸化膜上に形成する必要がある。
【0004】
本発明者らを含む研究グループは、このような極薄膜かつ高Ge組成のSiGe基板を埋め込み酸化膜上に作製するために、酸化濃縮法という手法を提案し、開発してきた(例えば、非特許文献1参照)。この方法では、図1(a)に示すように、Si基板1の上に埋め込み酸化膜2とSi層(SOI層)3が順次積層されているSOI基板上に、Si層3と格子整合したSiGeをエピタキシャル成長させることにより歪みSiGe層4を作製する。
【0005】
次いで、1000℃以上の高温で酸化を行うことにより、図1(b)に示すように、SiGe層4の表面に酸化膜6が形成されるが、Geがこの酸化膜6からはじき出されることにより、SiGe層4のGe濃度が増す。また、GeがSi層3に拡散するためSi層3とSiGe層4の界面は消滅し、十分にGeを拡散させると均一組成のSiGe層となる。さらにこの過程において、Si層3とSiGe層4との界面に転位が入ることや埋め込み酸化膜2の塑性変形によって、格子歪みが緩和したSiGe層5となる。
【0006】
本手法では、薄膜で高Ge組成のSiGe層が高品質で得られるが、一方で、埋め込み酸化膜付近のSiGe層に転位が残留すること、或いは特に高Ge組成の場合にSiGe層の格子緩和が不完全であるという問題がある。
【0007】
また、埋め込み酸化膜上に同様のSiGe層を作製する類似の手法が提案されている(例えば、非特許文献2参照)。この方法では、SOI層上に高Ge組成SiGe層及びSiキャップ層をエピタキシャル成長させた基板に対して、加熱処理を行うことにより高Ge組成SiGe層を融解させる。同時に、熱の効果によりSiとGeの相互拡散を生じさせ、SiGe層のGe組成を低下させて再結晶化させる。
【0008】
しかしながら、この方法によってもSiGe層の埋め込み酸化膜界面近傍は結晶のまま留まるため、埋め込み酸化膜との結合を切ることが不可能であり、従って埋め込み酸化膜近傍に転位が残留するという問題がある。なお、SiGe層の埋め込み酸化膜界面近傍も溶解させると、SiGe層の再結晶の際のシード部が無くなるため、成長結晶が多結晶となり良質の結晶が得られなくなる。
【0009】
【非特許文献1】
T.Tezuka, N.Sugiyama, S.Takagi, Appl.Phys.Lett.79, p1798(2001)
【0010】
【非特許文献2】
N.Sugii, S.Ymaguchi, K.Washio, J.Vac.Sci.Tchnol.B20, p1891(2002)
【0011】
【発明が解決しようとする課題】
上記のように、加熱処理の過程を通じてSOIの埋め込み酸化膜界面近傍のSiGe層が結晶のままである場合、SiGe層の酸化膜界面近傍に転位が残留するという問題があり、これはSiGe層上に作製した歪みSiチャネルMOSFETにおいて接合リーク等によるOFF電流の増大を招く。また、SiGe層と酸化膜の界面における結合が強固であるため、SiGe層の歪み緩和は不完全なものとなるという問題があり、これはチャネルに十分歪みが加えられず、移動度増大効果の減少につながることになる。
【0012】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、SiGe層の下地絶縁膜界面近傍における転位の発生を抑制して高品質のSiGe結晶を得ることができ、且つSiGe層の十分な格子緩和をはかることができる歪み緩和SiGe基板の製造方法を提供することにある。
【0013】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は、次のような構成を採用している。
【0014】
即ち本発明は、絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、絶縁膜上に第1のSiGe層を形成する工程と、第1のSiGe層上に該SiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、第1のSiGe層が融解し第2のSiGe層が融解しない温度で加熱処理を施し、第1及び第2のSiGe層を再結晶化する工程と、を含むことを特徴とする。
【0015】
また本発明は、絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、絶縁膜上に第1のSiGe層を形成する工程と、第1のSiGe層上に第1のSiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、第2のSiGe層上に第2のSiGe層よりもGe組成の高い第3のSiGe層を形成する工程と、第1及び第3のSiGe層が融解し第2のSiGe層が融解しない温度で加熱処理を施し、第1乃至第3のSiGe層を再結晶化する工程と、を含むことを特徴とする。
【0016】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
【0017】
(1) 第1のSiGe層を形成する工程として、SOI基板のSi層上にSiGe層をエピタキシャル成長した後、熱処理を施すことにより、SiGe層上にSi酸化膜を形成すると共に、SOI基板の絶縁膜との界面にGe濃度が高くなったSiGe層を形成し、しかるのちSiGe層上に形成されたSi酸化膜を除去する。
【0018】
(2) 第2のSiGe層は、第1のSiGe層側から膜厚方向に対してGe組成が階段状に低くなっている。
【0019】
(3) 第2のSiGe層は、第1のSiGe層側から膜厚方向に対してGe組成が連続的に低くなっている。
【0020】
(4) 第2のSiGe層は、Ge組成が膜厚方向に対して階段状に変化するものであり、中央部が最も低く、第1及び第3のSiGe層側で高くなっている。
【0021】
(5) 第2のSiGe層は、Ge組成が膜厚方向に対して連続的に変化するものであり、中央部が最も低く、第1及び第3のSiGe層側で高くなっている。
【0022】
また本発明は、絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、埋め込み酸化膜上にSi層を形成したSOI基板のSi層上に第1のSiGe層を形成する工程と、第1のSiGe層上に該SiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、第1及び第2のSiGe層の積層膜の前記埋め込み酸化膜側に高Ge組成領域、該積層膜の上層側に低Ge組成領域が生じるようにGeを拡散させる熱処理を施すことによって、傾斜組成のSiGe層を形成すると共に、該SiGe層上にSi酸化膜を形成する工程と、前記埋め込み酸化膜界面付近の高Ge組成のSiGe層が融解し前記上層側の低Ge組成のSiGe層が融解しない温度で加熱処理を施し、前記傾斜組成のSiGe層を再結晶化する工程と、を含むことを特徴とする。
【0023】
また本発明は、絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、埋め込み酸化膜上にSi層を形成したSOI基板のSi層上に第1のSiGe層を形成する工程と、第1のSiGe層上に第1のSiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、第1〜第3のSiGe層の積層膜の前記埋め込み酸化膜側及び該積層膜の上層側に高Ge組成領域、該積層膜の中間層に低Ge組成領域が生じるようにGeを拡散させる熱処理を施すことによって、傾斜組成のSiGe層を形成すると共に、該SiGe層上にSi酸化膜を形成する工程と、前記埋め込み酸化膜界面付近及び前記Si酸化膜界面付近の高Ge組成のSiGe層が融解し前記中間層の低Ge組成のSiGe層が融解しない温度で加熱処理を施し、前記傾斜組成のSiGe層を再結晶化する工程と、を含むことを特徴とする。
【0024】
(作用)
本発明によれば、酸化膜等の下地絶縁膜界面付近に高Ge組成の第1のSiGe層を形成し、その上に低Ge組成の第2のSiGe層を形成した状態で、加熱処理を施して第1のSiGe層のみを融解させることにより、Ge組成が均一かつ低転位密度で格子歪みが緩和した単結晶SiGe層を形成することができる。従って、この歪み緩和SiGe基板を用いた歪みSiチャネルMOSFETにおいては、接合リーク等によるOFF電流の低減と共に移動度増大効果が期待できる。
【0025】
ここで、SiGeの融解温度TはGe組成に依存しており、図2に示すように、Ge組成が高くなるほど融解温度が低くなる。このため、Ge組成に応じて熱処理温度を選択することにより、第2のSiGe層は融解させずに第1のSiGe層のみを融解させることができる。これにより、固相状態にある第2のSiGe層をシードとして第1のSiGe層の再結晶化を進めることができ、良質の結晶を得ることができる。なお、第2のSiGe層も融解させると、シードがないためにSiGeは多結晶となり、良質の結晶は得られなくなる。
【0026】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0027】
(第1の実施形態)
図3は、本発明の第1の実施形態に係わる歪み緩和SiGe基板の製造工程を示す図である。この実施形態は、酸化濃縮法等の手法により前もって高Ge組成層を埋め込み酸化膜上に形成することを特徴とする。図の左側が試料の断面図、右側が各位置に対応するGe組成を示す。
【0028】
まず、図3(a)に示すように、Si酸化膜2上に形成された膜厚dSOI=30nmのSi層(SOI層)3上に、SiGe層4をGe組成x0 =0.1,膜厚d0 =40nmでエピタキシャル成長させる。この時点でSiGe層4に転位が発生しないためには、膜厚d0 が転位発生の臨界膜厚を超えないことが望ましい。この臨界膜厚はGe組成x0 やエピタキシャル成長温度に依存する値であり(D.C. Houghton, JAP70, 2136 (1991))、550℃で成長した場合においては200nm程度の値である。
【0029】
次いで、先に説明した酸化濃縮法を用い、1000℃にて乾燥熱酸化を施した後に酸化膜を除去することにより、図3(b)に示す膜厚d1 =10nm、Ge組成x1 =0.4の高Ge組成SiGe層(第1のSiGe層)7が得られる。ここで、図3(a)の構成を作製するためには、張り合わせ法或いはSIMOX法を用いてもよい。また、図3(b)の構成を張り合わせ法により直接作製することも可能である。
【0030】
次いで、図3(c)に示すように、高Ge組成SiGe層7上に低Ge組成SiGe層(第2のSiGe層)8を、膜厚d2 =30nm,Ge組成x2 =0.3でエピタキシャル成長する。このエピタキシャル成長の際も臨界膜厚を超えないことが好ましく、550℃で成長した場合においては40nm以下であるとよい。なお、SiGe層8の表面保護のために酸化膜を形成するのが望ましい。そのためには、SiO2 等を堆積すればよいが、Siを堆積或いはエピタキシャル成長させた後に酸化してもよい。
【0031】
次いで、高Ge組成SiGe層7が融解し、かつ低Ge組成SiGe層8が融解しない温度で加熱処理を施す。本実施形態においては、1200℃,窒素雰囲気中で加熱処理を行う。図3(d)に加熱処理の途中経過を示す。該過程において、埋め込み酸化膜2上の高Ge組成SiGe層7が融解して融解SiGe層10となることで埋め込み酸化膜2との結合が切れるため、低Ge組成SiGe層8の格子歪みが緩和する。同時に、熱の効果によりGe拡散12が生じSiGe層全体のGe組成は時間の経過に伴って均一化の方向に進む。
【0032】
従って、Ge組成が融解Ge組成11を上回る領域は時間の経過と共に減少し、再結晶化13が生じる。この際、再結晶化は低Ge組成SiGe層8の結晶性を保ちつつ進行するため、結果として、図3(e)に示すように、均一Ge組成・単結晶・歪み緩和SiGe層14が得られる。本実施形態の条件においては、最終膜厚df =40nm、最終Ge組成xf =0.33である。
【0033】
加熱処理前,加熱処理後におけるSiGe層の膜厚及びGe組成の値について、本発明の効果を得ることが可能であるためには、
xf =(d1x1+d2x2)/df <xm(T)…(1)
x2 <xm(T) <x1 …(2)
を満たす必要がある。ここで、xm(T) は前記図2に示したように、SiGeが温度Tによって融解する組成である。また、特に加熱処理が酸化を伴わない場合においてはdf =d1 +d2 である。最終的に必要とするSiGe層の膜厚及びGe組成等に応じてこれらの条件式(1)(2)の範囲内でSiGe層の膜厚,Ge組成等を選択することが可能である。
【0034】
また、図3(d)に示すような融解SiGe層10が残留した状態において加熱処理を終了した場合においても、温度の低下に伴って融解Ge組成11が上昇するため、低Ge組成SiGe層8の結晶性を保ちつつ再結晶化13を生じせしめ、単結晶を得ることが可能である。さらに、本実施形態の手法を複数回繰り返すことにより、より高Ge組成,高緩和率のSiGe基板を得ることも可能である。
【0035】
次に、本実施形態の変形例を、図4(a)(b)を参照して説明する。何れも図3(c)の形状に対する変形例である。
【0036】
図4(a)は変形例1を説明する図である。この変形例1は、図3(c)に示す基板の替わりに、該基板に対してSiGe層8を複数層、Ge組成を減少させつつ順次追加成膜したものである。これは、Ge組成の急激な変化による転位の発生を抑制する効果がある。
【0037】
本変形例1においては、追加した各層の膜厚を基板側から順にd2,d3,d4 とし、該層のGe組成を基板側から順にx2,x3,x4 とすると、d2 =d3 =d4 =20nm、x2 =0.35,x3 =0.30,x4 =0.25である。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。
【0038】
該基板を用いて1200℃,窒素雰囲気中にて加熱処理を行った場合に得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =70nm、最終Ge組成はxf =0.31である。ここで、SiGe層がn層積層されているとして加熱処理前及び加熱処理後における各SiGe層の膜厚及びGe組成の値について、本発明の効果を得ることが可能となるためには、
【数1】
を満たすことが必要である。ここで、di(i=1,2,…,n)は、加熱処理前の第i層の膜厚であり、xi(i=1,2,…,n)は、加熱処理前の第i層のGe組成であり、xmin は加熱処理前のSiGe層のGe組成の最小値であり、xBOX はSiGe層の埋め込み酸化膜界面近傍部分のGe組成である。また、特に加熱処理が酸化を伴わない場合は
【数2】
となる。
【0039】
図4(b)は変形例2を説明する図である。この変形例2は、図3(b)に示す基板に対して、Ge組成を0.4から0.25まで連続的に減少させた傾斜Ge組成SiGe層9を膜厚40nmで追加作製したものである。傾斜組成構造はGe組成の不連続な変化による転位発生を抑制する効果がある。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。
【0040】
該変形例2に示す構造を用いて1200℃,窒素雰囲気中にて加熱処理を行った結果得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =50nm、最終Ge組成はxf =0.34である。ここで、加熱処理前のGe組成が表面に垂直な方向の座標rに対してx(r)で表されるとすると、本発明の効果を得ることが可能となるためには、
【数3】
及び(4)(5)式を満たしていなくてはならない。ここで、r1,r2 はそれぞれ加熱処理前の全SiGe層の下端と上端の座標である。また特に、加熱処理が酸化を伴わない場合は、df =r2 −r1 となる。
【0041】
このように本実施形態によれば、SOI基板の埋め込み酸化膜2上に高Ge組成のSiGe層7と低Ge組成のSiGe層8を積層した状態で、SiGe層7を融解しSiGe層8を融解しない温度で加熱処理することにより、固相状態にあるSiGe層8をシードとしてSiGe層7の再結晶化を進めることができ、Ge組成が均一かつ低転位密度で格子歪みが緩和した単結晶SiGe層14を形成することができる。
【0042】
即ち、加熱処理の過程において高Ge組成のSiGe層7が融解することにより低Ge組成のSiGe層8が酸化膜2との結合から解放されるため、低Ge組成SiGe層8の格子歪み緩和が促進される。また、この過程でSiGe層内でGeが拡散することにより、低Ge組成層の結晶性を保ちつつ再結晶化が進行するため、SiGe層全体にわたって高い結晶性が得られる。
【0043】
従って、この歪み緩和SiGe基板を用いて歪みSiチャネルMOSFETを作製した場合、接合リーク等によるOFF電流の低減と共に移動度増大効果が期待できる。
【0044】
(第2の実施形態)
図5は、本発明の第2の実施形態に係わる歪み緩和SiGe基板の製造工程を示す図であり、図の左側が試料の断面を示し、右側が各位置に対応するGe組成を示している。
【0045】
この実施形態が、先に説明した第1の実施形態と異なる点は、表面酸化膜界面付近に高Ge組成SiGe層を追加したことにある。この高Ge組成SiGeの追加により本実施形態は、第1の実施形態と比較して、加熱処理におけるSiGe層と表面酸化膜との結合をSiGe層の融解によって切ることが可能であることから、歪みの緩和がより促進される効果が期待できる。
【0046】
まず、図5(a)に示すように、SOI基板のSi酸化膜2上に、膜厚d1 =10nm,Ge組成x1 =0.4の高Ge組成SiGe層(第1のSiGe層)7と、膜厚d2 =30nm,Ge組成x2 =0.3の低Ge組成SiGe層(第2のSiGe層)8を形成する。このようなSiGe層7,8の積層構造の製法は、第1の実施形態で説明した前記図3(a)〜(c)の工程と同様にすればよい。
【0047】
次いで、図5(b)に示すように、低Ge組成SiGe層8上に、膜厚d3 =10nm,Ge組成x3 =0.4の高Ge組成SiGe層(第3のSiGe層)7’を形成する。この層を形成する際も、臨界膜厚を超えないことが望ましい。また、表面保護のために酸化膜を形成するのが望ましい。そのためには、SiO2 等を堆積すればよいが、Siを堆積或いはエピタキシャル成長させた後に酸化してもよい。
【0048】
次いで、高Ge組成SiGe層7,7’が融解し、低Ge組成SiGe層8が融解しない温度で加熱処理を施す。本実施形態においては、1200℃,窒素雰囲気中で加熱処理を行う。図5(c)に加熱処理の途中経過を示す。該過程において、埋め込み酸化膜界面付近の高Ge組成SiGe層7が融解して融解SiGe層10が生じると共に、表面酸化膜界面付近の高Ge組成SiGe層7’が融解して融解SiGe層10’が生じることで、SiGe層の埋め込み酸化膜2及び表面酸化膜6との結合が切れるため、低Ge組成層8の格子歪みの緩和が促進される。同時に、熱の効果によりGe拡散12が生じSiGe層全体のGe組成は時間の経過に伴って均一化の方向に進む。
【0049】
従って、Ge組成が融解Ge組成11を上回る領域は時間の経過と共に減少し、再結晶化13が生じる。この際、再結晶化は低Ge組成SiGe層8の結晶性を保ちつつ進行するため、結果として図5(d)に示す均一Ge組成・単結晶・歪み緩和SiGe層14が得られる。本実施形態の条件においては、最終膜厚df =50nm、最終Ge組成xf =0.34である。
【0050】
加熱処理前,加熱処理後におけるSiGe層の膜厚及びGe組成の値について、本発明の効果を得ることが可能であるためには、
xf=(d1x1+d2x2+d3x3)/df<xm(T)
…(8)
x2 <xm(T) <x1 ,x3 …(9)
である必要がある。ここで、特に加熱処理が酸化を伴わない場合においてはdf =d1+d2+d3 である。また、図5(c)に示す融解SiGe層10,10’が残留した状態において加熱処理を終了した場合においても、温度の低下に伴って融解Ge組成11が上昇するため、低Ge組成SiGe層8の結晶性を保ちつつ再結晶化13を生じせしめ単結晶を得ることが可能である。さらに、加熱処理にてGe組成を均一化すれば、図5(d)を得る。
【0051】
次に、本実施形態の変形例を、図6(a)(b)を参照して説明する。何れも図5(b)の形状に対する変形例である。
【0052】
図6(a)は変形例1を説明する図である。この変形例1は、図5(b)における低Ge組成SiGe層8として、Ge組成の異なる複数の層を用い、各々の層におけるGe組成を、高Ge組成SiGe層7,7’側から段階的に低くしたものである。即ち、低Ge組成SiGe層8は中央部でGe組成が最も低く、高Ge組成SiGe層7,7’側でGe組成が階段状に高くなっている。このような構造は、Ge組成の急激な変化による転位の発生を抑制する効果がある。
【0053】
本変形例1においては、前記図4(a)に示す構成に追加した各層の膜厚を基板側から順にd5,d6,d7 とし、各層のGe組成を基板側から順にx5,x6,x7 とすると、d5 =d6 =20nm,d7 =10nm、x5 =0.3,x6 =0.35,x7 =0.4である。これらの層を形成する際には、転位発生の臨界膜厚を超えないことが望ましい。
【0054】
該変形例に示す構造を用いて1200℃,窒素雰囲気中にて加熱処理を行った場合に得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =120nm、最終Ge組成はxf =0.33である。ここで、SiGe層がn層積層されているとして、加熱処理前及び加熱処理後における各SiGe層の膜厚及びGe組成の値について、本発明の効果を得ることが可能となるためには、前記(3)(4)(5)式及び
xm(T) <xcap …(10)
を満たすことが必要である。ここで、xcap は表面酸化膜近傍のSiGe層のGe組成である。また、特に加熱処理が酸化を伴わない場合は、歪み緩和SiGe層14の最終膜厚は前記(6)式となる。
【0055】
図6(b)は変形例2を説明する図である。この変形例2は、図5(b)の替わりに、前記図4(b)上にGe組成を0.25から0.4まで連続的に増加させた傾斜Ge組成SiGe層9を膜厚40nmで追加作製した構造を用いる方法である。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。傾斜組成構造は不連続なGe組成の変化による転位発生を抑制する効果がある。
【0056】
該変形例に示す基板を1200℃,窒素雰囲気中にて加熱処理を行った結果得られる均一Ge組成・単結晶・歪み緩和SiGe層14は、最終膜厚がdf =90nm、最終Ge組成がxf =0.33である。ここで、本発明の効果を得ることが可能となるための条件は、(4)(5)(7)式及び(10)式を満たすことである。また、特に加熱処理が酸化を伴わない場合、df =r2−r1 となる。
【0057】
(第3の実施形態)
図7は、本発明の第3の実施形態に係わる歪み緩和SiGe基板の製造工程を示す図であり、図の左側が試料の断面を示し、右側が各位置に対応するGe組成を示している。この実施形態は、SOI層にSiGe層をエピタキシャル成長させたものに対して加熱処理のみを行い、加熱処理後のSiGe層上にSiGe層を追加作製する手順を伴わないことを特徴とする。
【0058】
まず、図7(a)に示すように、膜厚dSOI =5nmのSOI層3上に、エピタキシャル成長によって高Ge組成SiGe層7(膜厚d1 =45nm,Ge組成x1 =0.45)、及び低Ge組成SiGe層8(膜厚d2 =50nm,Ge組成x2 =0.25)を順次作製する。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。該基板に対して表面保護のために酸化膜を形成するのが望ましい。そのためには、SiO2 等を堆積すればよいが、Siを堆積或いはエピタキシャル成長させた後に酸化してもよい。
【0059】
次いで、加熱処理を施すことによってSiGe層8の埋め込み酸化膜2側に高Ge組成領域、該層の上層部に低Ge組成領域が生じるようにGeを拡散させる。図7(b)は(a)に対して1050℃における加熱処理を2時間行った結果を示す。傾斜Ge組成のSiGe層9が形成されると共に、該層9上にSi酸化膜6が形成されている。
【0060】
次いで、埋め込み酸化膜界面付近の高Ge組成領域のみが融解し、上層部の低Ge組成領域が融解しない温度で加熱処理を施す。本実施形態においては、1200℃,窒素雰囲気中で加熱処理を行う。図7(c)に加熱処理の途中経過を示す。傾斜Ge組成のSiGe層9の埋め込み酸化膜界面付近が融解して融解SiGe層10となることで、SiGe層9と埋め込み酸化膜2との結合が切れるため、SiGe層9の格子歪みの緩和が促進される。同時に、熱の効果によりGe拡散12が生じSiGe層全体のGe組成は時間の経過に伴って均一化の方向に進む。
【0061】
従って、Ge組成が融解Ge組成11を上回る領域は時間の経過と共に減少し、再結晶化13が生じる。この際、再結晶化は低Ge組成SiGe層9の結晶性を保ちつつ進行するため、結果として図7(d)に示す均一Ge組成・単結晶・歪み緩和SiGe層14が得られる。
【0062】
本実施形態の条件においては、最終膜厚df =100nm、最終Ge組成xf =0.33である。ここで、図7(a)に示す基板構造は、SOI上に直接高いGe組成のSiGe層を作製することによる転位の発生を抑制するために、SOIと高Ge組成層の中間にGe組成0.1程度のSiGe薄膜、或いは徐々にGe組成の上昇する傾斜組成層を作製してもよい。また、図7(c)に示す融解SiGe層が残留した状態において加熱処理を終了した場合においても、温度の低下に伴って融解Ge組成11が上昇するため、低Ge組成SiGe層9の結晶性を保ちつつ再結晶化13を生じせしめ単結晶を得ることが可能である。
【0063】
また、本実施形態に示した手法により作製したSiGe基板に対して更に第1の実施形態或いは第2の実施形態の手法を用いることにより、より高Ge組成,高緩和率のSiGe基板を得ることも可能である。
【0064】
本発明の効果を得ることが可能であるSiGe層の膜厚及びGe組成の範囲は、次の通りである。まず、図7(b)におけるSiGe層の埋め込み酸化膜界面付近のGe組成が、引き続き施される加熱処理の温度における融解Ge組成xm(T) を上回ることが必要である。そのための目安として
d1x1 /(d1 +dSOI )>xm(T) …(11)
を満たすことが必要である。次に、結果として得られる図7(d)の基板のSiGe層が単結晶であるためには、前記(1)式及び(5)式を満たすことが必要である。特に加熱処理が酸化を伴わない場合においては、df =d1 +d2 +dSOI である。
【0065】
次に、本実施形態の変形例を、図8(a)(b)を参照して説明する。何れも図7(a)の形状に対する変形例である。
【0066】
図8(a)は変形例1を説明する図である。この変形例1は、図7(a)の替わりに、膜厚dSOI =5nmのSOI層3上にSiGe層を複数層、Ge組成を減少させつつ順次積層したものを用いる。該構造はGe組成の不連続な変化による転位の発生を抑制する効果がある。
【0067】
本変形例1においては、各SiGe層の膜厚を基板側から順にd1,d2,d3,d4 とし、各SiGe層のGe組成を基板側から順にx1,x2,x3,x4 とすると、d1 =45nm,d2 =20nm,d3 =20nm,d4 =35nm、x1 =0.45,x2 =0.35,x3 =0.3,x4 =0.25である。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。
【0068】
該基板を本実施形態の手順の通りに加熱処理を施すと、最終的に得られる均一Ge組成・単結晶・歪み緩和SiGe層14の膜厚はdf =125nm、最終Ge組成はxf =0.34である。本変形例において本発明の効果を得ることが可能であるためのSiGe層の膜厚及びGe組成の範囲は、下記の通りである。まず、図7(c)の過程において埋め込み酸化膜近傍のSiGeが融解するための目安として
dmx1/(dm+dSOI)>xm(T) …(12)
を満たすことが必要である。ここで、dm は埋め込み酸化膜近傍のSiGe層のうちで融解Ge組成11を超えるGe組成を有する部分の膜厚である。次に、最終的に得られるSiGe層が単結晶であるための条件として、前記(3)式及び(5)式を満たす必要がある。また、特に加熱処理が酸化を伴わない場合においては、
【数4】
である。
【0069】
図8(b)は変形例2を説明する図である。この変形例2は、図7(a)の替わりに、SOI上にGe組成を0.45から0.25まで連続的に減少させた傾斜Ge組成SiGe層9を膜厚100nmで追加作製したものを用いる。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。傾斜組成構造は不連続なGe組成の変化による転位発生を抑制する効果がある。
【0070】
該変形例に示す基板を1200℃,窒素雰囲気中にて加熱処理を行った結果得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =125nm、最終Ge組成はxf =0.34である。ここで、本変形例において本発明の効果を得ることが可能であるためのSiGe層の膜厚及びGe組成の範囲は、下記の通りである。まず、図7(c)の過程において埋め込み酸化膜近傍のSiGeが融解するための目安として
【数5】
を満たすことが必要である。次に、最終的に得られるSiGe層が単結晶であるための条件として、(5)式及び(7)式を満たす必要がある。また、特に加熱処理が酸化を伴わない場合、df =r2 −r1 +dSOI である。
【0071】
(第4の実施形態)
図9は、本発明の第4の実施形態に係わる歪み緩和SiGe基板の製造工程を示す図である。本実施形態は、第3の実施形態に対して表面酸化膜界面付近に高Ge組成SiGe層を追加したものを用いることを特徴とする。本実施形態は第3の実施形態と比較して、加熱処理におけるSiGe層と表面酸化膜との結合をSiGe層の融解によって切ることが可能であることから、より緩和が促進される効果がある。
【0072】
まず、図9(a)に示すように、膜厚dSOI =5nmのSOI層3上に、エピタキシャル成長によって高Ge組成SiGe層7(膜厚d1 =45nm,Ge組成x1 =0.45)、低Ge組成SiGe層8(膜厚d2 =50nm,Ge組成x2 =0.25)、高Ge組成SiGe層7’(膜厚d1 =10nm,Ge組成x1 =0.45)を順次作製する。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。該基板に対して表面保護のために酸化膜を形成するのが望ましい。そのためには、SiO2 等を堆積すればよいが、Siを堆積或いはエピタキシャル成長させた後に酸化してもよい。
【0073】
次いで、加熱処理を施すことによってSiGe層の埋め込み酸化膜界面近傍及び表面酸化膜界面近傍に高Ge組成領域、中間層に低Ge組成領域が生じるようにGeを拡散させる。図9(b)は(a)に対して1050℃における加熱処理を2時間行った結果を示している。この状態では、SiGe層8よりもGe組成の高いSiGe層9が形成され、SiGe層9上にSi酸化膜6が形成されている。また、SiGe層9の埋め込み酸化膜界面近傍及び表面酸化膜界面近傍は高Ge組成領域となっている。
【0074】
次いで、SiGe層9の埋め込み酸化膜界面近傍及び表面酸化膜界面近傍の高Ge組成領域のみが融解し、中間層の低Ge組成領域が融解しない温度で加熱処理を施す。本実施形態においては、1200℃,窒素雰囲気中で加熱処理を行う。図9(c)に加熱処理の途中経過を示す。SiGe層9の埋め込み酸化膜界面近傍及び表面酸化膜界面近傍が融解して融解SiGe層10,10’となることでSiGe層9の埋め込み酸化膜2及び表面酸化膜6との結合が切れるため、低Ge組成SiGe層9の格子歪みの緩和が促進される。同時に、熱の効果によりGe拡散12が生じSiGe層全体のGe組成は時間の経過に伴って均一化の方向に進む。
【0075】
従って、Ge組成が融解Ge組成11を上回る領域は時間の経過と共に減少し、再結晶化13が生じる。この際、再結晶化は低Ge組成SiGe層9の結晶性を保ちつつ進行するため、結果として図9(d)に示す均一Ge組成・単結晶・歪み緩和SiGe層14が得られる。
【0076】
本実施形態の条件においては、最終膜厚df =110nm、最終Ge組成xf =0.34である。ここで、図9(a)の基板構造について、SOI上に直接高いGe組成のSiGe層を作製することによる転位の発生を抑制するために、SOIと高Ge組成層の中間にGe組成0.1程度のSiGe薄膜、或いは徐々にGe組成の上昇する傾斜組成層を作製してもよい。また、図9(c)に示す融解SiGe層が残留した状態において加熱処理を終了した場合においても、温度の低下に伴って融解Ge組成11が上昇するため、低Ge組成SiGe層9の結晶性を保ちつつ再結晶化13を生じせしめ単結晶を得ることが可能である。
【0077】
また、本実施形態に示した手法により作製したSiGe基板に対して更に第1の実施形態或いは第2の実施形態の手法を用いることにより、より高Ge組成,高緩和率のSiGe基板を得ることも可能である。
【0078】
本発明の効果を得ることが可能であるSiGe層の膜厚及びGe組成の範囲は、次の通りである。まず、図9(b)におけるSiGe層9の埋め込み酸化膜界面近傍のGe組成が、引き続き施される加熱処理の温度における融解Ge組成xm(T) を上回ることが必要である。そのための目安として前記(11)式を満たすことが必要である。また、SiGe層9の表面酸化膜界面近傍が引き続き施される加熱処理の温度において融解するために、前記(10)式を満たすことが必要である。次に、結果として得られる図9(d)の基板のSiGe層14が単結晶であるためには、前記(5)式及び(8)式を満たすことが必要である。また、特に加熱処理が酸化を伴わない場合においては、歪み緩和SiGe層14の最終膜厚は前記(13)式となる。
【0079】
次に、本実施形態の変形例を、図10(a)(b)を参照して説明する。何れも図9(a)の形状に対する変形例である。
【0080】
図10(a)は変形例1を説明する図である。この変形例1は、図9(a)の替わりに、膜厚dSOI =5nmのSOI層3上にSiGe層を複数層、Ge組成を減少させながら順次積層した上に、Ge組成を増加させながら順次積層したものを用いることを特徴とする。該構造はGe組成の不連続な変化による転位の発生を抑制する効果がある。
【0081】
本変形例1においては、各SiGe層の膜厚を基板側から順にd1,d2,d3,d4,d5,d6,d7 とし、各SiGe層のGe組成を基板側から順にx1,x2,x3,x4,x5,x6,x7 とすると、d1 =45nm,d2 =20nm,d3 =20nm,d4 =35nm,d5 =20nm,d6 =20nm,d7 =10nm、x1 =0.45,x2 =0.35,x3 =0.3,x4 =0.25,x5 =0.3,x6 =0.35,x7 =0.45である。これらの層を形成する際には、転位発生の臨界膜厚を超えないことが望ましい。
【0082】
該基板を本実施形態の手順の通りに加熱処理を施すと、最終的に得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =175nm、最終Ge組成はxf =0.34である。本変形例1において本発明の効果を得ることが可能であるためのSiGe層の膜厚及びGe組成の範囲は、下記の通りである。
【0083】
まず、図9(c)の過程において埋め込み酸化膜近傍のSiGeが融解するための目安として前記(12)式を満たすことが必要である。また、SiGe層の表面酸化膜界面近傍が、引き続き施される加熱処理の温度において融解するために、前記(10)式を満たすことが必要である。次に、最終的に得られるSiGe層が単結晶であるための条件として、前記(3)式及び(5)式を満たす必要がある。また、特に加熱処理が酸化を伴わない場合においては、歪み緩和SiGe層14の最終膜厚は前記(13)式となる。
【0084】
図10(b)は変形例2を説明する図である。この変形例2は、図9(a)の替わりに、SOI上にGe組成を0.45から0.25まで連続的に減少させた上にGeを0.25からまで連続的に増加させた傾斜Ge組成SiGe層9を用いることを特徴とする。このような傾斜組成構造は、不連続なGe組成の変化による転位発生を抑制する効果がある。
【0085】
該変形例に示す基板を1200℃,窒素雰囲気中にて加熱処理を行った結果得られる均一Ge組成・単結晶・歪み緩和SiGe層14の最終膜厚はdf =205nm、最終Ge組成はxf =0.34である。これらの層を形成する際に、転位発生の臨界膜厚を超えないことが望ましい。ここで、本変形例2において本発明の効果を得ることが可能であるSiGe層の膜厚及びGe組成の範囲は、下記の通りである。
【0086】
まず、図9(c)の過程において埋め込み酸化膜近傍のSiGeが融解するための目安として前記(14)式を満たすことが必要である。また、SiGe層の表面酸化膜界面近傍が、引き続き施される加熱処理の温度において融解するために、前記(10)式を満たすことが必要である。また、最終的に得られるSiGe層が単結晶であるための条件として、前記(5)式及び(7)式を満たす必要がある。また、特に加熱処理が酸化を伴わない場合においては、df =r2−r1+dSOI である。
【0087】
なお、本発明は上述した各実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。例えば、第1〜第3のSiGe層における膜厚やGe組成等の条件は仕様に応じて適宜変更可能である。具体的には、第1,第3のSiGe層のGe組成が高く、第2のSiGe層のGe組成が低いものであれば、各層のGe組成は適宜変更可能である。また、再結晶化のための熱処理温度は、第1〜第3のSiGe層におけるGe組成との関係を考慮し、第1,第3のSiGe層が融解し、第2のSiGe層が融解しない範囲で適宜定めればよい。
【0088】
【発明の効果】
以上詳述したように本発明によれば、絶縁膜上にGe組成の高い第1のSiGe層とGe組成の低い第2のSiGe層を積層した状態で、第1のSiGe層が融解し第2のSiGe層が融解しない温度で加熱処理を施してSiGeを再結晶化することにより、SiGe層の下地絶縁膜界面近傍における転位の発生を抑制して高品質のSiGe結晶を得ることができ、且つSiGe層の十分な格子緩和をはかることができる。
【図面の簡単な説明】
【図1】酸化濃縮法を説明するための工程断面図。
【図2】融解Ge組成の温度依存性を説明するための特性図。
【図3】第1の実施形態に係わる歪み緩和SiGe基板の製造工程を示す断面図とGe組成図。
【図4】第1の実施形態の変形例を示す断面図とGe組成図。
【図5】第2の実施形態に係わる歪み緩和SiGe基板の製造工程を示す断面図とGe組成図。
【図6】第2の実施形態の変形例を示す断面図とGe組成図。
【図7】第3の実施形態に係わる歪み緩和SiGe基板の製造工程を示す断面図とGe組成図。
【図8】第3の実施形態の変形例を示す断面図とGe組成図。
【図9】第4の実施形態に係わる歪み緩和SiGe基板の製造工程を示す断面図とGe組成図。
【図10】第4の実施形態の変形例を示す断面図とGe組成図。
【符号の説明】
1…Si基板
2…埋め込み酸化膜
3…Si層(SOI層)
4…歪みSiGe層
5…緩和SiGe層
6…酸化膜
7…高Ge組成SiGe層(第1のSiGe層)
7’…高Ge組成SiGe層(第3のSiGe層)
8…低Ge組成SiGe層(第2のSiGe層)
9…傾斜Ge組成SiGe層
10,10’…融解SiGe層
11…融解Ge組成
12…Ge拡散
13…再結晶化
14…歪み緩和SiGe層
Claims (6)
- 絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、
絶縁膜上に第1のSiGe層を形成する工程と、
第1のSiGe層上に該SiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、
第1のSiGe層が融解し第2のSiGe層が融解しない温度で加熱処理を施し、第1及び第2のSiGe層を再結晶化する工程と、
を含むことを特徴とする歪み緩和SiGe基板の製造方法。 - 絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、
絶縁膜上に第1のSiGe層を形成する工程と、
第1のSiGe層上に第1のSiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、
第2のSiGe層上に第2のSiGe層よりもGe組成の高い第3のSiGe層を形成する工程と、
第1及び第3のSiGe層が融解し第2のSiGe層が融解しない温度で加熱処理を施し、第1乃至第3のSiGe層を再結晶化する工程と、
を含むことを特徴とする歪み緩和SiGe基板の製造方法。 - 第1のSiGe層を形成する工程として、SOI基板のSi層上にSiGe層をエピタキシャル成長した後、熱処理を施すことにより、SiGe層上にSi酸化膜を形成すると共に、SOI基板の絶縁膜との界面にGe濃度が高くなったSiGe層を形成し、次いでSiGe層上に形成されたSi酸化膜を除去することを特徴とする請求項1又は2記載の歪み緩和SiGe基板の製造方法。
- 第2のSiGe層は、第1のSiGe層側から膜厚方向に対してGe組成が階段状に又は連続的に低くなっていることを特徴とする請求項1記載の歪み緩和SiGe基板の製造方法。
- 絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、
埋め込み酸化膜上にSi層を形成したSOI基板のSi層上に第1のSiGe層を形成する工程と、
第1のSiGe層上に該SiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、
第1及び第2のSiGe層の積層膜の前記埋め込み酸化膜側に高Ge組成領域、該積層膜の上層側に低Ge組成領域が生じるようにGeを拡散させる熱処理を施すことによって、傾斜組成のSiGe層を形成すると共に、該SiGe層上にSi酸化膜を形成する工程と、
前記埋め込み酸化膜界面付近の高Ge組成のSiGe層が融解し前記上層側の低Ge組成のSiGe層が融解しない温度で加熱処理を施し、前記傾斜組成のSiGe層を再結晶化する工程と、
を含むことを特徴とする歪み緩和SiGe基板の製造方法。 - 絶縁膜上に格子緩和した単結晶SiGe層を有する歪み緩和SiGe基板の製造方法であって、
埋め込み酸化膜上にSi層を形成したSOI基板のSi層上に第1のSiGe層を形成する工程と、
第1のSiGe層上に第1のSiGe層よりもGe組成の低い第2のSiGe層を形成する工程と、
第2のSiGe層上に第2のSiGe層よりもGe組成の高い第3のSiGe層を形成する工程と、
第1〜第3のSiGe層の積層膜の前記埋め込み酸化膜側及び該積層膜の上層側に高Ge組成領域、該積層膜の中間層に低Ge組成領域が生じるようにGeを拡散させる熱処理を施すことによって、傾斜組成のSiGe層を形成すると共に、該SiGe層上にSi酸化膜を形成する工程と、
前記埋め込み酸化膜界面付近及び前記Si酸化膜界面付近の高Ge組成のSiGe層が融解し前記中間層の低Ge組成のSiGe層が融解しない温度で加熱処理を施し、前記傾斜組成のSiGe層を再結晶化する工程と、
を含むことを特徴とする歪み緩和SiGe基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209066A JP3967695B2 (ja) | 2003-08-27 | 2003-08-27 | 歪み緩和SiGe基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209066A JP3967695B2 (ja) | 2003-08-27 | 2003-08-27 | 歪み緩和SiGe基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072054A JP2005072054A (ja) | 2005-03-17 |
JP3967695B2 true JP3967695B2 (ja) | 2007-08-29 |
Family
ID=34402127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003209066A Expired - Fee Related JP3967695B2 (ja) | 2003-08-27 | 2003-08-27 | 歪み緩和SiGe基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3967695B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101356697B1 (ko) | 2007-09-21 | 2014-01-28 | 삼성전자주식회사 | 나노와이어 형성방법 및 나노와이어를 포함하는 반도체소자의 제조방법 |
US9466672B1 (en) | 2015-11-25 | 2016-10-11 | International Business Machines Corporation | Reduced defect densities in graded buffer layers by tensile strained interlayers |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7241647B2 (en) * | 2004-08-17 | 2007-07-10 | Freescale Semiconductor, Inc. | Graded semiconductor layer |
JP2007088213A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜素子およびその製造方法 |
FR2892733B1 (fr) * | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
JP2007194336A (ja) * | 2006-01-18 | 2007-08-02 | Sumco Corp | 半導体ウェーハの製造方法 |
WO2011121776A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社 東芝 | 半導体装置の製造方法 |
US8957454B2 (en) * | 2011-03-03 | 2015-02-17 | International Rectifier Corporation | III-Nitride semiconductor structures with strain absorbing interlayer transition modules |
EP3739620B1 (en) * | 2015-06-01 | 2022-02-16 | GlobalWafers Co., Ltd. | A silicon germanium-on-insulator structure |
CN112230339A (zh) * | 2020-10-23 | 2021-01-15 | 联合微电子中心有限责任公司 | 光栅耦合器及其制备方法 |
-
2003
- 2003-08-27 JP JP2003209066A patent/JP3967695B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101356697B1 (ko) | 2007-09-21 | 2014-01-28 | 삼성전자주식회사 | 나노와이어 형성방법 및 나노와이어를 포함하는 반도체소자의 제조방법 |
US9466672B1 (en) | 2015-11-25 | 2016-10-11 | International Business Machines Corporation | Reduced defect densities in graded buffer layers by tensile strained interlayers |
Also Published As
Publication number | Publication date |
---|---|
JP2005072054A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4306266B2 (ja) | 半導体基板の製造方法 | |
JP4269541B2 (ja) | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 | |
JP3884203B2 (ja) | 半導体装置の製造方法 | |
JP5454984B2 (ja) | 半導体装置の製造方法 | |
JP4413580B2 (ja) | 素子形成用基板の製造方法 | |
US20060281234A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
JP2003520452A (ja) | ひずみシリコン酸化金属半導体電界効果トランジスタ | |
JP2003031495A (ja) | 半導体装置用基板の製造方法および半導体装置の製造方法 | |
JP3967695B2 (ja) | 歪み緩和SiGe基板の製造方法 | |
JP4212228B2 (ja) | 半導体装置の製造方法 | |
JP2004063780A (ja) | 半導体装置の製造方法 | |
JP4207548B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
US8975702B2 (en) | Semiconductor device and method of manufacturing the same | |
US7138650B2 (en) | Semiconductor substrate, field-effect transistor, and their manufacturing method of the same | |
JP3985519B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
JP4039013B2 (ja) | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 | |
JP4296727B2 (ja) | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 | |
JP2004055943A (ja) | 半導体装置とその製造方法 | |
JP3600174B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3714230B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
JP4585464B2 (ja) | 半導体装置の製造方法 | |
JP2004349522A (ja) | 半導体基板の製造方法 | |
JP3837527B2 (ja) | 歪み半導体単結晶の作製方法 | |
JP4254102B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3967695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |