JP6487454B2 - 層状半導体構造体の製造方法 - Google Patents

層状半導体構造体の製造方法 Download PDF

Info

Publication number
JP6487454B2
JP6487454B2 JP2016549031A JP2016549031A JP6487454B2 JP 6487454 B2 JP6487454 B2 JP 6487454B2 JP 2016549031 A JP2016549031 A JP 2016549031A JP 2016549031 A JP2016549031 A JP 2016549031A JP 6487454 B2 JP6487454 B2 JP 6487454B2
Authority
JP
Japan
Prior art keywords
donor
ions
handle
wafer
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016549031A
Other languages
English (en)
Other versions
JP2017508280A (ja
JP2017508280A5 (ja
Inventor
マイケル・ジェイ・リーズ
ジェフリー・ルイス・リバート
チャールズ・アール・ロッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Ltd filed Critical SunEdison Semiconductor Ltd
Publication of JP2017508280A publication Critical patent/JP2017508280A/ja
Publication of JP2017508280A5 publication Critical patent/JP2017508280A5/ja
Application granted granted Critical
Publication of JP6487454B2 publication Critical patent/JP6487454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83236—Applying energy for connecting using electro-static corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

本願は、２０１４年２月７日に出願された米国仮出願第６１／９３７，０３５号の利益を主張するものであり、出典明示によりそのすべての内容が本明細書に組み入れられる。
本開示は、層状半導体構造体の製造方法に関し、さらに詳しくは、イオン注入されたドナーウエハの前処理を行うことを含む該製造方法に関し、該前処理では、イオン注入されたドナーウエハをアニールすることにより、ウエハ接合前にイオンの一部を外方拡散させる。
デバイス品質表面と支持基板を有するデバイス層を含む多層構造体は、多くの異なる目的に対して有用である。基板に接合したデバイス品質層を含む多層構造体は、多くの方法で作製または製造される。例えば、ドナーウエハとハンドルウエハとの間に配置された二酸化ケイ素等の誘電体層でドナーウエハがハンドルウエハに接合されている多層構造体を形成することができる。前記誘電体層の上に比較的薄いデバイス層を残すように、ドナーウエハを研磨、エッチングまたは劈開することができる。別のプロセスは、直接層転写を含み、該直接層転写では、注入されたウエハを基板に直接接合し、低温アニール処理を行い、そして熱的および／または機械的に劈開することで、基板の表面上に薄層が得られる。
ドナー構造体をハンドル構造体に接合する時に生成する接合品質は、得られるデバイスの特性と品質に影響を与える。その後の接合処理プロセス時に接合界面に熱ボイドが生成する場合があり、それはその後の劈開時に不完全な層転写をもたらし、その結果、商業的には許容されないウエハ製品となる。
向上した接合特性を有し、および／または構造体の接合界面における熱ボイド量が減少した、多層構造体の製造方法が依然として必要とされている。
本項は、本開示の様々な態様に関係するであろう、技術の様々な態様を読者に提供することを目的とするものであり、該本開示の様々な態様は以下に記載および／または主張されている。本説明は、本開示の様々な態様についてのより良い理解を容易にするために、読者に対して背景技術情報を提供する上での一助になるものと思われる。したがって、これらの記述は、この観点で読まれるべきであり、従来技術の自認として読まれるべきではないことが理解されるべきである。
本開示の一態様は、層状半導体構造体の製造時に用いる構造体の製造方法に関する。該構造体は、第２の構造体に接合させるための接合面を有している。該構造体にはイオンが注入されて、該構造体の中に劈開面が生成する。イオン注入された該構造体をアニールすることで、イオンの一部の外方拡散がもたらされる。イオンが外方拡散した構造体の接合面は活性化される。
本開示の別の態様は、デバイス層とハンドル層を有する層状半導体構造体の製造方法に関する。イオンがドナー構造体に注入され、ドナー構造体の中に劈開面が生成する。ドナー構造体は、第２の構造体と接合するための接合面を有している。イオン注入された該構造体をアニールすることで、イオンの一部の外方拡散がもたらされる。イオンが外方拡散した構造体の接合面は活性化される。イオンが外方拡散したドナー構造体の活性化された接合面は、ハンドル構造体の接合面に接合されて、接合構造体が生成する。ドナー構造体の一部がハンドル構造体に接合した状態でデバイス層を形成するように、劈開面で該接合構造体が劈開される。
本開示の別の態様は、デバイス層とハンドル層を有する層状半導体構造体の製造方法に関する。イオンがドナー構造体に注入され、ドナー構造体の中に劈開面が生成する。ドナー構造体は、ハンドル構造体と接合するための接合面を有している。イオン注入された該ドナー構造体をアニールすることで、イオンの一部の外方拡散がもたらされ、ドナー構造体の中にポストアニールイオンプロファイル（post-annealed ion profile）が生成する。ポストアニールイオンプロファイルを有する、アニールされたドナー構造体の接合面がハンドル構造体の接合面に接合されて、接合構造体が生成する。ドナー構造体の一部がハンドル構造体に接合した状態でデバイス層を形成するように、劈開面で該接合構造体が劈開される。
本開示の上述の態様に関して言及された特徴の様々な改良が存在する。本開示の上述の態様にさらなる特徴を組み入れることもできる。これらの改良および追加の特徴は、個別に存在しても、あるいは任意の組み合わせとして存在してもよい。例えば、本開示の例示された実施形態のいずれかに関して以下で説明される様々な特徴を、本開示の上述の態様のいずれかに、単独または任意の組み合わせで組み入れることができる。
図１は、その上に誘電体層を有するドナーウエハを有するドナー構造体の断面図である。 図２は、その上にイオン注入がされている時のドナー構造体の断面図である。 図３は、ハンドル構造体に接合したドナー構造体の断面図である。 劈開面でドナー構造体が劈開された層状半導体構造体の断面図である。
対応する参照文字は、図面を通じて対応する部分を示す。
本開示の実施形態によれば、第２の構造体に接合する前に、構造体（例えば、ドナー構造体）を前処理することにより、層状半導体構造体を製造することができる。ドナー構造体にイオン（例えば、水素および／またはヘリウム）を注入することにより前処理してもよく、これによりドナー構造体の中に劈開面が生成する。次いで、接合前にそのイオン注入された構造体をアニールして、イオンの一部をその構造体から外方拡散させる。多層構造体を製造するための従来の製造方法と比較すると、本明細書に記載されている前処理方法は、いくつかの利点を有している。接合前に構造体からイオンを外方拡散させることにとより、接合面における多くの熱ボイドを減らすことができる。いくつかの実施形態では、
イオンの外方拡散アニールの終了後、ドナー構造体のイオンプロファイルを変化させることなく（すなわち、イオンの外方拡散アニールに続いてイオンの再注入を行うことなく）、得られた接合構造体を剥離することができる。そのような実施形態では、多層構造体の製造時のプロセスに要する時間とコストを低減することが可能となる。イオンの外方拡散法は、絶縁デバイス上の完全空乏型シリコン等の比較的薄い誘電体層（例えば、約５００Å未満）を用いるデバイスを製造する上で特に有用である。
多層構造体、および、特にシリコンオンインシュレーター構造体、およびシリコンオンインシュレーター構造体の製造方法は当業者には公知である（例えば、米国特許第５，１８９，５００号、第５，４３６，１７５号および第６，７９０，７４７号を参照、すべての関連し一貫した目的のために、それぞれ出典明示により本明細書に組み入れられる）。
多層構造体の典型的な作製プロセスでは、２つの別個の構造体が製造され、接合面に沿って互いに接合され、次いで、接合面とは異なり、かつ注入技術により形成された分離面（すなわち、“劈開面”）に沿って剥離される（劈開される）。一方の構造体は、通常、“ハンドル”構造体と呼ばれ、他方は通常、“ドナー”構造体と呼ばれる。処理後、得られた層状半導体構造体は、デバイス層と、該デバイス層を支持するハンドル層を含んでいる。いくつかの実施形態では（例えば、ＳＯＩ構造体）、層状半導体構造体は、ハンドル層とデバイス層の間に配置された別の中間層を含んでいる。
ドナー構造体はドナーウエハを含み、ドナーウエハの表面上に堆積された誘電体層を必要に応じて含む。ハンドル構造体は、ハンドルウエハを含んでもよく、およびハンドルウエハの表面上の誘電体層を必要に応じて含んでもよい。これに関し、接合構造体と該接合構造体の製造方法が、誘電体層を含むドナー構造体から、およびハンドルウエハのみを含み誘電体層は含まないハンドル構造体から形成されるものとして、本明細書に記載されてもよい。しかしながら、ドナーウエハ上に誘電体層を成長または堆積させることに代えてあるいは加えて、ハンドルウエハ上に誘電体層を成長または堆積させてもよいこと、および制限されることなく様々な構成のいずれかでこれらの構造体が接合されてもよいこと、は理解されるべきである。ハンドルウエハ上に単独で配置された誘電体層についての言及は、限定的な意味で考えられるべきではない。
Ｉ．ドナー構造体前処理
本開示の実施形態によれば、ドナー構造体（例えば、その上に誘電体層が配置されたドナーウエハ）が、層状半導体構造体の製造時に用いるために前処理される。ドナー構造体は、シリコン、ゲルマニウム、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウム、ガリウム砒素、インジウムガリウム砒素、およびそれらの組み合わせから構成されるドナーウエハを含んでもよい。いくつかの実施形態では、ドナーウエハは単結晶シリコンから構成される。
図１を参照すると、ドナー構造体３０は、ドナーウエハ１２の研磨された表面４２上に堆積させた誘電体層１５（例えば、酸化シリコンおよび／または窒化ケイ素層）を含んでいる。誘電体層１５は、熱酸化、湿式酸化、熱窒化またはこれら技術の組み合わせ等の公知の技術に基づいて形成してもよい。一般的に、最終構造体に所望の絶縁特性を付与するのに十分な、実質的に均一な厚さになるまで誘電体層１５を成長させる。しかし、典型的には、誘電体層の厚さは、約５００ｎｍ未満、約３００ｎｍ未満、約２００ｎｍ未満、約１５０ｎｍ未満、または約１００ｎｍ未満でもある（例えば、約５０ｎｍから約５００ｎｍまたは約５０ｎｍから約２００ｎｍ）。
いくつかの実施形態では、比較的薄い（例えば、約５００Å未満）誘電体層が用いられる。誘電体層の厚さは、約５００Å未満または約４００Å未満、約３００Å未満、約２００Å未満または約１００Åでもある（例えば、約３０Åから約５００Å、約７５Åから約５００Å、約１００Åから約５００Åまたは約７５Åから約３００Å）。いくつかの実施形態では、誘電体層１５は、自然のＳｉＯ２層である（すなわち、ウエハ１５を大気雰囲気に暴露することにより生成するＳｉＯ２層）。そのような自然のＳｉＯ２層の厚さは、約１０Åから約２０Åである。
誘電体層１５は、ＳＯＩ構造体に用いるのに適したいずれかの電気絶縁材料でよく、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、酸化アルミニウム、または酸化マグネシウムを含む材料である。いくつかの実施形態では、誘電体層１５はＳｉＯ２である（すなわち、誘電体層が実質的にＳｉＯ２からなる）。しかしながら、場合により、純粋なＳｉＯ２の融点よりも高い融点を有する（すなわち、約１７００℃より高い）材料を代わりに誘電体層として用いてもよいことに留意すべきである。そのような材料の例としては、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム、および酸化マグネシウムがある。
これに関し、本明細書では、層状半導体構造体が誘電体層を有するものとして記載されてもよいが、いくつかの実施形態では、誘電体層は除去され（すなわち、接合前に、ドナーウエハまたはハンドルウエハの上に誘電体層が堆積されていない）、ハンドルウエハとドナーウエハが“直接接合”されている。本明細書におけるそのような誘電体層に関する言及は、限定的な意味で考えられるべきではない。当業者に公知の多くの技術の何れか一つを、そのような直接接合構造体を製造するために用いてもよい。そのような実施形態では、ドナー構造体の接合面は、ドナーウエハ自身の表面である。
本開示の実施形態によれば、図２に示すように、イオン（例えば、水素原子、ヘリウム原子または水素原子とヘリウム原子の組み合わせ）を、ドナー構造体の前面２２より下の実質的に均一な特定の深さまで注入して、劈開面１７を規定する。ヘリウムイオンと水素イオンが構造体に一緒に注入され劈開面が生成する時は、それらは同時または連続して注入されてもよいことに留意すべきである。
イオン注入は、当該技術分野において公知の方法を用いて達成することができる。例えば、この注入は、米国特許第６，７９０，７４７号に開示されたプロセスと同様の方法で達成することができる。注入パラメータは、例えば、全エネルギーが、例えば、約２０から約１２５ｋｅＶで、全イオン注入量が約１×１０１５イオン数／ｃｍ２から約５×１０１６イオン数／ｃｍ２を含んでもよい（例えば、Ｈ２ ＋が、２０ｋｅＶのエネルギー、２．４×１０１６イオン数／ｃｍ２の量でイオン注入されてもよい）。イオンを組み合わせる場合、そのイオンの組み合わせに応じて量を調整することができる（例えば、Ｈｅ＋が３６ｋｅＶのエネルギー、１×１０１６イオン数／ｃｍ２の量で注入され、続いてＨ２ ＋が４８ｋｅＶのエネルギー、５×１０１５イオン数／ｃｍ２の量で注入されてもよい）。
本明細書では、ドナーウエハ１２の表面に誘電体層１５を形成した後で、イオン注入が行われるものと記載されているが、いくつかの実施形態では、誘電体層１５の堆積の前にイオンが注入されている。誘電体層１５の堆積の前にイオン注入が行われる場合、その後の、ドナーウエハ上の誘電体層の成長または堆積は、早すぎる分離またはドナー層の面１７に沿った劈開を防止するために、十分に低い温度で適切に実施される（すなわち、ウエハ接合プロセス工程の前に）。分離または劈開の温度は、注入種、注入量、および注入される材料の複雑な関数である。しかしながら、典型的には、早すぎる分離と劈開は、堆積または成長の温度を約５００℃より低く維持することで防止することができる。誘電体層を堆積させる前にイオン注入を行う実施形態では、本明細書に記載されている接合前アニールが、堆積プロセス自身の間に行われてもよく、あるいは堆積プロセスとは別に行われてもよい（すなわち、堆積の前または後）。そのような実施形態では、接合前アニールと誘電体層堆積の順番は、堆積時に起きるイオンの外方拡散の程度（もしあれば）に依存する（例えば、誘電体層を堆積させる温度に依存する）。
イオン注入後、イオン注入された構造体を接合前にアニールし、イオンの一部を構造体から外方拡散させる。そのアニールにより、接合界面近傍のイオンは構造体から拡散し、その結果、得られる接合構造体の接合界面における熱ボイドが減少する。
イオン注入された構造体に対する接合前アニールは、クラックを発生させることで劈開面１７を生成させると考えられ、該劈開面は、次の熱的または機械的な劈開操作時に層転写（すなわち、劈開）が起きることを可能とする。イオン注入された構造体の接合前アニールは、接合面から周囲への水素および／またはヘリウムの固相拡散も可能とし、それにより接合面における水素およびヘリウムの濃度を減少させる。本開示の方法が、特定の作用モードまたは作用機構（すなわち、拡散）に限定されるべきではないこと、および該方法が熱ボンドの減少および／または向上した接合が得られるものであればあらゆる接合前アニールを含むことに留意すべきである。
シリコンを含む構造体に関しては（例えば、その上に堆積させた誘電体層を必要に応じて含むシリコンウエハ）、イオン注入された構造体に対して、少なくとも約１５０℃であって、イオン注入された構造体の表面にブリスターが発生する温度未満の温度で接合前アニールを行うことができる。シリコンを含むイオン注入された構造体は、約３００℃、約３５０℃、約４００℃、約４５０℃または約５００℃でもよい温度でブリスターができる場合がある。ブリスターの起きる温度は注入条件に依存するが、アニールを連続して高温で行い、ウエハについてブリスターの検査を行うことで決定することができる。いくつかの実施形態では、少なくとも約１５０℃、少なくとも約２００℃、少なくとも約２５０℃、約５００℃未満、約４５０℃未満、約４００℃未満、約３５０℃未満または約３００℃未満である（例えば、約１５０℃から約５００℃、約１５０℃から約４００℃、約１５０℃から約３００℃、または約２５０℃から約３００℃）。
アニールの期間は、アニールの温度に応じて変化させることができ、より短時間のアニールに対してはより高温のアニールを行う。いくつかの実施形態では、アニールは、少なくとも約３０秒、少なくとも約１分、少なくとも約５分、少なくとも約１０分、少なくとも約２０分またはそれより長い時間をかけて行われる（例えば、約１分から約３０分、または約１分から約２０分）。本明細書に記載されている接合前アニールは、特に明記されていない限り、特定の期間に限定されないことに留意すべきである。
ドナー構造体に対する接合前アニールは、イオン（例えば、水素および／またはヘリウム）を外方拡散させ、注入されたイオン量がドナー構造体の接合面近傍では減少している、ポストアニールイオンプロファイルを生成させる。いくつかの実施形態では、ポストアニールイオンプロファイルは、ドナー構造体に以下に記載のハンドル構造体を接合する前には変更されない。このポストアニールイオンプロファイルは、本開示のいくつかの実施形態に基づいてイオン注入された構造体に対して接合前アニールが行われた後（すなわち、イオンの再注入が行われない）、ウエハにさらにイオン（例えば水素またはヘリウム）を注入しないことにより維持することができる。
接合する前に、イオンが外方拡散したドナー構造体の表面２２に対して、接合用の接合面（すなわち、存在する場合には誘電体層の面、あるいは誘電体層が使用されない場合には、ウエハの面）を調製するために、必要に応じて、公知の技術を用いて、洗浄および／または短時間のエッチング、平坦化、または活性化を行ってもよい。活性化方法は、化学的活性化でも物理的活性化でもよい。化学的活性化方法は、イオンが外方拡散した構造体の接合面を水または水蒸気に暴露することを含んでもよく、それにより接合面上に水を吸着させる。物理的活性化方法は、接合面をプラズマに暴露することを含んでもよい。いくつかの実施形態では、イオンが外方拡散した構造体の接合面は、該接合面をプラズマに暴露させ、次いで接合面上に水を吸着させることにより活性化される。
ＩＩ．ハンドル構造体とドナー構造体の接合
ハンドル構造体はハンドルウエハを含み、該ハンドルウエハは、多層構造体を製造するための一般的な材料のいずれか、例えば、シリコン、炭化ケイ素、サファイア、ゲルマニウム、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウム、ガリウム砒素、インジウムガリウム砒素、石英およびそれらの組み合わせから得ることができる。ハンドル構造体１０（図３）は、ハンドルウエハの上に堆積した誘電体層を含んでもよく、あるいは他の実施形態のように、ドナーウエハのみ（すなわち、誘電体層を含まない）でもよい。
ハンドルウエハとドナーウエハは、単結晶シリコンウエハでも、従来のチョクラルスキー結晶成長法で成長させた単結晶インゴットからスライスされた単結晶シリコンウエハでもよい。本願は、説明のため、特定のタイプの多層構造体、すなわち、シリコンオンインシュレーター（“ＳＯＩ”）構造体、を参照する場合がある。
これに関し、本開示に基づいて使用されるハンドル構造体および／またはドナー構造体は、当業者による使用に適した任意の直径を有することができ、例えば、２００ｍｍ、３００ｍｍ、３００ｍｍまたは４５０ｍｍよりも大きい直径のウエハを含むことに留意すべきである。
図３を参照すると、ドナー構造体の誘電体層１５の表面は、親水的接合プロセスにより、ハンドル構造体１０の表面に接合され、接合ウエハ２０を形成する。誘電体層１５とハンドル構造体１０は、その２つの構造体の表面を、例えば酸素または窒素を含むプラズマに暴露する表面活性化を行っている間に、共に接合される。それらのウエハは、次いで共加圧され、それらウエハの間に接合面１８で接合が形成される。
接合する前に、ハンドル構造体および／またはドナー構造体の表面（上述のように）に対して、必要に応じて、洗浄および／または短時間のエッチング、平坦化、または活性化（物理的または化学的）を行ってもよい。そのため、いくつかの例では、ハンドル構造体またはドナー構造体に対して、例えば、接合前に低表面粗さ（例えば、約０．５ｎｍ自乗平均根（ＲＭＳ）未満の粗さ）を得るために、以下の処理の１つまたは複数を行うことができる：（ｉ）例えばＣＭＰによる平坦化、および／または、（ｉｉ）例えば親水性表面調製プロセス等の湿式化学洗浄処理による洗浄（例えば、ＲＣＡ ＳＣ−１洗浄プロセスであり、そのプロセスでは、水酸化アンモニウム、過酸化水素、および水を、例えば、１：２：５０の比率で含む溶液に、表面を６５℃で約２０分間接触させ、その後、脱イオン水で濯ぎ、乾燥する）。得られる接合強度を大きくするために、湿式洗浄プロセスの後で、またはその湿式洗浄プロセスに代えて、一方の表面または両方の表面に対して、必要に応じて活性化工程（例えば、プラズマ活性化）を行うこともできる。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボラ、またはホスフィンを含んでもよい。
一般的に、接合界面の形成を達成するために用いられるエネルギーが、次の処理（すなわち、ドナーウエハ１７の劈開面または分離面１７に沿って分離する層転写）の間、接合界面の強度を確実に維持するのに十分であれば、ウエハ接合は、当該分野で実質的に公知の任意の技術を用いて達成することができる。しかしながら、典型的には、誘電体層の表面とハンドルウエハを、減圧（例えば、約５０ミリトール）および室温で接触させ、次に高温で（例えば、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、またはさらに少なくとも約５００℃）、十分な時間（例えば、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間または少なくとも約３時間でも）、加熱することでウエハ接合が達成される。例えば、その加熱は約３５０℃で約１時間行うことができる。得られる界面は、その接合強度が、約５００ｍｊ／ｍ２より大きく、約１０００ｍｊ／ｍ２より大きく、約１５００ｍｊ／ｍ２より大きく、またはさらに約２０００ｍｊ／ｍ２より大きくてもよい。高温は、ドナー構造体とハンドル構造体の隣り合う表面の間の共有結合の生成をもたらし、それによりドナー構造体とハンドル構造体の間の接合を固める。接合された構造体を加熱またはアニールしている間、前にドナーウエハに注入されたイオンは、劈開面を弱くする。ドナーウエハの一部は、劈開面に沿って、接合された構造体から分離され（すなわち、劈開され）、以下に記載されているような層状半導体構造体が形成される。
いくつかの実施形態では、ハンドル構造体に接合されたドナー構造体は、ドナー構造体のポストアニールイオンプロファイルを含んでいる（すなわち、水素またはヘリウム等のイオンを再注入することによるドナー構造体のイオン外方拡散アニール後、そのイオンプロファイルは変更されない）。ポストアニールイオンプロファイルは、ドナー構造体の中に、水素および／またはヘリウムのポストアニールプロファイルを含んでいてもよい。
ＩＩＩ．接合構造体の劈開
接合界面の形成後、得られた接合構造体は、ドナーウエハ内の分離面または劈開面に沿って割れ目を生成させるに十分な条件に供される（図４）。一般的に、この割れ目は当該分野に公知の技術、例えば熱的および／または機械的に導入する劈開技術を用いて達成できる。いくつかの実施形態では、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、少なくとも約７００℃またはさらに少なくとも約８００℃で（温度の範囲は、例えば、約２００℃から約８００℃、または約２５０℃から約６５０℃）、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間またはさらには少なくとも約３時間（より高い温度はより短いアニール時間を必要とし、より低い温度はより長いアニール時間を必要とする）、不活性（例えば、アルゴンまたは窒素）雰囲気下または周囲条件下で、接合構造体をアニールすることで割れ目形成が達成される。
これに関し、別の実施形態では、機械的力のみ、あるいはそれにアニールも加えて、この分離を導入または達成することができる。例えば、接合構造体を固定治具の中に配置してもよく、その固定治具では、ドナー構造体の一部を接合構造体から分離して引き出すために、接合構造体の対向する側面に対して垂直に機械的力が印加される。いくつかの方法では、機械的力を加えるために吸引カップが用いられる。劈開面に沿った割れ目の伝播を開始させるために、接合ウエハの縁に機械的クサビを適用することにより、ドナーウエハの一部の分離が開始される。吸引カップにより加えられる機械的力が、次に接合構造体からドナー構造体の一部を引き出し、それにより層状半導体構造体が形成される。
図４を参照すると、分離により、２つの構造体３０，３１が形成される。接合構造体２０の分離は、ドナー構造体１２（図３）の劈開面１７に沿って発生するので、ドナー構造体の一部は、両方の構造体の一部として残る（すなわち、ドナーウエハの一部が誘電体層に沿って転写される）。構造体３０は、ドナーウエハの一部を含んでいる。構造体３１は、層状半導体構造体であり、ハンドル層１０、中間層１５、および中間層１５の上に配置されたデバイス層２５（劈開後に残るドナーウエハの一部）を含んでいる。ドナー構造体とハンドル構造体の両方が誘電体層を含む実施形態では、その両方の誘電体層が結合して中間層２５を形成する。層状半導体構造体の劈開面（すなわち、ドナーウエハの薄いデバイス層）は、追加の処理により平滑化できる粗面を有している。構造体３１を追加の処理に供して、その上でのデバイス製造にとって望ましい特性を有するデバイス層表面を作製する。
いくつかの実施形態では、デバイス層２５の厚さは、約２００ｎｍ未満、またはさらに約１００ｎｍ未満である。いくつかの応用、例えば完全空乏型ＳＯＩ構造体の製造において、厚さが約１００ｎｍ未満、約５０ｎｍ未満、約３０ｎｍ未満またはさらに約１０ｎｍ未満（例えば、約１ｎｍから約２００ｎｍ、約５０ｎｍから約２００ｎｍ未満または約１ｎｍから約１０ｎｍ未満）であるデバイス層を有する構造体を製造することができる。
本開示のいくつかの実施形態では、接合後アニールと接合構造体の劈開との間では、イオン外方拡散ドナー構造体にはイオンは注入されない。
本開示のプロセスを以下の実施例を用いてさらに詳しく説明する。これらの実施例は限定的に理解されるべきではない。
実施例１：ドナー構造体の前処理の熱ボイド発生への影響
単結晶シリコンウエハ上に配置されたＳｉＯ２層を有するドナー構造体に、エネルギー２１ｋｅＶ、注入量０．７×１０１６イオン数／ｃｍ２でヘリウムを注入し、次いでエネルギー３２ｋｅＶ、注入量０．３５×１０１６イオン数／ｃｍ２で水素を注入した。次にイオン注入されたウエハを、イオンを外方拡散させるために、温度と時間を変化させて、アニールした。アニール後、ウエハには、水素またはヘリウムで再注入を行わなかった。プラズマ活性化と接合の前に、ウエハを洗浄した。ドナー構造体とハンドル構造体の接合面を、４５秒間プラズマで活性化した。
室温で接合した。接合後、接合構造体を３５０℃の炉で３０、４５または６０分間アニールした。吸引カップと機械的クサビを用いて室温でウエハを機械的に劈開して、割れ目の伝播を開始させた。劈開後に存在する熱ボイドの数は、接合構造体に赤外光を透過させることで計測した。各ランの結果を以下の表１に示す。
表１からわかるように、接合前のイオン外方拡散アニールにより、熱ボイドの生成が減少した。さらに、水素またはヘリウムをウエハに再注入することなしに、ウエハの劈開が可能であった。
本明細書で用いられているように、“約”、“実質的に”、“本質的に”、および“概ね”の用語が、濃度、温度または他の物理的または化学的な特性あるいは特徴の大きさの範囲に関して用いられている時は、特性または特徴の範囲の上限および／または下限に存在するバラツキを包含することを意味し、そのバラツキは、例えば、丸め、測定方法または他の統計的バラツキを含むものである。
本開示またはその実施形態の要素を導入する時、冠詞の“１つの（ａ）”、“１つの（ａｎ）”、“その（ｔｈｅ）”および“その（ｓａｉｄ）”は、要素が１つまたは複数あることを意味するように意図されている。“含む（ｃｏｍｐｒｉｓｉｎｇ）”、“含む（ｉｎｃｌｕｄｉｎｇ）”、“含む（ｃｏｎｔａｉｎｉｎｇ）”、および“備える（ｈａｖｉｎｇ）”の用語は、包括的であり、列記された要素以外の追加の要素が存在することを意味するように意図されている。特定の向きを示す用語の使用（例えば、“上”、“底”、“側”等）は、説明の便宜のためであり、記載された用語が特定の向きであることを要求するものではない。
本開示の範囲から逸脱することなく、上記の構成および方法においては、様々な変更が可能であり、上記の記載に含まれるとともに添付の図面に示されたすべての事項は、例示であって限定的に解釈されるべきではないことが意図されている。

Claims (24)

  1. 層状半導体構造体の製造時に用いる構造体であって、第２の構造体に接合するための接合面を有し、周囲雰囲気に囲まれた前記構造体の前処理方法であって、
    前記構造体にイオンを注入して、前記構造体に劈開面を形成すること、
    イオン注入された前記構造体をアニールして、前記イオンの一部を前記構造体から前記周囲雰囲気へと外方拡散させ、前記構造体と前記第２の構造体との接合時に前記接合面に生成する熱ボイドを減少させること、
    イオンが外方拡散した前記構造体の接合面を活性化させること、を含む該前処理方法。
  2. 前記接合面をプラズマに暴露することにより、前記接合面を活性化させる、請求項１記載の前処理方法。
  3. 前記接合面が化学的に活性化される、請求項１記載の前処理方法。
  4. 前記接合面が水または水蒸気に暴露されて活性化され、前記接合面上に水を吸着する、請求項１記載の前処理方法。
  5. 前記接合面をプラズマに暴露し、続いて前記接合面上に水を吸着させることで、前記接合面が活性化される、請求項１記載の前処理方法。
  6. ヘリウムイオンと水素イオンとが前記構造体に共注入されて、前記劈開面を形成する、請求項１から５のいずれか１項に記載の前処理方法。
  7. イオン注入された前記構造体が、少なくとも約１５０℃で約５００℃未満の温度でアニールされる、請求項１から６のいずれか１項に記載の前処理方法。
  8. イオン注入された前記構造体が、少なくとも約３０秒アニールされる、請求項１から７のいずれか１項に記載の前処理方法。
  9. 前記構造体が、シリコン、炭化ケイ素、サファイア、ゲルマニウム、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウム、ガリウム砒素、インジウムガリウム砒素、リン、石英およびそれらの組み合わせから構成されるウエハを含む、請求項１から８のいずれか１項に記載の前処理方法。
  10. 前記構造体が、単結晶シリコンウエハを含む、請求項１から８のいずれか１項に記載の前処理方法。
  11. イオン注入された前記構造体上に誘電体層を堆積させる工程をさらに含み、該堆積させる工程時に前記のイオンの外方拡散が生じる、請求項１から１０のいずれか１項に記載の前処理方法。
  12. イオン注入された前記構造体上に誘電体層を堆積させる工程をさらに含み、該堆積させる工程とは別に前記のイオンの外方拡散が生じる、請求項１から１０のいずれか１項に記載の前処理方法。
  13. 前記構造体が、ウエハ上に配置された誘電体層を含み、該誘電体層の表面が前記接合面である、請求項１から１２のいずれか１項に記載の前処理方法。
  14. 前記構造体が、誘電体層を含まない、請求項１から８のいずれか１項に記載の前処理方法。
  15. 前記のアニールする工程の後には、前記構造体にイオンが注入されない、請求項１から１４のいずれか１項に記載の前処理方法。
  16. 前記の注入する工程の前に、ウエハ上に誘電体層を堆積させることをさらに含む、請求項１から１５のいずれか１項に記載の前処理方法。
  17. 前記の注入する工程の後に、ウエハ上に誘電体層を堆積させることをさらに含む、請求項１から１５のいずれか１項に記載の前処理方法。
  18. デバイス層とハンドル層を含む層状半導体構造体の製造方法であって、
    ハンドル構造体に接合させるための接合面を有するドナー構造体にイオンを注入して、前記ドナー構造体に劈開面を形成すること、
    イオン注入された前記ドナー構造体をアニールして、前記イオンの一部を前記ドナー構造体から外方拡散させて、前記ドナー構造体にポストアニールイオンプロファイルを形成し、前記ドナー構造体と前記ハンドル構造体との接合時に前記接合面に生成する熱ボイドを減少させること、
    ポストアニールイオンプロファイルを有するアニールされたドナー構造体の接合面を前記ハンドル構造体の接合面に接合して、接合構造体を形成すること、および
    前記ドナー構造体の一部が前記ハンドル構造体に接合した状態を維持するように、劈開面で前記接合構造体を劈開して、前記デバイス層を形成することを含む、該製造方法。
  19. 前記ポストアニールイオンプロファイルが、前記ドナー構造体における水素とヘリウムのポストアニールイオンプロファイルである、請求項１８記載の製造方法。
  20. 前記ドナー構造体にヘリウムイオンと水素イオンを共注入して、前記ドナー構造体に劈開面を形成することを含む、請求項１８または１９に記載の製造方法。
  21. イオンが外方拡散された前記ドナー構造体の接合面を活性化すること、および前記ハンドル構造体の接合面を活性化することを含む、請求項１８から２０のいずれか１項に記載の製造方法。
  22. 前記ドナー構造体と前記ハンドル構造体の少なくとも一方が、接合前に自然のＳｉＯ２層を含み、該自然のＳｉＯ２層は前記デバイス層と前記ハンドル層の間に配置された中間層の少なくとも一部を形成する、請求項１８から２１のいずれか１項に記載の製造方法。
  23. 前記ドナー構造体が、ドナー構造体接合面を含むドナーウエハを有し、前記ハンドル構造体が、ハンドル構造体接合面を含むハンドルウエハを有し、前記ドナーウエハが前記ハンドルウエハに直接接合されている、請求項１８から２１のいずれか１項に記載の製造方法。
  24. 前記層状半導体構造体が、シリコン−オン−インシュレーター構造である、請求項１８から２３のいずれか１項に記載の製造方法。
JP2016549031A 2014-02-07 2015-01-09 層状半導体構造体の製造方法 Active JP6487454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461937035P 2014-02-07 2014-02-07
US61/937,035 2014-02-07
PCT/US2015/010759 WO2015119742A1 (en) 2014-02-07 2015-01-09 Methods for preparing layered semiconductor structures

Publications (3)

Publication Number Publication Date
JP2017508280A JP2017508280A (ja) 2017-03-23
JP2017508280A5 JP2017508280A5 (ja) 2018-02-15
JP6487454B2 true JP6487454B2 (ja) 2019-03-20

Family

ID=52462410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016549031A Active JP6487454B2 (ja) 2014-02-07 2015-01-09 層状半導体構造体の製造方法

Country Status (3)

Country Link
US (1) US10068795B2 (ja)
JP (1) JP6487454B2 (ja)
WO (1) WO2015119742A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015112308A1 (en) 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
US10483152B2 (en) 2014-11-18 2019-11-19 Globalwafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3758050A1 (en) * 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
KR102439602B1 (ko) 2016-06-08 2022-09-01 글로벌웨이퍼스 씨오., 엘티디. 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
WO2019116721A1 (ja) * 2017-12-11 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器
SG11202011553SA (en) 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon
CN109440075B (zh) * 2018-10-31 2020-12-22 河北工业大学 一种提高离子注入GaN基稀磁半导体材料室温铁磁性的热退火方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6787885B2 (en) 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
WO2007019277A2 (en) * 2005-08-03 2007-02-15 California Institute Of Technology Method of forming semiconductor layers on handle substrates
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5135713B2 (ja) * 2006-05-25 2013-02-06 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008159692A (ja) * 2006-12-21 2008-07-10 Covalent Materials Corp 半導体基板の製造方法
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
US8749053B2 (en) * 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices

Also Published As

Publication number Publication date
JP2017508280A (ja) 2017-03-23
WO2015119742A1 (en) 2015-08-13
US20170025307A1 (en) 2017-01-26
US10068795B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
JP6487454B2 (ja) 層状半導体構造体の製造方法
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
US8846493B2 (en) Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
US10236205B2 (en) Thin film and method for manufacturing thin film
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2010515253A (ja) 半導体オンインシュレータ構造体を製造する方法
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
JP2011530182A (ja) 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
TWI815635B (zh) 將矽薄層移轉之方法
JP2010522426A (ja) ハイブリッド基板の製造方法
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
JP2005228988A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250