1310837 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體測試介面，且詳言之係關於一 種用於藉由將待測半導體元件連接至半導體測試設備來執 行一半導體元件之測試之半導體測試介面。 【先前技術】 通常，一半導體晶片之測試係一判定一成品是否為缺陷 產品之最終過程。已開發出且正在使用用於有效地測試多 個產品之半導體測試設備。 圖la為一說明一習知半導體測試設備之一實例之圖表。 如圖所示，該習知半導體測試介面包含一測試本體 110、一測試頭120及一半導體測試介面130，且一或多個 DUT 140a至140c通過一處置器150安裝於該半導體測試介 面130上以便進行一測試。
在由Samsung Electronics在2003年3月15號申請且在2004 年9月22日公開之題為"SEMICONDUCTOR TESTER CAPABLE OF DECREASING A DUT BOARDQUANTITY AND ELECTRICAL TESTING METHOD THEREOF"的韓國 專利申請案第10-2003-0016300號及在由Teradyne Incorporated在2000年9月2日申請且在2001年5月25曰公開 之題為"COAXIAL PROBE INTERFACE FOR AUTOMATIC TEST EQUIPMENT"的韓國專利申請案第 10-2000-7009737 號，或在由Advantest Corporation在2002年11月14曰申請 且在2003年3月26日公開之題為"UNIVERSAL TEST 108314.doc 1310837 INTERFACE BETWEEN A DEVICE UNDER TEST AND A 丁£8丁1^八0"的韓國專利申請案第10-2002_7015270號中揭 示了習知半導體測試設備的實例。 此外，已開發出一具有一母板110及一測試頭120之半導 體測試設備，其整合為一單體以便減小其尺寸。圖lb說明 一習知測試設備之另一實例，其中將該半導體測試介面 130安裝於一積體測試頭160上且然後DUT 140a至140c藉由 一處置器150安裝於該半導體測試介面130上以便進行一測 • 試。
在由申請人在2004年6月18曰申請之題為 "SEMICONDUCTOR MODULE TEST EQUIPMENT FOR SIMULTANEOUSLY TESTING MULTIPLE SEMICONDUCTOR MODULES"的韓國專利申請案第10-2004-45421號或由申請人在2004年6月18曰申請之題為 "SEMICONDUCTOR COMPONENT TEST EQUIPMENT FOR SIMULTANEOUSLY TESTING MULTIPLE I SEMICONDUCTOR MODULES"的韓國專利申請案第10- 2004-45422號中揭示了習知積體半導體測試設備之實例。 圖 2a為一例示一由 Ando Electric Co.，Ltd.在 1997年 8 月 25曰申請且在1998年4月30曰公開之題為"TEST BOARD FOR IC TESTER”的韓國專利申請案第10-1997-0040701號 中揭示之使用於一習知測試設備或一積體測試設備中之半 導體測試介面的圖表。 如圖所示，韓國專利申請案第10-1997-0040701號中揭 108314.doc 1310837 示之該習知半導體測試介面包含— DUT單元21〇及一基本 單元230。 當一 DUT板220可包含一或多個連接器及一或多個測試 插口時，捂述將聚焦於一單連接器225及一單測試插口 2工$ 之情況。 DUT單元210包含用於安裝一 DUT之測試插口 215及具有 用於與一電纜240之連接之連接器225的DUT板22(^該 DUT板220亦稱為一插口板。 ► 當一基本單元230可包含一或多個連接器及一或多個電 纜時，描述將聚焦於連接器235、245及255及電纜24〇之情 況。 該基本單元230包含用於與連接器225之連接的連接器 235、用於與一基板250 '電纜240之連接的連接器245及基 板250及用於與安置於測試本體中之一插腳卡27〇的連接器 275的連接的連接器255。該插腳卡27〇包括於該測試本體 > 或一測試頭中，產生一測試圖案用於一待輸出至該 DUT(被測元件）之DUT之測試，且其稱為諸如一圖案產生 板之各種術語。 此外’圖2b為一說明基本單元230與插腳卡270之一組合 物之透視圖。 如圖所示，基板250係一用於通過DUT單元210將一輸出 sfl唬自一插腳卡27〇傳輸至£)111[1之介面。該基板25〇包含用 於與用於該插腳卡27〇的連接器275之連接的連接器255 , 及使用於一通過一電纜24〇a之連接的至DUT板220之訊號 108314.doc 1310837 傳輸的連接器225之間的介面的連接器245&至245乂。當該 基板250亦包含多個電镜240a至240x及連接器235a至235x 及245a至245x時’此等連接器及電纜與連接器235&及245& 及電纜240a相同。因此，省略了詳細描述。 如圖所示，一在長插腳之間具有一較大間隙之積體連接 器被用作一通常用於插腳卡27〇的連接器275&以促進一機 械接觸。因此，一對應於具有一大間隙之積體連接器之積 體連接器被用作連接器255。此外，連接器245a至245x經 組態以通過連接器235a至235x傳輸一訊號至複數個連接器 255 ° 由於連接器255與連接器24 5a至245x之結構係不同的， 所以基板250包含一電路佈線用於在連接器255與連接器 245a之間進行一訊號對接。 韓國專利申請案第10-1997-0040701號中揭示之組態克 服了一習知半導體測試介面之缺點，其中一 DUT單元或其 一基本單元之組態係複雜的，且歸因於一使用一焊接戍一 彈簧插腳之連接，高頻率訊號之維護及高速傳輪係困難 的。此外’韓國專利申請案第1〇_1997_〇〇4〇7〇1號中揭示之 組態可藉由改變連接器245之一連接器外殼以改變—連接 線而對應於不同類型DUT的測試。 然而’當韓國專利申請案第10_1997-0040701號中揭示 之組態的優勢在於諸如一焊料之接觸點的數目少於習知組 態’.其在咼速訊號傳輸方面係不利的。此外，當該積體連 接器對於一機械接觸及支樓係有利時，該積體連接器在一 108314.doc 1310837 高頻波特徵被降級方面係不利的。此外，依照該半導體測 試設備之維護之一態樣’由於該半導體測試設備劃分為基 本單元及DUT單元，所以應獨立地維護該等單元之每一 者’因此使得製造過程更複雜且增加了製造成本。此外， 雖然該組態可藉由改變連接器245之連接器外殼以改變連 接線而對應於不同類型DUT之測試，但該連接器245之連 接器外殼必須一個一個地改變。 圖2c為一例示由Advantest Corporation申請之韓國專利 申請案第10-2002-701 5270號中揭示之一積體測試設備或一 習知測試設備中所使用的另一半導體測試介面的圖表。 韓國專利申請案第10-2002-7015270號揭示了一組態， 其中將一連接器228安置於一 DUT板220下方且通過一電鏡 240將其電性地連接至一安置於一板間隔片28〇中之連接器 285。一 SCI(屏蔽受控阻抗）（例如）被用作連接器285，且該 組態經設計以具有少於連接器285之數目之連接器228之數 目使得可藉由僅改變該DUT板220的連接器228與該連接器 285之間的連接而進行不同類型DUT的測試。 然而，依照該組態，由於一板間隔片280之增加及其維 護係困難的，因此增加了製造成本。此外，增加連接器接 觸之數目以將一高頻波特徵降級。由於連接器228之數目 與連接器285之數目不以1 : 1對應，意即連接器228之數目 小於連接器285之數目，DUT板220之連接器228應在每次 該DUT被改變時重新配置。 由於半導體測試設備當前處理諸如2 5 6或5 12個DUT之多 108314.doc -10- 1310837 ^ 所以該半導體測試介面之一組態相對於一與一高 頻訊遗處理有關的半導體測試設備之操作被簡化係非常重 要的。 口此，一半導體測試介面在藉由將連接器接觸之數目最 J、化而改良高頻傳輸訊號完整性及藉由簡化該半導體測試 今而促進該半導體測試設備之維護方面的需求在增加。 【發明内容】 鲁。本發明之一目標為提供一半導體測試介面，其中將連接 器接觸點之數目最小化，高速傳輸訊號之訊號完整性得以 改良且藉由簡化該半導體測試介面而促進該半導體測試介 面之維護，因此藉由簡化製造過程減少了製造成本且輕易 地對應於不同DUT之測試。 為了達到本發明之上述目標，提供一用於使用一或多個 電纜將一DUT(被測元件）對接至一插腳卡的半導體測試介 面，該測試介面包含：一DUT板，其包括用於將用於安裝 φ 該DUT的一或多個測試插口電性地連接至該或該等電纜之 一或多個第一連接器，及一用於將該或該等測試插口電性 地連接至該或該等第一連接器之電路佈線；及又一電纔， 其包括一用於一與該或該等第一連接器之電性連接的第二 連接器，及一用於一與該插腳卡之電性連接的第三連接 器，其中該或該等第一連接器與該或該等電纜以1:上對 應。 該插腳卡較佳地包含與第三連接器以i : 1對應之—或多 個第四連接器，該或該等第四連接器通過該或該等電瘦與 108314.doc -11 - 1310837 該或該等第一連接器以1 : 1對應。 該插腳卡亦較佳地包含-或多個第五連接器用於將複數 個第三連接II連接至該處’該或該等第五連接器通過該或 該等電纜與該或該等第一連接器以丨：（2或2以上）對應。 【實施方式】 現將參看附圖詳細描述依照本發明之實施例。 圖3為一說明一依照本發明之一半導體測試介面之組態 之圖表。 如圖所示，該依照本發明之半導體測試介 聰單元观-基本單元謂，且包含一 DUT=為其 包括一用於安裝一 DUT的測試插口 3丨5及一第一連接器 325，及一電纜34〇，在其兩端部分分別具有一第二連接器 335及一第三連接器345。應注意本發明之連接器325、335 及345指一插口 '插孔或一具有—用於其中之一電性連接 之傳導材料的通用連接器。 當DUT板320可包含一或多個測試插口 3 15及一或多個第 連接器時，描述將聚焦於一單測試插口 3丨5及單第一連 接器3 2 5之情況。 該測試插口 3 15係一用於藉由通過一處置器或手動地安 裝該DUT來應用一訊號於一 DUT或傳輸一來自該dut之輸 出訊號以進行一測試之測試介面。 一或多個第一連接器325與該測試插口 315對應地安置， 且通過DUT板320中之一電路佈線電性地連接至該測試插 口 315之複數個電接觸。 108314.doc •12- 1310837 當電纜與該等第一連接器325之數目對應地安置時，描 述將聚焦於連接至電纜340之第一連接器325。 。亥電纜340包括在其兩端部分的分別用於一與該第一連 接器325之電性連接之第二連接器335及 之電性連接的第三連接^❿ 該電鏡340較佳地包含一用於傳輸高頻波之電繞。 圖4d4c為說明依照本發明^導體測試介面與插腳卡
之間的-連接之圖4 ’其為取自圖3之箭頭A方向之側視 圖。 圖4a說明依照本發明之半導體測試介面之第三連接器 345a至345x，其與插腳卡37〇之連接器375&至375父以丨：ι 對應。 在該習知半導體測試介面中使用—基板之原因係一使用 於該插腳卡中之連接器為—積體連接器且需要—用於該積 體連接器與使用於電㈣連接器之間的訊號介面的佈線， 其藉由該基板進行。 然而’依照圖4a所示之本發明之半導體測試介面，由於 該基板被移除且該插腳卡37〇之連接器至375χ·經組態 以與第三連接器345d 345x以i :丄對應所以不需要向該 半導體測試介面之組態添加—單獨基板。因此，防止了由 於與該基板之—焊接連接或多個連接器之使用而導致之高 速傳輸特徵的降級。 試介面之第三連接器 器375a至375j以2 : 1對 圖4b說明依照本發明之半導體測 345a至345x，其與插腳卡37〇之連接 108314.doc • 13 · 1310837 應，意即’將該等三個連接器之兩者同時連接至該插腳卡 370之連接器之一者。 如圖所示，該等連接器375a至375j包括兩個與該等第三 連接器對應以用於分別連接該等第三連接器之兩者之連接 器 377a至 377x。 依照上述實施例，類似於圖4a，由於不使用基板而將焊 接或連接器之使用最小化，所以防止了一高速傳輸特徵之 降級。 ® 圖4c說明一組態，其中第三連接器345&至34化與插腳卡 370之連接器375a至375f以4 : 1對應，意即，該等第三連 接器之四者與該插腳卡之連接器之一者同時對應。 如圖所示，該等連接器375&至37竹包括四個與該等第三 連接器對應以用於分別連接該等三個連接器之四者之 器 379a至 379x。 依照上述實施例，類似於圖W4b，由於不使用基板而 料接或連接H之使用最小化，因此防止了 —高速傳輸特 徵之降級。 此外將一個第二連接器同時連接至插腳卡370之一個 連接盗或將五個第三連接器同時連接至插腳卡之一個 連接器之組態亦為可能的。 依’’、、多看圖3或圖4a至4C描述之本發明之半導體測試介 面與習知半導體測試介面不同之處在於依照本發明之半導 體測試介面/f走用γk y & 連接至電纜340的末端部分的第二連接 器335及第三連接 接窃345而不使用一諸如基本單元330中的 108314.doc -14· 1310837 基板的單獨介面且DUT板320通過該電纜340直接連接至插 腳卡370。歸因於該經簡化之基本單元33〇，簡化了該半導 體測試介面之製造過程且減少了其製造成本。 此外’藉由將連接器之數目最小化，該基本單元330之 組態為基板解決了習知半導體測試介面之高速訊號傳輸中 訊號失真的問題，該問題由多個連接接觸點之存在而產 生’此歸因於該基板或一板間隔片及多個連接器之使用， 藉此改良了訊號完整性。 此外’依照該基本單元330之維護之一態樣，當習知技 術中需要一用於判定一基板或電纜之何處發生失效之測試 時’本發明之半導體測試介面中僅需要一相應電纜之替 代。因此，促進了該基本單元330之維護。 此外’由於僅藉由替代DUT單元而不改變基本單元330 進行該測試係可能的’所以與習知半導體測試介面相反， 在不同DUT之測試中’不需要該基本單元33〇之組態之改 變。意即’連接至插腳卡370之電缓3 40之第三連接器345 不需要在每次該DUT被改變時而改變，且僅判定哪個電纜 之訊號待自DUT單元310接收係需要的。 當已參考其較佳實施例明確展示且論述本發明時，熟悉 此項技術者將瞭解在不脫離附加申請專利範圍所界定之精 神及範疇情況下’可實現對其中之形式及細節之各種改 變。 如上文所論述’依照本發明，由於僅藉由使用電镜及連 接器而不使用基板將插腳卡與DUT單元連接以將連接器接 I08314.doc 1310837 觸點之數目最小化，所以高速傳輸訊號之訊號整體性得以 改良且該半導體測試介面之維護藉由簡化該半導體測試介 面而得以促進。因此，藉由簡化製造過程減少了製造成本 且該半導體測試介面可輕易地對應於不同DUT之測試。 【圖式簡單說明】 圖la及圖lb為一說明一習知半導體測試介面之圖表。 圖2a至2c為例示一習知測試設備或一積體測試設備中所 使用之半導體測試介面之圖表。 • 圖3為一說明一依照本發明之一半導體測試介面之組態 之圖表。 圖4 a至4 c為說明依照本發明之半導體測試介面與一插腳 卡之間的一連接之圖表。 【主要元件符號說明】 110 測試本體 120 測試頭 130 半導體測試介面 140a-140c 被測元件（DUT) 150 處置器 160 積體測試頭 210 DUT單元 215 測試插口 220 DUT板 225 連接器 228 連接器 108314.doc -16- 1310837
230 235 240 245 250 255 270 275 280 285 310 315 320 325 330 335 340 345 370 375 377 基本單元 連接器 電纜 連接器 基板 連接器 插腳卡 連接器 板間隔片 連接器 DUT單元 測試插口 DUT板 第一連接器 基本單元 第二連接器 電纜 第三連接器 插腳卡 連接器 連接器 108314.doc -17-