KR101398833B1 - 낸드 플래시 메모리 전용의 테스트 확장장치 - Google Patents
낸드 플래시 메모리 전용의 테스트 확장장치 Download PDFInfo
- Publication number
- KR101398833B1 KR101398833B1 KR1020140000950A KR20140000950A KR101398833B1 KR 101398833 B1 KR101398833 B1 KR 101398833B1 KR 1020140000950 A KR1020140000950 A KR 1020140000950A KR 20140000950 A KR20140000950 A KR 20140000950A KR 101398833 B1 KR101398833 B1 KR 101398833B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- board
- nand flash
- multiplexer
- flash memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은, 다수의 낸드 플래시 메모리를 테스트하기 위해 멀티플렉서보드로 구현된 낸드 플래시 메모리 전용의 확장장치를 제안하여 구성을 단순화시킴으로써, 장치의 제작비용을 절감하고 조립과 유지보수가 편리하도록 한 낸드 플래시 메모리 전용의 테스트 확장장치에 관한 것이다.
본 발명은, 테스트 장치를 통해 다수의 낸드 플래시 메모리를 테스트하기 위해 상기 테스트 장치의 테스트 보드와 다수의 메모리를 연결하는 확장장치에 있어서, 상기 테스트 보드에서 인출된 케이블과 연결되어, 상기 케이블을 통해 전송되는 테스트 신호를 멀티플렉서(MUX)에서 분할하여 처리될 수 있도록 한 신호로 변환하여 출력하는 익스텐드 보드와; 상기 익스텐드 보드와 연결되어, 상기 익스텐드 보드를 통해 입력된 테스트 신호를 다중 분할신호로 분기 처리하여 출력하는 멀티플렉서 보드와; 상기 멀티플렉서 보드와 연결되어, 상기 멀티플렉서 보드를 통해 입력된 테스트 신호를 각각의 낸드 플래시 메모리로 전달하기 위해 상기 낸드 플래시 메모리가 장착되는 다수의 테스트 소켓이 실장된 소켓보드;를 포함하여 구성된다.
본 발명은, 테스트 장치를 통해 다수의 낸드 플래시 메모리를 테스트하기 위해 상기 테스트 장치의 테스트 보드와 다수의 메모리를 연결하는 확장장치에 있어서, 상기 테스트 보드에서 인출된 케이블과 연결되어, 상기 케이블을 통해 전송되는 테스트 신호를 멀티플렉서(MUX)에서 분할하여 처리될 수 있도록 한 신호로 변환하여 출력하는 익스텐드 보드와; 상기 익스텐드 보드와 연결되어, 상기 익스텐드 보드를 통해 입력된 테스트 신호를 다중 분할신호로 분기 처리하여 출력하는 멀티플렉서 보드와; 상기 멀티플렉서 보드와 연결되어, 상기 멀티플렉서 보드를 통해 입력된 테스트 신호를 각각의 낸드 플래시 메모리로 전달하기 위해 상기 낸드 플래시 메모리가 장착되는 다수의 테스트 소켓이 실장된 소켓보드;를 포함하여 구성된다.
Description
본 발명은 낸드 플래시 메모리 테스트 전용의 테스트 확장장치에 관한 것이다. 상세하게 본 발명은, 다수의 낸드 플래시 메모리를 테스트하기 위해 멀티플렉서보드로 구현된 낸드 플래시 메모리 전용의 확장장치를 제안하여 구성을 단순화시킴으로써, 장치의 제작비용을 절감하고 조립과 유지보수가 편리하도록 한 낸드 플래시 메모리 전용의 테스트 확장장치에 관한 것이다.
메모리를 테스트 하기 위한 장치는 통상적으로 반도체 장비를 테스트 하기 위한 핸들러로 호칭되며, 특히, 제품의 생산과정에서 1회의 메모리 테스트에 대해 최대로 많은 개수의 메모리를 테스트하여 제품의 생산성을 높이고자 하는 노력이 진행되고 있음은 주지된 것과 같다.
대한민국 특허출원 제2009-0078163호(하이픽스보드, 이하 기출원발명)는 전술된 다수의 메모리(반도체 소자)를 테트스 하기 위해 통상의 실시상태와 다수의 메모리 소자가 정렬되어 장착되기 위한 하이픽스보드가 제시되고 있다.
기출원발명의 하이픽스보드는「반도체 소자를 수납하는 캐리어모듈, 및 반도체 소자들이 제1수납영역과 제2수납영역에서 서로 다른 행렬을 이루며 수납되도록 상기 캐리어모듈이 복수개가 설치되는 프레임을 포함하는 테스트 트레이를 이용하는 것으로, 상기 캐리어모듈에 수납된 반도체 소자가 접속되는 테스트소켓; 및 상기 테스트소켓이 제1영역 및 제2영역에서 서로 다른 행렬을 이루며 복수개가 설치되는 본체를 포함하고, 상기 제1영역에는 상기 제1수납영역에 수납된 반도체 소자들이 접속되기 위한 테스트소켓들이 설치되고, 상기 제2영역에는 상기 제2수납영역에 수납된 반도체 소자들이 접속되기 위한 테스트소켓들이 설치되고, 상기 제1영역에서 상기 본체에 설치되는 테스트소켓들은 (a X b) 행렬(a, b는 0보다 큰 정수)을 이루고, 상기 제2영역에서 상기 본체에 설치되는 테스트소켓들은 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)을 이루고, (c X [b+d]) 행렬은 (22 X 24) 행렬, (24 X 22) 행렬, (20 X 26) 행렬, (26 X 20) 행렬, 또는 (23 X 23) 행렬 중 어느 하나인 것을 특징」으로 하여 구성된다.
특히, 상기와 같은 기출원발명의 하이픽스보드는「테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자(메모리)를 하이픽스보드에 접속시킨다. 상기 테스트챔버에는 하이픽스보드 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키는 콘택유닛이 설치된다. 테스트장비는 하이픽스보드에 접속된 테스트될 반도체 소자에 대한 전기적인 특성을 판단하기 위해서 테스트될 반도체 소자를 테스트」하게 된다.
즉, 상기와 같은 하이픽스보드는 단일의 핸들러에 의해 테스트되는 반도체 소자(이하, 메모리)의 개수를 확장시키기 위한 것으로, 테스트 장치를 통해 출력되는 테스트 신호를 다수의 메모리로 분기시켜 입력하고, 상기 테스트 신호를 수신한 후 이에 대응하는 신호가 메모리에서 출력되면 이를 다시 테스트 장치로 전달하기 위한 회로구성을 갖추게 된다.
상기 회로구성은 "Bost board"로 통칭되는 확장보드로, 이와 같은 확장보드는 I/O핀 또는 DR핀을 분기(share: 테스트될 메모리 패키지 측에서는 공유)하여 메모리 패키지의 개수를 64개 또는 128개로 확장하여 테스트를 수행할 수 있도록 하며, 전술된 메모리 중 처리속도가 가장 빠른 DRAM에 대응하기 위해 CPU를 채용한 회로구성이 된다.
상기와 같은 종래의 확장보드는 가장 빠른 처리속도의 DRAM을 테스트할 수 있기 때문에 상대적으로 처리속도가 낮은 NAND Flash 메모리에도 공용으로 사용될 수 있지만, DRAM의 처리를 위해 CPU 회로를 채용함에 따라 아래의 문제점이 노출된다.
상기 CPU 회로가 채용된 확장보드는 CPU회로를 채용함에 따른 회로의 컨넥팅 구성이 복잡할 뿐만아니라, CPU 특유의 고열방출 특성에 의해 별도의 냉각구성이 요구되어 제작비용이 대단히 높은 문제점이 있다. 또한, CPU회로는 별도의 전원을 요구하게 되어 대용량의 SMPS와 같은 전원공급장치가 수반되어 제작 및 유지보수의 불편함 및 그 비용이 증가되는 문제점이 노출된다.
이와 같은 확장보드는 DRAM을 테스트하기 위한 공정에서는 필수적으로 설치되어야 하지만, DRAM에 비해 처리속도가 낮은 낸드 플래시 메모리의 테스트 처리공정에 설치될 경우, 전술된 높은 제작비용과 불편한 유지보수의 문제점을 해결하기 위한 낸드 플래시 전용의 확장보드가 제안되어야 하는 요구가 발생되었다.
본 발명은 상기 문제점을 해결하기 위해 발명한 것이다.
이에 본 발명은, 본 발명은, 다수의 낸드 플래시 메모리를 테스트하기 위해 멀티플렉서보드로 구현된 낸드 플래시 메모리 전용의 확장장치를 제안하여 구성을 단순화시킴으로써, 장치의 제작비용을 절감하고 조립과 유지보수가 편리하도록 한 낸드 플래시 메모리 전용의 테스트 확장장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 아래의 구성을 갖는다.
본 발명은, 테스트 장치를 통해 다수의 낸드 플래시 메모리를 테스트하기 위해 상기 테스트 장치의 테스트 보드와 다수의 메모리를 연결하는 확장장치에 있어서, 상기 테스트 보드에서 인출된 케이블과 연결되어, 상기 케이블을 통해 전송되는 테스트 신호를 멀티플렉서(MUX)에서 분할하여 처리될 수 있도록 한 신호로 변환하여 출력하는 익스텐드 보드와; 상기 익스텐드 보드와 연결되어, 상기 익스텐드 보드를 통해 입력된 테스트 신호를 다중 분할신호로 분기 처리하여 출력하는 멀티플렉서 보드와; 상기 멀티플렉서 보드와 연결되어, 상기 멀티플렉서 보드를 통해 입력된 테스트 신호를 각각의 낸드 플래시 메모리로 전달하기 위해 상기 낸드 플래시 메모리가 장착되는 다수의 테스트 소켓이 실장된 소켓보드;를 포함하여 구성된다.
여기서, 본 발명은 상기 테스트 보드의 CE 채널을 I/O 채널로 사용하여 낸드 플래시 메모리의 테스트 개수를 더 증가시키고, 테스트 시간을 단축시킬 수 있도록 구성된다.
이상에서와 같이 본 발명은, 멀티플렉서(multiplexer, MUX)보드와 채널이 분기 또는 공유되는 선로가 형성된 확장보드의 결합에 의해 플래시 메모리 패키지 전용의 테스트 확장장치가 구현되어 장치의 구성이 단순화됨에 따른 제작비용의 절감 효과가 있다.
또한, 본 발명은 단순화된 구성에 의해 유지보수가 대단히 편리하며, 특정의 회로처리장치가 배재되어 방열을 수행하기 위한 구성을 요구하지 않게 됨과 동시에 전용의 전원을 공급하기 위한 전원공급 구성(고용량의 SMPS)이 요구되지 않거나 최소한의 전원공급 구성(저용량의 SMPS)만이 채용될 수 있게 되어 제작비용을 더욱 절감시키는 효과를 얻게 된다.
도 1은 본 발명에 의한 테스트 확장장치의 외관 사시도.
도 2는 본 발명에 의한 테스트 확장장치의 정면도.
도 3은 본 발명에 의한 테스트 확장장치의 회로도.
도 2는 본 발명에 의한 테스트 확장장치의 정면도.
도 3은 본 발명에 의한 테스트 확장장치의 회로도.
상기와 같은 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 의한 테스트 확장장치의 외관 사시도, 도 2는 본 발명에 의한 테스트 확장장치의 정면도, 도 3은 본 발명에 의한 테스트 확장장치의 회로도이다.
도면을 참조하면, 본 발명에 의한 테스트 확장장치는 테스트 장치의 테스트 보드(10)와 연결되어 다수의 메모리를 테스트 하기 위한 장치임은 전술된 것과 같으며, 이를 위해 상기 테스트 확장장치는 익스텐드 보드(20), 멀티플렉서 보드(30), 소켓보드(40)로 이루어진다.
상기 익스텐드 보드(20)는 테스트 장치의 테스트 보드(10)에서 인출된 케이블(11)과 연결구성된다. 이와 같은 익스텐드 보드(20)는 상기 케이블(11)을 통해 전송되는 테스트 신호를 멀티플렉서(Multiplexer, MUX)에서 분할하여 처리될 수 있도록 한 신호로 변환하여 출력하게 된다.
여기서, 상기 익스텐드 보드(20)는 멀티플렉서에서 분할처리되기 위해 케이블(11)을 통해 입력된 신호의 코드, 형식, 속도 등을 변환처리하기 위한 인테페이스를 갖추어 구성된다.
상기 멀티플렉서 보드(30)는 익스텐드 보드(20)와 연결구성된다. 이와 같은 멀티플렉서 보드(30)는 상기 익스텐드 보드(20)를 통해 입력된 테스트 신호를 다중 분할신호로 분기처리하여 출력할 수 있도록 한 구성이다.
반대로, 테스트 신호가 낸드 플래시 메모리로 전송된 후, 이에 대응하는 신호가 낸드 플래시 메모리에서 출력되면, 다수의 낸드 플래시 메모리에서 출력된 신호를 취합하여 단축시키고 이를 익스텐드 보드(20)를 통해 테스트 장비로 재입력 시킬 수 있도록 한 것이다.
상기 소켓보드(40)는 멀티플렉서 보드(30)와 연결되구성된다. 이와 같은 소켓보드(40)는 상기 멀티플렉서 보드(30)를 통해 입력된 테스트 신호를 각각의 낸드 플래시 메모리(M)로 전달하기 위해 상기 낸드 플래시 메모리(M)가 장착되는 다수의 테스트 소켓(41)이 실장된 구성이다.
여기서, 상기 테스트 소켓(41)은 다수의 낸드 플래시 메모리(M)가 결합되도록 한 것이며, 도면에서는 상기 테스트 소켓(41)이 4개 결합된 구성을 예시하였지만 이보다 많은 개수로 증설될 수도 있다.
또한, 상기 소켓보드(40)는 멀티플렉서 보드(30)와의 사이에 이들의 접속결합이 편리하도록 하기 위한 컨넥터(42)가 설치된다.
상기와 같이 구성된 테스트 확장장치는 테스트 보드(10)에서 테스트 신호가 출력되면, 상기 익스텐드 보드(20)를 통해 멀티플렉서 보드(30)에서 처리가 가능하도록 한 신호로 변환된다.
이후, 상기 변환된 테스트 신호가 멀티플렉서 보드(30)를 통해 테스트를 수행하고자 하는 낸드 플래시 메모리의 개수에 대응하여 다중 분할되고, 다중 분할된 신호는 소켓보드(40), 테스트 소켓(41)을 통해 낸드 플래시 메모리(M)로 입력되어 테스트를 실시할 수 있게 된다.
여기서, 상기 테스트 보드(10)의 테스트 신호는 도 3에서와 같이 멀티플렉서 보드(30)의 I/O 채널과 DR 채널을 통해 각각의 테스트 소켓(41)으로 분할(도면에서는 2분할)되어 입력되어 테스트 보드(10)에서 출력되는 신호에 대하여 테스트를 수행할 낸드 플래시 메모리(M)의 개수를 확장시킬 수 있게 된다.
즉, 상기 테스트 보드(10)에서 32개의 테스트 신호가 출력될 경우 64개의 낸드 플래시 메모리(M)의 테스트를 수행할 수 있게 되며, 64개의 테스트 신호에 대해 128개의 낸드 플래시 메모리(M)의 테스트, 128개의 테스트 신호에 대해 256개의 낸드 플래시 메모리(M)의 테스트를 수행할 수 있게 된다.
이와 같은 기본적인 테스트 확장과 함께 멀티플렉서 보드(30)에 형성된 다수의 CE 채널을 I/O 채널로 사용하게 되면, 기본적인 64, 128, 256 개의 낸드 플래시 메모리(M)의 테스트에서 더 확장된 개수로 테스트를 실시할 수 있게 된다.
10: 테스트 보드
20: 익스텐드 보드
30: 멀티플렉서 보드
40: 소켓보드
20: 익스텐드 보드
30: 멀티플렉서 보드
40: 소켓보드
Claims (3)
- 테스트 장치를 통해 다수의 낸드 플래시 메모리(M)를 테스트하기 위해 상기 테스트 장치의 테스트 보드(10)와 다수의 메모리를 연결하는 확장장치에 있어서,
상기 테스트 보드(10)에서 인출된 케이블(11)과 연결되어, 상기 케이블(11)을 통해 전송되는 테스트 신호를 멀티플렉서(MUX)에서 분할하여 처리될 수 있도록 한 신호로 변환하여 출력하는 익스텐드 보드(20)와; 상기 익스텐드 보드(20)와 연결되어, 상기 익스텐드 보드(20)를 통해 입력된 테스트 신호를 다중 분할신호로 분기 처리하여 출력하는 멀티플렉서 보드(30)와; 상기 멀티플렉서 보드(30)와 연결되어, 상기 멀티플렉서 보드(30)를 통해 입력된 테스트 신호를 각각의 낸드 플래시 메모리(M)로 전달하기 위해 상기 낸드 플래시 메모리(M)가 장착되는 다수의 테스트 소켓(41)이 실장된 소켓보드(40);를 포함하며,
상기 테스트 보드(10)의 CE 채널을 I/O 채널로 사용하여 낸드 플래시 메모리(M)의 테스트 개수를 더 증가시키고, 테스트 시간을 단축시킬 수 있도록 구성되며, 상기 소켓보드(40)에는 멀티플렉서 보드(30)와의 사이에 이들의 접속결합이 편리하도록 하기 위한 컨넥터(42)가 설치된 것을 특징으로 하는 낸드 플래시 메모리 전용의 테스트 확장장치.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140000950A KR101398833B1 (ko) | 2014-01-03 | 2014-01-03 | 낸드 플래시 메모리 전용의 테스트 확장장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140000950A KR101398833B1 (ko) | 2014-01-03 | 2014-01-03 | 낸드 플래시 메모리 전용의 테스트 확장장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101398833B1 true KR101398833B1 (ko) | 2014-06-11 |
Family
ID=51131223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140000950A KR101398833B1 (ko) | 2014-01-03 | 2014-01-03 | 낸드 플래시 메모리 전용의 테스트 확장장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101398833B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269359A (ja) * | 1995-10-06 | 1997-10-14 | Texas Instr Inc <Ti> | 集積回路テスト装置 |
| KR100524292B1 (ko) | 2005-06-10 | 2005-10-26 | 주식회사 유니테스트 | 반도체 테스트 인터페이스 |
| KR20120107379A (ko) * | 2011-03-21 | 2012-10-02 | 삼성전자주식회사 | 멀티칩 패키지 테스트 시스템 |
| KR20120127241A (ko) * | 2011-05-12 | 2012-11-21 | 가부시키가이샤 아드반테스트 | 전자부품 시험장치, 소켓보드 조립체 및 인터페이스 장치 |
-
2014
- 2014-01-03 KR KR1020140000950A patent/KR101398833B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269359A (ja) * | 1995-10-06 | 1997-10-14 | Texas Instr Inc <Ti> | 集積回路テスト装置 |
| KR100524292B1 (ko) | 2005-06-10 | 2005-10-26 | 주식회사 유니테스트 | 반도체 테스트 인터페이스 |
| KR20120107379A (ko) * | 2011-03-21 | 2012-10-02 | 삼성전자주식회사 | 멀티칩 패키지 테스트 시스템 |
| KR20120127241A (ko) * | 2011-05-12 | 2012-11-21 | 가부시키가이샤 아드반테스트 | 전자부품 시험장치, 소켓보드 조립체 및 인터페이스 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI499782B (zh) | 用於高速功能性測試的獨立多晶片單元探測卡 | |
| JP2010219531A (ja) | 集積回路 | |
| CN109904141A (zh) | 具有电光互连电路的集成电路封装 | |
| TWI411076B (zh) | 積體電路封裝，承座及系統 | |
| KR20220162672A (ko) | 래치 회로 및 이를 포함하는 반도체 장치 | |
| US20110084718A1 (en) | Burn-In Testing System | |
| US9998350B2 (en) | Testing device and testing method | |
| JP2016536584A (ja) | 集積回路をテストするための方法 | |
| US20160370428A1 (en) | Portable test apparatus for a semiconductor apparatus, and test method using the same | |
| KR101164116B1 (ko) | 번인 테스터용 테스트보드 | |
| KR101398833B1 (ko) | 낸드 플래시 메모리 전용의 테스트 확장장치 | |
| SG10201901508YA (en) | High bandwidth memory device and system device having the same | |
| CN107070416B (zh) | 一种支持热插拔的功率放大器模块 | |
| US20180138613A1 (en) | Card edge connector couplings | |
| US10185695B2 (en) | Device, system and method for on-chip testing of protocol stack circuitry | |
| KR20130081039A (ko) | 반도체 장치 | |
| CN106251907B (zh) | 内建自测***及方法 | |
| CN112311453B (zh) | 光通讯元件测试装置 | |
| US9343438B1 (en) | Semiconductor apparatus having multiple channels | |
| KR20160068532A (ko) | 반도체 칩 및 이를 이용한 적층형 반도체 장치 | |
| EP2131204B1 (en) | A method and system for testing a semiconductor package | |
| CN211123377U (zh) | 排针型光模块转接板 | |
| US8924803B2 (en) | Boundary scan test interface circuit | |
| US8851764B2 (en) | Electronic device with optical universal serial bus connector | |
| CN105260335B (zh) | 扩展光接口的数据处理***及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170317 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 6 |