TWI299555B - Semiconductor flip-chip package component and fabricating method - Google Patents

Semiconductor flip-chip package component and fabricating method Download PDF

Info

Publication number
TWI299555B
TWI299555B TW095115442A TW95115442A TWI299555B TW I299555 B TWI299555 B TW I299555B TW 095115442 A TW095115442 A TW 095115442A TW 95115442 A TW95115442 A TW 95115442A TW I299555 B TWI299555 B TW I299555B
Authority
TW
Taiwan
Prior art keywords
wafer
glue
film
conductive
elastic
Prior art date
Application number
TW095115442A
Other languages
English (en)
Other versions
TW200742013A (en
Inventor
Wen Chih Chen
Original Assignee
Taiwan Tft Lcd Ass
Chunghwa Picture Tubes Ltd
Au Optronics Corp
Quanta Display Inc
Hannstar Display Corp
Chi Mei Optoelectronics Corp
Ind Tech Res Inst
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Tft Lcd Ass, Chunghwa Picture Tubes Ltd, Au Optronics Corp, Quanta Display Inc, Hannstar Display Corp, Chi Mei Optoelectronics Corp, Ind Tech Res Inst, Toppoly Optoelectronics Corp filed Critical Taiwan Tft Lcd Ass
Priority to TW095115442A priority Critical patent/TWI299555B/zh
Priority to KR1020060074225A priority patent/KR100868616B1/ko
Priority to JP2006215739A priority patent/JP2007300052A/ja
Publication of TW200742013A publication Critical patent/TW200742013A/zh
Application granted granted Critical
Publication of TWI299555B publication Critical patent/TWI299555B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

1299555 九、發明說明: 【發明所屬之技術領域] 本發明係為-種半導體構裝元件及製程方法,尤指— ^化製程方式而可達到降低成本之覆晶構裝元件及製程 方法。 L先前技術】 隨著電子產品的高速度化、高效能化、_輕、薄、短 ==低價化的趨勢愈來愈日糊,覆晶___ 成為構衣連接導通之主要架構。覆晶技術的導通方式大致旧 =金屬導通、導轉、異方性導電膠材、導電性樹脂等等 二^方性導電膠材中的異方性導電膜(Anisotr〇pic A(T,CF)或異方性導電膠(AniS〇tr〇PiC Conductiv AdWe,ACA)則是廣泛被應用於液晶顯示器與驅動忙 連接,其封裝製程係使用破璃覆晶(Chi ic紐對準破璃基板上的電路藉由: 的中間材科作輕,搭配使用異方性導電 積^量的度佳,對於液晶顯示器來說將可達到減少體 CQG功餘是先將面板放置補#平面上,以婉 由輸送帶送人機台定位點,此時異方性Ϊ 、- /、電膠會先打貼附於面板,再進行驅動圯的對 1299555 =,:後進行麵’然後決定下一個定位點,進行加敎 業’使驅動ic能夠固定於面板基板上,完成c〇g作業。 如美國專觀us 4,·,657是·異方性導電膠連结電路 的結構,其結構示意崎參考第-圖,膠黏劑K)及導電粒子 12為軟性及_材料且同時接觸混合,膠黏劑1〇經由加孰和 加屋於導體13,14之間形成導電膠15,其導體13,14上夂且 有玻璃基板16。 "具 一另有一習知技術為金屬凸塊上貼附導電膠材,其製造過 不思考第—圖’先在玻璃基板16上貼導電膠丨5, 直接將驅動1C 17形成於導電膠15上。 、然而’異方性導電膜或異方性導電膠有些缺點,如(1)異方 性導電膜f異紐導轉之默祕料,因為捲帶寬度有限 制而^寬度储,轉IC的尺相料者,所以在切割時不能 刀太薄例如驅動1C的寬度,於切割時捲帶寬度可為 Pic著驅動1C的設計趨向小型化,捲帶寬度將面臨寬^ ^極限,所以會產生無法言免計出捲帶的寬度;(2)含有高密度的 導電顆粒不編彳分佈,會影響_絲;以及⑶高度上有限制, 高密度接合時會有短路情況發生。 ^再者’美國專利號US 6,518,097B1所揭露使用異方性導電 膜或異方轉電膠及搭配祕錫型之金屬凸塊,而製程步驟為 先上膠材後,再進行晶圓切割。 ,变明茶考第三圖,係為習知使用預塗佈異方性導電膠於晶圓 尘復曰曰封裹之剖面示意圖,包括於一晶圓20上載有許多的晶 1299555 片’母—個晶片至少有一個輸入/輸出墊22用以連接訊號及一 鈍化層24,在每一晶圓晶片上形成一低價非焊錫型之金屬凸塊 ^接著紐-異雜導電膠層28於晶圓2()上,最後在異方 性導電膠層28形成一保護層3〇。 =之美國專利號US6,518,〇97bi有—些缺點,如使用異 ===或異方性導電觀必須搭配麵_之金屬凸塊, 而且製程步驟是先上膠材再進行切割動作。 【發明内容】 姑所於上述採料方性導電膜或異方性導電膠之膠 m 2缺點、’、㈣人遂提出—種半導體構裝元件及製 师配决上述白知技術之異方性導電膜或異方性導電 膠I合配金屬凸塊所產生之缺點。 ^發明係於晶圓之晶粒上使用膠材及彈性凸塊 b_)n作出上述之半導體構裝元件,本發 2使用之膠材可選自於導電膠、導電膜、非導電膠、非 之彈性使㈣專利號第use’™揭露 树料導體構裝元件包括於—晶圓之一晶粒上形 至^彈性凸塊,接著於該晶圓之該晶粒及該些彈性凸 設ir膠材,’然後切割該晶圓成為個別之該晶粒,最 »亥曰0粒使用覆晶接合之技術完成半導體構裝元件。本 J299555 ^明之製财法於實施時,可先設轉料 仃切割晶圓動作,或先進行切割晶圓 ^ : 執行設置膠材動作,當使用先 接者於S曰0上 避# 士刀室|丨访尸《 , 社上备材之方式,係可 免切騎相留於《及水氣影響膠材。 習知技術使用異方性導電膜 材料生產階段時,㈣㈣覆晶封裝時,於 需要依照驅動iC外型寬度尺寸先行::型:方性導電膜 十捲不等適當寬度的細條捲帶狀,且錢^成數捲到數 導電膜需要在基板上執行預貼動作^二段,異方性 本發明之半導體難元件因於包 ^於習知技術, j自於大面積的導電膠、導電膜、非導電:的使用 紫外線膠或紫外銬腺* 7 ,卜夺免私、非導電膜、 程序之任一步驟進行,】η材後’接著選擇以下兩種 同膠材同時進行二; 材谬材,最後進行分離。經由上^先進行切割後再使用 成為表面貼附有膠材的單—晶粒以壬—步驟完成後即可 材不需要事先分條及預貼之動作从本發明所使用之膠 可有效降低製作成本、可獲得良^減少製程步驟,故 式的製作尺寸最小寬度極限的限突破傳統捲帶 詳細特徵與實作,兹配合圖示作最佳實施例 實施方式】 10 1299555 請參寺第四4圖至第四 -實施例半導體構裝元件之製:分7 =為本發明第 贴附膠材再進行 圖’本貫施例是以先 行在—切 乂動作’於製作+導體構裝元件時,先 上設置—固定:《供一環型框架⑬,在環型框架42 -晶圓20愈切·二咖)44 ’透過固定谬44以固定 ”切咅機台40,此時在晶圓州曰士、, 彈性凸塊,接著設置一膠 # ,、有夕— 之設置方式可佐踩奸/ΐ/ Α復盍晶圓20上,膠材46 態為膠狀日士 2乡 之型態而有不同,若膠材46之型
〜、雜狀4,歧置方式是透過現有之 〜I 行塗佈或喷霧動作所達成 ▲佈或貝務§又傷執 狀時,則設置方切 反之,右膠材46之型態為膜 去,為於晶81 20上以直接貼附的方式心 、处公佈或嘴霧動作所形成之勝材46為 =需要藉由加熱或姨乾步驟後,將態界^ 〇 Ϊ之預固化成為膜狀,以利後續製程,膠材46之^ 4〇 I、卜、、泉膜其取佳貫施例為使用非導電膠道…多 紫外線膠或紫外線膜。 乂 V電膜、 接著使用-晶圓切割機48用以切割該晶圓 # 別之晶粒,再利用紫外線光照晶圓2〇,使得固定二έ type) 44失去黏性,如此可利於將晶圓2〇與切^ ue 達到分離動作,其分離完成後之結構立體圖請:考:台4〇 圖,經由上述切割動作,晶圓2Q已被切割成許多個== "立,如弟四B圖所示之晶粒A及晶粒B,在此以二個晶粒= 11 1299555 B為例子,晶粒A及晶粒B之放大圖如第 # 四C圖中是在切割後之晶粒5〇上具有該些彈性圖凸戶 而#_^性&:^上覆蓋著膠材46,該 金属層56及一凸塊52所構成。 凸免疋由一 -4:=圖及第咖,第五A圖係為本發明第 一只訑例+V粗構裝元件之製程分解圖,本蘇 切割再進行貼附膠材動作,於製作半導體構^疋以先 行在一切誠^域供—環雜架42,^=^先 上設置一固定膠(blue type) 44,透過固定J二^木42 -細與切割機台40,此時在勵上^ 彈性凸塊,接著使用一曰鬥+77叫地^ 匕具有至少一 成_之^再利用紫外線光照晶曰= (blue type) 44失去對地 、 使得固定膠 機台40達到分離動作此可利於將晶_與切割 第三B圖,經由上述:_元成後之結構立體圖請參考 別的晶粒, 相作,晶圓20已被切割成許多個 上 再參考第五B圖, ” 膠材46之設置方式 1置一膠材46且覆蓋晶圓20 膠材46之型態為膠狀時,^轉材46之型態而有不同,若 噴霧設備執行塗佈或嘴霧叙,方式是透過現有之塗佈或 之型態為膜狀時,則設置^乍所達成者,反之,若騎46 的方式達成者,上述塗佈於晶《^切直接貼附 一、務動作所形成之膠材46為膠 12 1299555 狀(液態),所以需要藉由加熱或供乾步驟後’將膠狀型態 之膠材46使之預固化成為膜狀,以利後續製程’膠材46 之材質依型態分為導電膠、導電膜、非導電膠、非導電膜、 紫外線膠或紫外線膜,其最佳實施例為使用非導電膠、非 導電膜、紫外線膠或紫外線膜。 於第五B圖中經切割後之晶圓已成為許多單個晶粒 5〇,如圖中所示之晶粒a及晶粒B所表示,而晶粒A及晶 粒B之放大圖是如同第四c圖,所以關於晶粒A及晶粒B 之内部結構請參考第四C圖,如此在此不再重述。 本發明第二實施例之切割步驟是在設置膠材之前,如 此可控制晶圓切割機48切割的深度,使其不要完全切開晶 圓,接著再上膠材46於晶圓20上,將晶圓20直接拉撐後 即可剝_晶圓20成為許多的晶粒,其拉撲是參考美國專利 US6, 939, 78·之技術,如此先切割晶圓再設置膠材之優 點在於避免_碎屑殘留於賴及水氣影響膠材特性。 本發明之固定膠44於半導體構裝元件上實施時,可 設置於晶圓2G同側或者對侧,上述第—實施例及第二實施 例中固定膠44所設置的位置皆都是在晶圓2〇同侧。接著 請參考第六A圖所示為晶粒5〇放大示意圖,在第六八圖 中,是以兩個晶粒50為例子說明,於固定膠44上貼附有 晶粒50,晶粒50上具有該些彈性凸塊,該些彈性凸塊是 由-金屬層56及-凸塊52所構成,再使用膠材覆蓋於 該些彈性凸塊及晶粒5Q。另,固定膠44之位置亦可設置 13 I299555 而日c]對側’如第六B圖所示為晶粒別放大示意圖’然 ^在此固定膠44戶斤設置之位置剛好與第六A圖相反,在 腿:不:固定膠44是設置於膠材之上。當固定膠設置於該 I上時,需在晶圓背面另外設定至少一定位點(Mark), 疋位=係^後續_定位相❹。 、狂人考第七圖,係為本發明之半導體構裝元件與基板 姓圖’半導體構裝元件包括晶粒50上有至少一彈 作级i ’及膠材46 ’利用加熱及加壓手段達到與一基板54 一之步驟,基板54之材質可為玻璃、軟板或陶甍基板 膠、=明所使用之膠材可為導電膠、導電膜、非導, 以大幅減少習知導:外線膠或紫外線膜的材料,^ 導電臈較非導電膜電=電膜的使用成本,因導她 中多了導電性的顆:,:::高 要晶粒可㈣祕4式使訂寬度的限制,」 裝機台組t,;=的尺寸,都可以綱搭配後段覆⑸ 生產線上可節省^“導轉或導賴機台預貼,所」 導電膜材料轉換成非t設備的養護成本’加上由導電 線膜,材料杰士成導電膠、非導賴、紫外線膠 、〃本降低,所以整體成本也大大降低。 14 1299555 接合設備在做影像對位時,因習知技術us 6, 518, 097B1所使用之導電膠内含有高密度的導電顆粒不 規則分佈的緣故,所以會影響辨識結果,然而,本發明係 使用屬於透明膠之非導電膠或紫外線膠,所以相較於習知 技術較不會影響影像辨識,且導電膠或導電膜有密度 (pitch)上限制,於高密度(fine pitch)接合時會有短路情 況發生,而使用非導電膠、非導電膜、紫外線膠或紫外線 膜無導電顆粒,使用上無密度(pitch)的限制,適合發展高 密度(fine pitch)構裝接合。且本發明所使用的彈性凸塊 可以搭配導電膠、導電膜、非導電膠、非導電膜、紫外線 膠或紫外線膜膠材使用,然而習知之非焊錫型之金屬凸塊 只能搭配導電膠或導電膜使用。 本發明與美國專利US 6,518,097B1之比較結果,以 列表方式整理如下: 美國專利US 6,518,097B1 本發明 比較結果 膠材 形成 異方性導電膜或 異方性導電膠 異方性導電 膜、異方性導 電膠非導電 膠、非導電 膜、紫外線膠 或紫外線膜 1. 非導電膠/非導電 膜製作及材料成本 較異方性導電膜/ 異方性導電膠低 2. 接合設備在做影像 對位時,非導電膠/ 非導電膜屬於透明 15 1299555 膠,不影響影像辨識, 異方性導電膜/異 方性導電膠因為含 有南密度的導電顆 粒不規則分佈,會影 響辨識結果 3.異方性導電膜/異 方性導電膠有密度 上限制,高密度接 合(fine patch)會短 路情況發生,而非 導電膠/非導電膜 無導電顆粒,使用 上無密度限制,適 合發展高密度構裝 接合 凸塊 形成 非焊錫型之金屬 凸塊 彈性凸塊 1. 非焊錫型之金屬凸 塊只能搭配異方性 導電膜或異方性導 電膠 2. 彈性凸塊可搭配異 方性導電膜、異方 性導電膠非導電 1299555 膠、非導電膜、紫 外線膠或紫外線膜 製造 步驟 先上膠再切割 1. 先上膠,再 切割 2. 先切割,再 上膠 先切割再上膠之優點 在於避免切割碎屑殘 留於膠體及水氣影響 膠材特性 雖然本發明以前述之較佳實施例揭露如上,然其並非 用以限定本發明。在不脫離本發明之精神和範圍内,所為 • 之更動與潤飾,均屬本發明之專利保護範圍。關於本發明 所界定之保護範圍請參考所附之申請專利範圍。 【圖式簡單說明】 第一圖係為習知異方性導電膠連結電路的結構示意圖; 第二圖係為習知技術之金屬凸塊上貼附導電膠材製程示意 圖; 第三圖係為習知使用預塗佈異方性導電膠於晶圓型覆晶封 參 裝之剖面示意圖; 第四A圖係為本發明第一實施例半導體構裝元件之製程分 解圖; • 第四B圖係為本發明之先貼附膠材再進行切割動作之立體 示意圖; 第四C圖中係為本發明切割後之晶粒放大示意圖; 第五A圖係為本發明第二實施例半導體構裝元件之製程分 17 1299555 解圖; 第五B圖係為本發明之先切割再進行貼附膠材之立體示意 圖; 第六A圖係為本發明之固定膠設置於半導體構裝元件之晶 圓侧示意圖; 第六B圖係為本發明之固定膠設置於半導體構裝元件之膠 材示意圖;及 第七圖係為本發明之半導體構裝元件結合與基板之示意 圖。 【主要元件符號說明】 膠黏劑 導電粒子 導體 導電膠 玻璃基板 晶圓 10 12 13,14 15 16 20 輸入/輸出墊 22 鈍化層 24 非焊錫型之金屬凸塊 26 異方性導電膠層 28 保護層 30 切割機台 40 18 1299555 環型框架 42 固定膠 44 膠材 46 晶圓切割機 48 晶粒 50 凸塊 52 基板 54 金屬層 56 19

Claims (1)

1299555 十、申請專利範圍·· 1· -種半導體構裝元件之製程方法,係包括: 備製一晶圓,該晶圓上設置有至少一彈性凸塊; 覆蓋一膠材於該些彈性凸塊上; 刀剖该貼覆有該膠材之晶圓;及 形成有該膠材之晶粒。
2.如申請專利朗第〗項所述之半導體構裝元件之製程方法,更 匕舌在晶圓背面預先設置至少一定位點。 3·如申清專利範圍第1項所述之半 、 中該膠材之材質係為導電膠、導帝 '衣程方法,其 紫外線膠或輪ί ㈣彻、非導電膜、 4·=料利麵第丨項所述之半導體構裝元件之製程方法,盆 中該骖材之覆蓋方式係為膜狀或膠狀。 /、 項所述之半_構裝元件之製程方法,其 上。夕復旦方式若為膜狀時,係直接貼附於該些彈性凸塊 6·如申睛專利制第4項所述之半 轉 中該膠材之«方式若為膠狀時,'係件之製程方法,其 式塗佈設備所達成者,再加熱固化該膠材Γ貫塗設備或一旋 7. 如申請專利翻第〗項所述之 _ 中該切割步驟係使用—晶圓切割機所完件之製程方法,其 8. -種料體難元叙製财法,係包括: 備製—晶圓,該晶圓上設置有至少—彈性 20 1299555 切割該晶圓; 覆蓋一膠材於該切割後之晶圓上; 剝離該具有膠材之晶圓;及 形成一晶粒。 9·如申請專利範圍第8項 包括在晶圓背面預先設置 =:::一程糾 11 1〇· ί申利耗圍第8項所述之半導體構裝元件之製程方 f由其中該切割步驟係使用-晶圓切割機所完成者。 二中專:範圍第8項所述之半導體構裝元件之製程方 = 電膠、_、非導電膠、非 12 、私膜I外線膠或紫外線膜。 13 :申:,範圍第8項所述之半導體構 f由其中該膠材之覆蓋方式係為膜狀或膠狀。 圍之第項所述之半導體構裝元件之製程方 彈性凸^材之覆盖方式若為膜狀時,係直接貼附於該些 14 如申請專利範圍第12項所述之半導狀 法,其中該膠材之覆蓋方式若為腰構衣70件之製程方 或一旋轉式塗佈設備所達成者,再I係利用—嘴塗設備 -種轉體構裝元件,係包括·'』化_材° 少—彈性凸塊,·及 凸塊粒表面為有該彈性 15. 1299555 16. 如申請專利範圍第15項所述之半導體構裝元件,更包括一 固定膠,係設置於該晶圓上或該膠材上。 17. 如申請專利範圍第15項所述之半導體構裝元件,其中該些 彈性凸塊係由一金屬層及一凸塊所構成。 18. 如申請專利範圍第15項所述之半導體構裝元件,其中該膠 材係為導電膠、導電膜、非導電膠、非導電膜、紫外線膠或 紫外線膜。
TW095115442A 2006-04-28 2006-04-28 Semiconductor flip-chip package component and fabricating method TWI299555B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095115442A TWI299555B (en) 2006-04-28 2006-04-28 Semiconductor flip-chip package component and fabricating method
KR1020060074225A KR100868616B1 (ko) 2006-04-28 2006-08-07 반도체(플립 칩) 실장 부품과 그 제조 방법
JP2006215739A JP2007300052A (ja) 2006-04-28 2006-08-08 フリップチップ実装の部品とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095115442A TWI299555B (en) 2006-04-28 2006-04-28 Semiconductor flip-chip package component and fabricating method

Publications (2)

Publication Number Publication Date
TW200742013A TW200742013A (en) 2007-11-01
TWI299555B true TWI299555B (en) 2008-08-01

Family

ID=38769275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095115442A TWI299555B (en) 2006-04-28 2006-04-28 Semiconductor flip-chip package component and fabricating method

Country Status (3)

Country Link
JP (1) JP2007300052A (zh)
KR (1) KR100868616B1 (zh)
TW (1) TWI299555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109996393A (zh) * 2017-12-29 2019-07-09 中国石油化工股份有限公司 用于提高钻井电子装置性能的方法和设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236360B2 (en) 2011-10-12 2016-01-12 Novatek Microelectronics Corp. IC chip package and chip-on-glass structure using the same
TWI492342B (zh) * 2011-10-12 2015-07-11 Novatek Microelectronics Corp 積體電路晶片封裝件和應用之玻璃覆晶基板結構
TWI500126B (zh) * 2013-01-02 2015-09-11 Au Optronics Corp 顯示裝置之驅動元件的構裝方法以及顯示裝置之驅動元件的構裝結構
WO2020243147A1 (en) * 2019-05-30 2020-12-03 Glo Ab Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160738A (ja) * 1989-11-17 1991-07-10 Fujitsu Ltd フェースダウンチップとその製造方法およびその実装基板
JPH0897399A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP3197788B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
JP3038703B2 (ja) * 1995-07-20 2000-05-08 カシオ計算機株式会社 半導体装置およびその製造方法並びにその実装方法
JP2000299409A (ja) * 1999-04-16 2000-10-24 Rohm Co Ltd フリップ・チップ実装式半導体チップの構造及びその製造方法
JP4334128B2 (ja) * 2000-10-27 2009-09-30 パナソニック株式会社 半導体実装方法および半導体実装装置
JP2003023034A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd フリップチップ実装方法
JP3718190B2 (ja) * 2002-07-31 2005-11-16 富士通株式会社 面実装構造体の形成方法および面実装構造体
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2006086265A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109996393A (zh) * 2017-12-29 2019-07-09 中国石油化工股份有限公司 用于提高钻井电子装置性能的方法和设备

Also Published As

Publication number Publication date
KR100868616B1 (ko) 2008-11-13
TW200742013A (en) 2007-11-01
JP2007300052A (ja) 2007-11-15
KR20070106364A (ko) 2007-11-01

Similar Documents

Publication Publication Date Title
US6534386B2 (en) Method of manufacturing semiconductor chips
TWI358806B (en) Semiconductor image device package with die receiv
KR100507300B1 (ko) 멀티칩 모듈 및 그 제조방법
KR101131366B1 (ko) 반도체 디바이스의 제조 방법 및 접착 필름
TWI288959B (en) Chip package and wafer treating method for making adhesive chips
TWI352412B (en) Multi-chip package structure and method of fabrica
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
TWI303870B (en) Structure and mtehod for packaging a chip
US7772091B2 (en) Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
TWI299555B (en) Semiconductor flip-chip package component and fabricating method
TW200910571A (en) Multi-chip module package
CN102157407A (zh) 电路部件连接用粘接剂的使用方法
CN105895540A (zh) 晶圆背面印胶的封装方法
US20190088624A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
KR100361640B1 (ko) 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
TW201236073A (en) Pre-cut wafer applied underfill film on dicing tape
JP4515129B2 (ja) 半導体装置の製造方法
CN100477140C (zh) 半导体封装元件及制作方法
JP5423563B2 (ja) 半導体チップの製造方法
JP2013251584A (ja) 半導体チップの製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
CN105247667A (zh) 密封片材粘贴方法
JP2003515929A (ja) 導電性接着フィルムを用いるパワー半導体ダイの接着方法
JPH04247640A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees