TWI298008B - Via forming method for a printed circuit board - Google Patents
Via forming method for a printed circuit board Download PDFInfo
- Publication number
- TWI298008B TWI298008B TW94138375A TW94138375A TWI298008B TW I298008 B TWI298008 B TW I298008B TW 94138375 A TW94138375 A TW 94138375A TW 94138375 A TW94138375 A TW 94138375A TW I298008 B TWI298008 B TW I298008B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hole
- circuit board
- manufacturing
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 116
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 229920006267 polyester film Polymers 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 238000004520 electroporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000005063 solubilization Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
96.12.20第94138375專利說明書及申請專利範圍修正本 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種電路板導通孔之製造方法,特別是 關於一銅箔基板藉由一通孔本身之位置分別在二側精確定 義二光阻層之二窗口位置,以便進行後續電鑛該通孔之電 路板導通孔電鍍。 【先前技術】 請參照第1A至1F圖所示,其揭示習用電路板導通孔 電鍍方法,其步驟如下:〔1〕、如第1A圖所示,其係在一 絕緣基板90之上、下表面分別形成一導電層91 ;〔2〕、如 弟1B圖所示,對該絕緣基板9〇及二導電層91鑽孔,以 形成一通孔92,且該通孔92之孔壁形成一鍍層〔未標示 〕;〔3〕、如第1C圖所示,在該二導電層91表面分別壓合 形成一光阻層93,该光阻層93係覆蓋該通孔92 ;〔 4〕、如 第1D圖所示,在該二光阻層93對應於該通孔92之部位 分別利用光罩〔未繪示〕進行曝光及利用顯影液進行顯影 ,而形成一曝光窗口 94,該曝光窗口 94之孔徑係大於該 通孔92之孔徑;〔5〕、如第1E圖所示,對該通孔92進行 電鍍,以形成一連通導電層95,因而組成一導通孔構造; 及〔6〕、如第1F圖所示,除去該光阻層93,藉此該導零 層91、連通導電層95導通該絕緣基板9〇之上、下表面的 電路佈局。 雖然上述電路板導通孔電鍍方法係一般業界習用之 電鍍方法,但是在實際製程中,由於上述電路板導通孔電 1298008 96.12.20第94138375專利說明書及申請專利範圍修正本 鍍方法係先形成該通孔92’再後續利用光罩對該光阻層% 進行曝光,使其對應於該通孔92之部位曝光顯影形成該窗 口 94,因此若光罩定位不正確,該窗口 94與通孔將容 易形成對位誤差〔如第1G圖所示,對應於第m圖〕,嚴 重時甚至造成後續電鍍僅形成未導通之該連通導電層% ,進而相對降低電路板製造良率及可靠度。此外,如第出 圖所示’業界通常利用增加該光阻層93之曝光窗口 94的 孔徑尺寸’以避免產生上述對位誤差之情形。然而,如第 1F圖所示,當該連通導電層95形成之後,該連通導電声 %延伸出該通孔%之部位亦相對增加。同時,由於該】 通導電層95之可撓錄低,因此若該電路板選自軟性^路 板’則該連通導電層95延伸出該通孔95之部位則容易因 為该電路板之彎折而發生脆裂之情形。因此,其確實有必 要進一步改良上述電路板導通孔電鍍方法。 、 利用相同方法在另一 窗口;藉此,該第一 成一連通導電層。由 有鑑於此’本發明改良上述之缺點,其係在一銅落基 ,貝穿形成-通孔;先由該銅錄板—側之—導電層」士人 Τ光阻層」再由該銅箱基板之另一側將一溶劑注入該通I 、便在4光阻層對應於該通孔之部㈣彡成—第一窗口; 側形成一弟二光阻層,其亦具一第二
1298008 96.12· 20第94138375專利說明書及申請專利範圍修正本 ,因而可避免該連通導電層發生脆裂之情形。 【發明内容】 本發明主要目的係提供一種電路板導通孔之製造方 法,其係一銅箔基板藉由一通孔本身之位置分別定義二光 阻層之二窗口位置,以便在該通孔内電鍍形成一連通導電 層,使得本發明具有提升對位精確性及製程便利性之功效 〇 本發明次要目的係提供一種電路板導通孔之製造方 法,其係在一絕緣基板二侧分別形成一導電層,且該導電 層係依序結合—光阻層及—保護層,及光線通過該 保護層’叫光硬化該光阻層,轉該絲層先前形成之 窗口形狀,使得本發明具有提升導通孔成形良率之功效。 3根據本發明之祕板導通孔之肢紐,其包含下歹4 步驟:在一電路基板之二侧分別形成一第一導電層及一第 =導電層’該絕緣基板、第—導電層及第二導電層共同貫 穿形f—通孔;將—第—光阻層及—第-保護層依序結合 於該第-導電層上;將—第—溶劑注人該通孔,以洗除$ 第-光阻層對應於該通孔之部位,進而形成—第—窗口、了 利用光線It輕帛-賴相曝光硬化 =:該第-保護層;將-第二先阻層及-第二= 序結合於該第二導電層上;相同製造方法在該第二杏 阻層形成-第二窗口;_—光線通過該第二 =化該第二光阻層,再除去該第二保護層;及在料2 鍍形成-連通導電層,再去除該第—及第二光阻層。 1298008 96.12.20第94138375專利說明書及申請專利範圍修正本 【實施方式】 為讓本發明之上述及其他目的、特徵、優點能更明顯 易懂’下文特舉本發明之較佳實施例,並配合所附圖式, 作詳細說明如下: 請參照第3A及3B圖所示,其揭示本發明較佳實施例 之電路板導通孔之製造方法之第一步驟,其係在-絕緣基 板10之二侧分別形成一第—導電層^及-第二導電層η, ’該絕緣基板1G、第—導電層11及第二導電層11,共同貫 穿形成-通孔12。更詳言之,該第—及第二導電層 較佳可選自銅〔〇〇導電層,且該第一及第二導電層n 、、11係選私船自之以形成於舰絲板10表面。該 』通2 12車乂隹^可、自雷射鑽孔或機械鑽孔之方式貫穿該絕 緣基板10、第一及第二導雷 、 Μ辟r π 寬層1、11 °此外,該通孔12 之孔土〔未私不〕可選擇形成-鍍層〔未標示〕。
請參照第3C圖所示 — J 路板導通孔之製造方法之/揭不本發明較佳實施例之電 π及-第-保護層入步驟,其係將一第一光阻層 詳言之,該第-光阻層^以於該第一導電層U上。更 於該第-導電層11上。談侧可選擇以壓合之方式結合 光阻層13之另一侧,^弟一保護層14係結合於該第一 第-導電層U及第-保2第一光阻層13夾設固定於該 撐保護該第-光阻層13 6 14之間’ 5亥第—保護層14支 層Π意外發生剝離。該^而避免後續製程中該第一光阻 〔polyester〕等透明材質保護層14較佳可選自聚_ 、 以供光線通過。 Ι298·2。第94咖專咖書及中_範圍修正本 、明、乡知第3D圖所不,其揭示本發明較佳實施例之電 路"^通孔之製造方法之第三步驟,其係將一第一溶劑〔 未標不〕注入該通孔12,以洗除該第-光阻層13對應於 該通孔12之部位,進而形成—第―窗口 13卜更詳言之: 該第一溶劑可依該第—光阻層13之材質選擇適當之^ 。該第—溶劑係由該通孔12之—侧〔亦即遠離該第一光阻 層13之-側〕注入該通孔12内,且該第一溶劑洗除該第 一光阻層13對應於該通孔12及其周圍區域之部位,以妒 成該第一窗口 m。該第一窗口 131之口徑較佳係控制至 相對大於該通孔12之孔徑。除了將該第-溶劑注入該通孔 12内之方法’本翁較佳實施例亦可選擇賴電路板完全 浸泡至該第-溶射,其同樣料錢除職機通孔色 之戎第一光阻層13之暴露部位。 』請參照第3E及3F圖所示,其揭示本發明較佳實施例 之電路板導通孔之製造方法之第四步驟,其係利用一光線 通過,第-保護層14以曝光硬化該第一光阻層13,再除 去該第-保護層14。更詳言之,在曝光步驟後,使得該第 -光阻層13獲得;^夠結構強度,同時該第 成 開放狀。 乂 明參&第3F至31圖所不,其揭示本發雜佳實施例 ,電路板導通孔之製造方法之第五至七步驟,其係將一第 -光阻層13及—第二保護層14,依序結合於該第二導電層 ij,上;利用相同製造方法在該第二光阻層13,形成—第二 窗口 131,;利用—光線通過該第二保護層14,曝光硬化該 ——10—— !298〇〇8 9δ· 12· 20第94138375專利說明書及申請專利範圍修正本 第二光阻層13’ ’再除去該第二保護層14,。更詳言之,本 發明係利用該第一溶劑〔未標示〕由該第一窗^ Υ3ΐ注入 麵孔12内’以形成該第二窗口 131,。藉此,該通孔u '第-及第二窗口 13卜131,係共同貫穿該絕緣基板1〇、 第-及第二導電層U、u,、第—及第二光阻層η、a。 請參照第3J及3K圖所示,本發明較佳實施例之 板導通孔之製造方法之“步驟,其係在科通孔12電聲 形成-連通導電層15,再去除該第—及第二光阻層13 。更之’該連通導電層15較佳可選擇以電鑛銅之 式形成於該通孔12,如此即組成一導通孔構造。該連通 電層15係電性導通該第一及第二導電層uu,,以供恭 性導通該第一及第二導電層11、11,之電路佈局。电 如上所述’相較於第1G圖之龍電路板導通孔電聲 :二形成該通孔92 ’再後續利用光罩曝光、顯影液顯‘ 方式形成該窗口 94’容易因光罩相對定位 窗 對位誤差等缺點,第2圖; _ ^ 本身之位置分別在二側定義該第-及第 一阻層13、13’之第-及第二窗口 13卜131,的位置,以 便後續電鍍形成該通孔12之連通導電層15,1確實可 對提升對位精確度及電路板製造良率。 雖然本發明已利用上述較佳實施例揭示,然其並非 此技藝者’在不脫離本發明之精 ==當可作各種更動與修改,因此本發明之保 濩耗圍虽視後附之申請專利範圍所界定者為準。 /29¾38 •12· 20第94138375專利說明書及f請專利範圍修正本 【圖式簡單說明】 第1A至1F圖·習用電路板導通孔電鑛方法製造導通孔 步驟之剖視圖。 第1G圖·習用電路板導通孔電鍍方法產生對位誤差之 剖視圖。 第2圖·本發明較佳實施例之電路板導通孔之製造方法 之流程方塊圖。 第3A至3K圖:本發明較佳實施例之電路板導通孔之 製造方法製造導通孔步驟之剖視圖。 【主要元件符號說明】 11第一導電層 12通孔 13,第二光阻層 131’第二窗口 14弟-一保護層 90絕緣基板 92 通孔 94 窗口 10 絕緣基板 11’第二導電層 13第一光阻層 131第一窗口 14第一保護層 15連通導電層 91導電層 93 光阻層 95 連通導電層 —12 —
Claims (1)
1298008 96.12.20第94138375專利說明書及申請專利範圍修正本 十、申請專利範圍·· 卜-種電路板導通孔之製造方法,其包含步驟·· 在一絕緣基板之二侧分別形成一第一導電層及一第二 導電層,且該絕緣基板、第―及第二導電層共同貫穿形 成一通孔; ' 將一第一光阻層結合於該第一導電層上; 將-第-溶劑注入該通孔,以洗除該第一光 於 該通孔之部位,進而形成一第一窗口; 〜'、 利用一光線曝光硬化該第一光阻層; 將-第二光阻層結合於該第二導電層上,及彻相同製 造方法在該第二光阻層形成一第二窗口; " 利用一光線曝光硬化該第二光阻層;及 在該通孔電鑛形成-連通導電層,再去除該第_及第二 光阻層。 I依申睛專利範圍第1項所述之電路板導通孔之製造方法 三其中該第-光阻層結合於該第―導電層後,再結合一 第-保護層於該第-光阻層上,並於形成該第一窗口後 ,由該光線通過該第一保護層曝光硬化該第一光阻層, 再除去該第一保護層。 曰 3、依申請專職圍第丨項所述之電路板導通孔之製造方法 ,其中該第二光阻層結合於該第二導電層後,再結合— 第二保護層於該第二光阻層上,並於形成該第二窗口後 ,由該光線通過該第二保護層曝光硬化該第二光阻層, 再除去該第二保護層。 曰 —13 — 1298008 96.12.20第94138375專利說明書及申請專利範圍修正本 4、依申請專利範圍第L·項所述之電路板導通孔之製造方法 ,其中該連通導電層、第一及第二導電層係選自銅導電 • 層。 、 5、依申請專利範圍第1項所述之電路板導通孔之製造方法 ,其中該第一及第二保護層係選自透明材質。 6、 依申請專利範圍第1項所述之電路板導通孔之製造方法 ,其中該第一及第二保護層係選自聚酯膜。 7、 依申請專利範圍第1項所述之電路板導通孔之製造方法 ,其中該第一及第二窗口之口徑係相對大於該通孔之孔 徑。
—14 — i29m〇 第94138375專利說明書及申請專利範圍修正本 七、指定代表圖: (一) 本案指定代表圖為:第(2 )圖。 (二) 本代表圖之元件符號簡單說明: 無
八、本案若有化學式時,請揭示最能顯示發明特徵的化學 式:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94138375A TWI298008B (en) | 2005-11-02 | 2005-11-02 | Via forming method for a printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94138375A TWI298008B (en) | 2005-11-02 | 2005-11-02 | Via forming method for a printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200719786A TW200719786A (en) | 2007-05-16 |
TWI298008B true TWI298008B (en) | 2008-06-11 |
Family
ID=45069266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94138375A TWI298008B (en) | 2005-11-02 | 2005-11-02 | Via forming method for a printed circuit board |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI298008B (zh) |
-
2005
- 2005-11-02 TW TW94138375A patent/TWI298008B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200719786A (en) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7434311B2 (en) | Printed wiring board manufacturing method | |
US20120211465A1 (en) | Flex-rigid printed wiring board and manufacturing method thereof | |
CN103260356A (zh) | 飞尾型刚性-柔性印刷电路板及其制造方法 | |
TWI318551B (en) | Flexible ridged printed wiring board and method of manufacturing flexible ridged printed wiring board | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
US11570904B2 (en) | Method for contacting and rewiring an electronic component embedded into a printed circuit board | |
JP2007013018A (ja) | 配線回路基板 | |
JP5480341B2 (ja) | 折り曲げ式プリント回路基板の製造方法 | |
KR100771030B1 (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
JP2006179606A (ja) | 配線回路基板 | |
KR100776558B1 (ko) | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 | |
JP2002055462A (ja) | プリント配線板用の高精度埋込みインピーダンスエレメントの製造方法及び高精度埋込みインピーダンスエレメントを備えたプリント回路基板の製造方法 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
US20090321387A1 (en) | Manufacturing method of printed circuit board | |
TWI335781B (en) | Printed wiring board for mounting electronic components, and production process thereof and semiconductor device | |
JP2010129575A (ja) | プリント配線板およびその製造方法 | |
KR20060114647A (ko) | 더블 액세스형 가요성 회로기판의 제조방법 | |
TWI298008B (en) | Via forming method for a printed circuit board | |
KR100674300B1 (ko) | 리지드-플렉시블 인쇄회로기판의 제조방법 | |
JP2009177071A (ja) | ポリイミドフィルム回路基板およびその製造方法 | |
JP4622308B2 (ja) | フレキシブルプリント配線板 | |
JP2004186227A (ja) | 配線基板及び配線基板の製造方法 | |
KR100674304B1 (ko) | 경연성 인쇄회로기판의 제조방법 | |
JP4244721B2 (ja) | 同軸構造のスルーホールの形成方法 | |
KR101020848B1 (ko) | 연성인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |