JP2006179606A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2006179606A
JP2006179606A JP2004369871A JP2004369871A JP2006179606A JP 2006179606 A JP2006179606 A JP 2006179606A JP 2004369871 A JP2004369871 A JP 2004369871A JP 2004369871 A JP2004369871 A JP 2004369871A JP 2006179606 A JP2006179606 A JP 2006179606A
Authority
JP
Japan
Prior art keywords
layer
circuit board
semiconductor element
base
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004369871A
Other languages
English (en)
Inventor
Yasuhito Owaki
泰人 大脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004369871A priority Critical patent/JP2006179606A/ja
Priority to DE602005021305T priority patent/DE602005021305D1/de
Priority to EP05026073A priority patent/EP1675175B1/en
Priority to US11/305,120 priority patent/US7271347B2/en
Priority to CN2005101370793A priority patent/CN1805657B/zh
Publication of JP2006179606A publication Critical patent/JP2006179606A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップ実装方式により半導体素子を実装しても、優れた放熱性を得ることのできる、配線回路基板を提供すること。
【解決手段】 実装部７に対応するベース絶縁層３に、ベース開口部８と、そのベース開口部８を囲むように薄層部９とを形成し、薄層部９の上に、端子部１３の内側端子部分１５を配置するとともに、ベース開口部８内に、補強部２と接触する放熱部１７を形成する。これによって、内側端子部分１５の表面が、放熱部１７の表面よりも低く配置されるので、バンプ２５を介して実装された半導体素子Ｓと放熱部１７とを、互いに近接させることができる。そのため、フリップチップ実装方式によって、半導体素子Ｓを配線回路基板１に対して確実に実装できながら、半導体素子Ｓからの発熱を、放熱部１７を介して補強板２に効率的に伝導することができ、優れた放熱性を得ることができる。
【選択図】 図３

Description

本発明は、配線回路基板、詳しくは、フリップチップ実装方式によって半導体素子を実装する配線回路基板に関する。
半導体素子の配線回路基板に対する実装方法として、ワイヤーボンディング実装方式、フリップチップ実装方式、異方導電膜実装方式などが知られている。
このような配線回路基板において、配線回路基板に実装された半導体素子は、通電によって発熱するので、効率的に放熱することが重要となり、そのための種々の検討がなされている。
具体的には、例えば、ＩＣチップの能動素子配置領域に対応して、銅箔配線からなる放熱パターンを、配線パターンとともに設けて、ＩＣチップから熱伝導性回路基板に効率的に放熱することが提案されている（例えば、特許文献１参照。）。
また、例えば、金属製ベースと導通する導体と金属製ベースと非導通の導体とを、熱伝導性を有する熱伝導性部品で接続することにより、電子部品の発する熱を金属製ベースへ速やかに放散させて、放熱性を向上させることが提案されている（例えば、特許文献２参照。）。
特開２０００−３２３５２５号公報 特開平１１−９７８１８号公報
しかるに、フリップチップ実装方式では、導体パターンの端子部に、はんだや金からなるバンプを予め設けて、そのバンプを介して配線回路基板に半導体素子を実装する。そのため、実装された半導体素子と配線回路基板との間隔が、バンプを介する分、広くなるので、放熱パターンや熱伝導性部品を設けても、十分な放熱効果を期待できないという不具合がある。
本発明の目的は、フリップチップ実装方式により半導体素子を実装しても、優れた放熱性を得ることのできる、配線回路基板を提供することにある。
上記の目的を達成するため、本発明の配線回路基板は、金属支持層と、前記金属支持層の上に形成され、開口部が形成されるベース絶縁層と、前記ベース絶縁層の上に形成され、半導体素子と接続するための端子部を含む導体パターンと、前記半導体素子が実装される実装部とを備える配線回路基板において、前記実装部には、前記開口部および前記端子部が配置され、前記開口部には、前記金属支持層と接触する放熱部が設けられており、前記端子部の表面が、前記放熱部の表面に対して、前記金属支持層側に配置されていることを特徴としている。
また、本発明の配線回路基板では、前記端子部の表面が、前記放熱部の表面に対して、１〜１５μｍ前記金属支持層側に配置されていることが好適である。
本発明の配線回路基板によれば、端子部の表面が放熱部の表面に対して金属支持層側に配置されているので、端子部にバンプを設けて、そのバンプを介して半導体素子を実装しても、実装された半導体素子と放熱部とを、端子部の表面を放熱部の表面に対して金属支持層側に配置した分、互いに近接させることができる。そのため、フリップチップ実装方式によって、半導体素子を配線回路基板に対して確実に実装できながら、半導体素子からの発熱を、放熱部を介して金属支持層に効率的に伝導することができ、優れた放熱性を得ることができる。
図１は、本発明の配線回路基板の一実施形態であって、半導体素子が実装される実装部を示す要部平面図、図２は、図１に対応する要部断面図、図３は、図２に対応する半導体素子の実装状態の要部断面図である。
図２に示すように、この配線回路基板１は、フレキシブル配線回路基板からなり、金属支持層としての補強板２と、補強板２の上に形成されたベース絶縁層３と、ベース絶縁層３の上に形成された導体パターン４と、導体パターン４を被覆するように、ベース絶縁層３の上に形成されたカバー絶縁層５とを備えている。
また、この配線回路基板１では、図１に示すように、カバー絶縁層５における特定部分に、平面視略矩形状に開口されるカバー開口部６が形成されており、このカバー開口部６内が、半導体素子Ｓ（図３参照）を実装するための実装部７とされている。
補強板２は、配線回路基板１における実装部７が設けられている部分に、ベース絶縁層３を補強するために設けられている。補強板２の厚みは、例えば、１５〜１５０μｍ、好ましくは、１８〜３０μｍである。
ベース絶縁層３は、配線回路基板１の長手方向に延びる帯状をなし、後述する薄層部９を除いて、例えば、３〜２０μｍ、好ましくは、７〜１２μｍの均一な厚み（なお、この厚みは、後述する外側厚層部１０および内側厚層部１１の厚みに相当する。）で形成されている。
実装部７において、ベース絶縁層３には、図２に示すように、平面視略矩形状に開口されるベース開口部８が形成されており、また、そのベース開口部８を囲むように薄層部９が形成されている。
ベース開口部８は、実装部７の中央部において、ベース絶縁層３の厚さ方向を貫通するように、実装部７と略相似形状で形成されている。
薄層部９は、カバー開口部６の周縁とベース開口部８との間において、ベース開口部８を囲むように、平面視略矩形枠状に形成されている。より具体的には、この薄層部９は、カバー開口部６の周縁から所定間隔（後述する外側厚層部１０）を隔てた内側と、ベース開口部８の周縁から所定間隔（後述する内側厚層部１１）を隔てた外側との間に形成されている。この薄層部９の厚みは、例えば、１〜１５μｍ、好ましくは、１〜８μｍである。
これによって、ベース絶縁層３は、実装部７においては、図１に示すように、外側方向（周縁）から内側方向（中央部）に向かって、順次、平面視略矩形枠状の外側厚層部１０と、その外側厚層部１０の内側に、薄層部９と、その薄層部９の内側に、平面視略矩形枠状の内側厚層部１１と、その内側厚層部１１の内側に、ベース開口部８とが設けられるように、形成されている。
導体パターン４は、複数の配線１２からなり、ベース絶縁層３の上に、その目的および用途に対応したパターンで形成されている。導体パターン４の厚みは、例えば、３〜２０μｍである。
実装部７において、カバー開口部６から露出する導体パターン４が、半導体素子Ｓと接続される端子部１３とされている。
端子部１３は、カバー開口部６の周縁の各辺（四辺）から内側（ベース開口部８）に向かって延びるパターンで形成されている。より具体的には、端子部１３は、カバー開口部６の各辺（四辺）から内側に向かって延びる４つの部分のそれぞれにおいて、互いに間隔を隔てて並列配置される複数の配線１２からなり、各配線１２の幅Ｗ１が、１０〜３００μｍに設定され、各配線１２間の間隔Ｗ２が、１０〜３００μｍに設定されている。また、各配線１２の遊端部は、薄層部９に配置され、半導体素子Ｓと接続するための丸ランドが形成されている。
また、端子部１３は、図２に示すように、各配線１２において、外側厚層部１０の上に形成される外側端子部分１４と、薄層部９の上に形成される内側端子部分１５とが、外側端子部分１４から内側端子部分１５に向かって下方に屈曲する段差部分１６を介して連続して形成されている。
カバー絶縁層５は、上記したように、導体パターン４を被覆し、かつ、実装部７においてカバー開口部６が形成されるように、ベース絶縁層３の上に形成されている。カバー絶縁層５の厚みは、例えば、３〜１５μｍである。
また、この配線回路基板１では、実装部７において、実装された半導体素子Ｓからの発熱を放熱するための放熱部１７が設けられている。
放熱部１７は、平面視略矩形状をなし、実装部７のベース開口部８内において、補強板２の上に形成されている。この放熱部１７は、その下端部が補強板２と接触し、その上端部がベース開口部８よりも上方に膨出し、内側厚層部１１の上端面に載置されるように断面略Ｔ字形状に形成されている。なお、放熱部１７の厚み（補強板２と接触する下面から上面までの高さ）は、例えば、６〜４０μｍ、好ましくは、１０〜３０μｍである。
これによって、放熱部１７は、図１に示すように、カバー開口部６の周縁の各辺（四辺）から内側（ベース開口部８）に向かって延びる端子部１７の各配線１２の中心に配置され、換言すると、放熱部１７の周りを囲むように、端子部１７の各配線１２が配置されている。
また、図２に示すように、放熱部１７の表面および外側端子部分１４の表面は、内側端子部分１５の表面よりも、高く（カバー絶縁層５側に）配置されている。換言すると、内側端子部分１５の表面は、外側端子部分１４の表面および放熱部１７の表面よりも低く（補強板２側に）配置されている。より具体的には、放熱部１７の表面および外側端子部分１４の表面と、内側端子部分１５の表面との間の上下方向の間隔Ｇは、例えば、１〜１５μｍに設定されている。
なお、放熱部１７の表面と外側端子部分１４の表面とは、ほぼ同じ高さで形成されている。
また、端子部１７の各配線１２の表面と、放熱部１７の表面とには、ニッケルや金などからなるめっき層１８が形成されている。めっき層１８は、例えば、厚み１〜５μｍのニッケルめっき層や、厚み０．０５〜５μｍの金めっき層などから形成される。
次に、この配線回路基板１の製造方法を、図４〜図７を参照して説明する。なお、図４〜図７では、図２に対応する断面として示している。
この方法では、まず、図４（ａ）に示すように、補強板２の上に、ベース絶縁層３を、所定のパターンで形成する。
補強板２としては、金属箔または金属薄板が用いられ、その金属としては、例えば、ステンレス、４２アロイ、アルミニウム、銅−ベリリウム、りん青銅などが用いられる。剛性、耐食性および加工性の観点から、好ましくは、ステンレス箔が用いられる。
また、ベース絶縁層３を形成するための絶縁材料としては、特に制限されないが、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂が用いられる。これらのうち、好ましくは、耐熱性および耐薬品性の観点から、ポリイミド樹脂が用いられる。また、好ましくは、パターンの微細加工の容易性の観点から、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミド樹脂が用いられる。
そして、例えば、感光性ポリイミド樹脂を用いて、補強板２の上に、ベース絶縁層３を所定のパターンで形成する場合には、まず、図５（ａ）に示すように、補強板２を用意して、次いで、図５（ｂ）に示すように、その補強板２の全面に、感光性ポリイミド樹脂の前駆体（感光性ポリアミック酸樹脂）のワニスを塗工した後、例えば、６０〜１５０℃、好ましくは、８０〜１２０℃で加熱して、感光性ポリイミド樹脂の前駆体の皮膜１９を形成する。
その後、図５（ｃ）に示すように、その皮膜１９を、フォトマスク２０を介して露光する。フォトマスク２０は、遮光部分２０ａ、光半透過部分２０ｂおよび光全透過部分２０ｃを所定のパターンで備えている。なお、光半透過部分２０ｂにおいては、光透過率が１〜９９％のうちから適宜選択される光透過率で、光が透過される。
そして、補強板２におけるベース絶縁層３のベース開口部８を形成する部分には、遮光部分２０ａが対向し、補強板２におけるベース絶縁層３の薄層部９を形成する部分には、光半透過部分２０ｂが対向し、補強板２における薄層部９以外のベース絶縁層３を形成する部分（外側厚層部１０および内側厚層部１１を含む。）には、光全透過部分２０ｃが対向するように、フォトマスク２０を皮膜１９に対して対向配置する。
また、フォトマスク２０を介して照射する光（照射線）は、その露光波長が、例えば、３００〜４５０ｎｍであり、その露光積算光量が、例えば、１００〜２０００ｍＪ／ｃｍ2である。
次いで、図５（ｄ）に示すように、露光された皮膜１９を、必要により所定温度に加熱した後、現像する。照射された皮膜１９の露光部分は、例えば、１３０℃以上１５０℃未満で加熱することにより、次の現像において可溶化（ポジ型）し、また、例えば、１５０℃以上２００℃以下で加熱することにより、次の現像において不溶化（ネガ型）する。
また、現像には、例えば、アルカリ現像液などの公知の現像液を用いる、浸漬法やスプレー法などの公知の方法が用いられる。なお、この方法においては、ネガ型でパターンを形成することが好ましく、図５においては、ネガ型でパターンを形成している。
この現像により、皮膜１９は、フォトマスク２０の光全透過部分２０ｃが対向していた部分（外側厚層部１０および内側厚層部１１を含む。）が残存し、フォトマスク２０の遮光部分２０ａが対向していたベース開口部８を形成する部分が溶解し、また、フォトマスク２０の半透過部分２０ｂが対向していた薄層部９を形成する部分が、光透過率に対応する割合で残存するように溶解するような、所定のパターンに形成される。
そして、図５（ｅ）に示すように、所定のパターンに形成された皮膜１９を、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させる。これによって、ポリイミド樹脂からなるベース絶縁層３が、実装部７に対応する部分において、外側厚層部１０、薄層部９、内側厚層部１１およびベース開口部８が形成されるような、所定のパターンとして形成される。
なお、感光性の合成樹脂を用いない場合には、例えば、補強板２の上に、ドライフィルムを、融着または必要により接着剤層を介して貼着した後、プラズマやレーザによるドライエッチングまたはアルカリ水溶液を用いるウエットエッチングなどによって、実装部７に対応する部分において、外側厚層部１０、薄層部９、内側厚層部１１およびベース開口部８が形成されるような、所定のパターンとして形成する。
次いで、この方法では、図４（ｂ）に示すように、導体パターン４および放熱部１７を同時に形成する。導体パターン４および放熱部１７を形成するための導体材料としては、特に制限されないが、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などが用いられ、導電性、廉価性および加工性の観点から、好ましくは、銅が用いられる。
また、導体パターン４および放熱部１７の形成は、サブトラクティブ法やアディティブ法などの公知のパターンニング法が用いられる。導体パターン４を、ファインピッチで微細に形成するには、好ましくは、アディティブ法が用いられる。
アディティブ法では、まず、図６（ａ）に示すように、ベース絶縁層３の全面に、種膜として、金属薄膜２１を形成する。金属薄膜２１を形成するための金属材料としては、例えば、クロム、ニッケル、銅およびこれらの合金などが用いられる。また、金属薄膜２１の形成は、特に制限されないが、例えば、スパッタリング法などの真空蒸着法が用いられる。金属薄膜２１の厚みは、例えば、１００〜３０００Åである。また、金属薄膜２１は、例えば、クロム薄膜と銅薄膜とを順次スパッタリング法により形成するなど、多層で形成することもできる。
次いで、アディティブ法では、図６（ｂ）に示すように、金属薄膜２１の表面に、めっきレジスト２２を、導体パターン４および放熱部１７の反転パターンで形成する。
めっきレジスト２２は、例えば、ドライフィルムレジストなどを用いて、公知の方法により、上記した導体パターン４および放熱部１７の反転パターンとして形成する。
次いで、アディティブ法では、図６（ｃ）に示すように、めっきレジスト２２から露出する金属薄膜２１の表面に、導体パターン４および放熱部１７を同時に形成する。導体パターン４および放熱部１７の形成は、特に制限されないが、例えば、電解めっき、好ましくは、電解銅めっきが用いられる。
その後、図６（ｄ）に示すように、めっきレジスト２２を除去する。めっきレジスト２２の除去は、例えば、化学エッチング（ウェットエッチング）などの公知のエッチング法を用いるか、または、剥離する。
そして、図６（ｅ）に示すように、導体パターン４および放熱部１７から露出する金属薄膜２１を除去する。金属薄膜２１の除去は、例えば、化学エッチング（ウェットエッチング）する。
これによって、上記した端子部１３を含む導体パターン４と、放熱部１７とが形成される。なお、図２および図３では、図６で示す金属薄膜２１が省略されている。
次いで、この方法では、図４（ｃ）に示すように、ベース絶縁層３の上に、端子部１３以外の導体パターン４を被覆するように、カバー絶縁層５を所定のパターンで形成する。
カバー絶縁層５を形成するための絶縁材料としては、ベース絶縁層３と同様の絶縁材料が用いられ、好ましくは、感光性ポリイミド樹脂が用いられる。
そして、例えば、感光性ポリイミド樹脂を用いて、ベース絶縁層３の上に、カバー絶縁層５を所定のパターンで形成するには、まず、図７（ａ）に示すように、感光性ポリイミド樹脂の前駆体（感光性ポリアミック酸樹脂）の溶液を、導体パターン４を含むベース絶縁層３の全面に塗工した後、例えば、６０〜１５０℃、好ましくは、８０〜１２０℃で加熱して、感光性ポリイミド樹脂の前駆体の皮膜２３を形成する。
次に、図７（ｂ）に示すように、その皮膜２３を、フォトマスク２４を介して露光する。フォトマスク２４は、遮光部分２４ａおよび光全透過部分２４ｂを所定のパターンで備えている。
そして、皮膜２３に対して、カバー絶縁層５のカバー開口部６に対応する部分には、遮光部分２４ａが対向し、それ以外の部分には、光全透過部分２４ｂが対向するように、フォトマスク２４を皮膜２３に対して対向配置する。次いで、上記した皮膜１９の露光と同様に、露光する。
次いで、図７（ｃ）に示すように、露光された皮膜２３を、上記した皮膜１９の現像と同様に、現像する。なお、図７においては、ネガ型でパターンを形成している。
この現像により、皮膜２３は、フォトマスク２４の遮光部分２４ａが対向していたカバー開口部６に対応する部分が溶解し、実装部７が露出する所定のパターンに形成される。
そして、図７（ｄ）に示すように、所定のパターンに形成された皮膜２３を、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させる。これによって、ポリイミド樹脂からなるカバー絶縁層５が、カバー開口部６から実装部７が露出され、その実装部７に配置される端子部１３以外の導体パターン４が被覆されるような、所定のパターンとして形成される。
なお、感光性の合成樹脂を用いない場合には、例えば、ベース絶縁層３の上に、ドライフィルムを、融着または必要により接着剤層を介して貼着した後、プラズマやレーザによるドライエッチングまたはアルカリ水溶液を用いるウエットエッチングなどによって、カバー開口部６から実装部７が露出され、その実装部７に配置される端子部１３以外の導体パターン４が被覆されるような、所定のパターンとして形成する。
その後、この方法では、図４（ｄ）に示すように、端子部１３に、その表面を被覆保護するためのめっき層１８を形成する。めっき層１８を形成するためのめっき材料は、特に制限されず、例えば、ニッケルや金などが用いられる。また、めっき層１８は、例えば、端子部１３の表面以外をめっきレジストで被覆して、電解めっきまたは無電解めっきにより形成する。また、めっき層１８は、ニッケルや金を順次めっきすることにより、多層として形成することもできる。
次いで、この方法では、図４（ｅ）に示すように、補強板２を、配線回路基板１における実装部７が設けられている部分を残して、エッチングする。このエッチングでは、例えば、残存させる部分以外をエッチングレジストで被覆した後、第二塩化鉄溶液を用いてウエットエッチングする。
そして、このようにして得られる配線回路基板１では、上記したように、実装部７においては、放熱部１７を囲む内側端子部分１５の表面が、その放熱部１７の表面よりも低く配置されている。そのため、図３に示すように、内側端子部分１５の表面に金やはんだなどからなるバンプ２５を設けて、そのバンプ２５を介して半導体素子Ｓを実装しても、実装された半導体素子Ｓと放熱部１７とを、内側端子部分１５の表面を放熱部１７の表面に対して低く配置した分、互いに近接させることができる。そのため、このようなフリップチップ実装方式によって、半導体素子Ｓを配線回路基板１に対して確実に実装できながら、半導体素子Ｓからの発熱を、放熱部１７を介して補強板２に効率的に伝導することができ、優れた放熱性を得ることができる。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
実施例１
厚み２０μｍのステンレス（ＳＵＳ３０４）箔からなる補強板２を用意した（図５（ａ）参照）。
次いで、感光性ポリイミド樹脂の前駆体（感光性ポリアミック酸樹脂）の溶液を、補強板２の全面に塗工した後、１２０℃で２分間加熱して、感光性ポリイミド樹脂の前駆体からなる皮膜１９を形成した（図５（ｂ）参照）。
その後、補強板２におけるベース絶縁層３のベース開口部８を形成する部分には、遮光部分２０ａが対向し、補強板２におけるベース絶縁層３の薄層部９を形成する部分には、光半透過部分２０ｂが対向し、補強板２における薄層部９以外のベース絶縁層３を形成する部分には、光全透過部分２０ｃが対向するように、フォトマスク２０を皮膜１９に対して対向配置し、皮膜１９を、紫外線（露光積算光量７２０ｍＪ／ｃｍ2）で露光した（図５（ｃ）参照）。
次いで、露光された皮膜１９を、露光後加熱（１６０℃、３分加熱）した後、アルカリ現像液で現像することにより、皮膜１９を、ベース開口部８および薄層部９が形成されるような、所定のパターンとして形成した（図５（ｄ）参照）。その後、皮膜１９を４２０℃で加熱することによって、ポリイミド樹脂からなる厚み１０μｍのベース絶縁層３（薄層部９の厚み５μｍ）を形成した（図５（ｅ）参照）。なお、ベース開口部８は、一辺が２μｍの平面視正方形の開口として形成された。
そして、ベース絶縁層３の全面に、クロム薄膜と銅薄膜とを、スパッタリング法によって順次形成し、厚み、２０００Åの金属薄膜２１を形成した（図６（ａ）参照）。その後、金属薄膜２１の表面に、ドライフィルムレジストを積層して、紫外線（露光積算光量２３５ｍＪ／ｃｍ2）で露光した後、アルカリ現像液で現像することにより、導体パターン４および放熱部１７の反転パターンのめっきレジスト２２を、形成した（図６（ｂ）参照）。
次いで、めっきレジスト２２から露出する金属薄膜２１の表面に、電解銅めっきにより、厚み１０μｍの導体パターン４および放熱部１７を形成した後（図６（ｃ）参照）、めっきレジスト２２を剥離し（図６（ｄ）参照）、続いて、導体パターン４および放熱部１７から露出する金属薄膜２１を、化学エッチングにより除去した（図６（ｅ）参照）。
次いで、感光性ポリイミド樹脂の前駆体の溶液を、導体パターン４およびベース絶縁層３の全面に塗工した後、１２０℃で２分間加熱して、感光性ポリイミド樹脂の前駆体からなる皮膜２３を形成した（図７（ａ）参照）。
その後、皮膜２３に対して、カバー絶縁層５のカバー開口部６に対応する部分には、遮光部分２４ａが対向し、それ以外の部分には、光全透過部分２４ｂが対向するように、フォトマスク２４を対向配置し、皮膜２３を、紫外線（露光積算光量７２０ｍＪ／ｃｍ2）で露光した（図７（ｂ）参照）。
次いで、露光された皮膜２３を、露光後加熱（１６０℃、３分加熱）した後、アルカリ現像液で現像することにより、皮膜２３を、カバー開口部６から実装部７が露出され、その実装部７に配置される端子部１３以外の導体パターン４が被覆されるような、所定のパターンとして形成した（図７（ｃ）参照）。その後、皮膜２３を４２０℃で加熱することによって、ポリイミド樹脂からなる厚み３μｍのカバー絶縁層５を形成した（図７（ｄ）参照）。
その後、端子部１３に無電解金めっきにより、厚み０．１μｍのめっき層１８を形成した後（図４（ｄ）参照）、第二塩化鉄溶液を用いて、補強板２を配線回路基板１における実装部７が設けられている部分を残して、ウエットエッチングすることにより（図４（ｅ）参照）、配線回路基板１を得た。
得られた配線回路基板１では、内側端子部分１５の表面が、放熱部１７の表面よりも５μｍ低く配置された。
比較例１
ベース絶縁層３の形成において、薄層部９を形成することなく、均一な厚みのベース絶縁層３を形成したこと以外は、実施例１と同様の方法によって、配線回路基板を形成した。
得られた配線回路基板では、内側端子部分１５の表面と、放熱部１７の表面とが上下同じ高さに配置された。
評価
実施例１および比較例１で得られた配線回路基板の実装部に、半導体素子を、金バンプを介して、フリップチップ実装方式によって実装した。その後、半導体素子に通電した。実施例１の配線回路基板では、放熱性が良好で、半導体素子が良好に作動したが、比較例１の配線回路基板では、放熱性が不良で、半導体素子の作動に支障を生じる場合があった。
本発明の配線回路基板の一実施形態であって、半導体素子が実装される実装部を示す要部平面図である。 図１に対応する要部断面図である。 図２に対応する半導体素子の実装状態の要部断面図である。 図１に示す配線回路基板の製造方法を示す工程図であって、（ａ）は、補強板の上に、ベース絶縁層を所定のパターンで形成する工程、（ｂ）は、ベース絶縁層の上に、導体パターンおよび放熱部を形成する工程、（ｃ）は、ベース絶縁層の上に、端子部以外の導体パターンを被覆するように、カバー絶縁層を所定のパターンで形成する工程、（ｄ）は、端子部に、めっき層を形成する工程、（ｅ）は、補強板を、配線回路基板における実装部が設けられている部分を残して、エッチングする工程を示す。 図４（ａ）において、補強板の上に、ベース絶縁層を所定のパターンで形成する工程を説明するための工程図であって、（ａ）は、補強板を用意する工程、（ｂ）は、補強板の全面に、感光性ポリイミド樹脂の前駆体の皮膜を形成する工程、（ｃ）は、皮膜を、フォトマスクを介して露光する工程、（ｄ）は、露光された皮膜を、現像する工程、（ｅ）は、皮膜を、硬化させる工程を示す。 図４（ｂ）において、ベース絶縁層の上に、導体パターンおよび放熱部を形成する工程を説明するための工程図であって、（ａ）は、ベース絶縁層の全面に、金属薄膜を形成する工程、（ｂ）は、金属薄膜の表面に、めっきレジストを形成する工程、（ｃ）は、めっきレジストから露出する金属薄膜の表面に、導体パターンおよび放熱部を形成する工程、（ｄ）は、めっきレジストを除去する工程、（ｅ）は、導体パターンおよび放熱部から露出する金属薄膜を除去する工程を示す。 図４（ｃ）において、ベース絶縁層の上に、端子部以外の導体パターンを被覆するように、カバー絶縁層を所定のパターンで形成する工程を説明するための工程図であって、（ａ）は、導体パターンおよび放熱部を含むベース絶縁層の全面に、皮膜を形成する工程、（ｂ）は、皮膜を、フォトマスクを介して露光する工程、（ｃ）は、皮膜を、現像する工程、（ｄ）は、皮膜を、硬化させる工程を示す。
符号の説明
１ 配線回路基板
２ 補強板
３ ベース絶縁層
４ 導体パターン
７ 実装部
８ ベース開口部
１３ 端子部
１７ 放熱部

Claims (2)

  1. 金属支持層と、前記金属支持層の上に形成され、開口部が形成されるベース絶縁層と、前記ベース絶縁層の上に形成され、半導体素子と接続するための端子部を含む導体パターンと、前記半導体素子が実装される実装部とを備える配線回路基板において、
    前記実装部には、前記開口部および前記端子部が配置され、
    前記開口部には、前記金属支持層と接触する放熱部が設けられており、
    前記端子部の表面が、前記放熱部の表面に対して、前記金属支持層側に配置されていることを特徴とする、配線回路基板。
  2. 前記端子部の表面が、前記放熱部の表面に対して、１〜１５μｍ前記金属支持層側に配置されていることを特徴とする、請求項１に記載の配線回路基板。
JP2004369871A 2004-12-21 2004-12-21 配線回路基板 Pending JP2006179606A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004369871A JP2006179606A (ja) 2004-12-21 2004-12-21 配線回路基板
DE602005021305T DE602005021305D1 (de) 2004-12-21 2005-11-30 Leiterplatte
EP05026073A EP1675175B1 (en) 2004-12-21 2005-11-30 Wired circuit board
US11/305,120 US7271347B2 (en) 2004-12-21 2005-12-19 Wired circuit board
CN2005101370793A CN1805657B (zh) 2004-12-21 2005-12-21 配线电路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369871A JP2006179606A (ja) 2004-12-21 2004-12-21 配線回路基板

Publications (1)

Publication Number Publication Date
JP2006179606A true JP2006179606A (ja) 2006-07-06

Family

ID=36129779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369871A Pending JP2006179606A (ja) 2004-12-21 2004-12-21 配線回路基板

Country Status (5)

Country Link
US (1) US7271347B2 (ja)
EP (1) EP1675175B1 (ja)
JP (1) JP2006179606A (ja)
CN (1) CN1805657B (ja)
DE (1) DE602005021305D1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193099A (ja) * 2007-02-07 2008-08-21 Nitto Denko Corp ハードディスクドライブにおける強化プリアンプ熱放出用グラウンドバイア
JP2011187605A (ja) * 2010-03-08 2011-09-22 Nec Corp 実装構造
JP2013026367A (ja) * 2011-07-20 2013-02-04 Teramikros Inc 半導体装置及びその製造方法
WO2013145390A1 (ja) * 2012-03-28 2013-10-03 日本メクトロン株式会社 フレキシブルプリント配線板およびその製造方法
JP2017504189A (ja) * 2013-12-04 2017-02-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法
KR102553123B1 (ko) * 2022-09-08 2023-07-11 주식회사 에이플렉스 칩의 손상이 방지된 연성인쇄회로기판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
JP5227753B2 (ja) 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP2010166025A (ja) * 2008-12-19 2010-07-29 Panasonic Corp 実装構造
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
US8222748B2 (en) * 2009-05-29 2012-07-17 Texas Instruments Incorporated Packaged electronic devices having die attach regions with selective thin dielectric layer
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
KR101184006B1 (ko) * 2010-09-28 2012-09-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013149947A (ja) * 2011-12-19 2013-08-01 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
KR102347394B1 (ko) * 2015-02-12 2022-01-06 삼성전자주식회사 회로 기판을 포함하는 전자 장치
CN104810322A (zh) * 2015-05-18 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置、掩模板
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
JP6965315B2 (ja) * 2019-08-21 2021-11-10 日東電工株式会社 配線回路基板、容器および基板収容セット

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
ES2130961B1 (es) * 1996-09-27 2000-03-01 Batz S Coop Ltda Gato para vehiculos.
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5920458A (en) * 1997-05-28 1999-07-06 Lucent Technologies Inc. Enhanced cooling of a heat dissipating circuit element
JPH1197818A (ja) 1997-09-16 1999-04-09 Toyota Autom Loom Works Ltd 実装配線基板
JPH11248032A (ja) 1998-02-27 1999-09-14 Tokyo Kousou Kk 高圧力減圧調節弁
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
JP3196762B2 (ja) * 1999-04-20 2001-08-06 日本電気株式会社 半導体チップ冷却構造
JP3446818B2 (ja) 1999-05-10 2003-09-16 日本電気株式会社 半導体装置の実装構造、及びその製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193099A (ja) * 2007-02-07 2008-08-21 Nitto Denko Corp ハードディスクドライブにおける強化プリアンプ熱放出用グラウンドバイア
US8233287B2 (en) 2007-02-07 2012-07-31 Nitto Denko Corporation Ground vias for enhanced preamp heat release in hard disk drives
US8730684B2 (en) 2007-02-07 2014-05-20 Nitto Denko Corporation Ground vias for enhanced preamp heat release in hard disk drives
JP2011187605A (ja) * 2010-03-08 2011-09-22 Nec Corp 実装構造
JP2013026367A (ja) * 2011-07-20 2013-02-04 Teramikros Inc 半導体装置及びその製造方法
WO2013145390A1 (ja) * 2012-03-28 2013-10-03 日本メクトロン株式会社 フレキシブルプリント配線板およびその製造方法
JP2017504189A (ja) * 2013-12-04 2017-02-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法
US10153250B2 (en) 2013-12-04 2018-12-11 International Business Machines Corporation Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
US10886254B2 (en) 2013-12-04 2021-01-05 International Business Machines Corporation Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
US11251160B2 (en) 2013-12-04 2022-02-15 International Business Machines Corporation Manufacturing of flip-chip electronic device with carrier having heat dissipation elements free of solder mask
KR102553123B1 (ko) * 2022-09-08 2023-07-11 주식회사 에이플렉스 칩의 손상이 방지된 연성인쇄회로기판

Also Published As

Publication number Publication date
CN1805657A (zh) 2006-07-19
US20060131065A1 (en) 2006-06-22
US7271347B2 (en) 2007-09-18
CN1805657B (zh) 2010-05-12
EP1675175A2 (en) 2006-06-28
EP1675175B1 (en) 2010-05-19
DE602005021305D1 (de) 2010-07-01
EP1675175A3 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP2006179606A (ja) 配線回路基板
TWI413461B (zh) 佈線板之製造方法
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
JP2009135162A (ja) 配線基板及び電子部品装置
JP2006310491A (ja) 配線回路基板および配線回路基板の製造方法
JP4983386B2 (ja) Ｃｏｆ用配線基板
JP5227753B2 (ja) 配線回路基板の製造方法
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP2005026645A (ja) 回路基板及びその製造方法
JP2002111174A (ja) 配線回路基板の製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2008306102A (ja) 半導体装置用テープキャリア及びその製造方法
JP2009267109A (ja) フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
JP2007115321A (ja) 配線回路基板
JP2009177071A (ja) ポリイミドフィルム回路基板およびその製造方法
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
JP2015012078A (ja) フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板
JP4386827B2 (ja) 配線回路基板の製造方法
KR100516762B1 (ko) 솔더 도금법을 이용한 ｃ2ｂｇａ 인쇄회로기판의 제조방법
JP4457532B2 (ja) リードフレームの製造方法
JP3821426B2 (ja) 電子部品実装用基板
KR102096083B1 (ko) 보강판 패널 및 이의 제조 방법
JP7406955B2 (ja) ２層片面フレキシブル基板、及び２層片面フレキシブル基板の製造方法
CN114883252B (zh) 基板电镀方法、基板、显示面板、显示装置及电子设备
JP5689122B2 (ja) キャリア装置、このようなキャリア装置を含む構成、および少なくとも１つのセラミック層を含む積層をパターン形成する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091001