TWI287866B - Inductor and method of forming the same - Google Patents
Inductor and method of forming the same Download PDFInfo
- Publication number
- TWI287866B TWI287866B TW095100153A TW95100153A TWI287866B TW I287866 B TWI287866 B TW I287866B TW 095100153 A TW095100153 A TW 095100153A TW 95100153 A TW95100153 A TW 95100153A TW I287866 B TWI287866 B TW I287866B
- Authority
- TW
- Taiwan
- Prior art keywords
- inductor
- pattern
- insulating layer
- forming
- recess
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000001965 increasing effect Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract 3
- 239000000463 material Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000005368 silicate glass Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 229920001688 coating polymer Polymers 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
- B28C9/00—General arrangement or layout of plant
- B28C9/04—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages
- B28C9/0454—Self-contained units, i.e. mobile plants having storage containers for the ingredients
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
- B28C9/00—General arrangement or layout of plant
- B28C9/02—General arrangement or layout of plant for producing mixtures of clay or cement with other materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
- B28C9/00—General arrangement or layout of plant
- B28C9/04—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages
- B28C9/0472—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages provided with two or more carriages for storing the ingredients or for the mixing device, e.g. transportable on rails
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
I2%8786^pif.d〇c « 九、發明說明： ψ 本申請案主張於2005年1月3號向韓國智慧財產局提 出申請之韓國專利申請案第2005-00277號的優先權，該專 利申請案所揭露之内容完整結合於本說明書中。 【發明所屬之技術領域】 本發明是有關於一種半導體元件的形成方法，特別是 一種電感器的形成方法。 【先前技術】 • 電感器可應用互補式金屬氧化半導體（CMOS)技術 作為射頻（RF)積體電路。電感器在高頻積體電路中是為 了特性阻抗的需要所設置的一被動元件。特別是，在高頻 積體電路中，用來減少相位雜訊所要求的高品質因數（high quality factor )而增設一電感器。 圖1繪示習知用在高頻積體電路的電感器的立體結構 及其等效電路圖。在圖1中Ls表示螺旋狀的電感器的自我 電感（self inductance )的總電感值，而交互的電感（mutual 鲁 inductance )位於電感器的金屬線之間。Rs表示電感器的 一 DC阻值以及一 AC阻值的總合，以考量高頻時所產生 的趨膚效應（skin effect)。Cs表示形成於金屬線之間的 寄生電容的電容值。Cp表示形成在電感器與一基板之間的 一寄生電容的電容值。計算基板與電感器之間的一絕緣層 的厚度可得到Cp值。Rp代表一矽基板的超高頻洩漏 (leakage)效應，此超高頻洩漏效應與電阻器建模。 圖1所述的等效電路的完整的品質因素((3)可以下列 12ST8€€p'^ 的方程式[Equation 1]表示之。 [Equation 1] 磁力（Em)-電力（Ee) 能量損失（Elossj—— 方程式中磁力（Em)、電力（Ee)及損失能量(Eloss)可分 別由下列的方程式[Equation 1]到[Equation 4]獲得。
[Equation 2] ^ V2wLs
Em =-Γ-r- 2[{wLsf A-Rs2} [Equation 3]
EcJ2w{Cs^Cp) 一 2 [Equation 4]
Eloss = —[— + ——年~~Y] 2 RP {wLsf^Rs2 請參考方程式2到方程式4,寄生電容器的電容Cs和 Cp因與Rs耦合而上昇，而當電力Ee與能量損失Eloss變 小時，磁力Em會變大。而且，由方程式1中可得到電容 Cs和Cp的上昇會導致較高的品質因素。據此，必須減少 犧牲電容器（sacrificial capacitor)的電感層與電容層的阻 值以獲得較高的品質因數。 I2878*&6piM〇c 習知採用的多個方法之一是將一接地金屬層形成於一 ，，上以執行遮蔽，而另一方法是形成一電感器並蝕刻電 感為下方的一基板。不幸的是，這些方法需要額外的CMOS 製程而產生額外的成本。 、，^圖2繪不習知電感器的剖面圖。圖2的電感器揭示於 美國專利號Ν〇·6062161~是將金屬層的數量增加以減少電 感層^阻值Rs，以獲得上述所討論的高品質因素。 育一明參考圖2，第一絕緣層5形成於一基板1上。第一 導電®案20形成於第一絕緣層5上。第二絕緣層7堆疊其 ί而ί =導電圖案1〇形成於第一導電圖案20上。第一與 =電圖案10、20以_接觸孔3〇内連接以構成一電感 =電感器的電感層的厚度也會增加。因此，電感層 :。弓_Α以接觸孔3QA相連，而導致整個金 屬盾的數1的減少。^_ 一導電圖1所示，標號10Α代表連接到第 一命电圖案10的一引線。 厶，ϊΐ述”電感層的阻值等於DC阻值與AC阻值的總 “器上膚效應。圖2的 應，上升‘^ 少超高頻時所上升的趨膚::度知加以減少其阻值’並減 【發明内容】 ^ 本1明的目的是提供—種電感器的形成方法。根據本 I2'87866pi f.doc 方法是在一基板上形成一電感器圖案。絕緣層形成在電感 ^ 器圖案上。絕緣層至少被部分移除以顯露電感器圖案，並 形成一凹槽(groove)。將導電圖案一致地形成於沿著絕緣層 與凹槽底部之間的一階梯上。 在一實施例中，凹槽的寬度大於電感器圖案的寬度。 電感器圖案的材質可以是銅或鋁。導電圖案的材質可以是 鋁。凹槽包括多個子凹槽。導電圖案的厚度可以大於電感 器圖案的厚度。導電圖案的材質可以是鋁，而電感器圖案 修的材質可以是銅或紹。 本發明提出另一種電感器的形成方法。根據本發明是 在一基板上形成一絕緣層。絕緣層被圖案化以形成一凹 槽，並定義出電感器所預形成的一區域。將一電感器圖案 一致地形成於沿著絕緣層與凹槽底部之間的一階梯上。 在一實施例中，凹槽包括多個子凹槽。電感器圖案的 材質可以是鋁。 本發明另提出一種電感器。電感器包括形成於一基板 φ 上的一電感器圖案以及形成於電感器圖案上的一絕緣層。 電感器圖案至少被部分顯露出來。導電圖案形成於沿著絕 緣層與凹槽底部之間的一階梯上。電感器圖案是形成於凹 槽底部，而導電圖案是連接到電感器圖案以增加電感器圖 案的表面積。 電感器圖案的材質可以是鋁或銅。導電圖案的材質可 以是鋁。凹槽包括多個子凹槽。導電圖案的厚度可以大於 電感器圖案的厚度。凹槽的寬度可以大於電感器圖案的寬 I2S786#p^〇c 的材質可以 度。導電圖案的材質可以是銘，而電感器圖案 是銅或鋁。導電圖案可以使用電源線。” 為讓本發明之上述和其他目的、特徵和 易懂，下文特舉較佳實施例，並配合所 月匕 明如下。 謂圖式’作詳細說 【實施方式】 [苐一實施例]
圖3A〜圖3D是根據本發明第一實施例的 的形成方法的剖面圖。 一種電感器 基板100可包括絕緣層、金屬層以及填入—材所 以内連接金屬層的導電孔。接地金屬層可形成在基板10貝0 上以減少基板損失。雖然未縿示在圖上，導電線可妒成在 基板100上以連接本發明的電感器與另一元件。y
將下絕緣層101形成於基板100上。下絕緣層是 塗佈聚合物層以旋塗方式形成或是沉積輕摻雜的氧化層， 包括甲基（methyl)或乙基（ethyl)等氧化層以化學氣相 沉積(CVD)完成。下絕緣層1〇1的材質例如是旋塗玻璃 (spin-on glass，SOG)、未摻雜矽玻璃(undoped silicate glass， USG)、磷矽玻璃(phosphorus silicate glass，PSG)或氟摻雜石夕 玻璃（fluorine doped silicate glass，FSG) 〇 電感器圖案103形成於基板100的下絕緣層ιοί上。 電感器圖案103的材質可以是鋁、鎢或銅。電感器圖案1〇3 可使用電鍍或非電鍍方式形成。 當電感器圖案的材質為銅時，可形成一中間絕緣層（未 I28786^pifdoc 繪示)於下絕緣層ιοί上，並圖案化中間絕緣層以定義電感 器圖案103所欲形成的位置。在填入銅之後，再以化學機 械研磨（CMP)來形成電感器圖案1〇3。雖然未繪示於圖 中，更可形成一擴散阻障層及/或一抗反射層在電感器圖案 103這一層上。通常，擴散阻障層的材質可以為TiN、Ti、 丁aN、WN或TiSiN ’尽度約為5 -1 〇〇埃。抗反射層的材質 可為純聚乙烯類氧化物(poly ethylene oxide,PEOS)，厚度約 為 500-1000 埃。 鲁 請參考圖3B，上絕緣層1〇5形成在下絕緣層ιοί以及 電感器圖案103上，厚度約為6500-10000埃。上絕緣層 105的材質例如是旋塗玻璃(Spin_on giass，s〇g)、未摻雜石夕 玻璃(undoped silicate glass，USG)、磷矽玻璃(phosphorus silicate glass，PSG)、氟摻雜石夕玻璃（fluorine doped silicate glass，FSG)或電漿增強型四乙基石夕玻璃（plasma enhanced tetraethyl orthosilicate glass，PETEOS)。上絕緣層 105 可包 括一個或多個依序堆疊的絕緣層。上絕緣層105的材質可 ❿ 為厚度約6500埃的氟摻雜矽玻璃(FSG)以及厚度約2500 埃的PETEOS相互堆疊而成。 請參考圖3C，上絕緣層1〇5是以乾蝕刻方式部分移 除，以光微影圖案化方法來顯露電感器圖案103。凹槽121 是沿著電感器圖案103而形成的，即凹槽121是隨著電感 器圖案103延伸的方向而延伸的。如圖3D所示，導電圖 案107 —致地形成在上絕緣層1〇5及顯露於凹槽121内的 電感器圖案103上。導電圖案1〇7的材質例如是鋁。導電 I28786frfdoc 圖案107的厚度可大於電感器圖案i〇3的厚度。 • 如圖3D及圖4所示，導電圖案107形成在凹槽123 上。因此，電感器圖案103的表面積增加並大於圖丨中習 知像是平坦結構的電感器的表面積。為了增加表面積，凹 槽包括多個子凹槽被形成以顯露電感器圖案103(子凹槽以 固定的間隔分開）。在本案中，凹槽具有多個凹凸結構形成 在電感圖案103上。根據本發明，導電圖案1〇7更進一 步形成在電感器圖案103上，以達到與電感器的厚度增加 攀同樣的效應。 [弟二實施例] 圖5A及圖5BJ會示本發明第二實施例的一種電感器的 形成方法的剖面圖。 電感裔圖案103形成在基板1〇〇的下絕緣層上， 而上絕緣層105形成在電感器圖案103上。同樣以第一實 施例相同的步驟來完成。 請參考圖5A，部分上絕緣層105被移除以產生寬度 • L2的開口於上絕緣層1〇5中。因此，凹槽121可完全顯露 電感器圖案103。凹槽121可沿著電感器圖案1〇3形成， 如第一貫施例所述的連接情況。即凹槽121可沿著電感器 圖案103延伸的方向延伸。因此，所有的電感器圖案1〇3 以及部分下絕緣層10〗被顯露出來。導電圖案1〇7可一致 地沿著上絕緣層105的上方與顯露的電感器圖案103之間 的一階梯以及上絕緣層1〇5的上方與下絕緣層1〇1之間的 一階梯來形成，如圖5B所示。因此，凹槽121也可形成 I28786^pifd〇c 在導電圖案107上。導電圖案1〇7的厚度大於電感器圖案 103的厚度。導電圖案107連接至電感器圖案1〇3以達到 電感器圖案103的表面積及電感器的厚度增加時的效用。 [第三實施例] 圖6A〜圖6C繪示本發明第三實施例的一種電感器的 形成方法的示意圖。 下絕緣層101形成在基板100上。導線形成在基板1〇〇 上以連接欲形成於基板100上的電感器及其他元件。上絕 • 緣層1〇5形成在下絕緣層101上。下絕緣層1〇丨被圖案化 以形成一凹槽121，用以定義欲形成電感器圖案1〇3的一 區域。電感器圖案103 —致地形成在凹槽12ι上。雖只繪 示一個凹槽121在圖中，但為了增加表面積也可以形成多 個凹槽。根據本實施例，圖案化絕緣層105以形成一凹槽 121而電感裔圖案1〇3形成在絕緣層1〇5上以增加表面 積’使其表面積大於圖1中習知電感器的表面積。 [測試實施例] ❿ 咼頻結構模擬器（high-frequency structure simulator， HFSS )模擬工具用來分析增加的品質因素及增加的金屬線 的厚度的數值，以作為本發明可具體實施的電感器。電感 器是一個八邊形電感器（octag〇nai inductor)，且所有厚度以 相同尺寸來設置。在測試時，金屬線的厚度為8000埃。假 設只有形成一個電感器，只有形成一個2微米的導電圖 案，並形成2.8微米的一電感器圖案及一導電圖案。圖案 的材質可以為鋁。 12 I287866pif.d0c α圖7所示的測試的結果，得到電感器圖案的品質因 日士在厚度變化上的數值。當電感器圖案的厚度為_埃 士品質因素的最大值為6;當電感器圖案的厚度為2微 因素的最大值為9.7。當電感器圖案的厚度為 電品㈣素的最大料u·4。也就是說，當導 =具有2微米的厚度而形成在電感器圖案上時，品質 有導電圖案形成時增加了 62個百分點。若相 1將導電圖輯-步形成在電感器圖鱗，則增加了 ι8 ^刀點。由此可知，品質因素隨著電感器的厚度因素的 广=”2述結果只針對金屬線層的厚度增加而產生 ° Ϊ量#形成凹槽時表面積增加的效應時，具體 只鈿的品質因素可增加更多。 料電流會因電感器的金屬線層的厚度 減乂且回頻時所產生的趨膚效應也會隨著金屬線 的表面積增加而減少。因此，可得到高品質因素的電感 雖然未繪示在圖中，上述金屬線 的金屬線層可以是傳輸電力的電源線。隨著 面積增加會降低阻值而減少電力傳輸時的以:的表 雖然本發明已以較佳實施 ，本發明’任何熟習此技藝者，在不脫離=== !:關内，當可作些許之更動與潤·，因此之精神 ，圍當視後附之申請專利範圍所界定者為X之保護 【圖式簡單說明】 13 I287866fd〇c 圖1繪示習知用在高頻積體電路的電感器的立體結構 * 及其等效電路圖。 圖2繪示習知電感器的剖面圖。 圖3A〜圖3D是根據本發明第一實施例的一種電感器 的形成方法的剖面圖。 圖4繪示根據本發明第一實施例的一種電感器的示意 圖。 圖5A及圖5B繪示本發明第二實施例的一種電感器的 • 形成方法的剖面圖。 圖6A〜圖6C繪示本發明第三實施例的一種電感器的 形成方法的示意圖。 圖7繪示電感器圖案的品質因素在厚度變化上的關係 圖。 【主要元件符號說明】 1 :基板 5 :第一絕緣層 φ 7:第二絕緣層 10 :第二導電圖案 10A、20A :引線 20 :第一導電圖案 30、30A ··接觸孔 100 :基板 101 :下絕緣層 103 :電感器圖案 14 1287866 18984pif.doc 105 上絕緣層 107 導電圖案 121 凹槽 123 凹槽
Claims (1)
- •if.doc I2878b66 申請專利範圍： 1·一種電感器的形成方法，包括： 形成一電感器圖案於_基板上；· f邑緣層於包括該i感器圖案的該基板上· 槽 凹 ®案化該絕緣層以形成沿著該電感的 该凹槽顯露該電感器圖案；以及 茱的 2. =也形成-導電圖案在該㈣喊該絕 复㈣中請ί利範圍第1項所述之電感器的形成方法， '、^凹槽的見度大於該電感器圖案的寬度。 請專職圍第丨項職之電感㈣方 其中该電感器圖案包括銅和鋁至少其中之一。万去， 4. 如_料觀目第丨項麟之電感 其中該導電圖案包括銘。 4方去， 5. 如中請專利_第丨項所述之電感器的形成 〆、中该凹槽包括多個子凹槽。 彳 ^6·如申請專利範圍第1項所述之電感器的形成方法， /、中該導電圖案的厚度大於該電感器圖案的厚度。彳， 7·如申請專利範圍第6項所述之電感器的形成方法， /、中該導電圖案包括鋁，而該電感器圖案包括銅和 其中之一。 ^ 8·一種電感器的形成方法，包括·· 形成一絕緣層於一基板上； ^圖案化該絕緣層以形成一凹槽，以定義該電感器所欲 形成的一區域；以及 16 r287866pif-d〇c 一致地形成一電感器圖案於該凹槽内及該絕緣層上。 9. 如申請專利範圍第8項所述之電感器的形成方法， 其中該凹槽包括多個子凹槽。 10. 如申請專利範圍第8項所述之電感器的形成方 法，其中該電感器圖案包括紹。 11. 一種電感器，包括： 一電感器圖案，形成於一基板上； 一絕緣層，形成於該電感器圖案上，並具有一凹槽沿 著該電感器圖案，以顯露該電感器圖案；以及 一導電圖案，形成於該凹槽内與該絕緣層上，以連接 該電感圖案。 12. 如申請專利範圍第11項所述之電感器，其中該電 感器圖案包括紹和銅至少其中之一。 13. 如申請專利範圍第11項所述之電感器，其中該導 電圖案包括鋁。 14. 如申請專利範圍第11項所述之電感器，其中該凹 槽包括多個子凹槽。 15. 如申請專利範圍第11項所述之電感器，其中該導 電圖案的厚度大於該電感器圖案的厚度。 16. 如申請專利範圍第11項所述之電感器，其中該凹 槽的寬度大於該電感器圖案的寬度。 17. 如申請專利範圍第15項所述之電感器，其中該導 電圖案包括鋁，而該電感器圖案包括銅和鋁至少其中之一。 18. 如申請專利範圍第11項所述之電感器，其中以一 17 1287866 if.doc 電源線作為該導電圖案。18
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050000277A KR100598113B1 (ko) | 2005-01-03 | 2005-01-03 | 인덕터 및 인덕터 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200625596A TW200625596A (en) | 2006-07-16 |
| TWI287866B true TWI287866B (en) | 2007-10-01 |
Family
ID=36683277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095100153A TWI287866B (en) | 2005-01-03 | 2006-01-03 | Inductor and method of forming the same |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7236081B2 (zh) |
| JP (1) | JP4772495B2 (zh) |
| KR (1) | KR100598113B1 (zh) |
| TW (1) | TWI287866B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8749063B2 (en) | 2005-01-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5100012B2 (ja) * | 2005-01-28 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| TWI304261B (en) * | 2005-10-12 | 2008-12-11 | Realtek Semiconductor Corp | Integrated inductor |
| KR100709327B1 (ko) * | 2005-10-26 | 2007-04-20 | 삼성전자주식회사 | 와이어가 장착된 트랜스포머 |
| WO2008060551A2 (en) | 2006-11-14 | 2008-05-22 | Pulse Engineering, Inc. | Wire-less inductive devices and methods |
| US7733207B2 (en) | 2007-05-31 | 2010-06-08 | Electronics And Telecommunications Research Institute | Vertically formed inductor and electronic device having the same |
| US7956715B2 (en) * | 2008-04-21 | 2011-06-07 | University Of Dayton | Thin film structures with negative inductance and methods for fabricating inductors comprising the same |
| US7982572B2 (en) * | 2008-07-17 | 2011-07-19 | Pulse Engineering, Inc. | Substrate inductive devices and methods |
| US9823274B2 (en) | 2009-07-31 | 2017-11-21 | Pulse Electronics, Inc. | Current sensing inductive devices |
| US9664711B2 (en) | 2009-07-31 | 2017-05-30 | Pulse Electronics, Inc. | Current sensing devices and methods |
| US8591262B2 (en) | 2010-09-03 | 2013-11-26 | Pulse Electronics, Inc. | Substrate inductive devices and methods |
| KR101862400B1 (ko) * | 2011-10-24 | 2018-05-29 | 삼성전기주식회사 | 적층형 비드 및 이의 제조 방법 |
| DE112013001263T5 (de) | 2012-03-02 | 2015-04-30 | Pulse Electronics, Inc. | Abgeschiedene Antennenvorrichtung und Verfahren dazu |
| US9304149B2 (en) | 2012-05-31 | 2016-04-05 | Pulse Electronics, Inc. | Current sensing devices and methods |
| US20140125446A1 (en) | 2012-11-07 | 2014-05-08 | Pulse Electronics, Inc. | Substrate inductive device methods and apparatus |
| CN103390543B (zh) * | 2013-07-26 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 一种增加电感的表面面积的方法 |
| TWI576870B (zh) | 2013-08-26 | 2017-04-01 | 精材科技股份有限公司 | 電感結構及其製作方法 |
| US10020561B2 (en) | 2013-09-19 | 2018-07-10 | Pulse Finland Oy | Deposited three-dimensional antenna apparatus and methods |
| KR102123615B1 (ko) | 2014-02-12 | 2020-06-17 | 펄스 핀랜드 오와이 | 전도성 부재 배치 및 형성을 위한 방법 및 장치 |
| US9833802B2 (en) | 2014-06-27 | 2017-12-05 | Pulse Finland Oy | Methods and apparatus for conductive element deposition and formation |
| US11616013B2 (en) | 2020-06-12 | 2023-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extended via semiconductor structure and device |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451112A (ja) * | 1990-06-19 | 1992-02-19 | Fujitsu Ltd | マルチスリット投光器 |
| JPH065785A (ja) * | 1992-06-24 | 1994-01-14 | Nec Corp | スパイラルインダクタの製造方法 |
| KR100198804B1 (ko) * | 1996-07-30 | 1999-07-01 | 정선종 | 스피럴 인덕터 제조 방법 |
| TW356606B (en) | 1996-11-19 | 1999-04-21 | Samsung Electronics Co Ltd | Inductor for semiconductor device and method of making the same |
| JPH10270248A (ja) | 1997-03-21 | 1998-10-09 | Sanyo Electric Co Ltd | スパイラルインダクタ |
| TW392392B (en) | 1997-04-03 | 2000-06-01 | Lucent Technologies Inc | High frequency apparatus including a low loss substrate |
| KR100279753B1 (ko) | 1997-12-03 | 2001-03-02 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| US6153489A (en) * | 1997-12-22 | 2000-11-28 | Electronics And Telecommunications Research Institute | Fabrication method of inductor devices using a substrate conversion technique |
| TW396594B (en) | 1998-07-13 | 2000-07-01 | Winbond Electronics Corp | High quality inductor device and its manufacturing method |
| TW495961B (en) | 1998-10-21 | 2002-07-21 | Infineon Technologies Ag | Arrangement with at least an integrated inductive element on a substrate |
| US6201287B1 (en) * | 1998-10-26 | 2001-03-13 | Micron Technology, Inc. | Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods |
| JP4332243B2 (ja) * | 1998-10-28 | 2009-09-16 | Ｔｄｋ株式会社 | 薄膜コイル部品 |
| KR100324209B1 (ko) * | 2000-01-28 | 2002-02-16 | 오길록 | 은을 이용한 인덕터 제조 방법 |
| JP2001244123A (ja) * | 2000-02-28 | 2001-09-07 | Kawatetsu Mining Co Ltd | 表面実装型平面磁気素子及びその製造方法 |
| US6495019B1 (en) * | 2000-04-19 | 2002-12-17 | Agere Systems Inc. | Device comprising micromagnetic components for power applications and process for forming device |
| TW441085B (en) | 2000-05-02 | 2001-06-16 | United Microelectronics Corp | Fabricating method of inductor with high quality factor |
| KR20020039016A (ko) * | 2000-11-20 | 2002-05-25 | 황인길 | 멀티라인구조를 갖는 나선형 인덕터 및 제조방법 |
| JP2002164512A (ja) * | 2000-11-28 | 2002-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20020051406A (ko) * | 2000-12-22 | 2002-06-29 | 박종섭 | 인덕터 소자의 제조 방법 |
| JP4644949B2 (ja) * | 2001-02-14 | 2011-03-09 | ソニー株式会社 | 半導体装置及びそのスパイラルインダクタ製造方法 |
| TW531836B (en) | 2001-07-03 | 2003-05-11 | Samsung Electronics Co Ltd | An integrated circuit having a passive device integrally formed therein |
| KR100761622B1 (ko) * | 2001-12-20 | 2007-09-27 | 매그나칩 반도체 유한회사 | 인덕터 및 인덕터의 제조 방법 |
| JP2003282729A (ja) * | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6794978B2 (en) * | 2002-05-15 | 2004-09-21 | John C. Tung | Accurate multi-ground inductors for high-speed integrated circuits |
| JP4204303B2 (ja) * | 2002-10-31 | 2009-01-07 | Ｎｅｃトーキン株式会社 | 磁気インピーダンスセンサチップ及びそれを用いた磁気センサ素子 |
| US6800534B2 (en) | 2002-12-09 | 2004-10-05 | Taiwan Semiconductor Manufacturing Company | Method of forming embedded MIM capacitor and zigzag inductor scheme |
| US6903644B2 (en) * | 2003-07-28 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor device having improved quality factor |
| KR100689665B1 (ko) * | 2003-11-06 | 2007-03-08 | 삼성전자주식회사 | 시스템 온 칩용 인덕터의 제조 방법 |
-
2005
- 2005-01-03 KR KR1020050000277A patent/KR100598113B1/ko active IP Right Grant
- 2005-12-26 JP JP2005373222A patent/JP4772495B2/ja active Active
- 2005-12-30 US US11/322,753 patent/US7236081B2/en active Active
-
2006
- 2006-01-03 TW TW095100153A patent/TWI287866B/zh active
-
2007
- 2007-05-17 US US11/804,320 patent/US7405643B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060079805A (ko) | 2006-07-06 |
| US20070216510A1 (en) | 2007-09-20 |
| JP2006191050A (ja) | 2006-07-20 |
| US7236081B2 (en) | 2007-06-26 |
| JP4772495B2 (ja) | 2011-09-14 |
| KR100598113B1 (ko) | 2006-07-07 |
| TW200625596A (en) | 2006-07-16 |
| US20060158302A1 (en) | 2006-07-20 |
| US7405643B2 (en) | 2008-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI287866B (en) | Inductor and method of forming the same | |
| JP4903971B2 (ja) | 半導体基板に形成された多層インダクタ | |
| CN102738119B (zh) | 用于半导体衬底的贯穿硅通孔及其生产方法 | |
| KR100956718B1 (ko) | 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물 | |
| TW200534458A (en) | Stable metal structure with tungsten plug | |
| JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ | |
| TWI263304B (en) | Interconnection structure for IC metallization and method for fabricating the same | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| US20180122892A1 (en) | BEOL Capacitor Through Airgap Metallization | |
| JP2001068554A (ja) | Ｌｓｉの配線構造及びその設計方法 | |
| US20140167284A1 (en) | Interconnect structure and forming method thereof | |
| US8900964B2 (en) | Inductors and wiring structures fabricated with limited wiring material | |
| CN101996861A (zh) | 电感器及其形成方法 | |
| US10804145B2 (en) | Methods of fabricating semiconductor devices | |
| TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
| CN104247004A (zh) | 半导体晶片的制作方法 | |
| CN1285123C (zh) | 高品质因子的电感和制造方法 | |
| KR100506192B1 (ko) | 반도체 소자의 고저항 영역 형성 방법 | |
| TW475211B (en) | Forming method of borderless via | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| TW202042317A (zh) | 半導體裝置的製備方法 | |
| CN102427060B (zh) | 一种双镶嵌结构的形成方法 | |
| US11527605B2 (en) | Method for fabricating metal-oxide-metal capacitor | |
| CN103390543B (zh) | 一种增加电感的表面面积的方法 | |
| TW498528B (en) | Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process |